JP5037071B2 - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5037071B2 JP5037071B2 JP2006232524A JP2006232524A JP5037071B2 JP 5037071 B2 JP5037071 B2 JP 5037071B2 JP 2006232524 A JP2006232524 A JP 2006232524A JP 2006232524 A JP2006232524 A JP 2006232524A JP 5037071 B2 JP5037071 B2 JP 5037071B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- mold
- wiring board
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
Claims (7)
- 実装領域に半導体チップが実装され、一端側に樹脂を前記半導体チップの周りに流入させるためのモールドゲート部が設けられた配線基板であって、前記モールドゲート部に、点在する抜きパターンを内部にもつ金属パターン層が露出して設けられた前記配線基板を用意する工程と、
前記配線基板にモールド型を設置することにより、前記半導体チップの周りにキャビティを設けると共に、モールドゲート部の前記金属パターン層の上に前記キャビティに繋がる樹脂流入部を設ける工程と、
前記モールドゲート部上の前記樹脂流入部を通して前記樹脂を前記キャビティ内に充填して前記半導体チップを封止するモールド樹脂を形成する工程と、
前記樹脂流入部に形成されたゲート樹脂部を前記金属パターン層に対して選択的に除去する工程とを有し、
前記金属パターン層の抜きパターンを含む全体の配置面積を100%とするとき、前記抜きパターンのトータル面積は5乃至20%であることを特徴とする樹脂封止型半導体装置の製造方法。 - 前記配線基板を用意する工程において、前記金属パターン層は、最上に金層を備えていることを特徴とする請求項1に記載の樹脂封止型半導体装置の製造方法。
- 前記配線基板を用意する工程において、前記金属パターン層は、複数の島状パターンが連結部によって相互に繋がって構成されることを特徴とする請求項1に記載の樹脂封止型半導体装置の製造方法。
- 前記配線基板を用意する工程において、
前記配線基板には、前記モールドゲート部及び該配線基板の配線層の接続部の上に開口部が設けられたソルダレジストが形成されており、
前記半導体チップは前記ソルダレジストの上に実装され、前記配線層の前記接続部にワイヤで接続されていることを特徴とする請求項1乃至3のいずれか一項に記載の樹脂封止型半導体装置の製造方法。 - 前記配線基板にモールド型を設置する工程において、前記モールド型は、前記配線基板の下に配置される下型と、前記配線基板及び前記半導体チップの上側に配置されて前記キャビティ及び前記樹脂流入部を構成する上型とによって構成され、
前記ゲート樹脂部を除去する工程において、前記ゲート樹脂部を折り取って前記モールド樹脂から分離することを特徴とする請求項1乃至3のいずれか一項に記載の樹脂封止型半導体装置の製造方法。 - 前記配線基板を用意する工程において、前記配線基板には複数の前記実装領域に複数の前記半導体チップがそれぞれ実装されており、
前記ゲート樹脂部を除去する工程の後に、
前記モールドゲート部が分離された状態で個々の半導体装置が得られるように前記配線基板を切断する工程をさらに有することを特徴とする請求項1乃至3のいずれか一項に記載の樹脂封止型半導体装置の製造方法。 - 前記配線基板を用意する工程において、前記配線層は前記配線基板のスルーホールを介して相互接続された状態で前記配線基板の両面側に設けられており、
前記配線基板を切断する工程の前又は後に、前記配線基板の前記半導体チップと反対面側の前記配線層に接続される外部接続端子を設ける工程をさらに有することを特徴とする請求項6に記載の樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006232524A JP5037071B2 (ja) | 2006-08-29 | 2006-08-29 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006232524A JP5037071B2 (ja) | 2006-08-29 | 2006-08-29 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008060160A JP2008060160A (ja) | 2008-03-13 |
| JP5037071B2 true JP5037071B2 (ja) | 2012-09-26 |
Family
ID=39242586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006232524A Active JP5037071B2 (ja) | 2006-08-29 | 2006-08-29 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5037071B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3823010A1 (en) * | 2019-11-15 | 2021-05-19 | Semtech Corporation | Semiconductor device and method of forming mold degating structure for pre-molded substrate |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101066642B1 (ko) * | 2009-08-31 | 2011-09-22 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| CN113690148A (zh) * | 2021-08-31 | 2021-11-23 | 青岛歌尔微电子研究院有限公司 | 一种塑封方法和封装模组 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936155A (ja) * | 1995-07-18 | 1997-02-07 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH11297921A (ja) * | 1998-04-14 | 1999-10-29 | Mitsubishi Electric Corp | 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法 |
| JP3020201B2 (ja) * | 1998-05-27 | 2000-03-15 | 亜南半導体株式会社 | ボールグリッドアレイ半導体パッケージのモールディング方法 |
| JP3619773B2 (ja) * | 2000-12-20 | 2005-02-16 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2006
- 2006-08-29 JP JP2006232524A patent/JP5037071B2/ja active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3823010A1 (en) * | 2019-11-15 | 2021-05-19 | Semtech Corporation | Semiconductor device and method of forming mold degating structure for pre-molded substrate |
| KR20210060341A (ko) * | 2019-11-15 | 2021-05-26 | 셈테크 코포레이션 | 프리-몰딩된 기판을 위한 몰드 디게이팅 구조물을 형성하는 반도체 디바이스 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008060160A (ja) | 2008-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635671A (en) | Mold runner removal from a substrate-based packaged electronic device | |
| CN108987367B (zh) | 在每个引线上具有焊料可附着的侧壁的qfn预模制的引线框 | |
| JP3155741B2 (ja) | Cspのbga構造を備えた半導体パッケージ | |
| JP6244147B2 (ja) | 半導体装置の製造方法 | |
| CN102891125B (zh) | 芯片封装结构及其制作方法 | |
| JP5876669B2 (ja) | 半導体装置 | |
| CN204792778U (zh) | 半导体衬底结构及半导体封装 | |
| CN205609512U (zh) | 半导体封装体 | |
| JP2007287922A (ja) | 積層型半導体装置及びその製造方法 | |
| JP2000323616A (ja) | 半導体パッケージ及びその製造方法 | |
| JP7391694B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| TW201637146A (zh) | 半導體封裝及相關製造方法 | |
| CN104979300B (zh) | 芯片封装结构及其制作方法 | |
| JP2005244035A (ja) | 半導体装置の実装方法、並びに半導体装置 | |
| US9698027B2 (en) | Method of fabricating integrated circuits having a recessed molding package and corresponding package | |
| US7141868B2 (en) | Flash preventing substrate and method for fabricating the same | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| US20110260310A1 (en) | Quad flat non-leaded semiconductor package and fabrication method thereof | |
| KR20140060390A (ko) | 반도체 패키지의 랜드 및 그 제조 방법과 이를 이용한 반도체 패키지 및 그 제조 방법 | |
| JPH11284101A (ja) | 半導体装置用パッケ―ジおよびその製造方法 | |
| JP5037071B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2005191158A (ja) | 半導体装置及びその製造方法 | |
| JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
| JP2014138155A (ja) | 半導体素子搭載用基板及び半導体装置 | |
| JP2008235615A (ja) | 配線基板、それを用いた半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090605 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120704 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5037071 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |