JP5040255B2 - Chip type solid electrolytic capacitor - Google Patents
Chip type solid electrolytic capacitor Download PDFInfo
- Publication number
- JP5040255B2 JP5040255B2 JP2006283350A JP2006283350A JP5040255B2 JP 5040255 B2 JP5040255 B2 JP 5040255B2 JP 2006283350 A JP2006283350 A JP 2006283350A JP 2006283350 A JP2006283350 A JP 2006283350A JP 5040255 B2 JP5040255 B2 JP 5040255B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- cathode
- anode
- solid electrolytic
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は各種電子機器に使用されるコンデンサの中で、特に、導電性高分子を固体電解質に用い、かつ、面実装対応にしたチップ形固体電解コンデンサに関するものである。 The present invention relates to a chip-type solid electrolytic capacitor that uses a conductive polymer as a solid electrolyte and is surface mountable among capacitors used in various electronic devices.
電子機器の高周波化に伴って電子部品の一つであるコンデンサにも従来よりも高周波領域でのインピーダンス特性に優れたコンデンサが求められてきており、このような要求に応えるために電気伝導度が高い導電性高分子を固体電解質に用いた固体電解コンデンサが種々検討されている。 Along with the higher frequency of electronic equipment, capacitors that are one of the electronic components have been required to have better impedance characteristics in the high frequency range than before, and electrical conductivity has been increased to meet these requirements. Various solid electrolytic capacitors using a highly conductive polymer as a solid electrolyte have been studied.
また、近年、パーソナルコンピュータのCPU周り等に使用される固体電解コンデンサには小型大容量化が強く望まれており、更に高周波化に対応して低ESR(等価直列抵抗)化のみならず、ノイズ除去や過渡応答性に優れた低ESL(等価直列インダクタンス)化が強く要求されており、このような要求に応えるために種々の検討がなされている。 In recent years, a solid electrolytic capacitor used around a CPU of a personal computer has been strongly demanded to have a small size and a large capacity. Further, not only a low ESR (equivalent series resistance) is reduced in response to a higher frequency but also a noise. There is a strong demand for low ESL (equivalent series inductance) excellent in removal and transient response, and various studies have been made to meet such demand.
図13はこの種の従来のチップ形固体電解コンデンサの構成を示した斜視図、図14は同チップ形固体電解コンデンサの内部構造を示した斜視図であり、図13と図14において、20は導電性高分子を固体電解質に用いた固体電解コンデンサを構成するコンデンサ素子、21はこのコンデンサ素子20の陽極部、22は同陰極部、23は同絶縁部であり、このように構成された2枚のコンデンサ素子20を互いに反対方向に重ねて配設したものである。
FIG. 13 is a perspective view showing the configuration of this type of conventional chip-type solid electrolytic capacitor, FIG. 14 is a perspective view showing the internal structure of the chip-type solid electrolytic capacitor, and in FIG. 13 and FIG. A capacitor element constituting a solid electrolytic capacitor using a conductive polymer as a solid electrolyte, 21 is an anode part of the
24は上記コンデンサ素子20の陽極部21に一端が接続された陽極リード端子、25は同じくコンデンサ素子20の陰極部22が接続された陰極リード端子、26はこれらをモールドした外装樹脂であり、これにより固体電解コンデンサが形成され、この固体電解コンデンサの側面と底面に陽極リード端子24と陰極リード端子25が夫々対向して表出し、4端子構造のチップ形固体電解コンデンサを構成するようにしたものである。
24 is an anode lead terminal having one end connected to the
このように構成された従来のチップ形固体電解コンデンサは、高周波特性ならびにノイズ吸収性に優れ、低ESL化を実現できるというものであった。 The conventional chip-type solid electrolytic capacitor configured as described above has excellent high-frequency characteristics and noise absorption, and can achieve low ESL.
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
しかしながら上記従来のチップ形固体電解コンデンサでは、1枚のコンデンサ素子または複数枚のコンデンサ素子を積層して外装樹脂でモールドし、陽極/陰極端子を引き出した、一般的な2端子構造のものと比べると、高周波特性に優れ、かつ低ESL化も実現してはいるものの、この構造においてはESLを500pH程度に抑え込むのが限界であり、昨今の市場において加速する要求である200pH以下というレベルに対してはまだまだ不十分であり、更なる低ESL化が必要であるという課題があった。 However, the conventional chip-type solid electrolytic capacitor is compared with a general two-terminal structure in which one capacitor element or a plurality of capacitor elements are stacked, molded with an exterior resin, and the anode / cathode terminal is drawn out. Although it has excellent high-frequency characteristics and low ESL, this structure has a limit of suppressing ESL to about 500 pH. However, there was a problem that further ESL reduction is necessary.
従って、本発明者らは、このような更なる低ESL化を実現するために、特願2006−26812号にて、図15(a)〜(d)に示すような構造のチップ形固体電解コンデンサを提案している。 Therefore, in order to realize such further reduction in ESL, the present inventors have disclosed in Japanese Patent Application No. 2006-26812 a chip-type solid electrolysis having a structure as shown in FIGS. 15 (a) to 15 (d). A capacitor is proposed.
図15(a)〜(d)は上記本発明者らが提案したチップ形固体電解コンデンサの構成を示した平面断面図と正面断面図と底面断面図と底面図であり、図15において、31はコンデンサ素子を示し、このコンデンサ素子31は、表面を粗面化して誘電体酸化皮膜層が形成された弁作用金属からなる陽極体の所定の位置に図示しない絶縁部を設けて陽極電極部32と陰極形成部(図示せず)に分離し、この陰極形成部の誘電体酸化皮膜層上に導電性高分子からなる固体電解質層、カーボンと銀ペーストからなる陰極層(全て図示せず)を順次積層形成することにより陰極電極部33を形成して構成されたものである。
15A to 15D are a plan sectional view, a front sectional view, a bottom sectional view, and a bottom view showing the configuration of the chip-type solid electrolytic capacitor proposed by the present inventors. In FIG. Represents a capacitor element, and this
34は上記コンデンサ素子31を複数枚積層したコンデンサ素子積層体であり、このコンデンサ素子積層体34はコンデンサ素子31の陽極電極部32が交互に相反する方向に配設されるように複数枚を積層することにより構成されたものである。
35はコンデンサ素子積層体34の陽極電極部32を一体に接合した陽極コムフレーム、36は同じくコンデンサ素子積層体34の陰極電極部33を一体に接合した陰極コムフレームである。
35 is an anode comb frame in which the
37は上記陽極コムフレーム35を上面に接合した陽極コム端子であり、この陽極コム端子37は幅方向の両端に夫々薄肉部37bが設けられ、この薄肉部37bを除く中央部分が実装時の陽極端子部37aとなるものである。
38は上記陰極コムフレーム36を上面に接合した陰極コム端子であり、この陰極コム端子38は幅方向の中央部に薄肉部38bが設けられ、この薄肉部38bを除く両端部分が実装時の陰極端子部38aとなるものである。
39は上記コンデンサ素子積層体34、陽極コムフレーム35、陰極コムフレーム36、陽極コム端子37、陰極コム端子38を一体に被覆した絶縁性の外装樹脂であり、上記陽極コム端子37、陰極コム端子38に夫々設けた薄肉部37b、38bも、この外装樹脂39により一体に被覆され、チップ形固体電解コンデンサの実装面となる下面には、陽極端子部37aと陰極端子部38aが夫々対向する2箇所に露呈した4端子構造を構成しているものである。
39 is an insulating exterior resin integrally covering the
このように構成されたチップ形固体電解コンデンサは、実装面となる下面に陽極端子部37aと陰極端子部38aが夫々対向する2箇所に露呈した4端子構造とした構成により、各端子間に流れる電流によって発生する磁束をお互いに打ち消し合い、ESLを大きく低減することができるようになり、更に各端子間距離を可能な限り近づけて電流のループ面積を小さくすることにより、更なる低ESL化を図ることが可能になるというものであり、ESLを従来品の522pHから98pHへと、約1/5以下にまで低減することができるというものである。
The thus configured chip-type solid electrolytic capacitor has a four-terminal structure in which the
しかしながらこのように構成されたチップ形固体電解コンデンサにおいても、ESLを大幅に低減してはいるものの、更なる低ESL化を図るのが極めて困難であるという課題を有したものであった。 However, the chip-type solid electrolytic capacitor configured as described above has a problem that it is extremely difficult to further reduce the ESL although the ESL is greatly reduced.
本発明はこのような従来の課題を解決し、更なる低ESL化を実現することが可能なチップ形固体電解コンデンサを提供することを目的とするものである。 An object of the present invention is to provide a chip-type solid electrolytic capacitor capable of solving such a conventional problem and realizing further reduction in ESL.
上記課題を解決するために本発明は、平板状のコンデンサ素子を複数積層した素子ユニットと、この素子ユニットを陽極電極部を交互に相反する側に配置して積層したユニット積層体と、このユニット積層体の中央に位置する陰極電極部の下面に接合された陰極コム端子と、同じくユニット積層体の両端に位置する陽極電極部の下面に一対の端子部が夫々接合されると共に、この端子部どうしを板状のインダクタ部により連結した陽極端子と、この陽極端子の端子部どうしを結ぶ方向と交差する方向の陰極コム端子の下面両端に接合された一対の陰極端子の端子部と、上記陽極端子に設けられた一対の端子部ならびに陰極端子の端子部の下面が露呈する状態でこれらを一体に被覆した絶縁性の外装樹脂からなり、インダクタ部は、陽極端子の端子部の内側の側面に連結され、陰極端子の端子部間であって、陰極コム端子の下方に配置された、π型フィルタを形成する構成にしたものである。 In order to solve the above problems, the present invention provides an element unit in which a plurality of flat capacitor elements are laminated, a unit laminate in which the element units are alternately arranged on opposite sides, and the unit laminate. A cathode comb terminal joined to the lower surface of the cathode electrode part located at the center of the laminate, and a pair of terminal parts joined to the lower surface of the anode electrode part located at both ends of the unit laminate, respectively. An anode terminal connected by a plate-shaped inductor section; a terminal section of a pair of cathode terminals joined to both ends of the lower surface of the cathode comb terminal in a direction intersecting the direction connecting the terminal sections of the anode terminal; and the anode these made of insulating sheathing resin coated together in a state in which the lower surface is exposed terminal portions of the pair of terminal portions and the cathode terminal provided in the terminal, the inductor section, the anode terminal Is connected to the inner side surface of the terminal portion, an inter-terminal portion of the cathode terminal, which is disposed below the cathode lead terminal is obtained by the structure forming the π-type filter.
以上のように本発明によるチップ形固体電解コンデンサは、陽極端子と陰極端子が実装面となる下面の対向する2箇所に夫々露呈した4端子構造とした構成により、各端子間に流れる電流によって発生する磁束をお互いに打ち消し合ってESLを大きく低減することができるようになり、更に陽極端子に設けた一対の端子部どうしを板状のインダクタ部で連結した構成により、π型フィルタを形成して更なる低ESL化を図ることができるようになるという効果が得られ、また、コンデンサ素子を積層した素子ユニットを用いることにより、組み立て工程の簡素化と組み立て精度の安定化を図ることができるという効果も得られるものである。 As described above, the chip-type solid electrolytic capacitor according to the present invention is generated by the current flowing between the terminals, with the structure of the four-terminal structure in which the anode terminal and the cathode terminal are exposed at the two opposite surfaces on the bottom surface. ESL can be greatly reduced by canceling out the magnetic fluxes that are generated, and a pair of terminal portions provided on the anode terminal are connected by a plate-shaped inductor portion to form a π-type filter. The effect that further lowering of ESL can be achieved is obtained, and the use of the element unit in which the capacitor elements are stacked makes it possible to simplify the assembly process and stabilize the assembly accuracy. An effect can also be obtained.
(実施の形態1)
以下、実施の形態1を用いて、本発明の特に請求項1、6〜10に記載の発明について説明する。
(Embodiment 1)
Hereinafter, the first and sixth aspects of the present invention will be described with reference to the first embodiment.
図1(a)〜(f)は本発明の実施の形態1によるチップ形固体電解コンデンサの構成を示した平面断面図、正面断面図、左側面断面図、右側面断面図、底面断面図、底面図であり、図1において、1はコンデンサ素子を示し、このコンデンサ素子1は、表面を粗面化して誘電体酸化皮膜層が形成された弁作用金属からなる陽極体の所定の位置に図示しない絶縁部を設けて陽極電極部2と陰極形成部(図示せず)に分離し、この陰極形成部の誘電体酸化皮膜層上に導電性高分子からなる固体電解質層、カーボンと銀ペーストからなる陰極層(全て図示せず)を順次積層形成することにより陰極電極部3を形成して平板状に構成されたものである。
1A to 1F are a plan sectional view, a front sectional view, a left side sectional view, a right side sectional view, a bottom sectional view, showing a configuration of a chip-type solid electrolytic capacitor according to Embodiment 1 of the present invention. 1 is a bottom view. In FIG. 1, reference numeral 1 denotes a capacitor element. The capacitor element 1 is illustrated at a predetermined position of an anode body made of a valve metal having a roughened surface and a dielectric oxide film layer formed thereon. An insulating portion that is not provided is separated into an
4は上記コンデンサ素子1を複数枚積層した素子ユニットであり、この素子ユニット4はコンデンサ素子1を同一方向に揃えて複数枚(本実施の形態においては3枚)を積層することにより構成されたものであり、各陰極電極部3間は図示しない導電性銀ペーストにより接着され、各陽極電極部2は陽極コム端子5を陽極電極部2の外周に巻き付けて束ねるように結束し、この陽極コム端子5と陽極電極部2を抵抗溶接等の手段によって結合しているものである。なお、上記陽極コム端子5は必要不可欠な部材ではなく、陽極電極部2どうしを抵抗溶接等の手段によって直接結合しても構わないものである。
Reference numeral 4 denotes an element unit in which a plurality of capacitor elements 1 are stacked. The element unit 4 is configured by stacking a plurality of (three in the present embodiment) capacitor elements 1 in the same direction. The
6a、6bは上記素子ユニット4を陽極電極部2が交互に相反する方向に配置されるようにして複数段(本実施の形態においては2段)積層することによりユニット積層体を形成した状態で陽極電極部2を結束した陽極コム端子5と、後述する陽極端子とを接合するためのスペーサであり、これらの接合は抵抗溶接等の手段によって行われるものである。なお、上記スペーサ6a、6bは必要不可欠な部材ではなく、陽極電極部2または陽極コム端子5と陽極端子とを、抵抗溶接等の手段によって直接結合しても構わないものである。
6a and 6b show a state in which a unit laminate body is formed by laminating the element unit 4 in a plurality of stages (two stages in the present embodiment) so that the
7は陰極コム端子であり、この陰極コム端子7は上記ユニット積層体の中央に位置する陰極電極部3の下面に図示しない導電性銀ペーストを介して接合されたものである。7aはこの陰極コム端子7の両端に夫々設けられたガイド壁であり、このガイド壁7aの内面と上記陰極電極部3とを導電性銀ペーストを介して電気的に接続することにより、ESLを更に低減するようにしているものである。
7 is a cathode comb terminal, and this
8は陽極端子であり、この陽極端子8は上記スペーサ6a、6bの下面に夫々接合される一対の端子部8aを有すると共に、この端子部8aどうしを板状のインダクタ部8bにより連結することによって一体化され、かつ、この陽極端子8の一部を上面視、後述する外装樹脂から突出するように延長し、この延長部分を外装樹脂の側面に沿って上方へ折り曲げた折り曲げ部8cを設けて構成されたものである。また、上記端子部8aの両端は上方への段差が設けられているものである。
9は一対の陰極端子であり、この陰極端子9は上記陰極コム端子7の下面の両端に夫々接合され、かつ、この陰極端子9の一部を上面視、後述する外装樹脂から突出するように延長し、この延長部分を外装樹脂の側面に沿って上方へ折り曲げた折り曲げ部9aを設けて構成されたものである。
10は絶縁性の外装樹脂であり、この外装樹脂10は上記素子ユニット4、陽極コム端子5、スペーサ6a、6b、陰極コム端子7、陽極端子8の一部、陰極端子9の一部を一体に被覆することにより、実装面となる下面には陽極端子8の端子部8aと陰極端子9が夫々対向する2箇所に露呈した4端子構造を構成しており、上記陽極端子8に設けたインダクタ部8bはこの外装樹脂10に被覆されて外観には表出しないようにしているものである。
このように構成された本実施の形態によるチップ形固体電解コンデンサは、コンデンサ素子1を複数枚積層して素子ユニット4とすることにより、作業性と組み立て精度の向上を図り、さらにこの素子ユニット4を陽極電極部2が交互に相反する方向に配置されるように複数段積層し、実装面となる下面に陽極端子8と陰極端子9が夫々対向する2箇所に露呈した4端子構造とした構成により、各端子間に流れる電流によって発生する磁束をお互いに打ち消し合ってESLを大きく低減することができるようになり、更に陽極端子8に設けた一対の端子部8aどうしを板状のインダクタ部8bで連結した構成により、π型フィルタを構成して更なる低ESL化を図ることができるようになるという格別の効果を奏するものである。
The chip-type solid electrolytic capacitor according to the present embodiment configured as described above improves the workability and the assembly accuracy by stacking a plurality of capacitor elements 1 to form an element unit 4. Further, the element unit 4 Are stacked in a plurality of stages so that the
また、上記陽極端子8ならびに陰極端子9の一部に、外装樹脂10の側面に沿って上方へ折り曲げた折り曲げ部8c、9aを設けた構成により、半田付け作業時に半田フィレットが形成され易くなるばかりでなく、半田付け状態を上面から確認できるようになるという効果が得られ、信頼性の高い半田付け作業を行うことが可能になるものである。
Further, the configuration in which the
なお、本実施の形態においては、コンデンサ素子1を3枚積層して素子ユニット4を構成した例を用いて説明したが、本発明はこれに限定されるものではなく、コンデンサ素子1の積層枚数は要望される仕様や作業性等に応じて適宜決定すれば良いものである。また、上記素子ユニット4の積層段数は奇数でも構わないが、積層段数を偶数にすることによって各コンデンサ素子1に流れる電流によって発生する磁束をお互いに打ち消し合うことができるため、より好ましいと言えるものである。 In the present embodiment, description has been made using an example in which the element unit 4 is configured by stacking three capacitor elements 1. However, the present invention is not limited to this, and the number of stacked capacitor elements 1 is not limited thereto. Can be appropriately determined according to the required specifications and workability. The number of stacked layers of the element unit 4 may be an odd number, but it can be said that the number of stacked layers is even more preferable because the magnetic fluxes generated by the currents flowing through the capacitor elements 1 can be canceled out by setting the number of stacked layers to an even number. It is.
(実施の形態2)
以下、実施の形態2を用いて、本発明の特に請求項2に記載の発明について説明する。
(Embodiment 2)
The second aspect of the present invention will be described below with reference to the second embodiment.
本実施の形態は、上記実施の形態1で図1を用いて説明したチップ形固体電解コンデンサの陽極端子の構成が一部異なるようにしたものであり、これ以外の構成は実施の形態1と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。 In the present embodiment, the configuration of the anode terminal of the chip-type solid electrolytic capacitor described in the first embodiment with reference to FIG. 1 is partially different, and other configurations are different from those of the first embodiment. For the same reason, the same reference numerals are given to the same parts, and detailed description thereof is omitted, and only different parts will be described below with reference to the drawings.
図2(a)〜(f)は本発明の実施の形態2によるチップ形固体電解コンデンサの構成を示した平面断面図、正面断面図、左側面断面図、右側面断面図、底面断面図、底面図であり、図2において、11は陽極端子であり、この陽極端子11は上記実施の形態1で図1を用いて説明した陽極端子8と同様に、陽極コム端子5の下面に夫々接合される一対の端子部11aを有すると共に、この端子部11aどうしを板状のインダクタ部11bにより連結することによって一体化され、かつ、この陽極端子11の一部を上面視、外装樹脂10から突出するように延長し、この延長部分を外装樹脂10の側面に沿って上方へ折り曲げた折り曲げ部11cを設けた構成にしているのは同じであるが、上記端子部11aどうしを連結したインダクタ部11bが実装面となる下面に露呈するようにした点が上記実施の形態1と異なるものである。
2A to 2F are a plan sectional view, a front sectional view, a left sectional view, a right sectional view, a bottom sectional view showing the configuration of a chip-type solid electrolytic capacitor according to a second embodiment of the present invention. FIG. 2 is a bottom view, and in FIG. 2, 11 is an anode terminal, and this
このように構成された本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態1によるチップ形固体電解コンデンサにより得られる効果に加え、端子部11aどうしを連結したインダクタ部11bを表出させた構成により、放熱性を高めることができるようになるという格別の効果を奏するものである。
The thus configured chip-type solid electrolytic capacitor according to the present embodiment displays the
(実施の形態3)
以下、実施の形態3を用いて、本発明の特に請求項3に記載の発明について説明する。
(Embodiment 3)
The third embodiment of the present invention will be described below in particular.
本実施の形態は、上記実施の形態1で図1を用いて説明したチップ形固体電解コンデンサの陽極端子の構成が一部異なるようにしたものであり、これ以外の構成は実施の形態1と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。 In the present embodiment, the configuration of the anode terminal of the chip-type solid electrolytic capacitor described in the first embodiment with reference to FIG. 1 is partially different, and other configurations are different from those of the first embodiment. For the same reason, the same reference numerals are given to the same parts, and detailed description thereof is omitted, and only different parts will be described below with reference to the drawings.
図3(a)〜(f)は本発明の実施の形態3によるチップ形固体電解コンデンサの構成を示した平面断面図、正面断面図、左側面断面図、右側面断面図、底面断面図、底面図であり、図3において、12は陽極端子であり、この陽極端子12は上記実施の形態1で図1を用いて説明した陽極端子8と同様に、陽極コム端子5の下面に夫々接合される一対の端子部12aを有すると共に、この端子部12aどうしを板状のインダクタ部12bにより連結することによって一体化され、かつ、この陽極端子12の一部を上面視、外装樹脂10から突出するように延長し、この延長部分を外装樹脂10の側面に沿って上方へ折り曲げた折り曲げ部12cを設けた構成にしているのは同じであるが、上記端子部12aどうしを連結したインダクタ部12bを蛇腹状に形成した点が上記実施の形態1と異なるものである。
3 (a) to 3 (f) are a plan sectional view, a front sectional view, a left sectional view, a right sectional view, and a bottom sectional view showing the configuration of a chip-type solid electrolytic capacitor according to
このように構成された本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態1によるチップ形固体電解コンデンサにより得られる効果に加え、端子部12aどうしを連結したインダクタ部12bを蛇腹状に形成することにより、インダクタ部12bのインダクタンス値を変化させる自由度が増大するために、ESLの制御を容易に行うことが可能になるという格別の効果を奏するものである。
In the chip-type solid electrolytic capacitor according to the present embodiment configured as described above, in addition to the effects obtained by the chip-type solid electrolytic capacitor according to the first embodiment, the
(実施の形態4)
以下、実施の形態4を用いて、本発明の特に請求項2、3に記載の発明について説明する。
(Embodiment 4)
Hereinafter, with reference to the fourth embodiment, the present invention described in
本実施の形態は、上記実施の形態3で図3を用いて説明したチップ形固体電解コンデンサの陽極端子の構成が一部異なるようにしたものであり、これ以外の構成は実施の形態3と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。 In the present embodiment, the configuration of the anode terminal of the chip-type solid electrolytic capacitor described in the third embodiment with reference to FIG. 3 is partially different, and other configurations are different from those of the third embodiment. For the same reason, the same reference numerals are given to the same parts, and detailed description thereof is omitted, and only different parts will be described below with reference to the drawings.
図4(a)〜(f)は本発明の実施の形態4によるチップ形固体電解コンデンサの構成を示した平面断面図、正面断面図、左側面断面図、右側面断面図、底面断面図、底面図であり、図4において、13は陽極端子であり、この陽極端子13は上記実施の形態3で図3を用いて説明した陽極端子12と同様に、陽極コム端子5の下面に夫々接合される一対の端子部13aを有すると共に、この端子部13aどうしを蛇腹状のインダクタ部13bにより連結することによって一体化され、かつ、この陽極端子13の一部を上面視、外装樹脂10から突出するように延長し、この延長部分を外装樹脂10の側面に沿って上方へ折り曲げた折り曲げ部13cを設けた構成にしているのは同じであるが、上記端子部13aどうしを連結した蛇腹状のインダクタ部13bが実装面となる下面に露呈するようにした点が上記実施の形態3と異なるものである。
4 (a) to 4 (f) are a plan sectional view, a front sectional view, a left sectional view, a right sectional view, and a bottom sectional view showing the configuration of a chip-type solid electrolytic capacitor according to Embodiment 4 of the present invention. 4 is a bottom view. In FIG. 4,
このように構成された本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態3によるチップ形固体電解コンデンサにより得られる効果に加え、端子部13aどうしを連結したインダクタ部13bを表出させた構成により、放熱性を高めることができるようになるという格別の効果を奏するものである。
The thus configured chip-type solid electrolytic capacitor according to the present embodiment, in addition to the effects obtained by the chip-type solid electrolytic capacitor according to the third embodiment, exposes the
(実施の形態5)
以下、実施の形態5を用いて、本発明の特に請求項4に記載の発明について説明する。
(Embodiment 5)
Hereinafter, the invention according to the fourth aspect of the present invention will be described with reference to the fifth embodiment.
本実施の形態は、上記実施の形態1で図1を用いて説明したチップ形固体電解コンデンサの陰極端子の構成が一部異なるようにしたものであり、これ以外の構成は実施の形態1と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。 In the present embodiment, the configuration of the cathode terminal of the chip-type solid electrolytic capacitor described in the first embodiment with reference to FIG. 1 is partially different, and other configurations are different from those of the first embodiment. For the same reason, the same reference numerals are given to the same parts, and detailed description thereof is omitted, and only different parts will be described below with reference to the drawings.
図5(a)〜(f)は本発明の実施の形態5によるチップ形固体電解コンデンサの構成を示した平面断面図、正面断面図、左側面断面図、右側面断面図、底面断面図、底面図であり、図5において、14は陰極端子であり、この陰極端子14は陰極コム端子7の下面の両端に夫々接合される一対の端子部14aを両端に設け、かつ、この陰極端子14の一部を上面視、外装樹脂10から突出するように延長し、この延長部分を外装樹脂10の側面に沿って上方へ折り曲げた折り曲げ部14bを設けた一体品として構成した点が上記実施の形態1と異なるものである。
5 (a) to 5 (f) are a plan sectional view, a front sectional view, a left sectional view, a right sectional view, and a bottom sectional view showing the configuration of a chip-type solid electrolytic capacitor according to a fifth embodiment of the present invention. 5 is a bottom view, and in FIG. 5,
なお、外装樹脂10で被覆した状態では、上記実施の形態1と同様に、実装面となる下面に上記一対の端子部14aが対向する2箇所に露呈した状態になるものである。
In addition, in the state covered with the
このように構成された本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態1によるチップ形固体電解コンデンサにより得られる効果に加え、部品点数と組み立て工数の削減により、コスト低減を図ることができるという格別の効果を奏するものである。 The thus configured chip-type solid electrolytic capacitor according to the present embodiment is intended to reduce costs by reducing the number of parts and the number of assembly steps in addition to the effects obtained by the chip-type solid electrolytic capacitor according to the first embodiment. It has a special effect of being able to.
(実施の形態6)
以下、実施の形態6を用いて、本発明の特に請求項2、4に記載の発明について説明する。
(Embodiment 6)
In the following, the sixth aspect of the present invention will be described with reference to the second and fourth aspects of the present invention.
本実施の形態は、上記実施の形態5で図5を用いて説明したチップ形固体電解コンデンサの陽極端子の構成が一部異なるようにしたものであり、これ以外の構成は実施の形態5と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。 In the present embodiment, the configuration of the anode terminal of the chip-type solid electrolytic capacitor described in the fifth embodiment with reference to FIG. 5 is partially different, and other configurations are different from those of the fifth embodiment. For the same reason, the same reference numerals are given to the same parts, and detailed description thereof is omitted, and only different parts will be described below with reference to the drawings.
図6(a)〜(f)は本発明の実施の形態6によるチップ形固体電解コンデンサの構成を示した平面断面図、正面断面図、左側面断面図、右側面断面図、底面断面図、底面図であり、図6において、11は陽極端子であり、この陽極端子11は上記実施の形態2で図2を用いて説明した陽極端子11と同じものであり、陽極コム端子5の下面に夫々接合される一対の端子部11aを有すると共に、この端子部11aどうしを板状のインダクタ部11bにより連結することによって一体化され、かつ、この陽極端子11の一部を上面視、外装樹脂10から突出するように延長し、この延長部分を外装樹脂10の側面に沿って上方へ折り曲げた折り曲げ部11cを設けた構成とし、かつ、上記端子部11aどうしを連結したインダクタ部11bが実装面となる下面に露呈するようにしたものである。
6 (a) to 6 (f) are a plan sectional view, a front sectional view, a left sectional view, a right sectional view, and a bottom sectional view showing the configuration of a chip-type solid electrolytic capacitor according to
このように構成された本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態5によるチップ形固体電解コンデンサにより得られる効果に加え、端子部11aどうしを連結したインダクタ部11bを表出させた構成により、放熱性を高めることができるようになるという格別の効果を奏するものである。
The thus configured chip-type solid electrolytic capacitor according to the present embodiment displays the
(実施の形態7)
以下、実施の形態7を用いて、本発明の特に請求項3、4に記載の発明について説明する。
(Embodiment 7)
Hereinafter, the seventh embodiment of the present invention will be described with reference to the third and fourth aspects of the present invention.
本実施の形態は、上記実施の形態5で図5を用いて説明したチップ形固体電解コンデンサの陽極端子の構成が一部異なるようにしたものであり、これ以外の構成は実施の形態5と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。 In the present embodiment, the configuration of the anode terminal of the chip-type solid electrolytic capacitor described in the fifth embodiment with reference to FIG. 5 is partially different, and other configurations are different from those of the fifth embodiment. For the same reason, the same reference numerals are given to the same parts, and detailed description thereof is omitted, and only different parts will be described below with reference to the drawings.
図7(a)〜(f)は本発明の実施の形態7によるチップ形固体電解コンデンサの構成を示した平面断面図、正面断面図、左側面断面図、右側面断面図、底面断面図、底面図であり、図7において、12は陽極端子であり、この陽極端子12は上記実施の形態3で図3を用いて説明した陽極端子12と同じものであり、陽極コム端子5の下面に夫々接合される一対の端子部12aを有すると共に、この端子部12aどうしを蛇腹状のインダクタ部12bにより連結することによって一体化され、かつ、この陽極端子12の一部を上面視、外装樹脂10から突出するように延長し、この延長部分を外装樹脂10の側面に沿って上方へ折り曲げた折り曲げ部12cを設けた構成としたものである。
7A to 7F are a plan sectional view, a front sectional view, a left sectional view, a right sectional view, a bottom sectional view showing the configuration of a chip-type solid electrolytic capacitor according to a seventh embodiment of the present invention. 7 is a bottom view. In FIG. 7,
このように構成された本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態5によるチップ形固体電解コンデンサにより得られる効果に加え、端子部12aどうしを連結したインダクタ部12bを蛇腹状に形成することにより、インダクタ部12bのインダクタンス値を変化させる自由度が増大するために、ESLの制御を容易に行うことが可能になるという格別の効果を奏するものである。
The thus configured chip-type solid electrolytic capacitor according to the present embodiment has an
(実施の形態8)
以下、実施の形態8を用いて、本発明の特に請求項2〜4に記載の発明について説明する。
(Embodiment 8)
Hereinafter, the invention according to the second to fourth aspects of the present invention will be described with reference to the eighth embodiment.
本実施の形態は、上記実施の形態7で図7を用いて説明したチップ形固体電解コンデンサの陽極端子の構成が一部異なるようにしたものであり、これ以外の構成は実施の形態7と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。 In the present embodiment, the configuration of the anode terminal of the chip-type solid electrolytic capacitor described in the seventh embodiment with reference to FIG. 7 is partially different. Other configurations are different from those of the seventh embodiment. For the same reason, the same reference numerals are given to the same parts, and detailed description thereof is omitted, and only different parts will be described below with reference to the drawings.
図8(a)〜(f)は本発明の実施の形態8によるチップ形固体電解コンデンサの構成を示した平面断面図、正面断面図、左側面断面図、右側面断面図、底面断面図、底面図であり、図8において、13は陽極端子であり、この陽極端子13は上記実施の形態4で図4を用いて説明した陽極端子13と同じものであり、陽極コム端子5の下面に接合される一対の端子部13aを有すると共に、この端子部13aどうしを蛇腹状のインダクタ部13bにより連結することによって一体化され、かつ、この陽極端子13の一部を上面視、外装樹脂10から突出するように延長し、この延長部分を外装樹脂10の側面に沿って上方へ折り曲げた折り曲げ部13cを設けた構成とし、かつ、上記端子部13aどうしを連結したインダクタ部13bが実装面となる下面に露呈するようにしたものである。
8 (a) to 8 (f) are a plan sectional view, a front sectional view, a left sectional view, a right sectional view, a bottom sectional view, showing the configuration of a chip-type solid electrolytic capacitor according to an eighth embodiment of the present invention. 8 is a bottom view. In FIG. 8,
このように構成された本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態7によるチップ形固体電解コンデンサにより得られる効果に加え、端子部13aどうしを連結したインダクタ部13bを表出させた構成により、放熱性を高めることができるようになるという格別の効果を奏するものである。
The thus configured chip-type solid electrolytic capacitor according to the present embodiment displays the
(実施の形態9)
以下、実施の形態9を用いて、本発明の特に請求項5に記載の発明について説明する。
(Embodiment 9)
The ninth aspect of the present invention will be described below with reference to the fifth aspect of the present invention.
本実施の形態は、上記実施の形態1で図1を用いて説明したチップ形固体電解コンデンサの陰極コム端子を無くし、素子ユニットの陰極電極部の下面に陰極端子を直接接合するようにした点が異なるものであり、これ以外の構成は実施の形態1と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。 In the present embodiment, the cathode comb terminal of the chip-type solid electrolytic capacitor described with reference to FIG. 1 in the first embodiment is eliminated, and the cathode terminal is directly joined to the lower surface of the cathode electrode portion of the element unit. Since the other configurations are the same as those of the first embodiment, the same reference numerals are given to the same parts and the detailed description thereof is omitted, and only the different parts are described below with reference to the drawings. explain.
図9(a)〜(f)は本発明の実施の形態9によるチップ形固体電解コンデンサの構成を示した平面断面図、正面断面図、左側面断面図、右側面断面図、底面断面図、底面図であり、図9において、15は一対の陰極端子であり、この陰極端子15は素子ユニット4の中央に位置する陰極電極部3の下面の両端に夫々直接接合され、かつ、この陰極端子15の一部を上面視、外装樹脂10から突出するように延長し、この延長部分を外装樹脂10の側面に沿って上方へ折り曲げた折り曲げ部15aを設けて構成されたものである。
9 (a) to 9 (f) are a plan sectional view, a front sectional view, a left sectional view, a right sectional view, a bottom sectional view, showing a configuration of a chip-type solid electrolytic capacitor according to a ninth embodiment of the present invention. 9 is a bottom view. In FIG. 9,
このように構成された本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態1によるチップ形固体電解コンデンサにより得られる効果に加え、部品点数と組み立て工数の削減により、コスト低減を図ることができるという格別の効果を奏するものである。 The thus configured chip-type solid electrolytic capacitor according to the present embodiment is intended to reduce costs by reducing the number of parts and the number of assembly steps in addition to the effects obtained by the chip-type solid electrolytic capacitor according to the first embodiment. It has a special effect of being able to.
(実施の形態10)
以下、実施の形態10を用いて、本発明の特に請求項2、5に記載の発明について説明する。
(Embodiment 10)
The tenth embodiment of the present invention will be described below with reference to the second and fifth aspects of the present invention.
本実施の形態は、上記実施の形態9で図9を用いて説明したチップ形固体電解コンデンサの陽極端子の構成が一部異なるようにしたものであり、これ以外の構成は実施の形態9と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。 In the present embodiment, the configuration of the anode terminal of the chip-type solid electrolytic capacitor described in the ninth embodiment with reference to FIG. 9 is partially different, and other configurations are different from those of the ninth embodiment. For the same reason, the same reference numerals are given to the same parts, and detailed description thereof is omitted, and only different parts will be described below with reference to the drawings.
図10(a)〜(f)は本発明の実施の形態10によるチップ形固体電解コンデンサの構成を示した平面断面図、正面断面図、左側面断面図、右側面断面図、底面断面図、底面図であり、図10において、11は陽極端子であり、この陽極端子11は上記実施の形態2で図2を用いて説明した陽極端子11と同じものであり、陽極コム端子5の下面に夫々接合される一対の端子部11aを有すると共に、この端子部11aどうしを板状のインダクタ部11bにより連結することによって一体化され、かつ、この陽極端子11の一部を上面視、外装樹脂10の側面に沿って上方へ折り曲げた折り曲げ部11cを設けた構成とし、かつ、上記端子部11aどうしを連結したインダクタ部11bが実装面となる下面に露呈するようにしたものである。
10A to 10F are a plan sectional view, a front sectional view, a left side sectional view, a right side sectional view, a bottom sectional view, showing the configuration of a chip-type solid electrolytic capacitor according to
このように構成された本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態9によるチップ形固体電解コンデンサにより得られる効果に加え、端子部11aどうしを連結したインダクタ部11bを表出させた構成により、放熱性を高めることができるようになるという格別の効果を奏するものである。
The thus configured chip-type solid electrolytic capacitor according to the present embodiment displays the
(実施の形態11)
以下、実施の形態11を用いて、本発明の特に請求項3、5に記載の発明について説明する。
(Embodiment 11)
Hereinafter, the invention described in
本実施の形態は、上記実施の形態9で図9を用いて説明したチップ形固体電解コンデンサの陽極端子の構成が一部異なるようにしたものであり、これ以外の構成は実施の形態9と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。 In the present embodiment, the configuration of the anode terminal of the chip-type solid electrolytic capacitor described in the ninth embodiment with reference to FIG. 9 is partially different, and other configurations are different from those of the ninth embodiment. For the same reason, the same reference numerals are given to the same parts, and detailed description thereof is omitted, and only different parts will be described below with reference to the drawings.
図11(a)〜(f)は本発明の実施の形態11によるチップ形固体電解コンデンサの構成を示した平面断面図、正面断面図、左側面断面図、右側面断面図、底面断面図、底面図であり、図11において、12は陽極端子であり、この陽極端子12は上記実施の形態3で図3を用いて説明した陽極端子12と同じものであり、陽極コム端子5の下面に夫々接合される一対の端子部12aを有すると共に、この端子部12aどうしを蛇腹状のインダクタ部12bにより連結することによって一体化され、かつ、この陽極端子12の一部を上面視、外装樹脂10から突出するように延長し、この延長部分を外装樹脂10の側面に沿って上方へ折り曲げた折り曲げ部12cを設けた構成としたものである。
11 (a) to 11 (f) are a plan sectional view, a front sectional view, a left sectional view, a right sectional view, and a bottom sectional view showing the configuration of a chip-type solid electrolytic capacitor according to an eleventh embodiment of the present invention. 11 is a bottom view, and in FIG. 11, 12 is an anode terminal, and this
このように構成された本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態9によるチップ形固体電解コンデンサにより得られる効果に加え、端子部12aどうしを連結したインダクタ部12bを蛇腹状に形成することにより、インダクタ部12bのインダクタンス値を変化させる自由度が増大するために、ESLの制御を容易に行うことが可能になるという格別の効果を奏するものである。
The thus configured chip-type solid electrolytic capacitor according to the present embodiment has, in addition to the effects obtained by the chip-type solid electrolytic capacitor according to the ninth embodiment, an
(実施の形態12)
以下、実施の形態12を用いて、本発明の特に請求項2、3、5に記載の発明について説明する。
(Embodiment 12)
Hereinafter, the invention described in the second, third, and fifth aspects of the present invention will be described using the twelfth embodiment.
本実施の形態は、上記実施の形態11で図11を用いて説明したチップ形固体電解コンデンサの陽極端子の構成が一部異なるようにしたものであり、これ以外の構成は実施の形態11と同様であるために同一部分には同一の符号を付与してその詳細な説明は省略し、異なる部分についてのみ以下に図面を用いて説明する。 In the present embodiment, the configuration of the anode terminal of the chip-type solid electrolytic capacitor described in the eleventh embodiment with reference to FIG. 11 is partially different, and other configurations are different from those of the eleventh embodiment. For the same reason, the same reference numerals are given to the same parts, and detailed description thereof is omitted, and only different parts will be described below with reference to the drawings.
図12(a)〜(f)は本発明の実施の形態12によるチップ形固体電解コンデンサの構成を示した平面断面図、正面断面図、左側面断面図、右側面断面図、底面断面図、底面図であり、図12において、13は陽極端子であり、この陽極端子13は上記実施の形態4で図4を用いて説明した陽極端子13と同じものであり、陽極コム端子5の下面に夫々接合される一対の端子部13aを有すると共に、この端子部13aどうしを蛇腹状のインダクタ部13bにより連結することによって一体化され、かつ、この陽極端子13の一部を上面視、外装樹脂10から突出するように延長し、この延長部分を外装樹脂10の側面に沿って上方へ折り曲げた折り曲げ部13cを設けた構成とし、かつ、上記端子部13aどうしを連結したインダクタ部13bが実装面となる下面に露呈するようにしたものである。
12 (a) to 12 (f) are a plan sectional view, a front sectional view, a left sectional view, a right sectional view, and a bottom sectional view showing the configuration of a chip-type solid electrolytic capacitor according to a twelfth embodiment of the present invention. 12 is a bottom view. In FIG. 12,
このように構成された本実施の形態によるチップ形固体電解コンデンサは、上記実施の形態11によるチップ形固体電解コンデンサにより得られる効果に加え、端子部13aどうしを連結したインダクタ部13bを表出させた構成により、放熱性を高めることができるようになるという格別の効果を奏するものである。
The thus configured chip-type solid electrolytic capacitor according to the present embodiment displays the
以上のように構成された本発明の実施の形態1〜12によるチップ形固体電解コンデンサのESL特性を測定した結果を比較例としての従来品と共に(表1)に示す。 The results of measuring the ESL characteristics of the chip-type solid electrolytic capacitors according to Embodiments 1 to 12 of the present invention configured as described above are shown in Table 1 together with conventional products as comparative examples.
(表1)から明らかなように、本発明によるチップ形固体電解コンデンサは、ESLを従来品の1/5以下にまで低減することができ、かつ、そのバラツキも小さいことから、高周波対応に対する昨今の高い要求にも十分に対応することができるものである。 As is clear from Table 1, the chip-type solid electrolytic capacitor according to the present invention can reduce ESL to 1/5 or less of the conventional product and its variation is small. It is possible to sufficiently meet the high demands.
本発明によるチップ形固体電解コンデンサは、ESLを大きく低減することができるという効果を有し、特に高周波応答性が要求される分野等のコンデンサとして有用である。 The chip-type solid electrolytic capacitor according to the present invention has an effect that ESL can be greatly reduced, and is particularly useful as a capacitor in fields where high-frequency response is required.
1 コンデンサ素子
2 陽極電極部
3 陰極電極部
4 素子ユニット
5 陽極コム端子
6a、6b スペーサ
7 陰極コム端子
7a ガイド壁
8、11、12、13 陽極端子
8a、11a、12a、13a、14a 端子部
8b、11b、12b、13b インダクタ部
8c、9a、11c、12c、13c、14b、15a 折り曲げ部
9、14、15 陰極端子
10 外装樹脂
DESCRIPTION OF SYMBOLS 1
Claims (10)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006283350A JP5040255B2 (en) | 2006-10-18 | 2006-10-18 | Chip type solid electrolytic capacitor |
| TW096134678A TW200828371A (en) | 2006-09-21 | 2007-09-17 | Chip-type filter |
| PCT/JP2007/068112 WO2008035684A1 (en) | 2006-09-21 | 2007-09-19 | Chip-type filter |
| CN2007800349453A CN101517676B (en) | 2006-09-21 | 2007-09-19 | Chip-type filter |
| US12/368,569 US7612987B2 (en) | 2006-09-21 | 2009-02-10 | Chip-type filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006283350A JP5040255B2 (en) | 2006-10-18 | 2006-10-18 | Chip type solid electrolytic capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008103447A JP2008103447A (en) | 2008-05-01 |
| JP5040255B2 true JP5040255B2 (en) | 2012-10-03 |
Family
ID=39437566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006283350A Active JP5040255B2 (en) | 2006-09-21 | 2006-10-18 | Chip type solid electrolytic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5040255B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5051851B2 (en) * | 2008-08-13 | 2012-10-17 | ニチコン株式会社 | Multilayer solid electrolytic capacitor |
| TWI385684B (en) | 2009-12-30 | 2013-02-11 | Ind Tech Res Inst | Decoupling device |
| JP5601711B2 (en) * | 2010-10-25 | 2014-10-08 | ニチコン株式会社 | Multilayer solid electrolytic capacitor |
| TWI492254B (en) | 2010-12-28 | 2015-07-11 | Ind Tech Res Inst | Decoupling device |
| TWI443698B (en) | 2012-09-13 | 2014-07-01 | Ind Tech Res Inst | Decoupling device and fabricating method thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041716Y2 (en) * | 1979-03-29 | 1985-12-19 | 日立コンデンサ株式会社 | solid electrolytic capacitor |
| JPS62104435U (en) * | 1985-12-20 | 1987-07-03 | ||
| JP4524873B2 (en) * | 1999-12-10 | 2010-08-18 | 株式会社村田製作所 | Multilayer solid electrolytic capacitor |
| JP2001185460A (en) * | 1999-12-27 | 2001-07-06 | Matsushita Electric Ind Co Ltd | Solid electrolytic capacitor, method of manufacturing the same, and circuit board |
| JP2001267141A (en) * | 2000-03-15 | 2001-09-28 | Ngk Insulators Ltd | Low-pass filter |
| JP4513811B2 (en) * | 2005-01-24 | 2010-07-28 | パナソニック株式会社 | Chip type solid electrolytic capacitor |
-
2006
- 2006-10-18 JP JP2006283350A patent/JP5040255B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008103447A (en) | 2008-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4872365B2 (en) | Chip type solid electrolytic capacitor | |
| JP4513811B2 (en) | Chip type solid electrolytic capacitor | |
| JP4492265B2 (en) | Chip type solid electrolytic capacitor | |
| WO2008035684A1 (en) | Chip-type filter | |
| JP4830875B2 (en) | Solid electrolytic capacitor | |
| CN1926649B (en) | Solid Electrolytic Capacitor | |
| WO2012140836A1 (en) | Electrolytic capacitor | |
| US7800462B2 (en) | Printed board and filter using the same | |
| CN101517676B (en) | Chip-type filter | |
| JP5040255B2 (en) | Chip type solid electrolytic capacitor | |
| JP5034887B2 (en) | Chip type solid electrolytic capacitor | |
| JP5413430B2 (en) | Chip type solid electrolytic capacitor | |
| JP4992735B2 (en) | Electronic components | |
| JP5454607B2 (en) | Chip type solid electrolytic capacitor | |
| JP2009010067A (en) | Chip type solid electrolytic capacitor | |
| JP4613669B2 (en) | Solid electrolytic capacitor | |
| JP2008135425A (en) | Chip type solid electrolytic capacitor | |
| JP2009123938A5 (en) | ||
| JP2008053416A (en) | Chip type solid electrolytic capacitor | |
| JP5034886B2 (en) | Chip type solid electrolytic capacitor | |
| JP2009010068A (en) | Chip type solid electrolytic capacitor | |
| JP2008135424A (en) | Chip type solid electrolytic capacitor | |
| JP2005057105A (en) | Chip type solid electrolytic capacitor | |
| JP2008021772A (en) | Chip type solid electrolytic capacitor | |
| JP2009123937A5 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090817 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5040255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |