Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5040697B2 - Machine Tools - Google Patents
[go: Go Back, main page]

JP5040697B2 - Machine Tools - Google Patents

Machine Tools Download PDF

Info

Publication number
JP5040697B2
JP5040697B2 JP2008028275A JP2008028275A JP5040697B2 JP 5040697 B2 JP5040697 B2 JP 5040697B2 JP 2008028275 A JP2008028275 A JP 2008028275A JP 2008028275 A JP2008028275 A JP 2008028275A JP 5040697 B2 JP5040697 B2 JP 5040697B2
Authority
JP
Japan
Prior art keywords
ground fault
switch
controlled device
see
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008028275A
Other languages
Japanese (ja)
Other versions
JP2009187410A (en
Inventor
康吉 磯田
大輔 芳賀
敏明 鵜飼
起男 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2008028275A priority Critical patent/JP5040697B2/en
Publication of JP2009187410A publication Critical patent/JP2009187410A/en
Application granted granted Critical
Publication of JP5040697B2 publication Critical patent/JP5040697B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Numerical Control (AREA)

Description

本発明は、工作機械に関し、詳細には、短絡や地絡が発生した被制御機器を早期に特定することが可能な工作機械に関する。   The present invention relates to a machine tool, and more particularly, to a machine tool that can early identify a controlled device in which a short circuit or a ground fault has occurred.

従来、工作機械には、リレーや電磁弁、モータ、リミットスイッチ等の機器(以下、総称して「被制御機器」という。)が多数接続される。そして、工作機械が必要に応じて、これらの被制御機器に対して印加する電圧を切り換える制御を行うことにより、被制御機器の駆動制御や監視制御を実行している。ここで、被制御機器自体、及び、工作機械と被制御機器とを接続する接続線部分等において短絡及び地絡が発生した場合、過電流が工作機械内及び被制御機器に通流して破損してしまう虞がある。従って、短絡及び地絡が発生した場合には、直ちに電圧印加を停止させるとともに、短絡及び地絡の発生個所を特定し、対策を施して制御を復旧させる必要がある。   Conventionally, a large number of devices such as relays, electromagnetic valves, motors, limit switches (hereinafter collectively referred to as “controlled devices”) are connected to machine tools. And the drive control and monitoring control of a controlled apparatus are performed by performing control which switches the voltage applied with respect to these controlled apparatuses as needed by a machine tool. Here, if a short circuit or ground fault occurs in the controlled device itself or in the connecting line that connects the machine tool and the controlled device, the overcurrent flows through the machine tool and the controlled device and breaks. There is a risk that. Therefore, when a short circuit and a ground fault occur, it is necessary to immediately stop the voltage application, identify the location where the short circuit and the ground fault occur, take measures, and restore control.

ところが、工作機械に接続される被制御機器は非常に多数である場合が多い。この場合、短絡及び地絡の発生個所を特定して対策を施し、復旧可能な状態とするまでに多大な時間が必要となる。このような中、短絡及び地絡が発生した場合に、複数ある汎用出力素子のON状態のすべての組み合わせで順番にONし、それぞれの場合の電圧を検出して短絡及び地絡の発生箇所を特定することにより、短絡及び地絡の発生に対して迅速に対処することを可能にした制御装置が提案されている(例えば、特許文献1参照)。
特開昭53−386号公報
However, there are often very many controlled devices connected to the machine tool. In this case, it takes a lot of time to identify the location where the short circuit and the ground fault occur and take measures to make it recoverable. Under such circumstances, when a short circuit and a ground fault occur, turn ON in order for all combinations of the ON state of multiple general-purpose output elements, detect the voltage in each case, and determine the location of the occurrence of the short circuit and the ground fault By specifying, the control apparatus which enabled it to respond rapidly with respect to generation | occurrence | production of a short circuit and a ground fault is proposed (for example, refer patent document 1).
JP-A-53-386

しかしながら、特許文献1に記載の制御装置では、複数ある汎用出力端子のON状態のすべての組み合わせで順次ONしていく必要がある。従って、汎用出力端子が多数である場合には、そのON状態の組み合わせも非常に多くなるため、短絡及び地絡の発生個所を特定するために長時間を要してしまうという問題点があった。   However, in the control device described in Patent Document 1, it is necessary to sequentially turn on all combinations of the ON states of a plurality of general-purpose output terminals. Therefore, when there are a large number of general-purpose output terminals, the number of combinations of the ON states becomes very large, and there is a problem that it takes a long time to identify the location where a short circuit and a ground fault occur. .

本発明は上記課題を解決するためになされたものであり、短絡及び地絡の発生個所を迅速に特定することが可能な工作機械を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a machine tool capable of quickly identifying the occurrence of a short circuit and a ground fault.

上記課題を解決するために、請求項1に係る発明の工作機械は、接続される複数の被制御機器に対する印加電圧を切り換えることにより、当該被制御機器の制御を行う工作機械であって、前記被制御機器に電圧を印加するための電源と、前記電源と各被制御機器との間の電路の導通/非導通を切り換えることにより、各被制御機器に対する印加電圧を切り換える導通切換手段と、前記導通切換手段を制御し、各被制御機器に対する印加電圧を順番に切り換えて、各被制御機器の制御を行う機器制御手段と、前記機器制御手段による印加電圧の切り換えの履歴を記憶する記憶手段と、短絡又は地絡が発生したことを検出する検出手段と、前記電源と前記被制御機器との間の電路を開閉する開閉器と、前記検出手段が短絡又は地絡を検出した場合に、前記開閉器を制御して前記電源と前記被制御機器との間の電路を開き、通電を遮断する開放手段と、前記開放手段により、前記電源と前記被制御機器との間の通電が遮断された状態において、前記記憶手段に記憶されている履歴の情報である履歴情報を外部に通知する通知手段と、前記検出手段が短絡又は地絡を検出し、前記開放手段が前記開閉器を制御して前記被制御機器への通電を遮断した状態において、前記導通切換手段を制御して前記電源とすべての前記被制御機器との間の電路を非導通とし、再度前記開閉器を制御して前記電源と前記被制御機器との間の電路を閉じ、通電を再開させる閉鎖手段と、前記閉鎖手段により、前記電源と前記被制御機器との間の通電が再開された状態において、前記記憶手段に記憶されている履歴情報に基づき、前記検出手段が短絡又は地絡を検出した時点で電路を導通状態に切り換えていた前記導通切換手段を制御して印加電圧を切り換える機器履歴制御手段と、前記機器履歴制御手段により、印加電圧が切り換えられている最中に、再度前記検出手段により短絡又は地絡が検出され、前記開放手段により、前記電源と前記被制御機器との間の通電が遮断された場合に、前記検出手段により短絡又は地絡が検出された時点で、前記電源との間の電路が導通している前記被制御機器を特定する特定手段とを備え、前記通知手段は、前記特定手段により特定した被制御機器を外部に通知することを特徴とする。 In order to solve the above-described problem, a machine tool according to a first aspect of the present invention is a machine tool that controls a controlled device by switching applied voltages to a plurality of controlled devices to be connected. A power source for applying a voltage to the controlled device, and a continuity switching means for switching an applied voltage to each controlled device by switching conduction / non-conduction of the electric circuit between the power source and each controlled device; Device control means for controlling the conduction switching means, sequentially switching the applied voltage to each controlled device to control each controlled device, and storage means for storing a history of switching of the applied voltage by the device control means; A detection means for detecting that a short circuit or a ground fault has occurred, a switch for opening and closing an electric circuit between the power source and the controlled device, and a case where the detection means detects a short circuit or a ground fault. An opening means for controlling the switch to open an electric circuit between the power source and the controlled device and interrupting the energization; and an energization between the power source and the controlled device is interrupted by the opening means In this state, notification means for notifying history information, which is history information stored in the storage means, and the detection means detect a short circuit or a ground fault, and the opening means controls the switch. Then, in a state where the energization to the controlled device is cut off, the conduction switching means is controlled to make the electric circuit between the power source and all the controlled devices non-conductive, and the switch is controlled again. Closing means for closing an electric circuit between the power source and the controlled device and resuming energization, and in the state where energization between the power source and the controlled device is resumed by the closing means, the storage means History stored in Based on the information, device history control means for controlling the conduction switching means that has switched the electrical circuit to the conduction state at the time when the detection means detects a short circuit or a ground fault, and the device history control means, While the applied voltage is being switched, the detection unit detects the short circuit or the ground fault again, and the detection unit detects the short circuit or ground fault when the energization between the power source and the controlled device is interrupted by the open unit. Specifying means for specifying the controlled device that is electrically connected to the power source when a short circuit or a ground fault is detected by the means, and the notification means is the target specified by the specifying means. The control device is notified to the outside .

また、請求項に係る発明の工作機械は、請求項1に記載の発明の構成に加え、前記検出手段は、前記電源の電圧が所定範囲以下となったことを検出し、前記電源と当該電源に対する基準電位であるシグナルグランドとが導通する短絡が発生したと判断する短絡検出手段と、大地に接続された前記工作機械のフレームグランドと前記シグナルグランドとの間に電流が流れることにより、前記フレームグランドと前記シグナルグランドとの間に電位差が生じたことを検出し、前記電源と当該フレームグランドとが導通する地絡が発生したと判断する地絡検出手段とを備えている。 Further, the machine tool of the invention according to claim 2, in addition to the configuration of the invention according to claim 1, wherein the detecting means detects that the voltage of the power supply is equal to or less than the predetermined range, the power source and the A short-circuit detection means for determining that a short-circuit that is electrically connected to a signal ground that is a reference potential for a power source has occurred, and a current flows between the frame ground of the machine tool connected to the ground and the signal ground, thereby Ground fault detection means for detecting that a potential difference has occurred between the frame ground and the signal ground, and determining that a ground fault has occurred between the power source and the frame ground.

また、請求項に係る発明の工作機械は、請求項に記載の発明の構成に加え、前記被制御機器は、第一接点と第二接点との導通/非導通が切り換わるスイッチであり、前記スイッチには、前記導通切換手段と前記第一接点とを接続する第一接続線と、前記スイッチの前記第二接点に接続された第二接続線とが設けられている場合において、前記工作機械は、前記第二接続線の電圧を検出するスイッチ電圧検出手段を備えている。 Further, in the machine tool of the invention according to claim 3 , in addition to the configuration of the invention of claim 2 , the controlled device is a switch for switching between conduction / non-conduction between the first contact and the second contact. In the case where the switch is provided with a first connection line connecting the conduction switching means and the first contact, and a second connection line connected to the second contact of the switch, The machine tool includes switch voltage detection means for detecting the voltage of the second connection line.

また、請求項に係る発明の工作機械は、請求項に記載の発明の構成に加え、前記スイッチの前記第一接点と前記第二接点とが非導通となっている状態において、前記機器履歴制御手段により、当該スイッチに対する印加電圧が順番に切り換えられている最中に、前記地絡検出手段が地絡の発生を検出した場合であって、前記地絡検出手段による検出と同時に、前記スイッチ電圧検出手段が所定値以上の電圧を検出しなかった場合に、前記第一接続線にて地絡が発生していると判断する第一接続線地絡判断手段と、前記第一接続線地絡判断手段により判断した前記第一接続線を外部に通知する第一接続線通知手段とを備えている。 According to a fourth aspect of the present invention, in addition to the configuration of the third aspect of the invention, the machine tool in the state where the first contact and the second contact of the switch are non-conductive. While the voltage applied to the switch is sequentially switched by the history control means, the ground fault detection means detects the occurrence of a ground fault, and simultaneously with the detection by the ground fault detection means, A first connection line ground fault judgment means for judging that a ground fault has occurred in the first connection line when the switch voltage detection means does not detect a voltage of a predetermined value or more; and the first connection line First connection line notification means for notifying the first connection line determined by the ground fault determination means to the outside.

また、請求項に係る発明の工作機械は、請求項又はに記載の発明の構成に加え、前記スイッチの前記第一接点と前記第二接点とが非導通となっている状態において、前記機器履歴制御手段により、当該スイッチに対する印加電圧が順番に切り換えられている最中に、前記地絡検出手段が地絡の発生を検出した場合であって、前記地絡検出手段による検出と同時に、前記スイッチ電圧検出手段が所定値以上の電圧を検出した場合に、前記第一接続線と前記第二接続線との双方にて同時に地絡が発生していると判断する第一二接続線地絡判断手段と、前記第一二接続線地絡判断手段により判断した前記第一接続線と前記第二接続線とを外部に通知する第一二接続線通知手段とを備えている。 Further, in the machine tool of the invention according to claim 5 , in addition to the configuration of the invention of claim 3 or 4 , in a state where the first contact and the second contact of the switch are non-conductive, While the voltage applied to the switch is being sequentially switched by the device history control means, the ground fault detection means detects the occurrence of a ground fault simultaneously with the detection by the ground fault detection means. A first second connection line that determines that a ground fault has occurred simultaneously in both the first connection line and the second connection line when the switch voltage detection means detects a voltage greater than or equal to a predetermined value. Ground fault determination means, and first second connection line notification means for notifying the first connection line and the second connection line determined by the first second connection line ground fault determination means to the outside.

また、請求項に係る発明の工作機械は、請求項乃至のいずれかに記載の発明の構成に加え、前記スイッチの前記第一接点と前記第二接点とが導通している状態において、前記機器履歴制御手段により、当該スイッチに対する印加電圧が順番に切り換えられている最中に、前記地絡検出手段が地絡の発生を検出した場合に、前記第二接続線にて地絡が発生していると判断する第二接続線地絡判断手段と、前記第二接続線地絡判断手段により判断した前記第二接続線を外部に通知する第二接続線通知手段とを備えている。 In addition to the configuration of the invention according to any one of claims 3 to 5 , the machine tool of the invention according to claim 6 is in a state in which the first contact and the second contact of the switch are electrically connected. When the ground fault detecting means detects the occurrence of a ground fault while the applied voltage to the switch is being switched in order by the device history control means, a ground fault occurs in the second connection line. 2nd connection line ground fault judgment means which judges that it has generate | occur | produced, and 2nd connection line notification means which notifies the said 2nd connection line judged by said 2nd connection line ground fault judgment means to the exterior .

請求項1に係る発明の工作機械では、短絡及び地絡を検出した場合に、開閉器を制御して電源と被制御機器との間の電路を開き、通電を遮断する。そして、記憶されている履歴情報を外部に通知する。従って、工作機械に接続された被制御機器において短絡や地絡が発生した場合に、直ちに被制御機器への電圧印加を停止させることによって、工作機械自体及び被制御機器への過電流通流による破損を防止することが可能となる。また、履歴情報を表示することにより、管理者が早期に短絡や地絡発生の要因となっている被制御機器を特定して対策を施すことができるため、工作機械による被制御機器の駆動制御を早期に復旧することが可能となる。また、短絡及び地絡を検出し、被制御機器への電路を開いて通電を遮断した後、記憶されている履歴情報に基づき、検出手段が短絡又は地絡を検出した時点で電路を導通状態に切り換えていた導通切換手段を制御して印加電圧を切り換える。そして、再度短絡又は地絡が検出された場合に、短絡又は地絡が検出された時点で、電源との間の電路が導通している被制御機器を特定する。そして、特定した被制御機器を外部に通知する。従って、履歴情報に従い再度被制御機器を制御することによって、短絡や地絡が発生した被制御機器を特定し、特定した被制御機器を管理者に通知することが可能となる。このことにより、管理者による、短絡や地絡の発生要因の究明作業が容易化する。そして、管理者が短絡や地絡の発生要因を解消することにより、早期に被制御機器への電流供給を再開させ、工作機械による被制御機器の駆動制御を復旧させることが可能となる。 In the machine tool according to the first aspect of the present invention, when a short circuit and a ground fault are detected, the switch is controlled to open an electric path between the power source and the controlled device, thereby interrupting energization. Then, the stored history information is notified to the outside. Therefore, when a short circuit or a ground fault occurs in the controlled device connected to the machine tool, the voltage application to the controlled device is immediately stopped, thereby causing an overcurrent flow to the machine tool and the controlled device. It becomes possible to prevent damage. In addition, by displaying the history information, the administrator can quickly identify the controlled device that is the cause of the occurrence of a short circuit or ground fault, and take countermeasures. Can be recovered early. In addition, after detecting a short circuit and ground fault, opening the electrical path to the controlled device and shutting off the power, the electrical circuit is in a conductive state when the detection means detects a short circuit or ground fault based on the stored history information The applied voltage is switched by controlling the conduction switching means that has been switched to. And when a short circuit or a ground fault is detected again, the controlled apparatus with which the electric circuit between the power supplies is conducted at the time when a short circuit or a ground fault is detected is specified. Then, the specified controlled device is notified to the outside. Therefore, by controlling the controlled device again according to the history information, it becomes possible to identify the controlled device in which a short circuit or a ground fault has occurred, and to notify the administrator of the identified controlled device. This facilitates the work of investigating the cause of the occurrence of a short circuit or ground fault by the administrator. Then, when the manager eliminates the cause of the occurrence of the short circuit or the ground fault, the current supply to the controlled device can be restarted at an early stage, and the drive control of the controlled device by the machine tool can be restored.

また、請求項に係る発明の工作機械では、短絡検出手段と地絡検出手段とを備えているため、請求項1に記載の発明の効果に加えて、短絡が発生しているか、又は地絡が発生しているかを判別することが可能となる。このことにより、管理者が短絡や地絡の発生箇所を絞り込むことが可能となる。そして、管理者が短絡や地絡の発生要因が解消することにより、早期に被制御機器への電流供給を再開させ、工作機械による被制御機器の駆動制御を復旧させることが可能となる。 Further, since the machine tool of the invention according to claim 2 includes the short-circuit detection means and the ground fault detection means, in addition to the effect of the invention according to claim 1 , a short-circuit has occurred, or the ground It is possible to determine whether or not an entanglement has occurred. This makes it possible for the manager to narrow down the locations where short circuits and ground faults occur. Then, by eliminating the cause of the occurrence of the short circuit or the ground fault, the administrator can restart the current supply to the controlled device at an early stage and restore the drive control of the controlled device by the machine tool.

また、請求項に係る発明の工作機械では、請求項に記載の発明の効果に加えて、被制御機器がスイッチである場合に、スイッチのON−OFFを検出できるようになっている。 Further, in the machine tool of the invention according to claim 3 , in addition to the effect of the invention of claim 2, when the controlled device is a switch, ON / OFF of the switch can be detected.

また、請求項に係る発明の工作機械では、請求項に記載の発明の効果に加えて、地絡が発生したスイッチを特定するとともに、当該スイッチに接続されている接続線のうち地絡が発生した接続線が第一接続線であることを特定して管理者に通知することが可能となる。このことにより、管理者は早期に地絡の発生個所を特定することが可能となり、発生要因を早期に解消してスイッチへの電流供給を再開させ、工作機械によるスイッチの監視制御を復旧させることが可能となる。 Moreover, in the machine tool of the invention according to claim 4 , in addition to the effect of the invention according to claim 3 , the switch in which the ground fault has occurred is specified, and the ground fault of the connection lines connected to the switch is specified. It is possible to identify the connection line in which the occurrence is the first connection line and notify the administrator. This makes it possible for the administrator to identify the location of the ground fault at an early stage, eliminate the cause early, restart the current supply to the switch, and restore the switch monitoring control by the machine tool. Is possible.

また、請求項に係る発明の工作機械では、請求項又はに記載の発明の効果に加えて、地絡が発生したスイッチを特定するとともに、当該スイッチに接続されている接続線のうち地絡が発生した接続線が第一接続線と第二接続線との双方であることを特定して管理者に通知することが可能となる。このことにより、管理者は早期に地絡の発生個所を特定することが可能となり、発生要因を早期に解消してスイッチへの電流供給を再開させ、工作機械によるスイッチの監視制御を復旧させることが可能となる。 Further, in the machine tool of the invention according to claim 5 , in addition to the effect of the invention of claim 3 or 4 , the switch in which the ground fault has occurred is specified, and among the connection lines connected to the switch It is possible to identify and notify the administrator that the connection line where the ground fault has occurred is both the first connection line and the second connection line. This makes it possible for the administrator to identify the location of the ground fault at an early stage, eliminate the cause early, restart the current supply to the switch, and restore the switch monitoring control by the machine tool. Is possible.

また、請求項に係る発明の工作機械では、請求項乃至のいずれかに記載の発明の効果に加えて、地絡が発生したスイッチを特定するとともに、当該スイッチに接続されている接続線のうち地絡が発生した接続線が第二接続線であることを特定して管理者に通知することが可能となる。このことにより、管理者は早期に地絡の発生個所を特定することが可能となり、発生要因を早期に解消してスイッチへの電流供給を再開させ、工作機械によるスイッチの監視制御を復旧させることが可能となる。 Moreover, in the machine tool of the invention according to claim 6 , in addition to the effect of the invention according to any one of claims 3 to 5 , the switch in which the ground fault has occurred is specified and the connection connected to the switch It becomes possible to identify and notify the administrator that the connection line in which the ground fault has occurred is the second connection line. This makes it possible for the administrator to identify the location of the ground fault at an early stage, eliminate the cause early, restart the current supply to the switch, and restore the switch monitoring control by the machine tool. Is possible.

以下、本発明の実施の形態について、図面を参照して説明する。はじめに、工作機械1のハードウェア構成について、図1を参照して説明する。本実施の形態における工作機械1は、接続される多数の被制御機器に対する電圧印加を切り換えることにより、駆動制御を行うことが可能な機械である。図1は、工作機械1のハードウェア構成、及び、工作機械1に接続される被制御機器の一例を示すブロック図である。なお本実施の形態においては、後述のように、被制御機器として、合計4つのリレー(第一リレー51、第二リレー52、第三リレー53、第四リレー54、以下総称して「リレー65」という。)と、合計2つのリミットスイッチ(第一スイッチ55、第二スイッチ56、以下総称して「スイッチ66」という。)とが工作機械1に接続されている(以下、接続されるリレー65及びスイッチ66を、総称して「被制御機器67」という。)。そして、工作機械1がこれらの被制御機器67に印加する電圧を切り換えることにより、被制御機器67の動作を制御する場合を想定している。なお、本発明の工作機械1に接続される被制御機器67の種類及び数量については、本実施の形態に限定されるものではない。   Embodiments of the present invention will be described below with reference to the drawings. First, the hardware configuration of the machine tool 1 will be described with reference to FIG. The machine tool 1 according to the present embodiment is a machine that can perform drive control by switching voltage application to a large number of connected controlled devices. FIG. 1 is a block diagram illustrating an example of a hardware configuration of a machine tool 1 and controlled devices connected to the machine tool 1. In this embodiment, as will be described later, there are a total of four relays (first relay 51, second relay 52, third relay 53, fourth relay 54, hereinafter collectively referred to as "relay 65" as controlled devices. And a total of two limit switches (first switch 55, second switch 56, hereinafter collectively referred to as "switch 66") are connected to the machine tool 1 (hereinafter referred to as connected relays). 65 and the switch 66 are collectively referred to as “controlled device 67”). And the case where the operation of the controlled device 67 is controlled by switching the voltage applied to the controlled device 67 by the machine tool 1 is assumed. Note that the types and quantities of the controlled devices 67 connected to the machine tool 1 of the present invention are not limited to the present embodiment.

図1に示すように、工作機械1は、機械自体を操作するためのスイッチやボタン等を含む操作盤61と、工作機械1の動作状態や異常発生時の原因となった場所を作業者に通知するための表示機62とを備えている。また、工作機械1はその筺体フレーム3のアース部4において大地に接続されており(以下、筺体フレーム3の電位を「フレームグランド」「FG」という。)、筺体フレーム3には制御基板2が内蔵されている。そして、制御基板2のシグナルグランド(以下「SG」という。)とCPU10とが接続されている。制御基板2は、工作機械1全体の制御を司るCPU10を備えており、既述の操作盤61と表示機62とが夫々接続されている。そして、作業者により操作盤61が操作された場合に生ずる電気信号をCPU10が受信することにより、操作内容を把握することが可能な状態となっている。また、CPU10から表示機62に対して制御信号を送信することにより、表示機62に表示される画像を制御できるようになっている。   As shown in FIG. 1, the machine tool 1 provides an operator with an operation panel 61 including switches and buttons for operating the machine itself, and an operation state of the machine tool 1 and a place that causes an abnormality. And a display 62 for notification. The machine tool 1 is connected to the ground at the ground portion 4 of the housing frame 3 (hereinafter, the potential of the housing frame 3 is referred to as “frame ground” and “FG”). Built in. The signal ground (hereinafter referred to as “SG”) of the control board 2 and the CPU 10 are connected. The control board 2 includes a CPU 10 that controls the entire machine tool 1, and the aforementioned operation panel 61 and display device 62 are connected to each other. Then, the CPU 10 receives an electrical signal generated when the operation panel 61 is operated by the operator, so that the operation content can be grasped. Further, the image displayed on the display device 62 can be controlled by transmitting a control signal from the CPU 10 to the display device 62.

また、制御基板2は、CPU10が動作するために必要なプログラムを記憶した不揮発性の記憶素子であるROM11と、CPU10の演算処理時に必要なデータを一時的に記憶するための揮発性の記憶素子であるRAM12とを備えている。そして、ROM11及びRAM12は、バスを介してCPU10に接続されている。また、制御基板2は、接続される被制御機器67(リレー65及びスイッチ66)に対して電圧を印加するための電源15を備えており、電源15による電圧印加により、リレー65の接点の導通(以下、単に「ON」という。)/非導通(以下、単に「OFF」という。)を制御したり、スイッチ66のバイアス電圧を印加したりすることが可能となっている。   The control board 2 includes a ROM 11 that is a non-volatile storage element that stores a program necessary for the CPU 10 to operate, and a volatile storage element that temporarily stores data required when the CPU 10 performs arithmetic processing. The RAM 12 is provided. The ROM 11 and RAM 12 are connected to the CPU 10 via a bus. Further, the control board 2 includes a power source 15 for applying a voltage to the controlled device 67 (relay 65 and switch 66) to be connected. (Hereinafter simply referred to as “ON”) / non-conduction (hereinafter simply referred to as “OFF”) or the bias voltage of the switch 66 can be applied.

また、電源15と被制御機器67との間の電路には、電磁開閉器16と第一FET21〜第六FET26(以下総称して「FET68」という。)とがそれぞれ挿入されている。これらのうち電磁開閉器16は、CPU10から接点の開放/閉鎖を制御できるようにCPU10に接続されている。電磁開閉器16は、過電流の通流をCPU10が検出した場合に接点が開放され、工作機械1及び被制御機器67の故障と事故発生を防止できるように、電源15とFET68との間の電路に直列に挿入されている。   In addition, an electromagnetic switch 16 and a first FET 21 to a sixth FET 26 (hereinafter collectively referred to as “FET 68”) are inserted in the electric path between the power supply 15 and the controlled device 67, respectively. Among these, the electromagnetic switch 16 is connected to the CPU 10 so that the CPU 10 can control the opening / closing of the contacts. The electromagnetic switch 16 is opened between the power supply 15 and the FET 68 so that the contact is opened when the CPU 10 detects an overcurrent flow, and the machine tool 1 and the controlled device 67 can be prevented from malfunctioning and accidents. It is inserted in series in the electric circuit.

また、FET68は、電源15から被制御機器67に対する導通状態をCPU10の制御により切り換えるために、電磁開閉器16と被制御機器67との間の電路に直列に挿入されている。そして、FET68のソース信号が被制御機器67に接続され、ドレイン信号が電磁開閉器16に接続され、ゲート信号がCPU10の出力ポートに接続されている。従って、CPU10の出力ポートの電圧レベルを制御することにより、FET68のドレイン〜ソース間の導通(以下、単に「ON」という。)/非導通(以下、単に「OFF」という。)を切り換えることが可能な状態となっている。   Further, the FET 68 is inserted in series in the electric circuit between the electromagnetic switch 16 and the controlled device 67 in order to switch the conduction state from the power source 15 to the controlled device 67 under the control of the CPU 10. The source signal of the FET 68 is connected to the controlled device 67, the drain signal is connected to the electromagnetic switch 16, and the gate signal is connected to the output port of the CPU 10. Therefore, by controlling the voltage level of the output port of the CPU 10, the conduction (hereinafter simply referred to as “ON”) / non-conduction (hereinafter simply referred to as “OFF”) between the drain and source of the FET 68 can be switched. It is possible.

また、FET68には、リレー65(第一リレー51〜第四リレー54)と、スイッチ66(第一スイッチ、第二スイッチ)とが接続される。これらのうち、第一FET21のソース信号と第一リレー51のコイルとが接続線31により接続され、第二FET22のソース信号と第二リレー52のコイルとが接続線32により接続され、第三FET23のソース信号と第三リレー53のコイルとが接続線33により接続され、第四FET24のソース信号と第四リレー54のコイルとが接続線34により接続されている。そして、それぞれのコイルにおけるFETと接続しない側は、電源15の基準電位であるSGに接続されている。このことによりCPU10は、第一FET21〜第四FET24のドレイン〜ソース間のON/OFFを切り換えることによりコイルへの電流を制御し、リレー65のON/OFFを切り換えることが可能となっている。   The FET 68 is connected to a relay 65 (first relay 51 to fourth relay 54) and a switch 66 (first switch, second switch). Among these, the source signal of the first FET 21 and the coil of the first relay 51 are connected by the connection line 31, the source signal of the second FET 22 and the coil of the second relay 52 are connected by the connection line 32, and the third The source signal of the FET 23 and the coil of the third relay 53 are connected by a connection line 33, and the source signal of the fourth FET 24 and the coil of the fourth relay 54 are connected by a connection line 34. The side of each coil that is not connected to the FET is connected to SG, which is the reference potential of the power supply 15. As a result, the CPU 10 can control the current to the coil by switching ON / OFF between the drain and source of the first FET 21 to the fourth FET 24, and can switch ON / OFF of the relay 65.

また、第五FET25のソース信号と第一スイッチ55の一方の接点55aとが接続線35により接続され、第一スイッチ55の他方の接点55bと制御基板2に設けられているバッファ27の入力ポートとが接続線37により接続されている。また、第六FET26のソース信号と第二スイッチ56の一方の接点56aとが接続線36により接続され、第二スイッチ56の他方の接点56bと制御基板2に設けられているバッファ28の入力ポートとが接続線38により接続されている。さらに当該バッファ27、28の出力ポートがCPU10の入力ポートに接続されている。このことによりCPU10は、第五FET25又は第六FET26のドレイン〜ソース間のON/OFFを切り換えることによりスイッチ55,56のバイアス電圧を印加することができ、さらにバッファ26、27からの入力信号からスイッチ55,56の接点の導通(以下、単に「ON」という。)/非導通(以下、単に「OFF」という。)の判断を行うことが可能となっている。   Further, the source signal of the fifth FET 25 and one contact 55 a of the first switch 55 are connected by a connection line 35, and the other contact 55 b of the first switch 55 and the input port of the buffer 27 provided on the control board 2. Are connected by a connection line 37. The source signal of the sixth FET 26 and one contact 56 a of the second switch 56 are connected by a connection line 36, and the other contact 56 b of the second switch 56 and the input port of the buffer 28 provided on the control board 2. Are connected by a connection line 38. Further, the output ports of the buffers 27 and 28 are connected to the input port of the CPU 10. As a result, the CPU 10 can apply the bias voltage of the switches 55 and 56 by switching ON / OFF between the drain and source of the fifth FET 25 or the sixth FET 26, and from the input signals from the buffers 26 and 27. It is possible to determine whether the contacts of the switches 55 and 56 are conductive (hereinafter simply referred to as “ON”) / non-conductive (hereinafter simply referred to as “OFF”).

また、制御基板2には、短絡検出回路13と地絡検出回路14とが設けられている。短絡検出回路13は、電源15とSGとがショートする状態(「短絡」という。)が発生したことを検出するための回路である(詳細は、図2(後述)にて詳説する。)。また、地絡検出回路14は、電源15とFGとがショートする状態(「地絡」という。)が発生したことを検出するための回路である(詳細は、図3(後述)にて詳説する。)。そして、短絡検出回路13及び地絡検出回路14はCPU10と接続されており、短絡及び地絡が発生したことを検出した場合に、電気信号によりCPU10に通知することが可能な状態となっている。このことにより、CPU10は、短絡及び地絡が発生した場合に電磁開閉器16を制御して接点を開放させるように制御し、電源15からの電路を開き、短絡及び地絡により生じる過電流の通電を遮断させて故障の発生を防止することが可能となっている。   The control board 2 is provided with a short circuit detection circuit 13 and a ground fault detection circuit 14. The short circuit detection circuit 13 is a circuit for detecting the occurrence of a short circuit between the power supply 15 and SG (referred to as “short circuit”) (details will be described in detail in FIG. 2 (described later)). The ground fault detection circuit 14 is a circuit for detecting the occurrence of a short circuit between the power supply 15 and the FG (referred to as “ground fault”) (details are described in detail in FIG. 3 (described later)). To do.) The short circuit detection circuit 13 and the ground fault detection circuit 14 are connected to the CPU 10, and when it is detected that a short circuit and a ground fault have occurred, the CPU 10 can be notified by an electrical signal. . As a result, the CPU 10 controls the electromagnetic switch 16 to open the contact when a short circuit and a ground fault occur, opens the circuit from the power source 15, and prevents overcurrent caused by the short circuit and the ground fault. It is possible to prevent the occurrence of a failure by interrupting energization.

なお、本実施の形態においては、短絡及び地絡の発生要因として、制御基板2上の配線とSG、FGとのショート、工作機械1と被制御機器67とを接続する接続線31〜38が筺体フレーム3と蓋部(図示外)との間に挟まれることにより発生する、接続線31〜38とFGとのショート、及び、被制御機器67の内部配線とSG、FGとのショート等を想定しているが、詳細は後述にて詳説する。   In the present embodiment, as a cause of occurrence of a short circuit and a ground fault, there is a short circuit between the wiring on the control board 2 and SG and FG, and connection lines 31 to 38 that connect the machine tool 1 and the controlled device 67. A short circuit between the connection lines 31 to 38 and the FG, a short circuit between the internal wiring of the controlled device 67 and SG, FG, etc., which are generated by being sandwiched between the housing frame 3 and the lid (not shown). The details will be described later.

次に、図2及び図3を参照し、短絡検出回路13及び地絡検出回路14の回路構成の概略について説明する。図2は、短絡検出回路13の回路構成の概略図であり、図3は、地絡検出回路14の回路構成の概略図である。   Next, an outline of the circuit configuration of the short circuit detection circuit 13 and the ground fault detection circuit 14 will be described with reference to FIGS. FIG. 2 is a schematic diagram of a circuit configuration of the short circuit detection circuit 13, and FIG. 3 is a schematic diagram of a circuit configuration of the ground fault detection circuit 14.

はじめに、図2を参照し、短絡検出回路13の回路構成の概略について説明する。図2に示すように、短絡検出回路13は、+側の入力ポートと−側の入力ポートとの電位差を検出して短絡が発生したことをCPU10に通知するためのOPアンプ73と、電源15と、電源15の電圧を分圧する抵抗71及び72と、抵抗71及び72により分圧された電圧を判断するための基準電源74とから構成される。   First, an outline of the circuit configuration of the short circuit detection circuit 13 will be described with reference to FIG. As shown in FIG. 2, the short circuit detection circuit 13 detects an electric potential difference between the + side input port and the − side input port and notifies the CPU 10 that a short circuit has occurred, and a power source 15. And resistors 71 and 72 that divide the voltage of the power source 15 and a reference power source 74 for determining the voltage divided by the resistors 71 and 72.

これらのうち、電源15は、抵抗71の一端側に接続され、抵抗71の他端側は抵抗72の一端側に接続され、抵抗72の他端側はSGに接続される。また、OPアンプ73の−側の入力ポートは抵抗71と抵抗72との接続部76に接続され、OPアンプ73の+側の入力ポートは基準電源74の+側に接続され、基準電源74の−側はSGに接続される。そして、OPアンプ73の出力ポートはCPU10(図1参照)の入力ポートに接続される。また、基準電源74の電圧は、上記の回路構成において抵抗71と抵抗72との接続部76に発生する電圧以下となるようにあらかじめ設定されている。   Among these, the power source 15 is connected to one end side of the resistor 71, the other end side of the resistor 71 is connected to one end side of the resistor 72, and the other end side of the resistor 72 is connected to SG. Further, the negative side input port of the OP amplifier 73 is connected to the connection portion 76 between the resistors 71 and 72, and the positive side input port of the OP amplifier 73 is connected to the positive side of the reference power source 74. The-side is connected to SG. The output port of the OP amplifier 73 is connected to the input port of the CPU 10 (see FIG. 1). The voltage of the reference power source 74 is set in advance so as to be equal to or lower than the voltage generated at the connection portion 76 between the resistor 71 and the resistor 72 in the above circuit configuration.

図2に示す短絡検出回路13において、電源15とSGとがショートしていない通常状態では、OPアンプ73の−側の入力ポートの電圧の方が+側の入力ポートの電圧よりも高電圧となる。従って、OPアンプ73の出力ポートから出力される電圧は0V(以下「Lowレベル」という。)となる。一方、電源15とSGとがショートする短絡が発生した状態では、OPアンプ73の−側の入力ポートの電圧は0Vとなるが、+側の入力ポートの電圧は基準電源74の電圧となるため、OPアンプ73の出力ポートからは、所定の+極性の電圧レベル(以下「Hiレベル」という。)が出力される。そして、OPアンプ73から出力される電圧がCPU10により検出される。   In the short circuit detection circuit 13 shown in FIG. 2, in a normal state where the power supply 15 and SG are not short-circuited, the voltage at the − side input port of the OP amplifier 73 is higher than the voltage at the + side input port. Become. Therefore, the voltage output from the output port of the OP amplifier 73 is 0 V (hereinafter referred to as “Low level”). On the other hand, in a state where a short circuit in which the power supply 15 and SG are short-circuited occurs, the voltage at the − side input port of the OP amplifier 73 is 0V, but the voltage at the + side input port is the voltage of the reference power supply 74. A voltage level having a predetermined + polarity (hereinafter referred to as “Hi level”) is output from the output port of the OP amplifier 73. The voltage output from the OP amplifier 73 is detected by the CPU 10.

以上説明したように、短絡検出回路13は短絡発生時に出力電圧を変位させることが可能な構成となっている。そして、CPU10により短絡検出回路13からの信号が常時監視され、Lowレベルとなっている状態では短絡が発生していない状態であると判断され、Hiレベルとなった場合に短絡が発生したと判断される。   As described above, the short circuit detection circuit 13 is configured to be able to displace the output voltage when a short circuit occurs. Then, the signal from the short circuit detection circuit 13 is constantly monitored by the CPU 10, and it is determined that the short circuit has not occurred in the low level state, and it is determined that the short circuit has occurred in the high level state. Is done.

次に、図3を参照し、地絡検出回路14の回路構成の概略について説明する。図3に示すように、地絡検出回路14は、電流の通流を検出して地絡が発生したことをCPU10に通知するためのフォトカプラ85と、フォトカプラの出力信号をプルアップするための電源15と抵抗86と、FGとSGとの間に直列に接続された抵抗81及び82とから構成される。   Next, an outline of the circuit configuration of the ground fault detection circuit 14 will be described with reference to FIG. As shown in FIG. 3, the ground fault detection circuit 14 detects the current flow and pulls up the photocoupler 85 for notifying the CPU 10 that a ground fault has occurred and the output signal of the photocoupler. Power source 15 and resistor 86, and resistors 81 and 82 connected in series between FG and SG.

これらのうち、抵抗81の一端側はFGに接続され、抵抗81の他端側は抵抗82の一端側に接続され、抵抗82の他端側はSGに接続される。また、フォトカプラ85を構成するダイオードのアノードポートは抵抗81と抵抗82との接続部87に接続され、フォトカプラ85を構成するダイオードのカソードポートはSGに接続される。また、電源15と抵抗86の一端側とが接続され、抵抗86の他端側とフォトカプラ85を構成するトランジスタのコレクタポートとが接続され、CPU10(図1参照)の入力ポートに接続される。そして、フォトカプラ85を構成するトランジスタのエミッタポートはSGに接続されている。   Among these, one end side of the resistor 81 is connected to the FG, the other end side of the resistor 81 is connected to one end side of the resistor 82, and the other end side of the resistor 82 is connected to SG. The anode port of the diode constituting the photocoupler 85 is connected to the connection portion 87 between the resistor 81 and the resistor 82, and the cathode port of the diode constituting the photocoupler 85 is connected to SG. Further, the power supply 15 and one end side of the resistor 86 are connected, the other end side of the resistor 86 and the collector port of the transistor constituting the photocoupler 85 are connected, and connected to the input port of the CPU 10 (see FIG. 1). . The emitter port of the transistor constituting the photocoupler 85 is connected to SG.

図3に示す地絡検出回路14において、電源15とFGとがショートしていない通常状態では、抵抗81、抵抗82を介して一点のみでFGとSGとが接続されており、双方間の電位差は発生しない。従って、抵抗82に電流は流れないため、フォトカプラ85を構成するダイオードのアノードポートとカソードポートとの間には電圧は発生せず、フォトカプラ85を構成するトランジスタのコレクタポートはハイインピーダンス状態となる。当該コレクタポートは電源15にてプルアップされているために、コレクタポートは所定の+極性の電圧レベル(以下「Hiレベル」という。)となる。一方、電源15とFGとがショートする地絡が発生した状態では、FGとSGとの間に電位差が発生し、抵抗82に電流が通流する。このことによって、フォトカプラ85を構成するダイオードのアノードポートとカソードポートとの間に電位差が発生し、トランジスタのコレクタポートとエミッタポートとが導通し、コレクタポートは0V(以下「Lowレベル」という。)となる。そして、コレクタポートの電圧がCPU10により検出される。   In the ground fault detection circuit 14 shown in FIG. 3, in a normal state where the power supply 15 and the FG are not short-circuited, the FG and SG are connected at only one point via the resistor 81 and the resistor 82, and the potential difference between the two. Does not occur. Therefore, since no current flows through the resistor 82, no voltage is generated between the anode port and the cathode port of the diode constituting the photocoupler 85, and the collector port of the transistor constituting the photocoupler 85 is in a high impedance state. Become. Since the collector port is pulled up by the power supply 15, the collector port has a predetermined + polarity voltage level (hereinafter referred to as “Hi level”). On the other hand, in a state where a ground fault has occurred where the power supply 15 and FG are short-circuited, a potential difference is generated between FG and SG, and a current flows through the resistor 82. Thus, a potential difference is generated between the anode port and the cathode port of the diode constituting the photocoupler 85, the transistor collector port and the emitter port of the transistor are brought into conduction, and the collector port is referred to as 0 V (hereinafter referred to as “Low level”). ) Then, the voltage of the collector port is detected by the CPU 10.

以上説明したように、地絡検出回路14は、地絡発生時にフォトカプラ85を構成するトランジスタのコレクタポートの電圧を変位させることが可能な構成となっている。そして、CPU10により地絡検出回路14からの信号が常時監視され、Hiレベルとなっている状態では地絡が発生していない状態であると判断され、Lowレベルとなった場合に地絡が発生したと判断される。   As described above, the ground fault detection circuit 14 has a configuration capable of displacing the voltage at the collector port of the transistor constituting the photocoupler 85 when a ground fault occurs. The signal from the ground fault detection circuit 14 is constantly monitored by the CPU 10, and it is determined that no ground fault has occurred in the Hi level, and a ground fault occurs when the Low level is reached. It is judged that

次いで制御基板2が備えるRAM12の記憶エリアの概要について、図4及び図5を参照して説明する。図4は、RAM12の記憶エリアの概要を示す模式図であり、図5は、RAM12の履歴情報記憶エリア302の概要を示した模式図である。なお、制御基板2が備えるROM11の記憶エリアについては省略する。   Next, an outline of the storage area of the RAM 12 included in the control board 2 will be described with reference to FIGS. 4 and 5. FIG. 4 is a schematic diagram showing an overview of the storage area of the RAM 12, and FIG. 5 is a schematic diagram showing an overview of the history information storage area 302 of the RAM 12. Note that the storage area of the ROM 11 provided in the control board 2 is omitted.

はじめに、図4を参照しRAM12の記憶エリアの概要について説明する。RAM12には、制御内容情報記憶エリア301、履歴情報記憶エリア302、接続被制御機器情報記憶エリア303、及びその他の記憶エリアが設けられている。   First, the outline of the storage area of the RAM 12 will be described with reference to FIG. The RAM 12 is provided with a control content information storage area 301, a history information storage area 302, a connected controlled device information storage area 303, and other storage areas.

これらのうち、制御内容情報記憶エリア301には、作業者により操作盤61(図1参照)を介して操作する被制御機器67(図1参照)の制御内容(制御対象とする被制御機器の番号、ON/OFF等)が入力された場合に、この入力情報が制御内容情報として記憶される。あるいは、図示しない外部記憶装置に記憶された加工プログラムに基づいてCPU10が工作機械1を制御する過程において被制御機器67(図1参照)を制御する場合、前述した制御内容を制御内容情報として制御内容情報記憶エリア301に記憶する。また、実際に被制御機器67の制御を行う場合において、記憶された制御内容情報に基づいて、接続される被制御機器67に対する電圧の印加を制御することにより、これらの被制御機器67を駆動させている。   Among these, in the control content information storage area 301, the control content (controlled device to be controlled) of the controlled device 67 (see FIG. 1) operated by the operator via the operation panel 61 (see FIG. 1). When a number, ON / OFF, etc.) are input, this input information is stored as control content information. Alternatively, when the controlled device 67 (see FIG. 1) is controlled in the process in which the CPU 10 controls the machine tool 1 based on a machining program stored in an external storage device (not shown), the above-described control content is controlled as control content information. It is stored in the content information storage area 301. Further, when the controlled devices 67 are actually controlled, the controlled devices 67 are driven by controlling the application of voltage to the connected controlled devices 67 based on the stored control content information. I let you.

また、履歴情報記憶エリア302には、電圧印加のON/OFFを切り換える制御を行ったFET68(図1参照)の種別とON/OFFの情報、及び、制御を行った時間の情報が履歴情報として記憶される。そして、記憶された履歴情報を参照することによって、短絡及び地絡発生後の復旧処理(図7、図8参照)が行われる(詳細は後述する。)。   In the history information storage area 302, the type and ON / OFF information of the FET 68 (see FIG. 1) that has been controlled to switch on / off of voltage application, and the information on the time at which the control was performed are recorded as history information. Remembered. And the recovery process (refer FIG. 7, FIG. 8) after a short circuit and the occurrence of a ground fault is performed by referring to the stored history information (details will be described later).

また、接続被制御機器情報記憶エリア303には、工作機械1(図1参照)に接続される被制御機器67の種別が、接続されるFET68(図1参照)毎に対応付けられて記憶される。例えば、図1に示す被制御機器67の構成では、第一FET21に第一リレー51が接続されており、第二FET22に第二リレー52が接続されており、第三FET23に第三リレー53が接続されており、第四FET24に第四リレー54が接続されている情報が、接続被制御機器情報記憶エリア303に夫々記憶される。また、第五FET25に第一スイッチ55が接続され、第六FET26に第二スイッチ56が接続されている情報が、接続被制御機器情報記憶エリア303に夫々記憶される。そして、制御内容情報記憶エリア301に記憶されている情報に基づいて被制御機器67(図1参照)の電圧印加を制御する場合に、制御対象とする被制御機器67に接続されているFET68を特定している(図6参照、後述)また、短絡及び地絡が発生した場合に、FET68のソース信号に接続されている被制御機器67を特定している(図7、図8参照、後述)。   In the connected controlled device information storage area 303, the type of the controlled device 67 connected to the machine tool 1 (see FIG. 1) is stored in association with each connected FET 68 (see FIG. 1). The For example, in the configuration of the controlled device 67 shown in FIG. 1, the first relay 51 is connected to the first FET 21, the second relay 52 is connected to the second FET 22, and the third relay 53 is connected to the third FET 23. Are connected, and the information that the fourth relay 54 is connected to the fourth FET 24 is stored in the connected controlled device information storage area 303, respectively. Further, information indicating that the first switch 55 is connected to the fifth FET 25 and the second switch 56 is connected to the sixth FET 26 is stored in the connected controlled device information storage area 303, respectively. When the voltage application of the controlled device 67 (see FIG. 1) is controlled based on the information stored in the control content information storage area 301, the FET 68 connected to the controlled device 67 to be controlled is controlled. In addition, when a short circuit and a ground fault occur, the controlled device 67 connected to the source signal of the FET 68 is specified (see FIGS. 7 and 8; described later). ).

次いで、図5を参照して、RAM12の履歴情報記憶エリア302の概要について説明する。図5に示すように、履歴情報記憶エリア302には、第一FET21〜第六FET26の夫々のドレイン信号〜ソース信号間のON/OFFの切り換えの履歴情報が、時間情報とともに記憶されている。そして、新たに履歴情報が記憶される場合は、図5に示す「履歴順」の番号が「1」〜「5」の履歴情報が、それぞれ一列ずつ下段に繰り下げられて「2」〜「6」に移動され、「1」の段に第一FET21〜第六FET26の夫々のドレイン信号〜ソース信号間のON/OFFの切り換えの情報が、時間情報とともに記憶される。   Next, an overview of the history information storage area 302 of the RAM 12 will be described with reference to FIG. As shown in FIG. 5, in the history information storage area 302, history information of ON / OFF switching between the drain signals and the source signals of the first FET 21 to the sixth FET 26 is stored together with time information. When new history information is stored, the history information with numbers “1” to “5” in “history order” shown in FIG. 5 is moved down one row at a time to “2” to “6”. , And information on ON / OFF switching between the drain signal to the source signal of the first FET 21 to the sixth FET 26 is stored together with time information in the stage “1”.

例えば、図5に示す例においては、「20時50分5秒09」のタイミングで、第一FET21が「ON」し、第二FET22が「OFF」し、第三FET23が「ON」し、第四FET24が「ON」し、第五FET25が「ON」し、第六FET26が「OFF」したことを示している。また、「20時48分45秒50」のタイミングで、第一FET21が「OFF」し、第二FET22が「OFF」し、第三FET23が「OFF」し、第四FET24が「OFF」し、第五FET25が「ON」し、第六FET26が「OFF」したことを示している。また、「20時46分30秒23」のタイミングで、第一FET21が「ON」し、第二FET22が「OFF」し、第三FET23が「OFF」し、第四FET24が「ON」し、第五FET25が「ON」し、第六FET26が「ON」したことを示している。また、「20時46分30秒01」のタイミングで、第一FET21が「OFF」し、第二FET22が「ON」し、第三FET23が「ON」し、第四FET24が「OFF」し、第五FET25が「OFF」し、第六FET26が「OFF」したことを示している。また、「20時30分10秒56」のタイミングで、第一FET21が「ON」し、第二FET22が「OFF」し、第三FET23が「ON」し、第四FET24が「OFF」し、第五FET25が「OFF」し、第六FET26が「ON」したことを示している。   For example, in the example shown in FIG. 5, at the timing of “20: 50: 5” 09, the first FET 21 is “ON”, the second FET 22 is “OFF”, and the third FET 23 is “ON”. This indicates that the fourth FET 24 is “ON”, the fifth FET 25 is “ON”, and the sixth FET 26 is “OFF”. Also, at the timing of “20:48:45”, the first FET 21 is “OFF”, the second FET 22 is “OFF”, the third FET 23 is “OFF”, and the fourth FET 24 is “OFF”. The fifth FET 25 is “ON” and the sixth FET 26 is “OFF”. In addition, at the timing of “20:46:30”, the first FET 21 is “ON”, the second FET 22 is “OFF”, the third FET 23 is “OFF”, and the fourth FET 24 is “ON”. This shows that the fifth FET 25 is “ON” and the sixth FET 26 is “ON”. Further, at the timing of “20:46:30” 01, the first FET 21 is “OFF”, the second FET 22 is “ON”, the third FET 23 is “ON”, and the fourth FET 24 is “OFF”. The fifth FET 25 is “OFF”, and the sixth FET 26 is “OFF”. In addition, at the timing of “20:30:10 seconds 56”, the first FET 21 is “ON”, the second FET 22 is “OFF”, the third FET 23 is “ON”, and the fourth FET 24 is “OFF”. The fifth FET 25 is “OFF”, and the sixth FET 26 is “ON”.

次に、図6〜図8を参照して、短絡又は地絡発生時において工作機械1のCPU10(図1参照)により実行される処理のフローチャートについて説明する。図6は、被制御機器67(図1参照)の制御処理、及び、短絡及び地絡の発生時に実行される復旧処理のメインフローチャートである。また、図7は、短絡及び地絡の発生時に実行される復旧処理のサブルーティンフローチャートである。また、図8は、短絡及び地絡の発生要因がスイッチ66(図1参照)及びその周辺にある場合に実行される、短絡地絡発生部位を特定する処理のサブルーティンフローチャートである。尚、CPU10は、マルチタスク処理を行うことができるものであり、CPU10は、図6に示す処理とは別に、前述した加工プログラムに基づいて工作機械1を制御する処理を行うことができる。図6の処理は、所定の時間毎に実行される。   Next, a flowchart of processing executed by the CPU 10 (see FIG. 1) of the machine tool 1 when a short circuit or ground fault occurs will be described with reference to FIGS. FIG. 6 is a main flowchart of the control process of the controlled device 67 (see FIG. 1) and the recovery process executed when a short circuit and a ground fault occur. FIG. 7 is a flowchart of a recovery process executed when a short circuit or a ground fault occurs. FIG. 8 is a subroutine flowchart of a process for identifying a short-circuit ground fault occurrence site, which is executed when the cause of the occurrence of the short circuit and the ground fault is in the switch 66 (see FIG. 1) and its surroundings. Note that the CPU 10 can perform multitask processing, and the CPU 10 can perform processing for controlling the machine tool 1 based on the above-described processing program separately from the processing shown in FIG. The process of FIG. 6 is executed every predetermined time.

はじめに、工作機械1の制御基板2が備えるCPU10(図1参照)により実行される、被制御機器67(図1参照)の制御処理、及び、短絡及び地絡の発生時に実行される復旧処理のメインフローチャートについて、図6を参照して説明する。CPU10は、RAM12の制御内容情報記憶エリア301(図5参照)に記憶された制御内容情報に基づいて、接続される被制御機器67に対する電圧の印加を制御し、被制御機器67を駆動させている。   First, the control process of the controlled device 67 (see FIG. 1) executed by the CPU 10 (see FIG. 1) included in the control board 2 of the machine tool 1 and the recovery process executed when a short circuit and a ground fault occur. The main flowchart will be described with reference to FIG. The CPU 10 controls the application of voltage to the connected controlled device 67 based on the control content information stored in the control content information storage area 301 (see FIG. 5) of the RAM 12, and drives the controlled device 67. Yes.

図6に示すように、はじめに、RAM12の制御内容情報記憶エリア301(図5参照)に記憶されている制御内容情報が読み出され、読み出された内容に基づいて、電圧印加を切り換える被制御機器67(図1参照)が第一リレー51〜第四リレー54、第一スイッチ55、及び第二スイッチ56(図1参照)のいずれであるかが特定される。また同時に、RAM12の接続被制御機器情報記憶エリア303(図5参照)に記憶されている接続被制御機器情報を参照して、特定した被制御機器67が接続されているFET68(図1参照)が、第一FET21〜第六FET26(図1参照)のいずれであるかが特定される(S10)。   As shown in FIG. 6, first, the control content information stored in the control content information storage area 301 (see FIG. 5) of the RAM 12 is read, and the controlled application for switching the voltage application based on the read content. Whether the device 67 (see FIG. 1) is the first relay 51 to the fourth relay 54, the first switch 55, or the second switch 56 (see FIG. 1) is specified. At the same time, referring to the connected controlled device information stored in the connected controlled device information storage area 303 (see FIG. 5) of the RAM 12, the FET 68 to which the specified controlled device 67 is connected (see FIG. 1). Is specified from among the first FET 21 to the sixth FET 26 (see FIG. 1) (S10).

次いで、特定した制御対象の被制御機器67(第一リレー51〜第四リレー54、第一スイッチ55、第二スイッチ56のうちのいずれか)(図1参照)に対する制御が、電圧を印加する制御(以下、単に「ONする」という。)であるか、電圧印加状態を解除する制御(以下、単に「OFFする」という。)であるかが判断される(S11)。   Next, the control is applied to the specified controlled device 67 to be controlled (any one of the first relay 51 to the fourth relay 54, the first switch 55, and the second switch 56) (see FIG. 1). It is determined whether the control (hereinafter simply referred to as “ON”) or the control to cancel the voltage application state (hereinafter simply referred to as “OFF”) (S11).

制御対象として特定された被制御機器67(図1参照)に対し電圧をONする制御である場合(S11:YES)、当該被制御機器67が接続されているFET68(図1参照)として特定された、第一FET21〜第六FET26(図1参照)のうちいずれかのFETについて、ドレイン信号とソース信号との間をONするようにゲート信号が制御され、電源15(図1参照)と被制御機器67との間の電路を導通させ、被制御機器67に対して電圧が印加される(S13)。このことにより、特定した被制御機器67がリレー65(図1参照)であれば、ON/OFFが切り換わり、被制御機器67がスイッチ66(図1参照)であれは、バイアス電圧を印加してスイッチ66のON/OFFを監視可能な状態とすることが可能となる。   When the control is to turn on the voltage for the controlled device 67 specified as the control target (see FIG. 1) (S11: YES), it is specified as the FET 68 (see FIG. 1) to which the controlled device 67 is connected. In addition, the gate signal of any one of the first FET 21 to the sixth FET 26 (see FIG. 1) is controlled to turn on between the drain signal and the source signal, and the power source 15 (see FIG. 1) The electric circuit between the control device 67 is made conductive, and a voltage is applied to the controlled device 67 (S13). Thus, if the specified controlled device 67 is the relay 65 (see FIG. 1), ON / OFF is switched, and if the controlled device 67 is the switch 66 (see FIG. 1), a bias voltage is applied. Thus, it becomes possible to monitor the ON / OFF of the switch 66.

次いで、特定したFET68(図1参照)が第一FET21〜第六FET26(図1参照)のいずれであるかの情報と、電圧のON/OFFの情報とが、制御した時間情報とともにRAM12の履歴情報記憶エリア302(図5参照)に記憶される(S15)。   Next, the information on whether the identified FET 68 (see FIG. 1) is the first FET 21 to the sixth FET 26 (see FIG. 1) and the voltage ON / OFF information are recorded in the history of the RAM 12 together with the controlled time information. It is stored in the information storage area 302 (see FIG. 5) (S15).

次いで、FET68(図1参照)のドレイン信号〜ソース信号間をONして電源15と被制御機器67(図1参照)との間の電路を導通させ、被制御機器67へ印加する電圧をONさせたタイミングで、短絡が発生したか否かが判断される(S17)。被制御機器67内において電圧が印加される部分や、工作機械1(図1参照)と被制御機器67とを結ぶ接続線31〜38(図1参照)において、電圧が印加された部分とSGとがショートしてしまっている部分が存在すると、印加電圧がONとなったタイミングで、当該部分に過電流が通流する短絡が発生する。この短絡発生は、短絡検出回路13により検出され、その出力電圧の変位がCPU10(図1参照)に出力されることにより、短絡が発生したと判断される(S17:YES)。短絡が発生したと判断された場合、次いで、電磁開閉器16(図1参照)を開放させて被制御機器67への通電を遮断させる処理、及び復旧処理(S29〜S37)へと処理が移行する。   Next, the drain signal to the source signal of the FET 68 (see FIG. 1) are turned on to make the electric circuit between the power supply 15 and the controlled device 67 (see FIG. 1) conductive, and the voltage applied to the controlled device 67 is turned on. It is determined whether or not a short circuit has occurred at the timing (S17). In the part to which voltage is applied in the controlled device 67, and in the connection lines 31 to 38 (see FIG. 1) connecting the machine tool 1 (see FIG. 1) and the controlled device 67, the part to which the voltage is applied and SG If there is a portion where the two are short-circuited, a short circuit in which an overcurrent flows through the portion at the timing when the applied voltage is turned ON. This short circuit occurrence is detected by the short circuit detection circuit 13, and the displacement of the output voltage is output to the CPU 10 (see FIG. 1), so that it is determined that a short circuit has occurred (S17: YES). If it is determined that a short circuit has occurred, the process then proceeds to a process of opening the electromagnetic switch 16 (see FIG. 1) to cut off the energization of the controlled device 67 and a recovery process (S29 to S37). To do.

短絡検出回路13(図1参照)により短絡が検出されなかった場合(S17:NO)、次いで、FET68(図1参照)のドレイン信号〜ソース信号間をONして電源15(図1参照)と被制御機器67(図1参照)との間の電路を導通させ、被制御機器67へ印加する電圧をONしたタイミングで、地絡が発生したか否かが判断される(S19)。被制御機器67内において電圧が印加される部分や、工作機械1(図1参照)と被制御機器67とを結ぶ接続線31〜38(図1参照)において、電圧が印加された部分とFGとがショートしてしまっている部分が存在すると、印加電圧がONとなったタイミングで、当該部分に過電流が通流する地絡が発生する。この地絡発生は、地絡検出回路14により検出され、その出力電圧の変位がCPU10(図1参照)に出力されることにより、地絡が発生したものと判断される(S19:YES)。地絡が発生したものと判断された場合、次いで、電磁開閉器16(図1参照)を開放させて被制御機器67への通電を遮断させる処理、及び復旧処理(S29〜S37)へと処理が移行する。   When a short circuit is not detected by the short circuit detection circuit 13 (see FIG. 1) (S17: NO), the drain signal to the source signal of the FET 68 (see FIG. 1) are turned ON to turn on the power source 15 (see FIG. 1). It is determined whether or not a ground fault has occurred at the timing when the electrical path to the controlled device 67 (see FIG. 1) is turned on and the voltage applied to the controlled device 67 is turned on (S19). In the part to which the voltage is applied in the controlled device 67, and in the connection lines 31 to 38 (see FIG. 1) connecting the machine tool 1 (see FIG. 1) and the controlled device 67, the part to which the voltage is applied and the FG If there is a portion in which the short circuit is short-circuited, a ground fault in which an overcurrent flows through the portion at the timing when the applied voltage is turned ON. The occurrence of the ground fault is detected by the ground fault detection circuit 14, and the displacement of the output voltage is output to the CPU 10 (see FIG. 1), so that it is determined that the ground fault has occurred (S19: YES). If it is determined that a ground fault has occurred, the process then opens the electromagnetic switch 16 (see FIG. 1) to cut off the energization of the controlled device 67 and the recovery process (S29 to S37). Will migrate.

電圧印加状態をONする被制御機器67(図1参照)がない場合(S11:NO)、又は、短絡検出回路13(図1参照)が短絡を検出せず(S17:NO)、且つ地絡検出回路14(図1参照)が地絡を検出しなかった場合(S19:NO)、次いで、RAM12の制御内容情報記憶エリア301(図5参照)より読み出された制御内容情報に基づき、制御対象として特定した被制御機器67(第一リレー51〜第四リレー54、第一スイッチ55、第二スイッチ56のうちいずれか)(図1参照)に対する制御が、電圧印加状態をOFFする制御であるかが特定される(S21)。電圧印加状態をOFFする被制御機器67(図1参照)がない場合(S21:NO)、S10の処理に移行する。   When there is no controlled device 67 (see FIG. 1) that turns on the voltage application state (S11: NO), or the short circuit detection circuit 13 (see FIG. 1) does not detect a short circuit (S17: NO), and the ground fault If the detection circuit 14 (see FIG. 1) does not detect a ground fault (S19: NO), then control is performed based on the control content information read from the control content information storage area 301 (see FIG. 5) of the RAM 12. The control for the controlled device 67 (one of the first relay 51 to the fourth relay 54, the first switch 55, and the second switch 56) identified as the target (see FIG. 1) is a control for turning off the voltage application state. It is specified whether or not there is (S21). When there is no controlled device 67 (see FIG. 1) that turns off the voltage application state (S21: NO), the process proceeds to S10.

制御対象として特定した被制御機器67(図1参照)に対し電圧をOFFする制御である場合(S21:YES)、当該被制御機器67が接続されているFET68(図1参照)として特定された、第一FET21〜第六FET26(図1参照)のうちいずれかのFETについて、ドレイン信号とソース信号との間をOFFさせるようにゲート信号を制御し、電源15(図1参照)と被制御機器67との間の電路を非導通とし、被制御機器67に対する電圧の印加を停止する(S23)。次いで、特定したFET68(図1参照)が第一FET21〜第六FET26(図1参照)のいずれであるかの情報と、電圧のON/OFFの情報とが、制御した時間情報とともにRAM12の履歴情報記憶エリア302(図5参照)に記憶される(S25)。そしてS10の処理に移行する。   When the control is to turn off the voltage for the controlled device 67 specified as the control target (see FIG. 1) (S21: YES), it is specified as the FET 68 (see FIG. 1) to which the controlled device 67 is connected. For any one of the first FET 21 to the sixth FET 26 (see FIG. 1), the gate signal is controlled so as to turn off between the drain signal and the source signal, and the power source 15 (see FIG. 1) and controlled The electrical path to the device 67 is turned off, and the application of voltage to the controlled device 67 is stopped (S23). Next, the information on whether the identified FET 68 (see FIG. 1) is the first FET 21 to the sixth FET 26 (see FIG. 1) and the voltage ON / OFF information are recorded in the history of the RAM 12 together with the controlled time information. The information is stored in the information storage area 302 (see FIG. 5) (S25). Then, the process proceeds to S10.

S17において短絡検出回路13(図1参照)が短絡を検出した場合(S17:YES)、又は、S19において地絡検出回路14(図1参照)が地絡を検出した場合(S19:YES)、はじめに、CPU10(図1参照)により電磁開閉器16(図1参照)が制御され、電源15(図1参照)とFET68(図1参照)及び被制御機器67(図1参照)との間の電路が開放されて、印加電圧がONとされている被制御機器67への通電が遮断する(S29)。このことにより、工作機械1(図1参照)及び被制御機器67(図1参照)への過電流の通流を防止し、故障の発生を防止している。   When the short circuit detection circuit 13 (see FIG. 1) detects a short circuit in S17 (S17: YES), or when the ground fault detection circuit 14 (see FIG. 1) detects a ground fault in S19 (S19: YES), First, the electromagnetic switch 16 (see FIG. 1) is controlled by the CPU 10 (see FIG. 1), and between the power source 15 (see FIG. 1), the FET 68 (see FIG. 1), and the controlled device 67 (see FIG. 1). The electric circuit is opened, and the energization to the controlled device 67 whose applied voltage is ON is cut off (S29). This prevents overcurrent from flowing to the machine tool 1 (see FIG. 1) and the controlled device 67 (see FIG. 1), thereby preventing the occurrence of a failure.

次いで、この状態で被制御機器67(図1参照)への印加電圧がONとなるようにゲート信号が制御されているFET68(図1参照)について、ドレイン信号〜ソース信号間がOFFするようにゲート信号が制御される。このことによって、すべてのFET68に接続されている被制御機器67(図1参照)への電路が遮断される(S31)。次いで、RAM12の履歴情報記憶エリア302(図5参照)に記憶されている履歴情報のうち、短絡又は地絡が発生した時点の履歴情報(以下「最新履歴情報」という。)が読み出される。最新履歴情報には、短絡又は地絡が発生した時点でどのFETがONしていたかの情報が含まれている。そこで次に、RAM12の接続被制御機器情報記憶エリア303(図5参照)に記憶されている接続被制御機器情報に基づいて、接続されている被制御機器67のうち、短絡又は地絡発生時において印加電圧がON状態となっていた被制御機器が特定される。そして、特定された被制御機器67を表示機62(図1参照)に表示させる(S33)。   Next, in this state, for the FET 68 (see FIG. 1) whose gate signal is controlled so that the voltage applied to the controlled device 67 (see FIG. 1) is turned on, the drain signal to the source signal are turned off. The gate signal is controlled. As a result, the electric circuit to the controlled device 67 (see FIG. 1) connected to all the FETs 68 is interrupted (S31). Next, of the history information stored in the history information storage area 302 of the RAM 12 (see FIG. 5), history information at the time when a short circuit or a ground fault occurs (hereinafter referred to as “latest history information”) is read. The latest history information includes information on which FET was turned on at the time of occurrence of a short circuit or a ground fault. Then, based on the connected controlled device information stored in the connected controlled device information storage area 303 (see FIG. 5) of the RAM 12, the short circuit or the ground fault occurs in the connected controlled devices 67. The controlled device whose applied voltage is in the ON state is identified. Then, the specified controlled device 67 is displayed on the display device 62 (see FIG. 1) (S33).

このことによって、作業者は、短絡又は地絡発生時において電圧印加されていた被制御機器67(図1参照)を認識することができる。短絡又は地絡の発生は、被制御機器67内において電圧が印加される部分や、工作機械1(図1参照)と被制御機器67とを結ぶ接続線31〜38(図1参照)において、SGやFGとショートしてしまっている部分が存在していた場合に、当該被制御機器67への電圧印加のタイミングで発生する。従って、表示機62(図1参照)に表示される被制御機器67が短絡又は地絡発生の要因となっていることを特定できる。このことにより、作業者は、早期に短絡又は地絡の発生要因となっている被制御機器67を特定することが可能となる。なお、この時点では、短絡又は地絡発生時において印加電圧がON状態となっていた被制御機器67が複数存在する場合には、これらの被制御機器67のうち少なくともいずれかの被制御機器67が、短絡又は地絡の発生要因となっている可能性がある。   Thus, the operator can recognize the controlled device 67 (see FIG. 1) to which a voltage is applied when a short circuit or a ground fault occurs. The occurrence of a short circuit or a ground fault occurs in a portion to which a voltage is applied in the controlled device 67 and connection lines 31 to 38 (see FIG. 1) connecting the machine tool 1 (see FIG. 1) and the controlled device 67. This occurs at the timing of voltage application to the controlled device 67 when there is a portion that has short-circuited with SG or FG. Therefore, it can be specified that the controlled device 67 displayed on the display device 62 (see FIG. 1) is a cause of a short circuit or a ground fault. As a result, the operator can identify the controlled device 67 that is a cause of occurrence of a short circuit or a ground fault at an early stage. At this time, when there are a plurality of controlled devices 67 whose applied voltages are in an ON state when a short circuit or a ground fault occurs, at least one of the controlled devices 67 among the controlled devices 67 is selected. However, this may be a cause of short circuit or ground fault.

短絡又は地絡発生時において印加電圧がON状態となっていた被制御機器67(図1参照)が特定されて表示機62(図1参照)に表示された後、次いで、継続して実行される復旧処理(図7参照、後述)への移行指示を作業者に促すために、表示機62に復旧作業への移行の有無の選択表示が行われ、この状態で作業者に選択させる(S35)。復旧処理では、短絡又は地絡発生時において印加電圧がON状態となっていた被制御機器67が複数存在する場合に、これらのうちいずれの被制御機器67で、短絡又は地絡の発生要因が生じたかが特定される。作業者により復旧処理への移行指示が選択された場合は(S35:YES)、復旧処理(S37、図7参照、後述)へと処理が移行される。一方、S33にて表示された被制御機器が唯一であり、この時点で短絡又は地絡の要因となった被制御機器が作業者により特定可能な場合は、復旧作業への選択指示はなされないため(S35:NO)、メイン処理を終了する。   After the controlled device 67 (see FIG. 1) whose applied voltage was in the ON state at the time of occurrence of a short circuit or ground fault is identified and displayed on the display device 62 (see FIG. 1), it is then continuously executed. In order to prompt the operator to shift to the recovery process (see FIG. 7, which will be described later), the display unit 62 displays whether or not there is a shift to the recovery work, and makes the worker select in this state (S35). ). In the restoration process, when there are a plurality of controlled devices 67 whose applied voltages are in an ON state when a short circuit or a ground fault occurs, in any of the controlled devices 67, the cause of the occurrence of the short circuit or the ground fault is It is identified whether it occurred. If the operator selects an instruction to shift to the recovery process (S35: YES), the process shifts to the recovery process (S37, see FIG. 7, described later). On the other hand, if the controlled device displayed in S33 is the only one and the controlled device that has caused the short circuit or ground fault at this time can be specified by the operator, no instruction to select the restoration work is given. Therefore (S35: NO), the main process is terminated.

次に、制御基板2が備えるCPU10(図1参照)により実行される復旧処理について、図7を参照して説明する。作業者により復旧処理への移行の選択指示がなされた場合に(S35:YES、図6参照)実行される復旧処理では、短絡又は地絡の発生要因となっている被制御機器67(図1参照)を特定するための処理が実行されるとともに、被制御機器67がスイッチ66(図1参照)である場合において、地絡が発生した部位をより詳細に特定するための処理が実行される。   Next, restoration processing executed by the CPU 10 (see FIG. 1) provided in the control board 2 will be described with reference to FIG. In the recovery process that is executed when the operator gives an instruction to select the transition to the recovery process (S35: YES, see FIG. 6), the controlled device 67 (FIG. 1) that is the cause of the occurrence of a short circuit or ground fault. In addition, when the controlled device 67 is the switch 66 (see FIG. 1), a process for specifying in more detail the part where the ground fault has occurred is executed. .

図7に示すように、復旧処理では、はじめに、RAM12の接続被制御機器情報記憶エリア303(図4参照)に記憶されている接続被制御機器情報が読み込まれ、接続されている被制御機器67(図1参照)の種類が判断される。接続されている被制御機器67にスイッチ66(図1参照)が含まれていない場合(S41:NO)、S45の処理に移行する。接続されている被制御機器67にスイッチ66(図1参照)が含まれている場合(S41:YES)、次いで、これらのスイッチ66のすべてがOFFされた状態となっているかどうかが判断される(S43)。具体的には、以下のように判断される。まず、作業者に対してすべてのスイッチ66をOFFするように促す旨を表示機62(図1参照)に表示させる。次いで、操作盤61(図1参照)からの入力信号が監視される(S43:NO)。そして、作業者によりすべてのスイッチ66がOFFされたことが、操作盤61を介した操作内容を認識することにより確認された場合、すべてのスイッチ66がOFFされたものと判断され(S43:YES)、S45の処理に移行する。   As shown in FIG. 7, in the restoration process, first, the connected controlled device information stored in the connected controlled device information storage area 303 (see FIG. 4) of the RAM 12 is read and connected to the controlled device 67 connected. The type (see FIG. 1) is determined. When the connected controlled device 67 does not include the switch 66 (see FIG. 1) (S41: NO), the process proceeds to S45. When the connected controlled device 67 includes the switch 66 (see FIG. 1) (S41: YES), it is then determined whether or not all of these switches 66 are turned off. (S43). Specifically, it is determined as follows. First, the display device 62 (see FIG. 1) displays a message prompting the operator to turn off all the switches 66. Next, an input signal from the operation panel 61 (see FIG. 1) is monitored (S43: NO). Then, when it is confirmed that the operator has turned off all the switches 66 by recognizing the operation content via the operation panel 61, it is determined that all the switches 66 have been turned off (S43: YES). ), The process proceeds to S45.

なお、スイッチ66(図1参照)がOFFされたか否かの判断については、上述の方法に限定されるものではない。例えば、スイッチ66(図1参照)のON/OFFの状態をCPU10(図1参照)にフィードバックすることが可能な制御信号線をスイッチ66とCPU10との間に設け、この制御信号線を監視することにより、すべてのスイッチ66がOFFされたことを判断してもよい。   Note that the determination of whether or not the switch 66 (see FIG. 1) is turned off is not limited to the method described above. For example, a control signal line capable of feeding back the ON / OFF state of the switch 66 (see FIG. 1) to the CPU 10 (see FIG. 1) is provided between the switch 66 and the CPU 10, and this control signal line is monitored. Thus, it may be determined that all the switches 66 have been turned off.

次いで、RAM12の履歴情報記憶エリア302(図5参照)に記憶されている最新履歴情報が読み出される(S45)。そして、最新履歴情報のうち、被制御機器67(図1参照)への電圧印加をONしているFET68(図1参照)が抽出される(S47)。そしてこの状態で、電磁開閉器16(図1参照)が制御されて電源15(図1参照)と被制御機器67との間の電路が閉じられ、通電が再開される(S49)。   Next, the latest history information stored in the history information storage area 302 (see FIG. 5) of the RAM 12 is read (S45). And FET68 (refer FIG. 1) which is turning ON the voltage application to the controlled apparatus 67 (refer FIG. 1) is extracted from the newest history information (S47). In this state, the electromagnetic switch 16 (see FIG. 1) is controlled, the electric circuit between the power source 15 (see FIG. 1) and the controlled device 67 is closed, and energization is resumed (S49).

なお、図6のS31において、すべてのFET68(図1参照)は、ドレイン信号〜ソース信号間がOFFとなるようにゲート信号が制御されている。すなわち、電磁開閉器16(図1参照)が閉鎖されて電源15(図1参照)とFET68との間の電路が通電状態となっても、被制御機器67(図1参照)には電圧は印加されない。従って、被制御機器67内において電圧が印加される部分や、工作機械1(図1参照)と被制御機器67とを結ぶ接続線31〜38(図1参照)において、SGやFGとショートしてしまっている部分が存在してしまっている場合であっても、短絡及び地絡は発生しないはずである。   In S31 of FIG. 6, the gate signals of all FETs 68 (see FIG. 1) are controlled so that the interval between the drain signal and the source signal is OFF. That is, even if the electromagnetic switch 16 (see FIG. 1) is closed and the electric circuit between the power source 15 (see FIG. 1) and the FET 68 is energized, the voltage is not applied to the controlled device 67 (see FIG. 1). Not applied. Therefore, in the part to which voltage is applied in the controlled device 67, or in the connection lines 31 to 38 (see FIG. 1) connecting the machine tool 1 (see FIG. 1) and the controlled device 67, short-circuiting with SG or FG. Even if there is a part that has been removed, no short circuit or ground fault should occur.

しかしながら、電磁開閉器16(図1参照)が閉鎖されて電源15(図1参照)とFET68(図1参照)との間の電路が通電された状態で、短絡検出回路13(図1参照)が短絡を検出するか(S51:YES)、地絡検出回路14(図1参照)が地絡を検出した場合(S51:NO、S53:YES)、被制御機器67側ではなく工作機械1(図1参照)側の内部にて短絡及び地絡の発生要因があるものと判断される。そして、工作機械1側の内部で短絡又は地絡が発生している旨を表示機62(図1参照)に表示させて作業者に通知し(S55)、復旧処理を終了してメイン処理(図6参照)に戻る。   However, in a state where the electromagnetic switch 16 (see FIG. 1) is closed and the electric circuit between the power source 15 (see FIG. 1) and the FET 68 (see FIG. 1) is energized, the short circuit detection circuit 13 (see FIG. 1). Detects a short circuit (S51: YES), or if the ground fault detection circuit 14 (see FIG. 1) detects a ground fault (S51: NO, S53: YES), the machine tool 1 (not the controlled device 67 side) It is determined that there is a cause of occurrence of a short circuit and a ground fault inside the side (see FIG. 1). Then, the display 62 (see FIG. 1) is notified that a short circuit or a ground fault has occurred inside the machine tool 1 side and notified to the operator (S55), the restoration process is terminated, and the main process ( Return to FIG.

このようにして、短絡及び地絡の発生要因が工作機械1(図1参照)側の内部に存在することを作業者に対して通知することが可能となる。なおここで想定している短絡及び地絡の発生要因とは、例えば、制御基板2(図1参照)上におけるパターン間や配線間がショートすることにより発生する短絡や地絡である。   In this way, it is possible to notify the operator that the cause of the occurrence of the short circuit and the ground fault exists inside the machine tool 1 (see FIG. 1). In addition, the cause of occurrence of a short circuit and a ground fault assumed here is a short circuit or a ground fault generated by a short circuit between patterns or wirings on the control board 2 (see FIG. 1), for example.

一方、電磁開閉器16(図1参照)を閉鎖して電源15(図1参照)とFET68(図1参照)との間の電路を通電させた状態で、短絡検出回路13(図1参照)が短絡を検出せず(S51:NO)、且つ、地絡検出回路14(図1参照)が地絡を検出しなかった場合は(S53:NO)、次いで、S47において抽出したFET68(図1参照)のうちいずれか一つが選択される(S57)。   On the other hand, the electromagnetic switch 16 (see FIG. 1) is closed and the electric circuit between the power source 15 (see FIG. 1) and the FET 68 (see FIG. 1) is energized, and the short circuit detection circuit 13 (see FIG. 1). Does not detect a short circuit (S51: NO) and the ground fault detection circuit 14 (see FIG. 1) does not detect a ground fault (S53: NO), then, the FET 68 extracted in S47 (FIG. 1) Any one of (see) is selected (S57).

次いで、選択したFET68(図1参照)のソース信号に接続されている被制御機器67(図1参照)がリレー65(図1参照)であるかスイッチ66(図1参照)であるかが判別され、被制御機器67の種別に応じた短絡又は地絡発生部分の特定処理が実行される。RAM12の接続被制御機器情報記憶エリア303(図4参照)に記憶されている接続被制御機器情報を参照し、選択したFET68のソース信号に接続されている被制御機器67がスイッチ66(図1参照)であるか否かが判断される(S59)。そして、スイッチ66でないと判断された場合は(S59:NO)、選択されたFET68のソース信号に接続されている被制御機器67はリレー65であるので、複数のリレー65のうちいずれのリレーが短絡又は地絡の発生要因となっているかを特定する処理が実行される(S67〜S71)。一方、選択されたFET68のソース信号に接続されている被制御機器67がスイッチ66であると判断された場合は(S59:YES)、スイッチ66とCPU10(図1参照)との間を結ぶ接続線35〜38(図1参照)のどの部分で地絡が発生したかを特定する短絡地絡部位特定処理が実行される(S61、図8参照、後述)。   Next, it is determined whether the controlled device 67 (see FIG. 1) connected to the source signal of the selected FET 68 (see FIG. 1) is the relay 65 (see FIG. 1) or the switch 66 (see FIG. 1). Then, the short-circuit or ground fault occurrence specifying process corresponding to the type of the controlled device 67 is executed. With reference to the connected controlled device information stored in the connected controlled device information storage area 303 (see FIG. 4) of the RAM 12, the controlled device 67 connected to the source signal of the selected FET 68 is switched to the switch 66 (FIG. 1). It is determined whether or not (refer to S59). If it is determined that it is not the switch 66 (S59: NO), since the controlled device 67 connected to the source signal of the selected FET 68 is the relay 65, any of the plurality of relays 65 is selected. Processing for identifying whether a short circuit or ground fault has occurred is executed (S67 to S71). On the other hand, if it is determined that the controlled device 67 connected to the source signal of the selected FET 68 is the switch 66 (S59: YES), the connection connecting the switch 66 and the CPU 10 (see FIG. 1). A short-circuit ground fault region specifying process is performed to specify at which part of the lines 35 to 38 (see FIG. 1) the ground fault has occurred (S61, see FIG. 8, described later).

S57にて選択したFET68(図1参照)のソース信号に接続されている被制御機器67(図1参照)がスイッチ66(図1参照)ではなくリレー65(図1参照)であると判断された場合(S59:NO)、次いで、選択されたFET68(図1参照)のドレイン信号〜ソース信号間がONとなるようにゲート信号が制御され、ソース信号に接続されているリレー65に対する電圧印加がONされる(S67)。この状態で短絡検出回路13(図1参照)により短絡が検出された場合(S69:YES)、ONしたFET68に接続されているリレー65内において電圧が印加される部分や、工作機械1(図1参照)とリレー65とを結ぶ接続線31〜34(図1参照)において、SGとショートしてしまっている部分が存在するために、印加電圧がONとなったタイミングで当該部分に過電流が通流する短絡が発生していると判断される。   It is determined that the controlled device 67 (see FIG. 1) connected to the source signal of the FET 68 (see FIG. 1) selected in S57 is not the switch 66 (see FIG. 1) but the relay 65 (see FIG. 1). If this occurs (S59: NO), then the gate signal is controlled so that the drain signal to the source signal of the selected FET 68 (see FIG. 1) are turned on, and voltage application to the relay 65 connected to the source signal is performed. Is turned on (S67). In this state, when a short circuit is detected by the short circuit detection circuit 13 (see FIG. 1) (S69: YES), a portion to which a voltage is applied in the relay 65 connected to the FET 68 that is turned on, or the machine tool 1 (FIG. 1). 1) and the relay 65 (see FIG. 1), there is a portion that is short-circuited with SG. It is determined that a short circuit has occurred.

また、地絡検出回路14(図1参照)により地絡が検出された場合(S69:NO、S71:YES)、リレー65(図1参照)内における電圧が印加される部分や、工作機械1(図1参照)とリレー65とを結ぶ接続線31〜34(図1参照)において、FGとショートしてしまっている部分が存在するために、印加電圧がONとなったタイミングで当該部分に過電流が通流する地絡が発生していると判断される。このことにより、印加電圧をONしたリレー65が、短絡及び地絡の発生要因を有していることが明らかとなる。   Further, when a ground fault is detected by the ground fault detection circuit 14 (see FIG. 1) (S69: NO, S71: YES), a portion to which a voltage is applied in the relay 65 (see FIG. 1), or the machine tool 1 In connection lines 31 to 34 (see FIG. 1) connecting the relay 65 to the relay 65 (see FIG. 1), there is a portion that is short-circuited with the FG. It is determined that a ground fault has occurred where overcurrent flows. This makes it clear that the relay 65 with the applied voltage turned ON has a cause of occurrence of a short circuit and a ground fault.

次いで、過電流通流により工作機械1(図1参照)及びリレー65(図1参照)が故障してしまうことを防止するために、電磁開閉器16(図1参照)を開放するように制御されて電源15(図1参照)とFET68(図1参照)との間の通電が遮断される(S79)。次いで、S67にて抽出し、ドレイン信号〜ソース信号間がONするようにゲート信号を制御したFET68について、ゲート信号が再制御されてドレイン信号〜ソース信号間がOFFするようにゲート信号が制御される(S81)。そして、RAM12の接続被制御機器情報記憶エリア303(図4参照)を参照し、S81においてドレイン信号〜ソース信号間がOFFするようにゲート信号が制御されたFET68であって、短絡及び地絡の発生要因を有しているFET68に接続されているリレー65が特定される(S83)。そして特定された被制御機器67を表示機62(図1参照)に表示させる(S85)。そして処理を終了してメイン処理(図6参照)に戻る。   Next, in order to prevent the machine tool 1 (see FIG. 1) and the relay 65 (see FIG. 1) from failing due to overcurrent flow, control is performed to open the electromagnetic switch 16 (see FIG. 1). Thus, the power supply between the power source 15 (see FIG. 1) and the FET 68 (see FIG. 1) is cut off (S79). Next, in step S67, the gate signal is controlled so that the gate signal is controlled again so that the drain signal and the source signal are turned off with respect to the FET 68 that has been controlled and the gate signal is controlled so that the drain signal and the source signal are turned on. (S81). Then, referring to the connected controlled device information storage area 303 (see FIG. 4) of the RAM 12, the FET 68 in which the gate signal is controlled so as to turn off the drain signal to the source signal in S81. The relay 65 connected to the FET 68 having the generation factor is specified (S83). Then, the specified controlled device 67 is displayed on the display device 62 (see FIG. 1) (S85). Then, the process ends and the process returns to the main process (see FIG. 6).

以上の処理を実行することにより、作業者は、工作機械1(図1参照)の復旧処理の後に表示機62(図1参照)に表示されるリレー65(図1参照)を、短絡及び地絡の発生要因を有するリレー65として特定することが可能となる。このことにより、作業者は、短絡及び地絡の発生要因を有するリレー65を迅速に特定することが可能となる。そして、特定したリレー65の短絡及び地絡要因の対処を早期に実行することによって、短絡及び地絡の再発を防止することが可能となる。   By executing the above processing, the operator short-circuits and grounds the relay 65 (see FIG. 1) displayed on the display device 62 (see FIG. 1) after the recovery processing of the machine tool 1 (see FIG. 1). It becomes possible to specify the relay 65 having the cause of the occurrence of the entanglement. As a result, the operator can quickly identify the relay 65 having a cause of occurrence of a short circuit and a ground fault. And it becomes possible to prevent the recurrence of the short circuit and the ground fault by early handling the short circuit of the specified relay 65 and the ground fault factor.

一方、短絡検出回路13や地絡検出回路14(図1参照)において、短絡及び地絡が検出されなかった場合(S69:NO、S71:NO)、S57において選択し、S67においてONしたFET68(図1参照)をOFFし(S73)、S45において読み出した最新履歴情報においてONとされているFET68すべてについて上述の処理を実行したかどうかが判断される(S75)。そして、未処理のFET68が存在する場合は(S75:NO)、残りのFET68のうち一つが選択され(S65)、S59に戻って処理が繰り返される。一方、すべてのFET68についての処理が実行された場合は(S75:YES)、電磁開閉器16(図1参照)を開放してメイン処理(図6参照)に戻る。   On the other hand, if a short circuit and a ground fault are not detected in the short circuit detection circuit 13 or the ground fault detection circuit 14 (see FIG. 1) (S69: NO, S71: NO), the FET 68 selected in S57 and turned on in S67 ( 1 is turned OFF (S73), and it is determined whether or not the above-described processing has been executed for all the FETs 68 that are turned ON in the latest history information read in S45 (S75). If there is an unprocessed FET 68 (S75: NO), one of the remaining FETs 68 is selected (S65), and the process returns to S59 and is repeated. On the other hand, when all the FETs 68 have been processed (S75: YES), the electromagnetic switch 16 (see FIG. 1) is opened and the process returns to the main process (see FIG. 6).

一方、S57にて選択したFET68(図1参照)のソース信号に接続されている被制御機器67(図1参照)がスイッチ66(図1参照)であると判断された場合(S59:YES)、スイッチ66とCPU10(図1参照)との間を結ぶ接続線35〜38(図1参照)のうちどの部分で短絡及び地絡が発生したかを特定する短絡地絡部位特定処理が実行される(S61)。   On the other hand, when it is determined that the controlled device 67 (see FIG. 1) connected to the source signal of the FET 68 (see FIG. 1) selected in S57 is the switch 66 (see FIG. 1) (S59: YES). In addition, a short-circuit ground fault location specifying process is performed to specify at which part of the connection lines 35 to 38 (see FIG. 1) connecting the switch 66 and the CPU 10 (see FIG. 1) a short-circuit and a ground fault have occurred. (S61).

図8を参照して、短絡地絡部位特定処理(S61、図7参照)について説明する。図8に示すように、短絡地絡部位特定処理では、はじめに、スイッチ55、56(図1参照)におけるFET25,26が接続されていない側の接点55b、56b(図1参照)の電圧を、バッファ27、28(図1参照)を介して監視する処理が実行される(S91)。接点55b、56bの電圧の監視は、スイッチ55,56における詳細な地絡発生個所を特定するために行われる(詳細は後述する)。なおこの状態では、S31(図6参照)において、スイッチ55、56が接続されているFET25,26のドレイン信号〜ソース信号間がOFFとなるようにゲート信号が制御されており、且つ、S43(図7参照)において、スイッチ55,56はOFFとされている。従って、バッファ27、28からの出力電圧は0Vとなっている。   With reference to FIG. 8, the short-circuit ground fault region specifying process (S61, see FIG. 7) will be described. As shown in FIG. 8, in the short-circuit ground fault region specifying process, first, the voltage of the contacts 55 b and 56 b (see FIG. 1) on the side where the FETs 25 and 26 are not connected in the switches 55 and 56 (see FIG. 1). A monitoring process is executed via the buffers 27 and 28 (see FIG. 1) (S91). The voltage at the contacts 55b and 56b is monitored in order to specify a detailed ground fault occurrence location in the switches 55 and 56 (details will be described later). In this state, in S31 (see FIG. 6), the gate signal is controlled so that the drain signal to the source signal of the FETs 25 and 26 to which the switches 55 and 56 are connected is turned off, and S43 ( In FIG. 7), the switches 55 and 56 are OFF. Therefore, the output voltage from the buffers 27 and 28 is 0V.

次いで、S57(図7参照)にて選択したFET68(図1参照)のゲート信号を制御し、ドレイン信号〜ソース信号間をONさせ、ソース信号に接続されているスイッチ(55,56(図1参照)のいずれか)に対する印加電圧をONさせる(S93)。そしてこの状態で、短絡又は地絡が発生するか否かが判断される。地絡検出回路14(図1参照)により地絡が検出された場合(S95:YES)、はじめに、地絡発生により過電流が通流し、工作機械1(図1参照)及びスイッチ66(図1参照)が故障してしまうことを防止するために、電磁開閉器16(図1参照)を開放して電源15(図1参照)とFET68との間の電路を開き、スイッチへの通電を遮断する(S99)。次いで、印加電圧がONとされているスイッチ(55,56(図1参照)のいずれか)自体、及び接続線35〜38(図1参照)に地絡の発生要因が存在するものと判断され、さらに詳細な地絡発生個所の特定処理が行われる(S107〜S117)。   Next, the gate signal of the FET 68 (see FIG. 1) selected in S57 (see FIG. 7) is controlled to turn ON between the drain signal and the source signal, and the switches (55, 56 (FIG. 1) connected to the source signal. The applied voltage is turned ON (S93). In this state, it is determined whether a short circuit or a ground fault occurs. When a ground fault is detected by the ground fault detection circuit 14 (see FIG. 1) (S95: YES), first, an overcurrent flows due to the occurrence of a ground fault, and the machine tool 1 (see FIG. 1) and the switch 66 (see FIG. 1). In order to prevent failure, the electromagnetic switch 16 (see FIG. 1) is opened to open the circuit between the power source 15 (see FIG. 1) and the FET 68, and the switch is de-energized. (S99). Next, it is determined that the cause of the occurrence of the ground fault exists in the switch (one of 55 and 56 (see FIG. 1)) in which the applied voltage is ON and the connection lines 35 to 38 (see FIG. 1). Further, the detailed processing for identifying the location where the ground fault occurs is performed (S107 to S117).

この時点では、S43(図7参照)においてスイッチ66(図1参照)はOFFされている。従って、この状態で印加電圧がONとされている部分、すなわち、接続線35、36(図1参照)において、FGとショートしてしまう状態が発生しており、電圧印加ONにより地絡が発生したことが想定される。このことを確認するために、S91において監視を開始したバッファ27、28(図1参照)からの出力電圧が、地絡検出回路14(図1参照)による地絡検出時点(S95参照)で電源15(図1参照)の電圧以上となるように変位したかどうかが確認される(S107)。   At this time, the switch 66 (see FIG. 1) is turned off in S43 (see FIG. 7). Therefore, in the state where the applied voltage is turned on in this state, that is, in a state where the connection lines 35 and 36 (see FIG. 1) are short-circuited with FG, a ground fault occurs due to the voltage application being turned on. It is assumed that In order to confirm this, the output voltage from the buffers 27 and 28 (see FIG. 1) started monitoring in S91 is the power supply at the time of ground fault detection (see S95) by the ground fault detection circuit 14 (see FIG. 1). It is confirmed whether or not the displacement is greater than 15 (see FIG. 1) (S107).

地絡検出回路14(図1参照)による地絡検出時点(S95参照)で、バッファ27、28(図1参照)からの出力電圧が電源15(図1参照)以上となるように変位しなかった場合(S107:NO)、接続線35、36(図1参照)に地絡が発生していると判断される。理由は、この状態ではスイッチ55,56はOFFしており、電圧が印加されている部分は接続線35、36のみだからである。例えば、図1に示す例では、図1中「A」のように、接続線35、36とFGとがショートした結果、この部分で地絡が発生していると判断される。   At the time of ground fault detection (see S95) by the ground fault detection circuit 14 (see FIG. 1), the output voltage from the buffers 27 and 28 (see FIG. 1) is not displaced so as to be equal to or higher than the power supply 15 (see FIG. 1). (S107: NO), it is determined that a ground fault has occurred in the connection lines 35 and 36 (see FIG. 1). The reason is that the switches 55 and 56 are OFF in this state, and only the connection lines 35 and 36 are applied with voltage. For example, in the example shown in FIG. 1, as indicated by “A” in FIG. 1, it is determined that a ground fault has occurred in this portion as a result of the connection lines 35 and 36 being short-circuited with the FG.

次いで、RAM12の接続被制御機器情報記憶エリア303(図4参照)に記憶されている接続被制御機器情報に基づいて、S57(図7参照)にて選択したFET68(図1参照)のソース信号線に接続されているスイッチ66(図1参照)が特定される(S113)。そして、特定したスイッチ(55,56のいずれか)と、特定した接続線(35、36のいずれか)とを作業者に対して通知するために、表示機62(図1参照)に表示させる(S117)。そして処理を終了し、復旧処理(図7参照)に戻る。   Next, the source signal of the FET 68 (see FIG. 1) selected in S57 (see FIG. 7) based on the connected controlled device information stored in the connected controlled device information storage area 303 (see FIG. 4) of the RAM 12. The switch 66 (see FIG. 1) connected to the line is specified (S113). Then, in order to notify the operator of the specified switch (either 55 or 56) and the specified connection line (either 35 or 36), the display 62 (see FIG. 1) displays the switch. (S117). Then, the process ends, and the process returns to the recovery process (see FIG. 7).

一方、地絡検出回路14(図1参照)による地絡検出時点(S95参照)で、バッファ27、28(図1参照)からの出力電圧が電源15(図1参照)以上となるように変位した場合(S107:YES)、接続線35,36(図1参照)と接続線37、38(図1参照)との両方で地絡が発生していると判断される。そして、検出されたバッファ27、28からの出力電圧は、接続線35と37、接続線36と38とが共にFGとショートした結果、接続線35、36に印加されている電圧が接続線36、38に回り込んだために発生したものと判断される。例えば、図1に示す例では、図1中「B」のように、接続線35と37、及び、接続線36と38との両方がFGとショートした結果、この部分で地絡が発生していると判断される。   On the other hand, when the ground fault is detected by the ground fault detection circuit 14 (see FIG. 1) (see S95), the output voltage from the buffers 27 and 28 (see FIG. 1) is displaced so as to be equal to or higher than the power supply 15 (see FIG. 1). In the case (S107: YES), it is determined that a ground fault has occurred in both the connection lines 35 and 36 (see FIG. 1) and the connection lines 37 and 38 (see FIG. 1). The detected output voltages from the buffers 27 and 28 are such that, as a result of the connection lines 35 and 37 and the connection lines 36 and 38 being short-circuited to FG, the voltage applied to the connection lines 35 and 36 is the connection line 36. , 38, it is determined that this occurred. For example, in the example shown in FIG. 1, as indicated by “B” in FIG. 1, both the connection lines 35 and 37 and the connection lines 36 and 38 are short-circuited with the FG, resulting in a ground fault in this portion. It is judged that

次いで、RAM12の接続被制御機器情報記憶エリア303(図5参照)に記憶されている接続被制御機器情報に基づいて、S57(図7参照)にて選択したFET68(図1参照)のソース信号線に接続されているスイッチ66(図1参照)が特定される(S115)。そして、特定されたスイッチ(55,56のいずれか)と、特定された接続線(35と37、又は36と38のいずれか)とを作業者に対して通知するために、表示機62(図1参照)に表示させる(S117)。そして処理を終了し、復旧処理(図7参照)に戻る。   Next, the source signal of the FET 68 (see FIG. 1) selected in S57 (see FIG. 7) based on the connected controlled device information stored in the connected controlled device information storage area 303 (see FIG. 5) of the RAM 12. The switch 66 (see FIG. 1) connected to the line is specified (S115). In order to notify the operator of the specified switch (one of 55 and 56) and the specified connection line (one of 35 and 37, or 36 and 38), the display device 62 ( (See FIG. 1) (S117). Then, the process ends, and the process returns to the recovery process (see FIG. 7).

一方、S57(図7参照)にて選択したFET68(図1参照)のソース信号に接続されているスイッチ66(図1参照)に対する印加電圧をONした状態で(S93)、地絡検出回路14(図1参照)により地絡が検出されなかった場合(S95:NO)について説明する。この場合、はじめに、表示機62(図1参照)に、作業者に対して印加電圧がOFFされているスイッチ66をONさせるように促す旨が表示される。そしてこの状態で、スイッチ66がONされたことが確認されるまで待ち(S97:NO)、スイッチ66がONされたことが確認された場合(S97:YES)、S101の処理に移行する。   On the other hand, with the applied voltage to the switch 66 (see FIG. 1) connected to the source signal of the FET 68 (see FIG. 1) selected in S57 (see FIG. 7) turned on (S93), the ground fault detection circuit 14 A case where a ground fault is not detected (see S95: NO) will be described. In this case, first, the display device 62 (see FIG. 1) displays a message prompting the operator to turn on the switch 66 whose applied voltage is turned off. In this state, the process waits until it is confirmed that the switch 66 is turned on (S97: NO). If it is confirmed that the switch 66 is turned on (S97: YES), the process proceeds to S101.

なお、スイッチ66(図1参照)がONとされたか否かの判断については、上述の方法に限定されるものではない。例えば、スイッチ66のON/OFFの状態をCPU10(図1参照)にフィードバックすることが可能な制御信号線をスイッチ66とCPU10との間に設け、この制御信号線が監視されることにより、スイッチ66がONされたことを判断してもよい。   Note that the determination of whether or not the switch 66 (see FIG. 1) is ON is not limited to the above-described method. For example, a control signal line capable of feeding back the ON / OFF state of the switch 66 to the CPU 10 (see FIG. 1) is provided between the switch 66 and the CPU 10, and the control signal line is monitored, whereby the switch It may be determined that 66 is turned on.

次いで、スイッチ66(図1参照)がONした状態で、地絡検出回路14(図1参照)により地絡が検出されたかどかが判断される(S101)。地絡検出回路14の出力信号が判断され、地絡が発生したと判断された場合には(S101:YES)、地絡発生により過電流が通流し、工作機械1(図1参照)及びスイッチ66が故障してしまうことを防止するため、電磁開閉器16(図1参照)を開放して電源15(図1参照)とFET68(図1参照)との間の電路を開き、スイッチ66への通電が遮断される(S109)。   Next, it is determined whether or not a ground fault has been detected by the ground fault detection circuit 14 (see FIG. 1) with the switch 66 (see FIG. 1) turned on (S101). When the output signal of the ground fault detection circuit 14 is determined and it is determined that a ground fault has occurred (S101: YES), an overcurrent flows due to the occurrence of the ground fault, and the machine tool 1 (see FIG. 1) and the switch In order to prevent 66 from failing, the electromagnetic switch 16 (see FIG. 1) is opened to open the circuit between the power supply 15 (see FIG. 1) and the FET 68 (see FIG. 1), and to the switch 66. Is turned off (S109).

そして、接続線37、38(図1参照)に地絡が発生していると判断される(S111)。スイッチ55,56がOFFした状態では接続線37,38に電圧が印加されていない状態であるのに対し、スイッチ55,56をONさせることにより接続線37,38に電圧が印加され、地絡が発生したものと判断される。例えば、図1に示す例では、図1中「C」のように、接続線37,38とFGとがショートした結果、この部分で地絡が発生していると判断される。特定されたスイッチ(55,56のいずれか)と、特定された接続線(37,38のいずれか)とを作業者に対して通知するために、表示機62(図1参照)に表示させる(S117)。そして処理を終了し、復旧処理(図7参照)に戻る。   And it is judged that the ground fault has generate | occur | produced in the connection lines 37 and 38 (refer FIG. 1) (S111). When the switches 55 and 56 are turned off, no voltage is applied to the connection lines 37 and 38. On the other hand, when the switches 55 and 56 are turned on, a voltage is applied to the connection lines 37 and 38, and a ground fault occurs. Is determined to have occurred. For example, in the example shown in FIG. 1, as indicated by “C” in FIG. 1, it is determined that a ground fault has occurred in this portion as a result of a short circuit between the connection lines 37 and 38 and FG. In order to notify the operator of the identified switch (either 55 or 56) and the identified connection line (either 37 or 38), the display 62 (see FIG. 1) is displayed. (S117). Then, the process ends, and the process returns to the recovery process (see FIG. 7).

一方、スイッチ66(図1参照)をONさせた状態でも、地絡検出回路14(図1参照)により地絡が検出されなかった場合(S101:NO)、表示機62(図1参照)に地絡場所が不明である旨を表示させて(S105)処理を終了し、復旧処理(図7参照)に戻る。   On the other hand, when the ground fault is not detected by the ground fault detection circuit 14 (see FIG. 1) even when the switch 66 (see FIG. 1) is turned on, the display 62 (see FIG. 1) is used. The fact that the ground fault location is unknown is displayed (S105), the process is terminated, and the process returns to the recovery process (see FIG. 7).

復旧処理では、図7に示すように、短絡地絡部位特定処理(図8参照)において地絡発生部分が特定された場合は(S63:YES)、そのまま処理を終了してメイン処理(図6参照)に戻る。一方、地絡発生部位が特定されなかった場合は(S63:NO)、S73の処理に移行し、残りのFET68(図1参照)のうちいずれのFET68において短絡及び地絡が発生しているかが継続して判断される。   In the recovery process, as shown in FIG. 7, when the ground fault occurrence part is specified in the short-circuit ground fault region specifying process (see FIG. 8) (S63: YES), the process is terminated as it is and the main process (FIG. 6) is performed. Return to Browse. On the other hand, when the ground fault occurrence site is not specified (S63: NO), the process proceeds to S73, and which of the remaining FETs 68 (see FIG. 1) has a short circuit and a ground fault generated. Continue to be judged.

以上説明したように、工作機械1が接続される被制御機器67に印加する電圧のON/OFFを切り換えることにより制御が行われる場合において、電圧印加のON/OFFの履歴の情報を記憶する。そして、短絡検出回路13及び地絡検出回路14にて短絡及び地絡が検出された場合に、電磁開閉器16を開放して通電を遮断するとともに、短絡及び地絡を検出した時点で印加電圧をONとしている被制御機器67を表示機62に表示する。このことにより作業者は、短絡及び地絡の発生要因となっている被制御機器67を迅速に特定することができ、早期に対策を施して制御を復旧させることが可能となる。   As described above, in the case where control is performed by switching ON / OFF of the voltage applied to the controlled device 67 to which the machine tool 1 is connected, information on the ON / OFF history of voltage application is stored. When a short circuit and a ground fault are detected by the short circuit detection circuit 13 and the ground fault detection circuit 14, the electromagnetic switch 16 is opened to cut off the energization, and the applied voltage is detected when the short circuit and the ground fault are detected. The controlled device 67 that is turned on is displayed on the display device 62. As a result, the operator can quickly identify the controlled device 67 that is the cause of the occurrence of a short circuit and a ground fault, and can take measures early to restore control.

また、短絡及び地絡が検出された時点で印加電圧をONとしていた被制御機器67に対して、再度順番に印加電圧をONする。そして、再度短絡及び地絡が発生した場合に印加電圧をONとしていた被制御機器67を、短絡及び地絡の発生要因となっている被制御機器67として特定し、表示機62に表示する。このことにより作業者は、短絡及び地絡が検出された時点で印加電圧をONとしていた被制御機器67が多数存在する場合に、これらのうち短絡及び地絡の発生要因となっている被制御機器67を特定することができ、早期に対策を施して制御を復旧させることが可能となる。   In addition, the applied voltage is turned on again in order for the controlled device 67 that has turned on the applied voltage when a short circuit and a ground fault are detected. Then, the controlled device 67 whose applied voltage is ON when the short circuit and the ground fault occur again is identified as the controlled device 67 that is the cause of the short circuit and the ground fault, and is displayed on the display device 62. As a result, when there are a large number of controlled devices 67 whose applied voltage is turned ON when a short circuit and a ground fault are detected, the controlled object that causes a short circuit and a ground fault is selected. The device 67 can be specified, and control can be restored by taking measures at an early stage.

さらに、接続される被制御機器67がスイッチ66である場合には、スイッチ66に接続されている接続線のうちどの部分に地絡が発生しているかを特定し、表示機62に表示することが可能となる。このことにより作業者は、地絡の発生部位を詳細に特定して対策を施すことが可能となっている。   Further, when the controlled device 67 to be connected is the switch 66, it is possible to identify which part of the connection line connected to the switch 66 has a ground fault and display it on the display device 62. Is possible. As a result, the operator can take a countermeasure by specifying the site where the ground fault occurs in detail.

なお、図1におけるFET68が本発明の「導通切換手段」に相当し、図6に示すS11及びS21にてFET68のON/OFFを切り換える制御を行うCPU10が、本発明の「機器制御手段」に相当する。また、図6におけるS15、S25にて、FET68のON/OFFの履歴の情報を図4及び5におけるRAM12の履歴情報記憶エリア302に記憶する処理を行うCPU10が、本発明の「記憶手段」に相当し、図1に示す短絡検出回路13及び地絡検出回路14からの出力信号を判断し、図6に示すS17、S19、図7に示すS51、S53、S69、S71、及び、図8に示すS95、S101にて、短絡及び地絡が発生したことを検出する処理を行うCPU10が、本発明の「検出手段」に相当する。また、図1に示す電磁開閉器16が本発明の「開閉器」に相当し、図6におけるS29、図7におけるS79、及び図8に示すS99にて、電磁開閉器16を開放させる処理を行うCPU10が、本発明の「開放手段」に相当し、図5に示す履歴情報が、本発明の「履歴情報」に相当し、図6に示すS33にて最新履歴情報を表示機62に表示させる処理を行うCPU10が、本発明の「通知手段」に相当する。   Note that the FET 68 in FIG. 1 corresponds to the “conduction switching means” of the present invention, and the CPU 10 that performs control to switch the FET 68 on and off in S11 and S21 shown in FIG. 6 serves as the “device control means” of the present invention. Equivalent to. In S15 and S25 in FIG. 6, the CPU 10 that performs processing for storing the history information of the FET 68 ON / OFF in the history information storage area 302 of the RAM 12 in FIGS. Correspondingly, the output signals from the short circuit detection circuit 13 and the ground fault detection circuit 14 shown in FIG. 1 are judged, and S17 and S19 shown in FIG. 6, S51, S53, S69, S71 shown in FIG. 7, and FIG. In S <b> 95 and S <b> 101, the CPU 10 that performs processing for detecting occurrence of a short circuit and a ground fault corresponds to the “detection unit” of the present invention. Further, the electromagnetic switch 16 shown in FIG. 1 corresponds to the “switch” of the present invention, and a process of opening the electromagnetic switch 16 in S29 in FIG. 6, S79 in FIG. 7, and S99 shown in FIG. The CPU 10 to perform corresponds to the “opening means” of the present invention, the history information shown in FIG. 5 corresponds to the “history information” of the present invention, and the latest history information is displayed on the display device 62 in S33 shown in FIG. The CPU 10 that performs the process corresponds to “notification means” of the present invention.

また、図6に示すS31においてすべてのFET68をOFFさせた後、図7におけるS49にて電磁開閉器を閉鎖させる処理を行うCPU10が、本発明の「閉鎖手段」に相当し、図7に示すS67、及び、図8に示すS93において、FET68をONさせる処理を行うCPU10が、本発明の「機器履歴制御手段」に相当し、図7に示すS83において、被制御機器67を特定する処理を行うCPU10が、本発明の「特定手段」に相当する。   Further, the CPU 10 that performs the process of closing the electromagnetic switch in S49 in FIG. 7 after turning off all the FETs 68 in S31 shown in FIG. 6 corresponds to the “closing means” of the present invention, and is shown in FIG. The CPU 10 that performs the process of turning on the FET 68 in S67 and S93 shown in FIG. 8 corresponds to the “apparatus history control means” of the present invention. In S83 shown in FIG. 7, the process of specifying the controlled apparatus 67 is performed. The CPU 10 to perform corresponds to the “specifying means” of the present invention.

また、図2に示す短絡検出回路13における接続部76の電圧と基準電源74との電圧範囲が、本発明の「所定範囲」に相当し、短絡検出回路13からの出力信号を検出して短絡の発生を判断する処理を行うCPU10が、本発明の「短絡検出手段」に相当する。また、図3に示す地絡検出回路14からの出力回路を検出して地絡の発生を判断する処理を行うCPU10が、本発明の「地絡検出手段」に相当する。   Further, the voltage range of the connection portion 76 and the reference power supply 74 in the short circuit detection circuit 13 shown in FIG. 2 corresponds to the “predetermined range” of the present invention, and the output signal from the short circuit detection circuit 13 is detected to short circuit. The CPU 10 that performs the process of determining the occurrence of occurrence corresponds to the “short circuit detecting means” of the present invention. Further, the CPU 10 that detects the output circuit from the ground fault detection circuit 14 shown in FIG. 3 and determines the occurrence of the ground fault corresponds to the “ground fault detection means” of the present invention.

また、図1におけるスイッチ55,56が、本発明の「スイッチ」に相当し、スイッチ55,56における接点55a、56aが、本発明の「第一接点」に相当し、55b、56bが、本発明の「第二接点」に相当し、図8に示すS107において、バッファ27、28からの出力電圧を検出する処理を行うCPU10が、本発明の「スイッチ電圧検出手段」に相当する。   Further, the switches 55 and 56 in FIG. 1 correspond to the “switch” of the present invention, the contacts 55a and 56a in the switches 55 and 56 correspond to the “first contact” of the present invention, and 55b and 56b correspond to the main switch. The CPU 10 that corresponds to the “second contact” of the invention and that performs the process of detecting the output voltage from the buffers 27 and 28 in S107 shown in FIG. 8 corresponds to the “switch voltage detecting means” of the invention.

また、図1における電源15の電圧が、本発明の「所定値」に相当し、図8に示すS107において出力電圧を検出しなかった場合に、S113にて、接続線35又は36にて地絡が発生していると特定する処理を行うCPU10が、本発明の「第一接続線地絡判断手段」に相当し、S117にて、特定した接続線を表示機62に表示する処理を行うCPU10が、本発明の「第一接続線通知手段」に相当する。また、図8に示すS107にて出力電圧を検出した場合に、S115にて、接続線35,37又は36,38にて地絡が発生していると特定する処理を行うCPU10が、本発明の「第一二接続線地絡判断手段」に相当し、S117にて、特定した接続線を表示機62に表示する処理を行うCPU10が、本発明の「第一二接続線通知手段」に相当する。また、図8に示すS101にて地絡を検出した場合に、S111にて、接続線37,38にて地絡が発生していると特定する処理を行うCPU10が、本発明の「第二接続線地絡判断手段」に相当し、S117にて、特定した接続線を表示機62に表示する処理を行うCPU10が、本発明の「第二接続線通知手段」に相当する。   1 corresponds to the “predetermined value” of the present invention, and when the output voltage is not detected in S107 shown in FIG. 8, the connection line 35 or 36 is grounded in S113. The CPU 10 that performs the process of specifying that a fault has occurred corresponds to the “first connection line ground fault determination unit” of the present invention, and performs the process of displaying the specified connection line on the display device 62 in S117. The CPU 10 corresponds to the “first connection line notification unit” of the present invention. In addition, when the output voltage is detected in S107 shown in FIG. 8, the CPU 10 that performs processing for specifying that a ground fault has occurred in the connection lines 35, 37 or 36, 38 in S115 is the present invention. The CPU 10 that performs the process of displaying the identified connection line on the display device 62 in S117 corresponds to the “first second connection line notification unit” of the present invention. Equivalent to. In addition, when a ground fault is detected in S101 shown in FIG. 8, the CPU 10 that performs the process of specifying that a ground fault has occurred in the connection lines 37 and 38 in S111 is the “second” of the present invention. The CPU 10 that performs the process of displaying the identified connection line on the display device 62 in S117 corresponds to the “second connection line notification unit” of the present invention.

なお、本発明は上記実施の形態に限定されるものではなく、発明の要旨を変更しない範囲での変更が可能である。上記実施の形態においては、リレー65が4個、スイッチ66が2個、それぞれ工作機械1に接続されたが、被制御機器67の種類及び数量はこれに限定されるものではない。従って、リレー及びリミットスイッチ以外の被制御機器が接続されていてもかまわないし、その数量も上記実施の形態における数量以外であっても構わない。   In addition, this invention is not limited to the said embodiment, The change in the range which does not change the summary of invention is possible. In the above embodiment, four relays 65 and two switches 66 are connected to the machine tool 1, respectively, but the type and quantity of the controlled device 67 are not limited to this. Therefore, controlled devices other than relays and limit switches may be connected, and the number thereof may be other than the number in the above embodiment.

また、上記実施の形態においては、短絡検出回路13をOPアンプ73からなる回路構成とし、地絡検出回路14をフォトカプラ85からなる回路構成としたが、これに限定されるものではない。従って、他の回路構成により短絡検出回路13及び地絡検出回路14を実現しても構わない。   In the above embodiment, the short circuit detection circuit 13 has a circuit configuration including the OP amplifier 73, and the ground fault detection circuit 14 has a circuit configuration including the photocoupler 85. However, the present invention is not limited to this. Therefore, the short circuit detection circuit 13 and the ground fault detection circuit 14 may be realized by other circuit configurations.

また、上記実施の形態においては、バッファ27,28からの出力信号が電源15の電圧以上に変位した場合に、電圧の変位が発生したものと判断しているが、これに限定されるものではない。従って、他の閾値電圧により、電圧の変位の発生の有無を判断してもよい。   Further, in the above embodiment, it is determined that a voltage displacement has occurred when the output signals from the buffers 27 and 28 are displaced more than the voltage of the power supply 15, but the present invention is not limited to this. Absent. Therefore, the presence or absence of voltage displacement may be determined based on another threshold voltage.

また、上記実施の形態においては、接続される被制御機器67がスイッチ66である場合における短絡及び地絡の発生要因として、スイッチ66に接続されている接続線35〜37が筺体フレーム3に接触することにより発生する、接続線35〜37とFGとのショートを想定し、地絡の発生要因のみを特定しているが、これに限定されるものではない。従って、スイッチ66の内部における電圧印加部分とSGとのショートが発生した場合に、短絡検出回路13により短絡を検出し、当該スイッチ66において短絡が発生した旨を表示機62より通知する処理を実行しても構わない。   Moreover, in the said embodiment, the connection lines 35-37 connected to the switch 66 contact the housing frame 3 as a generation | occurrence | production factor of a short circuit and a ground fault when the controlled apparatus 67 connected is the switch 66. Assuming a short circuit between the connection lines 35 to 37 and the FG, which is generated by doing this, only the cause of the ground fault is specified, but it is not limited to this. Therefore, when a short circuit between the voltage application portion and SG in the switch 66 occurs, the short circuit detection circuit 13 detects the short circuit and executes a process of notifying that the short circuit has occurred in the switch 66 from the display device 62. It doesn't matter.

工作機械1のハードウェア構成の一例を示すブロック図である。It is a block diagram which shows an example of the hardware constitutions of the machine tool. 短絡検出回路13の回路構成の概略図である。3 is a schematic diagram of a circuit configuration of a short circuit detection circuit 13. FIG. 地絡検出回路14の回路構成の概略図である。2 is a schematic diagram of a circuit configuration of a ground fault detection circuit 14. FIG. RAM12の記憶エリアの概要を示す模式図である。3 is a schematic diagram showing an outline of a storage area of a RAM 12. FIG. RAM12の履歴情報記憶エリア302の概要を示した模式図である。3 is a schematic diagram showing an outline of a history information storage area 302 of a RAM 12. FIG. 被制御機器67の制御処理、及び、復旧処理のメインフローチャートである 。6 is a main flowchart of control processing and recovery processing of the controlled device 67. 復旧処理のサブルーティンフローチャートである。It is a subroutine flowchart of a recovery process. 短絡地絡発生部位を特定する処理のサブルーティンフローチャートである。It is a subroutine flowchart of the process which specifies a short circuit ground fault generation | occurrence | production site | part.

1 工作機械
13 短絡検出回路
14 地絡検出回路
15 電源
16 電磁開閉器
21 第一FET
21 第一FET
22 第二FET
23 第三FET
24 第四FET
25 第五FET
26 第六FET
26,27,28 バッファ
31,32,33,34,35,36,37,38 接続線
51 第一リレー
52 第二リレー
53 第三リレー
54 第四リレー
55 第一スイッチ
56 第二スイッチ
55a、55b、56a、56b 接点
62 表示機
66 スイッチ
67 被制御機器
68 FET
73 OPアンプ
302 履歴情報記憶エリア
DESCRIPTION OF SYMBOLS 1 Machine tool 13 Short circuit detection circuit 14 Ground fault detection circuit 15 Power supply 16 Electromagnetic switch 21 First FET
21 First FET
22 Second FET
23 Third FET
24 Fourth FET
25 Fifth FET
26 Sixth FET
26, 27, 28 Buffer 31, 32, 33, 34, 35, 36, 37, 38 Connection line 51 First relay 52 Second relay 53 Third relay 54 Fourth relay 55 First switch 56 Second switch 55a, 55b 56a, 56b Contact 62 Display 66 Switch 67 Controlled device 68 FET
73 OP amplifier 302 History information storage area

Claims (6)

接続される複数の被制御機器に対する印加電圧を切り換えることにより、当該被制御機器の制御を行う工作機械であって、
前記被制御機器に電圧を印加するための電源と、
前記電源と各被制御機器との間の電路の導通/非導通を切り換えることにより、各被制御機器に対する印加電圧を切り換える導通切換手段と、
前記導通切換手段を制御し、各被制御機器に対する印加電圧を順番に切り換えて、各被制御機器の制御を行う機器制御手段と、
前記機器制御手段による印加電圧の切り換えの履歴を記憶する記憶手段と、
短絡又は地絡が発生したことを検出する検出手段と、
前記電源と前記被制御機器との間の電路を開閉する開閉器と、
前記検出手段が短絡又は地絡を検出した場合に、前記開閉器を制御して前記電源と前記被制御機器との間の電路を開き、通電を遮断する開放手段と、
前記開放手段により、前記電源と前記被制御機器との間の通電が遮断された状態において、前記記憶手段に記憶されている履歴の情報である履歴情報を外部に通知する通知手段と
前記検出手段が短絡又は地絡を検出し、前記開放手段が前記開閉器を制御して前記被制御機器への通電を遮断した状態において、前記導通切換手段を制御して前記電源とすべての前記被制御機器との間の電路を非導通とし、再度前記開閉器を制御して前記電源と前記被制御機器との間の電路を閉じ、通電を再開させる閉鎖手段と、
前記閉鎖手段により、前記電源と前記被制御機器との間の通電が再開された状態において、前記記憶手段に記憶されている履歴情報に基づき、前記検出手段が短絡又は地絡を検出した時点で電路を導通状態に切り換えていた前記導通切換手段を制御して印加電圧を切り換える機器履歴制御手段と、
前記機器履歴制御手段により、印加電圧が切り換えられている最中に、再度前記検出手段により短絡又は地絡が検出され、前記開放手段により、前記電源と前記被制御機器との間の通電が遮断された場合に、前記検出手段により短絡又は地絡が検出された時点で、前記電源との間の電路が導通している前記被制御機器を特定する特定手段とを備え、
前記通知手段は、前記特定手段により特定した被制御機器を外部に通知することを特徴とする工作機械。
A machine tool that controls the controlled device by switching applied voltages to a plurality of controlled devices to be connected,
A power source for applying a voltage to the controlled device;
Conduction switching means for switching the applied voltage to each controlled device by switching conduction / non-conduction of the electric circuit between the power source and each controlled device;
Device control means for controlling the conduction switching means, sequentially switching the voltage applied to each controlled device, and controlling each controlled device;
Storage means for storing a history of switching of applied voltage by the device control means;
Detection means for detecting the occurrence of a short circuit or a ground fault;
A switch that opens and closes an electrical circuit between the power source and the controlled device;
When the detection means detects a short circuit or a ground fault, the opening means for controlling the switch to open the electric circuit between the power source and the controlled device and to cut off the energization;
A notification means for notifying the history information that is the history information stored in the storage means to the outside in a state where the energization between the power source and the controlled device is interrupted by the opening means ;
In the state where the detection means detects a short circuit or a ground fault, and the opening means controls the switch to cut off the energization to the controlled device, the conduction switching means is controlled to control the power supply and all the A closing means for turning off the electrical circuit between the controlled device, controlling the switch again to close the electrical circuit between the power source and the controlled device, and resuming energization;
When the detection means detects a short circuit or a ground fault based on the history information stored in the storage means in a state where the energization between the power source and the controlled device is resumed by the closing means. Device history control means for switching the applied voltage by controlling the conduction switching means that has switched the electric circuit to the conduction state;
While the applied voltage is switched by the device history control unit, a short circuit or a ground fault is detected again by the detection unit, and the energization between the power source and the controlled device is interrupted by the opening unit. When the short circuit or the ground fault is detected by the detection means, the specifying means for specifying the controlled device that is electrically connected to the power source,
The notifying means notifies the controlled device specified by the specifying means to the outside .
前記検出手段は、
前記電源の電圧が所定範囲以下となったことを検出し、前記電源と当該電源に対する基準電位であるシグナルグランドとが導通する短絡が発生したと判断する短絡検出手段と、
大地に接続された前記工作機械のフレームグランドと前記シグナルグランドとの間に電流が流れることにより、前記フレームグランドと前記シグナルグランドとの間に電位差が生じたことを検出し、前記電源と当該フレームグランドとが導通する地絡が発生したと判断する地絡検出手段とを備えていることを特徴とする請求項1に記載の工作機械。
The detection means includes
Short-circuit detecting means for detecting that the voltage of the power source is equal to or lower than a predetermined range, and determining that a short circuit has occurred in which the power source and a signal ground that is a reference potential for the power source are conducted;
When a current flows between the frame ground of the machine tool connected to the ground and the signal ground, it is detected that a potential difference has occurred between the frame ground and the signal ground, and the power source and the frame are detected. The machine tool according to claim 1, further comprising a ground fault detection unit that determines that a ground fault that is electrically connected to the ground has occurred.
前記被制御機器は、第一接点と第二接点との導通/非導通が切り換わるスイッチであり、
前記スイッチには、前記導通切換手段と前記第一接点とを接続する第一接続線と、前記スイッチの前記第二接点に接続された第二接続線とが設けられている場合において、
前記工作機械は、
前記第二接続線の電圧を検出するスイッチ電圧検出手段を備えていることを特徴とする請求項に記載の工作機械。
The controlled device is a switch that switches between conduction / non-conduction between the first contact and the second contact,
In the case where the switch is provided with a first connection line connecting the conduction switching means and the first contact, and a second connection line connected to the second contact of the switch,
The machine tool is
The machine tool according to claim 2 , further comprising switch voltage detection means for detecting a voltage of the second connection line.
前記スイッチの前記第一接点と前記第二接点とが非導通となっている状態において、
前記機器履歴制御手段により、当該スイッチに対する印加電圧が順番に切り換えられている最中に、前記地絡検出手段が地絡の発生を検出した場合であって、前記地絡検出手段による検出と同時に、前記スイッチ電圧検出手段が所定値以上の電圧を検出しなかった場合に、前記第一接続線にて地絡が発生していると判断する第一接続線地絡判断手段と、
前記第一接続線地絡判断手段により判断した前記第一接続線を外部に通知する第一接続線通知手段とを備えたことを特徴とする請求項に記載の工作機械。
In a state where the first contact and the second contact of the switch are non-conductive,
While the voltage applied to the switch is being sequentially switched by the device history control means, the ground fault detection means detects the occurrence of a ground fault simultaneously with the detection by the ground fault detection means. A first connection line ground fault determination means for determining that a ground fault has occurred in the first connection line when the switch voltage detection means does not detect a voltage greater than or equal to a predetermined value;
The machine tool according to claim 3 , further comprising first connection line notification means for notifying the first connection line determined by the first connection line ground fault determination means to the outside.
前記スイッチの前記第一接点と前記第二接点とが非導通となっている状態において、
前記機器履歴制御手段により、当該スイッチに対する印加電圧が順番に切り換えられている最中に、前記地絡検出手段が地絡の発生を検出した場合であって、前記地絡検出手段による検出と同時に、前記スイッチ電圧検出手段が所定値以上の電圧を検出した場合に、前記第一接続線と前記第二接続線との双方にて同時に地絡が発生していると判断する第一二接続線地絡判断手段と、
前記第一二接続線地絡判断手段により判断した前記第一接続線と前記第二接続線とを外部に通知する第一二接続線通知手段とを備えたことを特徴とする請求項又はに記載の工作機械。
In a state where the first contact and the second contact of the switch are non-conductive,
While the voltage applied to the switch is being sequentially switched by the device history control means, the ground fault detection means detects the occurrence of a ground fault simultaneously with the detection by the ground fault detection means. A first second connection line that determines that a ground fault has occurred simultaneously in both the first connection line and the second connection line when the switch voltage detection means detects a voltage greater than or equal to a predetermined value. Ground fault judgment means,
Claim 3 or, characterized in that a first second connecting line notifying means for notifying said second connecting line and the first connection line is determined by the first second connection line ground fault judging means to the outside 4. The machine tool according to 4 .
前記スイッチの前記第一接点と前記第二接点とが導通している状態において、
前記機器履歴制御手段により、当該スイッチに対する印加電圧が順番に切り換えられている最中に、前記地絡検出手段が地絡の発生を検出した場合に、前記第二接続線にて地絡が発生していると判断する第二接続線地絡判断手段と、
前記第二接続線地絡判断手段により判断した前記第二接続線を外部に通知する第二接続線通知手段とを備えたことを特徴とする請求項乃至のいずれかに記載の工作機械。
In a state where the first contact and the second contact of the switch are conductive,
A ground fault occurs in the second connection line when the ground fault detection means detects the occurrence of a ground fault while the applied voltage to the switch is being sequentially switched by the device history control means. A second connection line ground fault judging means for judging that
The machine tool according to any one of claims 3 to 5, characterized in that a second connecting line notifying means for notifying the second connecting line is determined by the second connecting line ground fault judging means to the outside .
JP2008028275A 2008-02-08 2008-02-08 Machine Tools Active JP5040697B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008028275A JP5040697B2 (en) 2008-02-08 2008-02-08 Machine Tools

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008028275A JP5040697B2 (en) 2008-02-08 2008-02-08 Machine Tools

Publications (2)

Publication Number Publication Date
JP2009187410A JP2009187410A (en) 2009-08-20
JP5040697B2 true JP5040697B2 (en) 2012-10-03

Family

ID=41070561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008028275A Active JP5040697B2 (en) 2008-02-08 2008-02-08 Machine Tools

Country Status (1)

Country Link
JP (1) JP5040697B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5432102B2 (en) * 2010-09-21 2014-03-05 株式会社日立製作所 On / off control device
JP5638042B2 (en) * 2012-08-20 2014-12-10 ファナック株式会社 Numerical control device with maintenance function when HMI is abnormal
CN105096686B (en) * 2015-09-07 2018-04-24 李力 A kind of Electrical Control of Machinery Tools circuit installation and trouble hunting simulation training device
CN108983680A (en) * 2018-08-23 2018-12-11 河南东贵电子科技有限公司 A kind of automation on-off controller
EP4506101A4 (en) * 2023-06-19 2025-06-18 DN Solutions Co., Ltd. Energy-saving device for a multi-system multi-tasking machine tool

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288173A (en) * 1985-06-17 1986-12-18 Hitachi Elevator Eng & Serv Co Ltd Automatic grounding detecting device
JPH0538039A (en) * 1991-07-31 1993-02-12 Ricoh Co Ltd Overcurrent protection device
JP3877208B2 (en) * 2002-09-30 2007-02-07 能美防災株式会社 Fire alarm system
JP2004213454A (en) * 2003-01-07 2004-07-29 Hitachi Ltd Load failure diagnosis method and apparatus

Also Published As

Publication number Publication date
JP2009187410A (en) 2009-08-20

Similar Documents

Publication Publication Date Title
JP5040697B2 (en) Machine Tools
JP2004198308A (en) Failure diagnosis method and failure diagnosis system
JP2015223050A (en) Inverter and motor drive device with failure detection function of power line
US6570355B2 (en) Control apparatus for robot
US6960918B2 (en) Method and apparatus for control and fault detection of a remote electrical motor
JP2018122397A (en) Control device
CN105229885B (en) Power supply control device and programmable logic controller
JP5217888B2 (en) Drive device
CN112889212B (en) Electromagnetic brake control device and control device
JP2004213454A (en) Load failure diagnosis method and apparatus
WO2007096971A1 (en) Maintenance guidance display device, maintenance guidance display method, and maintenance guidance display program
JP7517171B2 (en) ABNORMALITY DETECTION DEVICE, LOAD DRIVE DEVICE, ABNORMALITY DETECTION METHOD, AND PROGRAM
JP7375389B2 (en) Motor control device, image forming device, and motor control method
JPS6343081A (en) Monitoring device for operating state of solenoid operated valve
JP4415384B2 (en) DIGITAL OUTPUT DEVICE AND DIAGNOSIS METHOD USING DIGITAL OUTPUT DEVICE
US20240426913A1 (en) Detecting welded relay contacts using measurement after current break
JP2009125917A (en) Industrial robot controller
JP4618617B2 (en) Fault diagnosis device for power supply path of external power supply type controller
US12422484B2 (en) Detecting welded relay contacts using electrical pulse
JP4672785B2 (en) Control panel failure diagnosis device
JP3852450B2 (en) Uninterruptible power supply with diagnostic function
JPH0646522A (en) Normal supervisory unit for circuit breaker operation control circuit
JP4176671B2 (en) Wire bonding equipment
US20240426915A1 (en) Detecting welded relay contacts using spanner voltage measurement
CN114397535B (en) Fault detection device and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

R150 Certificate of patent or registration of utility model

Ref document number: 5040697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3