JP5041107B2 - Chip type multilayer capacitor - Google Patents
Chip type multilayer capacitor Download PDFInfo
- Publication number
- JP5041107B2 JP5041107B2 JP2012085386A JP2012085386A JP5041107B2 JP 5041107 B2 JP5041107 B2 JP 5041107B2 JP 2012085386 A JP2012085386 A JP 2012085386A JP 2012085386 A JP2012085386 A JP 2012085386A JP 5041107 B2 JP5041107 B2 JP 5041107B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- valve action
- layer
- foil
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、チップ型積層コンデンサに関するものである。 The present invention relates to a chip-type multilayer capacitor.
従来の積層コンデンサは、図7に示すように、複数枚のコンデンサ素子1の方向を揃えてリード端子2上に載置した後、陽極リード端子3が接点4に接して、導電材5によって陽極部間を充満するようにして一体化して構成されていた。
As shown in FIG. 7, the conventional multilayer capacitor is placed on the
この様な積層コンデンサとしては、例えば、特許文献1が知られている。 For example, Patent Document 1 is known as such a multilayer capacitor.
従来の積層コンデンサは、導電材5を陽極部間に充満させて陽極リード端子3が接点4に接して一体化しているため、導電材5および陽極リード端子3自体の抵抗値が高いとともに、ESL(インダクタンス成分)も大きくなるので高周波特性が劣るという問題点を有していた。
In the conventional multilayer capacitor, the
本発明は上記従来の課題を解決するもので、高周波特性の優れたチップ型積層コンデンサを提供することを目的とするものである。 The present invention solves the above-described conventional problems, and an object of the present invention is to provide a chip-type multilayer capacitor having excellent high-frequency characteristics.
上記目的を達成するために本発明は、以下の構成を有するものである。 In order to achieve the above object, the present invention has the following configuration.
請求項1に記載の発明は、特に、コンデンサ積層体と陰極層との電気的接続をコンデンサ積層体と陰極層との間に設けた引出電極部により電気的に接続してなるもので、ESR(抵抗成分)を低減するとともにESLも低くなるので高周波応答性が優れるという作用を有する。 The invention according to claim 1 is formed by electrically connecting an electrical connection between the capacitor laminate and the cathode layer by an extraction electrode portion provided between the capacitor laminate and the cathode layer. (Resistance component) is reduced and ESL is also lowered, so that the high frequency response is excellent.
また、請求項2に記載の発明は、特に、引出電極部は、コンデンサ素子の集電体層に固着してなる導電性樹脂層からなるもので、ESRを低減し、ESLも低くなるので高周波応答性が優れるという作用を有する。
Further, in the invention described in
また、請求項3に記載の発明は、特に、陰極層と導電性樹脂層との間に、金属接続部を備えたもので、ESRを低減するとともにESLも低くなるので高周波応答性が優れるという作用を有する。
Further, the invention described in
また、請求項4に記載の発明は、特に、金属接続部は、めっき層を備えたもので、ESRを低減できるため高周波応答性が優れるという作用を有する。
Further, the invention according to
また、請求項5に記載の発明は、特に、引出電極部は、コンデンサ素子の集電体層側面に固着したコムからなるもので、各素子から直接に陰極を並列接続するためESRを低減できるという作用を有する。
Further, in the invention described in
また、請求項6に記載の発明は、特に、引出電極部は、コンデンサ積層体の下面にコムを設け、このコムと前記コンデンサ積層体とが電気的に接続するように導電性樹脂層を備えたもので、ESRを低減するとともにESLも低くなるので高周波応答性が優れるという作用を有する。 Further, in the invention described in claim 6, in particular, the extraction electrode portion is provided with a comb on the lower surface of the capacitor laminate, and a conductive resin layer is provided so that the comb and the capacitor laminate are electrically connected. Therefore, the ESR is reduced and the ESL is lowered, so that the high frequency response is excellent.
また、請求項7に記載の発明は、特に、前記弁作用箔と陽極層との電気的接続は、複数個の前記コンデンサ素子の間に陰極引出箔を備え、この陰極引出箔を複数本束ねて前記陰極層に電気的に接続してなるもので、ESRを低減するとともにESLも低くなるので高周波応答性が優れるという作用を有する。 In the invention according to claim 7, in particular, the electrical connection between the valve action foil and the anode layer includes a cathode lead foil between the plurality of capacitor elements, and a plurality of the cathode lead foils are bundled. Thus, it is electrically connected to the cathode layer, and has the effect that the high frequency response is excellent since the ESR is reduced and the ESL is also lowered.
以上のように本発明は、リードフレームを使用せずに陽陰極層への接続の電気的接続ができるので、低ESR化、低ESL化を図ることができ高周波応答性に優れるという効果を奏する。 As described above, the present invention can be electrically connected to the cathode layer without using a lead frame, so that it is possible to achieve low ESR and low ESL, and excellent high frequency response. .
(実施の形態1)
以下、本発明の実施の形態1におけるチップ型積層コンデンサについて、図面を参照しながら説明する。
(Embodiment 1)
Hereinafter, the chip multilayer capacitor according to Embodiment 1 of the present invention will be described with reference to the drawings.
図1(a)は本発明の実施の形態1におけるチップ型積層コンデンサの断面図、図1(b)は同要部であるコンデンサ素子の断面図である。 FIG. 1A is a cross-sectional view of a chip-type multilayer capacitor according to Embodiment 1 of the present invention, and FIG. 1B is a cross-sectional view of a capacitor element as the main part.
図に示すように本実施の形態のチップ型積層コンデンサは、内部にコンデンサ積層体11を有する外装部材12と、この外装部材12の一方の側面にコンデンサ積層体11の陰極と電気的に接続する略コ字型の陰極層13を、他方の側面にコンデンサ積層体11の陽極と電気的に接続する陽極層14を備えるものである。
As shown in the figure, the chip-type multilayer capacitor of the present embodiment is electrically connected to an
コンデンサ積層体11は、図2に示すように、複数枚のコンデンサ素子15の極性を併せて積層する。このコンデンサ素子15は、内面から外面に向かって陽極となる弁作用箔16と、弁作用焼結体17と、誘電体層18と、陰極となる固体電解質層19および集電体層20とにより構成される。図2は本発明の実施の形態1におけるチップ型積層コンデンサの要部であるコンデンサ素子の断面図である。弁作用箔16は、板状のタンタル箔である。弁作用焼結体17は、弁作用箔16の一部を除いて上面視が略長方形となるようにタンタル等の弁作用金属ペーストにて覆い脱バインダした後、真空中で焼結して形成する。誘電体層18は、弁作用焼結体17および弁作用焼結体に挟まれた部分の弁作用箔を覆うように燐酸溶液中で陽極酸化処理を行い弁作用焼結体17および弁作用焼結体に挟まれた部分の弁作用箔を覆うように形成する。さらに、極性を併せてなるコンデンサ積層体11の陽極となる弁作用箔16と上下する弁作用焼結体17との界面で、陽陰極分離する絶縁部材22を各々の弁作用箔16を挿通して備える。固体電解質層19は、誘電体層18を覆うように設けられ、ポリピロールまたはポリチオフェン等を化学重合法または電解重合法等により機能性高分子とするか、または、硝酸マンガン溶液を含浸させて熱分解することによって二酸化マンガン層を形成する。集電体層20は、固体電解質層19を覆うように設けられ、カーボン層および銀ペイント層を順次積層して形成する。また、コンデンサ積層体11は、数枚毎のコンデンサ素子15間に陰極箔21を、コンデンサ素子15の集電体層20と電気的に接合するとともに、弁作用箔16を有する面と反対側の側面に突出するようにニッケル等の金属により形成する。
As shown in FIG. 2, the capacitor laminate 11 is laminated with the polarities of a plurality of
また、陰極となるコンデンサ積層体11のコンデンサ素子の集電体層に引出電極部31として、銀や銅などからなる導電性樹脂層32を固着する。
In addition, a
上述したコンデンサ積層体11を、一端の陽極である弁作用箔16および他端の陰極となる固体電解質層19と電気的に接続する引出電極部31の端部のみが露出するようにエポキシ樹脂等からなる外装部材12により封止する。
Epoxy resin or the like so that only the end portion of the
この外装部材12は、一方の側面に弁作用箔16と電気的に接続する略コ字型の陽極層14を他方の側面に引出電極部31と電気的に接続する略コ字型の陰極層13を、錫めっき等により形成する。つまり、コンデンサ積層体11と陰極層13との電気的接続は、引出電極部31として銀や銅などからなる導電性樹脂層32を、コンデンサ素子の集電体層に固着することにより陰極層13と電気的に接続される。
The
なお、本実施の形態では引出電極部31として導電性樹脂層32により陰極層13と直接電気的に接続したが、図3に示すように、導電性樹脂層32と陰極層13との間に銀や銅など比抵抗の小さい材料からなるリベット状の金属接続部41を設けて電気的に接続すると、電気的接続が確実になり、ESRを低減するとともにESLも低くなるので高周波応答性が優れるという効果を奏するものである。この際さらに、金属接続部41にめっき層を設けると、陰極層との接合を確実にし、界面抵抗も低減できるためより高周波応答性が優れるという効果を奏するものである。
In this embodiment, the
また、図4に示すように、引出電極部31をコム51とすると、各素子から直接に陰極を並列接続するため低ESR化できるという効果を奏するものである。この時、図5に示すように、コンデンサ積層体の下面にコム61を設け、このコム61とコンデンサ積層体11とが電気的に接続するように導電性樹脂層32を備えると、ESRを低減できるとともにESLも低くできるためより高周波応答性が優れるという効果を奏するものである。
Further, as shown in FIG. 4, when the
(実施の形態2)
以下、本発明の実施の形態2におけるチップ型積層コンデンサについて、図面を参照しながら説明する。
(Embodiment 2)
Hereinafter, a chip multilayer capacitor according to
本実施の形態と実施の形態1とのチップ型積層コンデンサの相違する点は、コンデンサ積層体11と陰極層13との電気的接続は、引出電極部31として導電性樹脂層32を、コンデンサ素子の集電体層に固着して陰極層13と電気的に接続するのに対して、本実施の形態は複数個のコンデンサ素子の間に陰極引出箔を備え、この陰極引出箔を複数本束ねて前記陰極層に電気的に接続する点である。
The difference between the present embodiment and the first embodiment is that the capacitor multilayer body 11 and the
図6は本発明の実施の形態2におけるチップ型積層コンデンサの断面図である。ここで、実施の形態1の図1と同一構成要件は同一符号を付し説明は省略する。
FIG. 6 is a cross-sectional view of the chip-type multilayer capacitor in accordance with
図において、71は陰極引出箔で、複数個のコンデンサ素子15の間毎に設ける。この陰極引出箔71を複数本束ねた後、一端の陽極である弁作用箔16および他端の陰極である陰極引出箔71の端部のみが露出するようにエポキシ樹脂等からなる外装部材12により封止する。
In the drawing, reference numeral 71 denotes a cathode lead foil, which is provided between a plurality of
この外装部材12は、一方の側面に弁作用箔16と電気的に接続する略コ字型の陽極層14を他方の側面に陰極引出箔71と電気的に接続する略コ字型の陰極層13を、錫めっき等により形成する。この方法によれば弁作用箔を全数一箇所で束ねる場合よりも弁作用箔の端子接続部分の距離を減らすことができるため低ESL化でき高周波応答性が優れるという効果を奏するものである。
The
11 コンデンサ積層体
12 外装部材
13 陰極層
14 陽極層
15 コンデンサ素子
16 弁作用箔
17 弁作用焼結体
18 誘電体層
19 固体電解質層
20 集電体層
21 陰極箔
22 絶縁部材
31 引出電極部
32 導電性樹脂層
41 金属接続部
51,61 コム
71 陰極引出箔
DESCRIPTION OF SYMBOLS 11 Capacitor
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012085386A JP5041107B2 (en) | 2012-04-04 | 2012-04-04 | Chip type multilayer capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012085386A JP5041107B2 (en) | 2012-04-04 | 2012-04-04 | Chip type multilayer capacitor |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000237026A Division JP5020432B2 (en) | 2000-08-04 | 2000-08-04 | Chip type multilayer capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012129572A JP2012129572A (en) | 2012-07-05 |
| JP5041107B2 true JP5041107B2 (en) | 2012-10-03 |
Family
ID=46646198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012085386A Expired - Fee Related JP5041107B2 (en) | 2012-04-04 | 2012-04-04 | Chip type multilayer capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5041107B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04167417A (en) * | 1990-10-31 | 1992-06-15 | Elna Co Ltd | Solid electrolytic capacitor |
| JPH05205984A (en) * | 1992-01-27 | 1993-08-13 | Nec Corp | Laminated solid electrolytic capacitor |
| JPH0629163A (en) * | 1992-07-10 | 1994-02-04 | Marcon Electron Co Ltd | Layered solid electrolytic capacitor |
| JPH0684716A (en) * | 1992-08-31 | 1994-03-25 | Nippon Chemicon Corp | Manufacture of solid electrolytic capacitor |
| JPH1092695A (en) * | 1996-09-11 | 1998-04-10 | Matsushita Electric Ind Co Ltd | Chip-shaped solid electrolytic capacitor and manufacturing method thereof |
| JP3430825B2 (en) * | 1996-11-06 | 2003-07-28 | 松下電器産業株式会社 | Solid electrolytic capacitor and method of manufacturing the same |
| JP3478041B2 (en) * | 1997-02-20 | 2003-12-10 | 松下電器産業株式会社 | Manufacturing method of chip-shaped solid electrolytic capacitor |
| JP3519315B2 (en) * | 1998-06-11 | 2004-04-12 | 昭和電工株式会社 | Single plate capacitor element and multilayer solid electrolytic capacitor |
-
2012
- 2012-04-04 JP JP2012085386A patent/JP5041107B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012129572A (en) | 2012-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103295786B (en) | Solid electrolytic capacitor | |
| JP2023053310A (en) | Electrolytic capacitor and manufacturing method thereof | |
| CN111247610B (en) | Electrolytic capacitor and method of making the same | |
| JP4478695B2 (en) | Solid electrolytic capacitor element and solid electrolytic capacitor including the same | |
| CN108140493B (en) | Solid electrolytic capacitor and method for manufacturing solid electrolytic capacitor | |
| JP4830875B2 (en) | Solid electrolytic capacitor | |
| CN110168687B (en) | Solid electrolytic capacitor | |
| JP5020432B2 (en) | Chip type multilayer capacitor | |
| KR20170081462A (en) | Composite electronic component and board having the same mounted thereon | |
| JP6232587B2 (en) | Solid electrolytic capacitor | |
| JP2002050543A (en) | Chip type multilayer capacitor | |
| JP5041107B2 (en) | Chip type multilayer capacitor | |
| CN103531361B (en) | Solid electrolytic capacitor And Manufacturing approach | |
| JP2002050545A (en) | Chip type multilayer capacitor | |
| JP4688676B2 (en) | Multilayer solid electrolytic capacitor and capacitor module | |
| JP5164213B2 (en) | Solid electrolytic capacitor | |
| JP2008078312A (en) | Solid electrolytic capacitor | |
| CN114981905A (en) | Electrolytic capacitor | |
| US20250191852A1 (en) | Solid electrolytic capacitor and production method for solid electrolytic capacitor | |
| JP5450001B2 (en) | Electrolytic capacitor manufacturing method | |
| JP3826153B1 (en) | Multilayer solid electrolytic capacitor and method for forming cathode lead layer in multilayer solid electrolytic capacitor | |
| JP4574544B2 (en) | Solid electrolytic capacitor | |
| JP2007227716A (en) | Laminated solid electrolytic capacitor and manufacturing method therefor | |
| JP6341654B2 (en) | Solid electrolytic capacitor | |
| JP2002050542A (en) | Chip type multilayer capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |