Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5043743B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP5043743B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5043743B2
JP5043743B2 JP2008109176A JP2008109176A JP5043743B2 JP 5043743 B2 JP5043743 B2 JP 5043743B2 JP 2008109176 A JP2008109176 A JP 2008109176A JP 2008109176 A JP2008109176 A JP 2008109176A JP 5043743 B2 JP5043743 B2 JP 5043743B2
Authority
JP
Japan
Prior art keywords
package
liquid resin
semiconductor chip
sealing
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008109176A
Other languages
English (en)
Other versions
JP2009260132A (ja
Inventor
好彦 猪野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2008109176A priority Critical patent/JP5043743B2/ja
Priority to US12/382,075 priority patent/US8017448B2/en
Publication of JP2009260132A publication Critical patent/JP2009260132A/ja
Application granted granted Critical
Publication of JP5043743B2 publication Critical patent/JP5043743B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に係り、特に、両面電極構造の半導体装置（両面電極パッケージ）の製造方法に関する。
近時、携帯電話など電子機器の小型化により、より実装密度の高い３次元パッケージ技術の開発が進められてきた。３次元パッケージ技術の中では、１つのパッケージ上に別のパッケージを積層するパッケージ・オン・パッケージ（ＰＯＰ）という方法が有望である。ＰＯＰでは、３層、４層といった多層にわたるパッケージの積層も提案されている（特許文献１参照）。
図１８に従来のＰＯＰの代表的な構造を示す。このＰＯＰ構造では、パッケージ１の上に、別のパッケージ２が積層されている。下側のパッケージ１では、半導体チップがフリップチップ接続されている。また、パッケージ１は、その裏面側に接続端子として半田ボールが設けられており、その表面側には半田ペーストを塗布してランド部が設けられている。
上側のパッケージ２では、半導体チップがワイヤボンド接続され、樹脂で封止されている。また、パッケージ２にも、裏面側に接続端子としてランド部が設けられている。パッケージ２のランド部は、積層状態でパッケージ１と対向する位置に設けられている。そして、上側のパッケージ２のランド部は、半田ボール３によって、下側のパッケージ１のランド部に電気的に接続されている。
特開平１１−２６０９９９号公報 特願２００７−１６５４８８号明細書
しかしながら、従来のＰＯＰには種々の課題がある。例えば、（１）パッケージ同士の積層であるため、半導体チップのスタックに比べて取り付け高さを低くできない、（２）パッケージに反りが発生すると、電気的な接続信頼性が低下する、（３）下側のパッケージは封止が不十分になるため、耐湿信頼性が低下する、（４）パッケージに接続端子として設けられる半田ボールの径を小さくするにも限界があるため、半導体チップの多ピン化に対応できない、等である。これらの課題は、何れも積層される各パッケージの構造に起因するものである。
上記のＰＯＰには、両面電極パッケージが使用される。両面電極パッケージは、少なくとも、半導体チップと接続される内部配線と、パッケージ表面側の電極と内部配線とを接続する貫通電極と、パッケージ裏面側の電極と内部配線とを接続する貫通電極と、を備えている。上述した従来のＰＯＰの課題を解決するためには、信頼性、生産性、及び汎用性に優れた構造の両面電極パッケージを開発する必要がある。
本発明者は、側面に周方向に沿って全周にわたり形成された複数の突条を有する柱状の表面側端子を「貫通電極」として備えた、新規な構造の両面電極パッケージ（半導体装置）を提案している（特許文献２）。この半導体装置では、表面側端子と封止樹脂との密着性が向上する。これにより、他のパッケージとの接続信頼性及び耐湿信頼性に優れるという効果を発揮する。特許文献２には、この半導体装置の製造方法の一例として、トランスファーモールド法など従来の樹脂封止方法を用いて封止樹脂層を形成し、この封止樹脂層を研削して表面側端子の一端を露出させる方法が開示されている。
本発明は、上記半導体装置の製造方法の改良に関するものであり、本発明の目的は、他のパッケージとの接続信頼性及び耐湿信頼性に優れた構造の両面電極パッケージを、トランスファーモールド法など従来の樹脂封止方法を用いる場合と比べて、簡易且つ低コストに製造できる半導体装置の製造方法を提供することにある。
上記目的を達成するために本発明の半導体装置の製造方法は、パッケージ基板の表面に半導体チップの電極と電気的に接続される電極パッドを形成すると共に、パッケージ基板の裏面に前記電極パッドと電気的に接続された外部接続パッドを形成する工程と、前記パッケージ基板の表面上に金属膜を積層し、一端が各々対応する前記電極パッドと電気的に接続される柱状の表面側端子がパッケージ基板の表面の周辺部に複数形成されるように、前記金属膜の表面に所定パターンの表面マスクを形成し、前記表面マスクを用いて前記金属膜を所定深さまでエッチングして側面がくびれた柱状部を形成する工程と、エッチングにより形成された柱状部の側面を保護する側面マスクを形成する手順と、形成された側面マスクと前記表面マスクとを用いて前記金属膜を所定深さまでエッチングして側面がくびれた柱状部を形成する手順とを、前記パッケージ基板が露出するまで繰り返し行い、前記パッケージ基板が露出した後に前記表面マスクと前記側面マスクとを除去して、側面に周方向に沿って全周にわたり形成された複数の突条を備えた柱状の表面側端子を形成する工程と、前記パッケージ基板の表面の中央部に前記半導体チップを載置し、前記電極を前記電極パッドに電気的に接続する工程と、前記半導体チップが覆われると共に前記表面側端子の他端が露出し且つ前記表面側端子の側面が前記液状樹脂の表面張力により被覆されるように、液状樹脂を自然流動させて前記パッケージ基板の表面を液状樹脂で被覆して、前記半導体チップを液状樹脂で封止する工程と、を含むことを特徴としている。
前記半導体チップを液状樹脂で封止する工程においては、前記液状樹脂の表面は前記表面側端子の他端より低い位置に在り、前記表面側端子の側面が前記液状樹脂の表面張力により前記液状樹脂で被覆される、ことが好ましい。
また、前記半導体チップを液状樹脂で封止する工程においては、前記パッケージ基板の表面の前記周辺部の外側に、前記液状樹脂をせき止める仕切り部材を前記周辺部を取り囲むように配置し、該仕切り部材を配置した後に液状樹脂を注入して、前記パッケージ基板の表面を液状樹脂で被覆する、ことができる。
また、前記半導体チップを液状樹脂で封止する工程においては、前記半導体チップを液状樹脂で封止する工程において、前記液状樹脂の表面張力により、前記パッケージ基板の表面の前記周辺部に配列された複数の柱状の表面側端子の近傍及び内側に前記液状樹脂を滞留させて、前記パッケージ基板の表面を液状樹脂で被覆する、こともできる。
本発明によれば、他のパッケージとの接続信頼性及び耐湿信頼性に優れた構造の両面電極パッケージを、トランスファーモールド法など従来の樹脂封止方法を用いる場合と比べて、簡易且つ低コストに製造することができる、という効果がある。
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
＜第１の実施の形態＞
第１の実施の形態では、側面に周方向に沿って全周にわたり形成された複数の突条を備えた複数の表面側端子が形成されたパッケージ基板に半導体チップが搭載され、この半導体チップが液状樹脂で封止された両面電極パッケージの製造方法について説明する。第１の実施の形態では、複数のパッケージ基板が形成された基板フレームを用い、この基板フレーム上で両面電極パッケージの構造を形成した後に、個々の両面電極パッケージに分割（個片化）する製造工程について説明する。
[両面電極パッケージ]
図１は本発明の第１の実施の形態で製造される両面電極パッケージの構造を示す概略断面図である。両面電極パッケージ１０は、樹脂やセラミクスなどの絶縁体で構成された平板状のコア材１６を備えている。コア材１６には、コア材１６を貫通するビア２４が複数形成されている。各々のビア２４内に、導電性材料２６が充填されて、貫通電極２８とされている。貫通電極２８の一端はコア材１６の表面に露出し、貫通電極２８の他端はコア材１６の裏面に露出している。
また、コア材１６の表面には、所定のレイアウトで、ＬＳＩチップ等の半導体チップ４４を接続するための複数の電極パッド１８と、複数の表面側端子３６と、電極パッド１８と貫通電極２８の一端又は表面側端子３６の一端とを電気的に接続する複数の配線２０と、が形成されている。複数の表面側端子３６の各々は、柱状（ポスト状）であり、側面に周方向に沿って全周にわたり形成された複数の突条を備えている。表面側端子３６の構造については後で詳しく説明する。複数の電極パッド１８は、内側と外側の２列に配列されている。柱状の表面側端子３６の各々は、コア材１６の表面に形成された配線２０上に、コア材１６に対して略垂直に立てられている。なお、電極パッド１８と配線２０とが、本発明の「電極パッド」に相当する。
以下では、内側と外側の電極パッド１８を区別する必要がない場合には、電極パッド１８と総称する。一方、内側と外側の電極パッド１８を区別する必要がある場合には、内側の電極パッド１８を内側電極パッド１８inと称し、外側の電極パッド１８を外側電極パッド１８outと称する。
また、配線２０についても、内側と外側の配線２０を区別する必要がない場合には、配線２０と総称する。一方、内側と外側の配線２０を区別する必要がある場合には、内側電極パッド１８inと貫通電極２８の一端とを接続する配線２０を内側配線２０inと称し、外側電極パッド１８outと表面側端子３６の一端とを接続する配線２０を外側配線２０outと称する。
コア材１６の裏面には、貫通電極２８の露出部を覆うように、外部接続用のランド３０が複数形成されている。コア材１６の裏面に露出した貫通電極２８の他端は、このランド３０に電気的に接続されている。また、コア材１６の裏面は、ランド３０を残して、ソルダレジスト４２で被覆されている。
上述した電極パッド１８、配線２０、貫通電極２８、ランド３０、及びソルダレジスト４２が形成されたコア材１６が、パッケージ基板１２である（図６参照）。パッケージ基板１２は、平面視が矩形状であり、そのサイズは半導体チップ４４の平面サイズよりも大きい（図２（Ａ）参照）。電極パッド１８、配線２０、及びランド３０の各々は、コア材１６の表面又は裏面に、半田ペースト等の導電性材料を所定のパターンで塗布するなどして形成されている。表面側端子３６は、銅（Ｃｕ）等の金属で形成されている。ソルダレジスト４２は、コア材１６の裏面に、耐熱性の樹脂材料を塗布するなどして形成されている。
パッケージ基板１２の中央部には、ＬＳＩチップ等の半導体チップ４４が載置（マウント）されている。半導体チップ４４の裏面は、ダイボンド材４６によりパッケージ基板１２の表面に接着されている。半導体チップ４４の表面には、図示しない複数の電極が形成されている。半導体チップ４４のこれら電極と電極パッド１８との間に、金（Ａｕ）細線などの金属ワイヤ４８がループ状に架け渡されて、半導体チップ４４がパッケージ基板１２にワイヤボンディングされている。即ち、金属ワイヤ４８の一端が半導体チップ４４の電極と電気的に接続されると共に、金属ワイヤ４８の他端が電極パッド１８と電気的に接続されている。
半導体チップ４４は、封止樹脂層５０によって封止されている。封止樹脂層５０は、ディスペンサから供給された液状樹脂を、基板上で自然流動させるディスペンス法等により形成されている。同様に、電極パッド１８、配線２０、及び金属ワイヤ４８も、封止樹脂層５０により封止されている。封止樹脂層５０の表面には、表面側端子３６の端面３６Ａが露出している。換言すれば、パッケージ基板１２の表面は、端面３６Ａを残して封止樹脂層５０で被覆されている。
封止樹脂層５０は、その表面の高さ（いわゆる「封止高さ」）が、表面側端子３６の端面３６Ａよりも低くなるように、パッケージ基板１２上に形成されている。この通り「封止高さ」は表面側端子３６の高さより低いが、表面側端子３６の端面３６Ａに近い上部側面も、封止樹脂層５０により封止されている。供給された液状樹脂が自然流動して広がる際に、表面張力により表面側端子３６の凹凸が形成された側面を這い上がり、表面側端子３６の側面にも封止樹脂層５０が形成されるためである。
トランスファー法により封止樹脂層を形成する従来の封止工程では、モールド金型内に封止樹脂を注入・充填して表面側端子３６を覆うように封止樹脂を成形し、成形した封止樹脂を研削して表面側端子３６の端面３６Ａを封止樹脂層５０から露出させる必要があった。これに対して、本実施の形態では、液状樹脂を自然流動させて封止樹脂層５０を形成することで、「モールド工程」や「研削工程」を省略することができ、トランスファー法により樹脂封止を行う場合に比べて、封止工程を大幅に簡略化することができる。また、封止樹脂層５０をより薄く形成することができ、放熱性が高くなるという利点もある。
半導体封止用の液状樹脂には、溶剤／無溶剤、熱硬化性／熱可塑性、一液型／二液型など種々のタイプがある。また、液状樹脂の種類も、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ポリイミド樹脂など種々の種類がある。一般的には、熱硬化性のエポキシ樹脂が汎用されている。流動性の観点からは、チキソ性を備えたエポキシ樹脂が好ましい。機械的特性の観点からは、シリコーン等の添加剤を含むエポキシ樹脂が好ましい。本実施の形態では、液状樹脂として、日立化成工業社製「CEL-C-3720」等のエポキシ樹脂を使用することができる。
なお、封止樹脂層５０の表面上には、上側に積層される他の両面電極パッケージと接続するための外部接続端子として、再配線パッドや配線を形成することもできる。封止樹脂層５０の表面に、再配線パッドを任意のレイアウトで配置（再配線）することで、上側に積層されるパッケージとの接続が非常に容易になる。
図２（Ａ）は半導体チップ４４がマウントされる前のパッケージ基板１２を表面側から見た平面図である。図２（Ｂ）は、図２（Ａ）の矩形状のパッケージ基板１２の表面の約１／４の領域３２の様子を図示している。なお、本実施の形態では、パッケージ基板１２の大きさは１３ｍｍ×１３ｍｍである。また、図１は図２のＡ−Ａ断面図に相当する。
図２（Ａ）及び（Ｂ）に示すように、パッケージ基板１２の半導体チップ４４が配置されるチップ配置領域１４（図２（Ａ）において点線で囲んだ領域）には、貫通電極２８の端面が露出している。本実施の形態では、パッケージ基板１２の中央部には、１１４個の貫通電極２８が、中央の数個を除いた１１×１１のマトリクス状に配置されている。また、パッケージ基板１２の周辺部には、配線２０を介して表面側端子３６と対向するように、１０６個の貫通電極２８が配置されている。
パッケージ基板１２のチップ配置領域１４の外側には、チップ配置領域１４を四角く取り囲むように、１５６個の内側電極パッド１８inが、１辺に３９個ずつ配置されている。また、内側電極パッド１８inの外側には、チップ配置領域１４を四角く取り囲むように、１６０個の外側電極パッド１８outが、１辺に４０個ずつ配置されている。上述した通り、本実施の形態では、パッケージ基板１２の大きさは１３ｍｍ×１３ｍｍであり、パッケージ基板１２の外周より約２ｍｍ内側の仮想線（図２（Ｂ）の一点鎖線）を挟んで、この仮想線の内側に内側電極パッド１８inが配列され、仮想線の外側に外側電極パッド１８outが配列されている。
即ち、複数の電極パッド１８は、内側と外側の２列に配列されている。また、図示したとおり、隣接する２個の内側電極パッド１８inの間に外側電極パッド１８outが対向するように、内側電極パッド１８inと外側電極パッド１８outとは千鳥状に配列されている。このように、複数の電極パッド１８を、複数列に配列したり、千鳥状に配列することで、配線を容易にして配列する電極パッド１８の個数を増やすことが可能になる。
パッケージ基板１２の電極パッド１８の外側には、電極パッド１８及びチップ配置領域１４を四角く取り囲むように、１０６個の表面側端子３６が配置されている。上述した通り、本実施の形態では、パッケージ基板１２の大きさは１３ｍｍ×１３ｍｍであり、パッケージ基板１２の外周より約１．３ｍの範囲に、複数の表面側端子３６が配置されている。
本実施の形態では、矩形状のパッケージ基板１２の一辺あたり、２９個又は２４個の表面側端子３６が配置されている。２９個の表面側端子３６が配列されている領域では、内側に８個と外側に２１個の２列に配列されている。２４個の表面側端子３６が配列されている領域では、内側に８個と外側に１６個の２列に配列されている。
また、部分的に見れば、隣接する２個の外側の表面側端子３６の間に内側の表面側端子３６が対向するように、千鳥状に配列されている。電極パッド１８と同様に、複数の表面側端子３６を、複数列に配列したり、千鳥状に配列することで、配線を容易にして配列する表面側端子３６の個数を増やすことが可能になる。
パッケージ基板１２の表面には、貫通電極２８の一端と内側電極パッド１８inとを一対一で接続するように内側配線２０inが所定のパターンで適宜設けられると共に、表面側端子３６の一端と外側電極パッド１８outとを一対一で接続する外側配線２０outが所定のパターンで適宜設けられている。本実施の形態では、１１４個の貫通電極２８に対応して１１４本の内側配線２０inが設けられている。また、１０６個の表面側端子３６に対応して１０６本の外側配線２０outが設けられている。
なお、図２（Ａ）及び（Ｂ）は、パッケージ基板１２におけるレイアウトの一例を示したに過ぎない。パッケージ基板１２の電極パッド１８、配線２０、貫通電極２８、及び表面側端子３６の個数や配置は、半導体チップ４４の電極（ピン）の数や、半導体チップ４４の大きさなどに応じて、適宜変更することができる。パッケージ基板１２の大きさも半導体チップ４４の大きさなどに応じて、適宜変更することができる。後述するように、本発明では、表面側端子３６と封止樹脂との密着性が良いので、表面側端子３６の個数を増やすことで、表面側端子３６と封止樹脂層５０とを、より強固に接着することができるようになる。
図３は表面側端子３６の形状を示す斜視図である。図３は、図２（Ｂ）の点線で囲んだ領域２２に在る２個の表面側端子３６を斜め上から見たときの斜視図である。外側配線２０outの端部は、表面側端子３６の断面（略円形）よりひとまわり大きいドロップ状のパターンに形成されている。上述した通り、円柱状（ポスト状）の表面側端子３６の各々は、配線２０のドロップ状の端部の上に、略垂直に立てられている。また、表面側端子３６の各々は、側面に周方向に沿って全周にわたり形成された複数の突条（周方向に連続した凸部）を備えている。
本実施の形態では、表面側端子３６の各々は３個の突条を備えている。この複数の突条により、柱状の表面側端子３６の側面には、波打つような凹凸が形成されている。なお、表面側端子３６の平坦な頂上部分が、後述する端面３６Ａ（図４参照）として封止樹脂層５０から露出することになる。
表面側端子３６の周囲は封止樹脂により埋められるが、表面側端子３６が側面に凹凸を備えることで、封止樹脂との密着性が顕著に向上する。このため、表面側端子３６と封止樹脂層５０とが剥離しにくくなり、両面電極パッケージ１０の耐湿信頼性が顕著に向上する。また、封止樹脂との密着性が顕著に向上することは、両面電極パッケージ１０が曝される環境温度が変化して、金属製の表面側端子３６が膨張・収縮しても、封止樹脂層５０がそれに追従することを意味する。このため、反りなどにより電気的な接続が困難になるおそれが少なく、上部に積層されるパッケージとの接続信頼性が顕著に向上する。
表面側端子３６の高さは、０．１〜０．３ｍｍ程度とすることができる。一般に、半導体チップ４４の厚さは５０〜１００μｍ程度である。表面側端子３６の高さは、半導体チップ４４の厚さの２倍〜３倍程度にするのが好ましい。本実施の形態では、表面側端子３６の高さは２５６μｍである。
図４は両面電極パッケージ１０を表面側から見た部分平面図である。図２（Ｂ）に対応して、両面電極パッケージ１０の表面の約１／４の領域の様子を図示している。図１で説明したように、半導体チップ４４がマウントされたパッケージ基板１２の表面は、表面側端子３６の端面３６Ａを残して、封止樹脂層５０で被覆されている。封止樹脂層５０の表面には、表面側端子３６の端面３６Ａだけが露出している。
上述した通り、本実施の形態では、１０６個の表面側端子３６が配置されている。柱状の表面側端子３６は、パッケージ基板１２に対し略垂直に立てられているので、表面側端子３６の端面３６Ａは、表面側端子３６の各々に対応する位置に露出することになる。本実施の形態では、両面電極パッケージ１０の表面には、１０６個の端面３６Ａが露出している。
[両面電極パッケージの製造方法]
次に、上述した両面電極パッケージ１０を製造する製造方法について説明する。図５〜図１０は第１の実施の形態に係る両面電極パッケージ１０の製造工程を示す図である。この製造工程では、図５に示すように、複数のパッケージ基板１２が形成された単一の基板フレーム６０が用いられる。この基板フレーム６０上には、パッケージ基板毎に、両面電極パッケージの構造が形成される。最後に、基板フレーム６０をダイシングすることにより、個々の両面電極パッケージに分割（個片化）される。以下、両面電極パッケージ１０の製造工程を、順を追って説明する。
（基板フレームの準備工程）
まず、複数のパッケージ基板１２が形成された単一の基板フレーム６０を用意する。図５、図６及び図７は基板フレーム６０の準備工程を示す図である。図５は基板フレーム６０全体を表面側から見たときの平面図である。図６は基板フレーム６０の部分断面図である。
長尺状の基板フレーム６０には、複数のパッケージ基板１２が形成されている。ここでは、図５に示すように、基板フレーム６０には、３６個のパッケージ基板１２が配置されている。３６個のパッケージ基板１２は、９個ずつ４組に分けられている。１つの組では、９個のパッケージ基板１２が３×３のマトリクス状に配置されている。各組は、基板フレーム６０の長さ方向に沿って、所定間隔をへだてて配置されている。なお、図２（Ｂ）等では、個々のパッケージ基板１２の図面左上の約１／４の領域３２だけを図示している。
図６には、２個のパッケージ基板１２を含む部分のみを図示している。図中、点線で囲んだ部分が、図１及び図２に示す１個のパッケージ基板１２に相当する。基板フレーム６０は、平板状のコア材１６を備えている。コア材１６には、複数の電極パッド１８、複数の配線２０、複数の貫通電極２８、複数のランド３０、複数の表面側端子３６、及びソルダレジスト４２が、パッケージ基板１２毎に形成されている。
コア材１６やソルダレジスト４２は、絶縁体で構成されている。絶縁体としては、有機樹脂などが好ましい。ソルダレジスト４２は、コア材１６の裏面に、耐熱性の樹脂を塗布するなどして形成されている。表面側端子３６は、コア材１６に電極パッド１８、配線２０、貫通電極２８、ランド３０、及びソルダレジスト４２を形成した後で形成する。表面側端子３６の作製方法については、後で詳細に説明する。
また、電極パッド１８、配線２０、貫通電極２８のビア２４に充填される導電性材料２６、及びランド３０等は、当然ながら導電性の材料で構成されている。電極パッド１８、配線２０、及びランド３０の各々は、コア材１６の表面又は裏面に、半田ペースト等の導電性材料を所定のパターンで塗布するなどして形成されている。導電性材料としては、電気抵抗の低い材料が好ましい。
後述する通り、電極パッド１８、配線２０などを形成した後に、金属製の表面側端子３６をエッチングで形成するので、電極パッド１８、配線２０には、エッチング液に不溶な導電性材料を使用することが好ましい。本実施の形態では、銅製の表面側端子３６を形成するので、電極パッド１８、配線２０には、エッチング液である塩化第二鉄の水溶液に不溶な導電性材料を使用することが好ましい。例えば、半田ペーストして汎用されているスズ鉛（ＳｎＰｂ）などを用いることができる。
図７（Ａ）〜（Ｆ）は、各パッケージ基板に表面側端子３６を形成する工程を示す図である。これらの工程は、３段階のウエットエッチング工程からなっている。なお、各パッケージ基板には、複数の表面側端子３６が形成されるが、図７（Ａ）〜（Ｆ）では、１個の表面側端子３６が形成されるところを図示している。
まず、図７（Ａ）に示すように、電極パッド１８、配線２０、貫通電極２８、ランド３０、ソルダレジスト４２が形成されたコア材１６の表面に、厚さｄの銅箔５６を貼り付ける。銅箔５６の厚さｄは０．１〜０．３ｍｍとすることができる。この銅箔５６の表面５６Ａに、円柱状の表面側端子３６を複数形成するために、エッチング用のマスク５８Ａを複数形成する。マスク５８Ａの各々は、コア材１６表面に形成された配線２０のドロップ状の端部に対向する位置に、所定のパターンで形成される。本実施の形態では、円柱状の表面側端子３６の径に応じて、小さな円形のマスク５８Ａを複数形成する。
次に、図７（Ｂ）に示すように、マスク５８Ａの各々を用いて、銅箔５６を表面５６Ａから約１／３ｄの深さまでエッチングする。銅箔５６のエッチングには、塩化第二鉄の水溶液がエッチング液として用いられる。ウエットエッチングは、浸漬方式で行ってもよく、スピン方式で行っても良い。銅箔５６が約１／３ｄの深さまでエッチングされると、各マスク５８Ａの下方に約１／３ｄの高さで柱状の銅箔（Ｃｕポスト）が残ると共に、同じ深さで銅箔５６の他の部分が除去されて、銅箔５６の新たな表面５６Ｂが露出する。また、ウエットエッチングは等方的に進行するため、マスク５８Ａの下方までサイドエッチされる。このため、Ｃｕポストの各々は典型的な円柱状ではなく、その側面３６Ｂには周方向に連続した凹部（くびれ）が形成される。
次に、図７（Ｃ）に示すように、Ｃｕポスト各々の頂上のマスク５８Ａは残したまま、Ｃｕポスト各々の側面３６Ｂにマスク５８Ｂを形成する。図７（Ｄ）に示すように、マスク５８Ａとマスク５８Ｂとを用いて、銅箔５６を表面５６Ａから約２／３ｄの深さまでエッチングする。銅箔５６が約２／３ｄの深さまでエッチングされると、各マスク５８Ａの下方に柱状の銅箔（Ｃｕポスト）が残ると共に、同じ深さで銅箔５６の他の部分が除去されて、銅箔５６の新たな表面５６Ｃが露出する。また、新たに形成されたＣｕポストもサイドエッチされて、その側面３６Ｃには周方向に連続した凹部が形成される。
次に、図７（Ｅ）に示すように、Ｃｕポスト各々の頂上のマスク５８Ａと側面のマスク５８Ｂは残したまま、新たに形成されたＣｕポスト各々の側面３６Ｃにマスク５８Ｃを形成する。図７（Ｆ）に示すように、マスク５８Ａとマスク５８Ｂとマスク５８Ｃとを用いて、銅箔５６をコア材１６の表面が露出するまでエッチングする。
銅箔５６がコア材１６の表面が露出するまでエッチングされると、マスク５８Ａの下方に柱状の銅箔（Ｃｕポスト）が残ると共に、他の銅箔が全部除去されて、コア材１６と共にコア材１６の表面に形成された電極パッド１８、配線２０、貫通電極２８の端面が露出する。また、新たに形成されたＣｕポストもサイドエッチされて、その側面３６Ｄには周方向に連続した凹部が形成される。最後に、マスク５８Ａ、マスク５８Ｂ、及びマスク５８Ｃを除去すると、端面３６Ａが平坦で、側面に凹凸が形成された円柱状の表面側端子３６が完成する。
完成した表面側端子３６の側面には、周方向に連続した凹部が形成された側面３６Ｂ、側面３６Ｃ、側面３６Ｄが頂上からこの順に形成される。このため、例えば側面３６Ｂと側面３６Ｃとの間には、突条（周方向に連続した凸部）が形成される。端面３６Ａと側面３６Ｂとの間、側面３６Ｃと側面３６Ｄとの間にも、同様に突条が形成される。
銅箔５６のウエットエッチングを複数回に分けて行うことで、エッチングの回数に応じた個数の突条を備えた表面側端子３６を得ることができる。本実施の形態では、銅箔５６のウエットエッチングを３段階に分けて行うことで、側面に３本の突条を備えた表面側端子３６を得ることができる。また、本実施の形態では、３回のエッチングを同様の条件で行う等して、側面３６Ｂ、側面３６Ｃ、側面３６Ｄが略同じ形状になるようにしている。
突条の個数は３個に限られず、２個でもよく４個以上でもよい。突条の個数が増えるほど、エッチングの回数が増えて作製工程は煩雑化するが、封止樹脂との密着性は向上する。突条の形状としては、円柱の回転軸に沿って切断したときの断面が略三角形の先が尖った形状等が考えられるが、頂部が平坦な形状でもよい。また、上述した通り、表面側端子３６の高さは０．１〜０．３ｍｍとすることができる。表面側端子３６の最も太い部分での径（凸部での径）は、表面側端子３６の高さの約０．５〜１．０倍が好ましく、０．０５〜０．３ｍｍ程度とすることができる。
表面側端子３６の凹部での径は、凸部での径の８０％程度とすることが好ましい。例えば、表面側端子３６の凸部での径が０．１５ｍｍであれば、凹部の径を０．１２ｍｍとすることができる。突条の高さが高くなるほど、エッチングの条件設定は難しくなるが、封止樹脂との密着性は向上する。なお、円柱状の表面側端子３６の径とは、表面側端子３６をパッケージ基板１２（コア材１６）表面に平行な面で切断したときの切断面の径である。円柱状の表面側端子３６では、切断面は円形であり、「径」とはその直径を意味している。
（半導体チップの配置工程）
次に、個々のパッケージ基板１２のチップ配置領域１４（図２（Ａ）参照）に、半導体チップ４４を配置する。図８は半導体チップの配置工程を示す基板フレームの部分断面図である。ＩＣチップやＬＳＩチップなどの半導体チップ４４は、同じ回路を複数形成した半導体ウェーハを、個々の回路に分割（ダイシング）して作製されている。半導体チップ４４の表面には、図示はしていないが、複数の電極が設けられている。
パッケージ基板１２中央のチップ配置領域１４に、チップ固定用のダイボンド材４６を貼り付ける。ダイボンド材４６は、絶縁性の接着材であり、例えば、粘着シートなどを用いることができる。このダイボンド材４６を用いて、半導体チップ４４の裏面をパッケージ基板１２に接着する。これにより、半導体チップ４４がパッケージ基板１２の表面に固定される。図５に示すように、基板フレーム６０には複数のパッケージ基板１２が形成されている。これら複数のパッケージ基板１２の各々について、半導体チップ４４を固定する。
次に、例えばワイヤーボンダー等のボンディング装置を用いて、半導体チップ４４の表面に設けられた電極と電極パッド１８とを、金属ワイヤ４８によりワイヤボンディングする。金属ワイヤ４８としては、金（Ａｕ）の細線を用いることができる。図８に示すように、金属ワイヤ４８は、半導体チップ４４と電極パッド１８との間に、ループ状に架け渡される。このとき、金属ワイヤ４８のループ高さは、次に説明する封止工程で形成される封止樹脂層５０の高さ（封止高さ）より低くする。
（半導体チップの封止工程）
次に、半導体チップ４４を封止樹脂により封止する。
図９（Ａ）及び（Ｂ）は半導体チップの封止工程を示す図である。図９（Ａ）は樹脂封止された基板フレームの部分断面図であり、図９（Ｂ）は樹脂封止された基板フレームを表面側から見た平面図である。
封止樹脂による封止は、上述した通り、ディスペンサから供給された液状樹脂を、基板上で自然流動させるディスペンス法により行う。まず、図９（Ｂ）に示すように、半導体チップ４４が配置された基板フレーム６０の表面に、液状樹脂をせき止めるための「仕切り部材」として樹脂ダム６３を形成する。樹脂ダム６３は、封止樹脂と同じエポキシ樹脂等の硬化性樹脂を塗布した後に硬化させる等して形成することができる。
基板フレーム６０には、複数のパッケージ基板１２が形成された領域６２（点線で示す）が複数（この例では４個）配置されている。樹脂ダム６３は、これらの領域６２を取り囲むように、その外側に枠状に形成される。樹脂ダム６３の高さは、封止樹脂層５０の高さ（封止高さ）と略同じ高さとする。本実施の形態では、表面側端子３６の高さは２５６μｍであり、樹脂ダム６３の高さ（即ち、封止高さ）は１８０μｍ〜２２０μｍである。
基板フレーム６０のパッケージ基板１２が形成された領域６２に、ディスペンサ５４から液状樹脂５０Ａを供給する。供給された液状樹脂５０Ａは基板フレーム６０上で自然流動して均一に拡がり、樹脂ダム６３でせき止められる。これにより、樹脂ダム６３で取り囲まれた領域、即ち、パッケージ基板１２が形成された領域６２より広い領域が、樹脂ダム６３と略同じ高さまで液状樹脂５０Ａで被覆される。
被覆後に液状樹脂５０Ａを硬化させて封止樹脂層５０とし、半導体チップ４４の封止工程が終了する。領域６２より広い範囲を液状樹脂５０Ａで被覆することで、各々のチップ配置領域１４に配置された半導体チップ４４が一括して封止される。また、液状樹脂５０Ａは、半導体チップ４４と基板フレーム６０との隙間などにも侵入し、半導体チップ４４と共に、電極パッド１８、配線２０、及び金属ワイヤ４８も同時に封止される。
本実施の形態では、液状樹脂を自然流動させて封止樹脂層５０を形成することで、「モールド工程」や「研削工程」を省略することができ、トランスファー法により樹脂封止を行う場合に比べて、封止工程を大幅に簡略化することができる。また、液状樹脂は自然流動して均一に拡がるため、トランスファー法やこれに研削を加えた方法に比べ、薄い封止樹脂層５０を形成することが容易になる。また、基板フレーム６０の表面は、表面側端子３６の端面３６Ａを除いて封止樹脂層５０で一様に被覆されることになる。従って、基板フレーム６０の表面が、熱膨張率や熱収縮率の異なる複数種類の樹脂で覆われている場合に比べて、樹脂の剥離が発生し難い。
なお、封止樹脂層５０の表面上で再配線を行うこともできる。例えば、封止樹脂層５０の表面上に、銅ナノ粒子のような金属ナノ粒子により、所定の再配線パターンで再配線パッドと配線とを形成する。再配線パターンは、金属ナノ粒子を含むインクを用いたインクジェット・プリントや、金属ナノ粒子を含むペーストを用いたスクリーン印刷により形成することができる。金属ナノ粒子を含むインクやペーストを用いた場合には、再配線パターンを形成した後に、原子状水素を用いた還元を実施して、有機溶媒等による汚れや酸化物を除去する。
（ダイシング工程）
最後に、基板フレーム６０をダイシングして各パッケージを個片化する。
図１０（Ａ）及び（Ｂ）はダイシング工程を示す図である。図１０（Ａ）はダイシング時の基板フレームの部分断面図であり、図１０（Ｂ）はダイシング時の基板フレームを表面側から見た平面図である。図１０（Ｂ）の平面図は、１組（９個）のパッケージ基板１２に対応した基板フレーム６０の一部を図示する。
基板フレーム６０上には、複数のパッケージ構造６４が形成されている。図１０（Ｂ）に示す例では、基板フレーム６０の図示された部分には、９個の両面電極パッケージ構造６４が３×３のマトリクス状に配置されている。図示しないブレードを矢印方向に移動させて、基板フレーム６０を碁盤目状にソーカットして、両面電極パッケージ構造６４の各々を個片化する。また、ソーカットにより、ブレードの通過領域６６の基板フレーム６０が切除される。ブレードとしては、ダイヤモンドブレード等を用いることができる。このように、両面電極パッケージ構造６４の各々が個片化されて、両面電極パッケージ１０が完成する。
以上説明した通り、本実施の形態で製造される両面電極パッケージ１０は、パッケージ基板１２に形成された表面側端子３６の周囲を埋めるように封止樹脂層５０が形成されるシンプルな構造を有しているので、パッケージ基板のザグリ加工や多数の貫通孔のレーザ加工など複雑な加工を行うことなく、簡易且つ低コストに製造することができる。
本実施の形態では、液状樹脂を自然流動させて封止樹脂層５０を形成するので、「モールド工程」や「研削工程」を省略することができ、トランスファー法により樹脂封止を行う場合に比べて、封止工程を大幅に簡略化することができる。従って、両面電極パッケージ１０を、より一層、簡易且つ低コストに製造することができる。また、液状樹脂を自然流動させて封止樹脂層５０を形成するので、トランスファー法やこれに研削を加えた方法に比べ、高度な作製技術を用いることなく、薄い封止樹脂層５０を容易に形成することができる。
本実施の形態で製造される両面電極パッケージ１０は、構造がシンプルである上に、以下の特徴により、他のパッケージとの接続信頼性及び耐湿信頼性に優れるという効果を発揮する。
（１）両面電極パッケージ１０は、表面側端子３６の周囲は封止樹脂により埋められるが、表面側端子３６が側面に複数の突条を備えているので、アンカー効果により封止樹脂との密着性が顕著に向上する。このため、表面側端子３６と封止樹脂層５０とが剥離しにくくなり、両面電極パッケージ１０の耐湿信頼性が顕著に向上する。封止樹脂との密着性が顕著に向上することは、両面電極パッケージ１０が曝される環境温度が変化して、金属製の表面側端子３６が膨張・収縮しても、封止樹脂層５０がそれに追従することを意味する。このため、反りなどにより電気的な接続が困難になるおそれが少なく、上部に積層されるパッケージとの接続信頼性が顕著に向上する。
（２）金属製の表面側端子３６は、積層された銅箔のエッチングによりパッケージ基板１２上に形成されるので、金属端子を半田付けして形成する場合などに比べて、熱歪みの集中する箇所がないので、環境温度の変化に対する耐久性が高い。
（３）両面電極パッケージ１０は、その表面が一種類の封止樹脂層５０で覆われており、熱膨張率や熱収縮率の異なる複数種類の樹脂で覆われている場合に比べて、樹脂の剥離が発生し難く、耐湿信頼性が高い。即ち、基板実装時のリフロー（半田付け）等の熱による樹脂の剥離を防止することができる。これにより、パッケージ内部への水分の浸入や、再配線パターンの剥離による断線を防止することができる。
（４）電極パッド１８や表面側端子３６を、複数列に配列したり、千鳥状に配列することで、配線を容易にして配列する電極パッド１８や表面側端子３６の個数を増やしている。これにより、半導体チップ４４の多ピン化にも対応できるようになる。特に、配列する表面側端子３６の個数を増やすことで、表面側端子３６と封止樹脂層５０とをより強固に接着することができるようになる。
＜第２の実施の形態＞
第２の実施の形態では、第１の実施の形態と同様に、側面に周方向に沿って全周にわたり形成された複数の突条を備えた複数の表面側端子が形成されたパッケージ基板に半導体チップが搭載され、この半導体チップが液状樹脂で封止された両面電極パッケージの製造方法について説明する。第２の実施の形態では、複数のパッケージ基板が形成された基板フレームを用い、この基板フレーム上でパッケージ基板毎に液状樹脂をせき止める「仕切り部材」を形成し、半導体チップを配置した後に、個々のパッケージ基板に分割（個片化）する。そして、個片化後に、パッケージ基板単位で樹脂封止を実施して、両面電極パッケージの構造を形成する製造工程について説明する。
[両面電極パッケージ]
図１１は本発明の第２の実施の形態で製造される両面電極パッケージの構造を示す概略断面図である。両面電極パッケージ１０Ａは、複数の表面側端子３６を取り囲むように、液状樹脂をせき止める「仕切り部材」としての樹脂ダム５２が形成されている以外は、第１の実施の形態の両面電極パッケージ１０と同じ構造であるため、同じ構成部分には同じ符号を付して説明を省略する。
封止樹脂層５０は、第１の実施の形態と同様に、その表面の高さ（封止高さ）が、表面側端子３６の端面３６Ａよりも低くなるように、パッケージ基板１２上に形成されている。この通り「封止高さ」は表面側端子３６の高さより低いが、表面側端子３６の側面は、封止樹脂層５０で封止されている。樹脂ダム５２は、パッケージ基板１２の周辺部に配置された複数の表面側端子３６を取り囲むように、複数の表面側端子３６の外側に枠状に設けられている。樹脂ダム５２は、封止樹脂と同じエポキシ樹脂等の硬化性の液状樹脂を塗布した後に硬化させる等して形成することができる。樹脂ダム５２の高さは、封止樹脂層５０の高さ（封止高さ）と略同じ高さである。本実施の形態では、表面側端子３６の高さは２５６μｍであり、樹脂ダム５２の高さ（即ち、封止高さ）は１８０μｍ〜２２０μｍである。
本実施の形態でも、第１の実施の形態と同様に、表面側端子３６の各々は複数の突条を備えている。この複数の突条により、柱状の表面側端子３６の側面には、波打つような凹凸が形成されている。表面側端子３６が側面に凹凸を備えることで、アンカー効果により封止樹脂との密着性が顕著に向上する。このため、表面側端子３６と封止樹脂層５０とが剥離しにくくなり、両面電極パッケージ１０Ａの耐湿信頼性が顕著に向上する。また、両面電極パッケージ１０Ａが曝される環境温度が変化して、金属製の表面側端子３６が膨張・収縮しても、封止樹脂層５０がそれに追従するので、上部に積層されるパッケージとの接続信頼性が顕著に向上する。
[両面電極パッケージの製造方法]
次に、上述した両面電極パッケージ１０Ａの製造方法について説明する。両面電極パッケージ１０Ａは、半導体チップの配置工程後に基板フレーム６０上でパッケージ毎に樹脂ダム５２を形成し、樹脂ダム５２が形成されたパッケージ構造を個片化し、個片化されたパッケージ構造について封止工程を実施する以外は、第１の実施の形態に係る両面電極パッケージ１０と同様にして製造できるため、相違点以外は説明を省略する。
「半導体チップの配置工程」までは、第１の実施の形態と同様にして、基板フレーム６０上の個々のパッケージ基板１２のチップ配置領域１４に、半導体チップ４４を配置する（図５〜図８参照）。
（樹脂ダムの形成工程）
次に、パッケージ基板１２毎に樹脂ダム５２を形成する。
図１２（Ａ）及び（Ｂ）は樹脂ダムの形成工程を示す図である。図１２（Ａ）は樹脂ダムが形成された基板フレームの部分断面図であり、図１２（Ｂ）は樹脂ダムが形成された基板フレームを表面側から見た平面図である。
図１２（Ａ）及び（Ｂ）に示すように、基板フレーム６０（コア材１６）には、複数のパッケージ基板１２が形成された領域６２（点線で示す）が配置されている。図１２（Ｂ）に示すように、基板フレーム６０の図示された領域６２には、９個のパッケージ基板１２が３×３のマトリクス状に配置されている。各々のパッケージ基板１２の周辺部には、半導体チップ４４を四角く取り囲むように、複数の表面側端子３６が配置されている。
ディスペンサ５４から液状樹脂５２Ａを基板フレーム６０上に供給して、パッケージ基板１２毎に、四角く配列された複数の表面側端子３６を取り囲むように、表面側端子３６の外側に液状樹脂５２Ａを塗布する。塗布された液状樹脂５２Ａを硬化させて、パッケージ基板１２毎に枠状の樹脂ダム５２を形成する。
（ダイシング工程）
次に、基板フレーム６０をダイシングして各パッケージ構造を個片化する。
図１３（Ａ）及び（Ｂ）はダイシング工程を示す図である。図１３（Ａ）はダイシング時の基板フレームの部分断面図であり、図１３（Ｂ）はダイシング時の基板フレームを表面側から見た平面図である。
基板フレーム６０上には、未封止の複数のパッケージ構造６４Ａが形成されている。本実施の形態では、図１３（Ｂ）に示すように、基板フレーム６０の図示された部分には、９個のパッケージ構造６４Ａが３×３のマトリクス状に配置されている。図示しないブレードを矢印方向に移動させて、基板フレーム６０を碁盤目状にソーカットして、未封止のパッケージ構造６４Ａの各々を個片化する。また、ソーカットにより、ブレードの通過領域６６の基板フレーム６０が切除される。このようにして、樹脂ダム５２が形成された未封止のパッケージ構造６４Ａの各々が個片化される。
（半導体チップの封止工程）
最後に、パッケージ毎に半導体チップ４４を封止樹脂により封止する。
図１４は半導体チップの封止工程を示す断面図である。
封止樹脂による封止は、第１の実施の形態と同様に、ディスペンサ５４から供給された液状樹脂５０Ａを、基板上で自然流動させるディスペンス法により行う。個片化されたパッケージ構造６４Ａの半導体チップ４４が配置された領域に、ディスペンサ５４から液状樹脂５０Ａを供給する。供給された液状樹脂５０Ａはパッケージ構造６４Ａ上で自然流動して均一に拡がり、樹脂ダム５２でせき止められる。これにより、樹脂ダム５２で取り囲まれた領域が、樹脂ダム５２と略同じ高さまで液状樹脂５０Ａで被覆される。
被覆後に液状樹脂５０Ａを硬化させて封止樹脂層５０とし、半導体チップ４４の封止工程が終了する。液状樹脂５０Ａは、半導体チップ４４と基板フレーム６０との隙間などにも侵入し、半導体チップ４４と共に、電極パッド１８、配線２０、及び金属ワイヤ４８も同時に封止される。このようにして、未封止のパッケージ構造６４Ａの各々が封止樹脂層５０で封止されて、両面電極パッケージ１０Ａが完成する。なお、封止樹脂層５０の表面上で再配線を行うこともできる。
以上説明した通り、第２の実施の形態においても、液状樹脂を自然流動させて封止樹脂層５０を形成することで、「モールド工程」や「研削工程」を省略することができ、トランスファー法により樹脂封止を行う場合に比べて、封止工程を大幅に簡略化することができる。従って、両面電極パッケージ１０Ａを、より一層、簡易且つ低コストに製造することができる。また、液状樹脂を自然流動させて封止樹脂層５０を形成するので、トランスファー法やこれに研削を加えた方法に比べ、高度な作製技術を用いることなく、薄い封止樹脂層５０を容易に形成することができる。
また、両面電極パッケージ１０Ａの表面は、表面側端子３６の端面３６Ａを除いて封止樹脂層５０で一様に被覆されることになる。従って、両面電極パッケージ１０Ａの表面が、熱膨張率や熱収縮率の異なる複数種類の樹脂で覆われている場合に比べて、樹脂の剥離が発生し難い。
＜第３の実施の形態＞
第３の実施の形態では、側面に周方向に沿って全周にわたり形成された複数の突条を備えた複数の表面側端子が形成されたパッケージ基板に半導体チップが搭載され、この半導体チップが液状樹脂で封止された両面電極パッケージの製造方法について説明する。第３の実施の形態では、複数のパッケージ基板が形成された基板フレームを用い、この基板フレーム上で両面電極パッケージの構造を形成した後に、個々の両面電極パッケージに分割（個片化）する製造工程について説明する。第１の実施の形態との相違は、「半導体チップの封止工程」において樹脂ダムを用いずに、液状樹脂の表面張力により液状樹脂の拡がりを制御する点にある。
[両面電極パッケージ]
図１５は本発明の第３の実施の形態で製造される両面電極パッケージの構造を示す概略断面図である。両面電極パッケージ１０Ｂは、封止樹脂層５０の厚さが端部で小さくなっている以外は、第１の実施の形態の両面電極パッケージ１０と同じ構造であるため、同じ構成部分には同じ符号を付して説明を省略する。
封止樹脂層５０は、複数の表面側端子３６より内側では、第１の実施の形態と同様に、その表面の高さ（封止高さ）が、表面側端子３６の端面３６Ａよりも低くなるように、パッケージ基板１２上に形成されている。一方、複数の表面側端子３６より外側では、封止樹脂層５０の厚さ（封止高さ）は端部に向って急激に減少している。この通り「封止高さ」は表面側端子３６の高さより低いが、表面側端子３６の側面は、全周にわたって封止樹脂層５０で封止されている。
本実施の形態でも、第１の実施の形態と同様に、表面側端子３６の各々は複数の突条を備えている。この複数の突条により、柱状の表面側端子３６の側面には、波打つような凹凸が形成されている。表面側端子３６が側面に凹凸を備えることで、アンカー効果により封止樹脂との密着性が顕著に向上する。このため、表面側端子３６と封止樹脂層５０とが剥離しにくくなり、両面電極パッケージ１０Ｂの耐湿信頼性が顕著に向上する。また、両面電極パッケージ１０Ｂが曝される環境温度が変化して、金属製の表面側端子３６が膨張・収縮しても、封止樹脂層５０がそれに追従するので、上部に積層されるパッケージとの接続信頼性が顕著に向上する。
[両面電極パッケージの製造方法]
次に、上述した両面電極パッケージ１０Ｂの製造方法について説明する。両面電極パッケージ１０Ｂは、「半導体チップの封止工程」において樹脂ダムを用いずに、液状樹脂の表面張力により液状樹脂の拡がりを制御する以外は、第１の実施の形態に係る両面電極パッケージ１０と同様にして製造できるため、相違点以外は説明を省略する。
「半導体チップの配置工程」までは、第１の実施の形態と同様にして、基板フレーム６０上の個々のパッケージ基板１２のチップ配置領域１４に、半導体チップ４４を配置する（図５〜図８参照）。
（半導体チップの封止工程）
次に、半導体チップ４４を封止樹脂により封止する。
図１６（Ａ）〜（Ｃ）は半導体チップの封止工程を示す図である。図１６（Ａ）は樹脂封止された基板フレームの部分断面図であり、図１６（Ｂ）は樹脂封止された基板フレームを表面側から見た平面図である。図１６（Ｃ）は１つのパッケージを表面側から見た平面図である。
基板フレーム６０（コア材１６）には、複数のパッケージ基板１２が形成された領域６２（点線で示す）が配置されている。図１６（Ｂ）に示すように、基板フレーム６０の図示された領域６２には、９個のパッケージ基板１２が３×３のマトリクス状に配置されている。また、図１６（Ｃ）に示すように、各々のパッケージ基板１２の周辺部には、半導体チップ４４を四角く取り囲むように、複数の表面側端子３６が配置されている。
封止樹脂による封止は、第１の実施の形態と同様に、ディスペンサ５４から供給された液状樹脂５０Ａを、基板上で自然流動させるディスペンス法により行う。図１６（Ｂ）に示すように、基板フレーム６０上の半導体チップ４４が配置された領域に、ディスペンサ５４から液状樹脂５０Ａを供給する。図１６（Ｃ）に示すように、供給された液状樹脂５０Ａは基板フレーム６０上で自然流動して均一に拡がり、液状樹脂５０Ａの表面張力により、林立する複数の表面側端子３６の付近で滞留する。液状樹脂５０Ａとしては、無溶剤系エポキシ液状樹脂等の粘度の高い樹脂を用いることが好ましい。これにより、複数の表面側端子３６で取り囲まれた領域と複数の表面側端子３６の側面とが、液状樹脂５０Ａで被覆される。
被覆後に液状樹脂５０Ａを硬化させて封止樹脂層５０とし、半導体チップ４４の封止工程が終了する。液状樹脂５０Ａは、半導体チップ４４と基板フレーム６０との隙間などにも侵入し、半導体チップ４４と共に、電極パッド１８、配線２０、及び金属ワイヤ４８も同時に封止される。なお、封止樹脂層５０の表面上で再配線を行うこともできる。
（ダイシング工程）
最後に、基板フレーム６０をダイシングして各パッケージを個片化する。
半導体チップの封止工程を終了した後の構造は、図１６（Ａ）に示すように、隣接する２個のパッケージ構造６４の間では、封止樹脂層５０の厚さ（封止高さ）が急激に減少している。封止樹脂層５０が存在しない部分もある。これ以外は、図９（Ａ）に示す第１の実施の形態と同様の構造である。図９（Ａ）に示すように、基板フレーム６０の図示された部分には、９個の両面電極パッケージ構造６４が３×３のマトリクス状に配置されている。
本実施の形態では、第１の実施の形態と同様に、図１０（Ｂ）に示すように、図示しないブレードを矢印方向に移動させて、基板フレーム６０を碁盤目状にソーカットして、両面電極パッケージ構造６４の各々を個片化する。また、ソーカットにより、ブレードの通過領域６６の基板フレーム６０が切除される。このように、両面電極パッケージ構造６４の各々が個片化されて、両面電極パッケージ１０Ｂが完成する。
以上説明した通り、第３の実施の形態においても、液状樹脂を自然流動させて封止樹脂層５０を形成することで、「モールド工程」や「研削工程」を省略することができ、トランスファー法により樹脂封止を行う場合に比べて、封止工程を大幅に簡略化することができる。従って、両面電極パッケージ１０Ｂを、より一層、簡易且つ低コストに製造することができる。また、液状樹脂を自然流動させて封止樹脂層５０を形成するので、トランスファー法やこれに研削を加えた方法に比べ、高度な作製技術を用いることなく、薄い封止樹脂層５０を容易に形成することができる。
また、両面電極パッケージ１０Ｂの表面は、表面側端子３６の端面３６Ａを除いて封止樹脂層５０で一様に被覆されることになる。従って、両面電極パッケージ１０Ｂの表面が、熱膨張率や熱収縮率の異なる複数種類の樹脂で覆われている場合に比べて、樹脂の剥離が発生し難い。
＜第４の実施の形態＞
第４の実施の形態として、２個の両面電極パッケージを積層してマザーボード上に実装したＰＯＰモジュールの一例を示す。両面電極パッケージの構成は、第１の実施の形態で製造されたものと同じであるため、同じ構成部分には同じ符号を付して説明を省略する。
[ＰＯＰモジュール]
図１７は本発明の第４の実施の形態に係るＰＯＰモジュールの構成を示す概略断面図である。第４の実施の形態に係るＰＯＰモジュール７０は、マザーボード７２と、２個の両面電極パッケージ１０で構成されている。マザーボード７２の表面には、複数の接続パッド７４が形成されている。マザーボード７２上には、両面電極パッケージ１０が積層されている。両面電極パッケージ１０の裏面側のランド３０は、半田ボール７６を介して、マザーボード７２表面の接続パッド７４に電気的に接続されている。
両面電極パッケージ１０上には、もう１つの両面電極パッケージ１０が積層されている。下側の電極パッケージ１０の表面には、表面側端子３６の端面３６Ａが露出している。上側の両面電極パッケージ１０の裏面側のランド３０は、半田ボール７８を介して、下側の両面電極パッケージ１０の表面に露出した端面３６Ａに電気的に接続されている。
[パッケージ積層工程]
両面電極パッケージ１０の裏面側のランド３０に、半田ボール７６を溶接する。また、両面電極パッケージ１０の表面に露出した端面３６Ａに、半田ペースト（図示せず）を塗布し、この半田ペーストを介して半田ボール７６を溶接する。こうして、下側に配置する両面電極パッケージ１０には、半田ボール７６、７８が外部端子として形成される。この両面電極パッケージ１０の半田ボール７６をマザーボード７２表面の接続パッド７４に圧接し、半田ボール７８をもう１つの両面電極パッケージ１０の裏面側のランド３０に圧接する。これにより、マザーボード７２上に、２個の両面電極パッケージ１０が積層されて実装され、ＰＯＰモジュール７０が完成する。
以上説明した通り、２個の両面電極パッケージ１０は、側面に複数の突条を備えた表面側端子３６を基板上に形成し、この表面側端子３６を封止樹脂層に５０に埋め込んだ構造を備えているので、アンカー効果により表面側端子３６と封止樹脂との密着性が顕著に向上し、反りや剥離を生じ難く、接続信頼性及び耐湿信頼性に優れている。従って、本実施の形態では、２個の両面電極パッケージ１０を積層して、信頼性の高いＰＯＰモジュールを構成することができる。
＜上記実施の形態の変形例＞
以下、変形例について説明する。
第１〜第３の実施の形態では、円柱状の表面側端子を形成する例について説明したが、
配線と電気的に接続される表面側端子の一端側（ポストの根元部分）を、他端側より細くすることができる。従来、両面電極パッケージの表面側と裏面側を電気的に接続する貫通電極は、スルーホールに導電性材料を充填する等して形成されていたため、貫通電極の径は略一定であり、その径の下限は外部端子として形成される半田ボールの径により制限されていた。これに対し、表面側端子の根元部分だけが細く形成する場合には、封止樹脂から露出する端面の面積は変わらないので、上側に積層されるパッケージとの接続性を損なうことなく、半導体チップの多ピン化による基板配線のファインピッチ化に対応することが可能になる。
また、配線と電気的に接続される表面側端子の一端側（ポストの根元部分）に段差部を設け、この段差部が半導体チップを接続するためのボンディングパッド（図１の外側電極パッド１８out）の役目を果す構造とすることもできる。表面側端子の段差部が、半導体チップを接続するためのボンディングパッドの役目を果すので、配線も簡単になる。従って、半導体チップの搭載エリアを広げることもできる。また、ボンディングパッドが表面側端子と一体化しているので、表面側端子の一端と接続される外側配線もパッド状に形成することができる。
第１〜第３の実施の形態では、両面電極パッケージの表面に再配線パッドが形成され、両面電極パッケージの裏面に電極パッドが形成される例について説明したが、これらパッド上に更に接続端子を形成することができる。例えば、パッド上に半田ペーストを塗布してＬＧＡ（Land Grid Array）型パッケージとしてもよく、パッド上に半田ボールを設けてＢＧＡ（Ball Grid Array）型パッケージとしてもよい。
また、第１〜第３の実施の形態では、パッケージ基板を、絶縁体で構成された平板状のコア材、配線、貫通電極、電極パッド、及びソルダレジストで構成する例について説明したが、多層配線した多層有機基板で構成することもできる。多層有機基板は、複数層（例えば、２層〜４層）からなる樹脂基板の各層にそれぞれ配線パターンを形成し、必要に応じて各層の配線パターンを接続するためのビアホールを形成したものである。このビアホールの内部には導体層が形成され、この導体層が下面側に形成された端面電極部であるランドと接続されている。
また、第１〜第３の実施の形態では、１つの両面電極パッケージに１つの半導体チップを収容する例について説明したが、１つの両面電極パッケージに複数の半導体チップを収容することもできる。
また、第１〜第３の実施の形態では、半導体チップをワイヤボンド接続しているが、バンプを介してフリップチップ接続してもよい。
また、第１〜第３の実施の形態では、円柱状の表面側端子を形成する例について説明したが、角柱状の表面側端子としてもよい。柱状の表面側端子を基板（コア材）表面に平行な面で切断したときの切断面の外周形状は、円、楕円、長円等の円形、四角形（正方形、長方形、平行四辺形、ひし形）、五角形、六角形、七角形、八角形等の多角形でもよい。
また、第４の実施の形態では、第１の実施の形態の両面電極パッケージ１０を２個用いてＰＯＰモジュールを構成する例について説明したが、第２の実施の形態の両面電極パッケージ１０Ａや、第３の実施の形態の両面電極パッケージ１０Ｂを用いてＰＯＰモジュールを構成することもできる。また、３層以上積層してもよい。
本発明の第１の実施の形態で製造される両面電極パッケージの構造を示す概略断面図である。 （Ａ）は半導体チップがマウントされる前のパッケージ基板を表面側から見た平面図である。（Ｂ）は（Ａ）のパッケージ基板の表面の約１／４の領域の様子を図示している。 表面側端子の形状を示す斜視図である。 両面電極パッケージを表面側から見た部分平面図である。 第１の実施の形態に係る製造工程を示す図であり、基板フレーム全体を表面側から見たときの平面図である。 第１の実施の形態に係る製造工程を示す図であり、図５に示す基板フレームの部分断面図である。 第１の実施の形態に係る製造工程を示す図であり、（Ａ）〜（Ｆ）は各パッケージ基板に表面側端子を形成する工程を示す図である。 第１の実施の形態に係る製造工程を示す図であり、半導体チップの配置工程を示す基板フレームの部分断面図である。 第１の実施の形態に係る製造工程を示す図であり、（Ａ）及び（Ｂ）は半導体チップの封止工程を示す図である。 第１の実施の形態に係る製造工程を示す図であり、（Ａ）及び（Ｂ）はダイシング工程を示す図である。 本発明の第２の実施の形態で製造される両面電極パッケージの構造を示す概略断面図である。 第２の実施の形態に係る製造工程を示す図であり、（Ａ）及び（Ｂ）は樹脂ダムの形成工程を示す図である。 第２の実施の形態に係る製造工程を示す図であり、（Ａ）及び（Ｂ）はダイシング工程を示す図である。 第２の実施の形態に係る製造工程を示す図であり、半導体チップの封止工程を示す断面図である。 本発明の第３の実施の形態で製造される両面電極パッケージの構造を示す概略断面図である。 第３の実施の形態に係る製造工程を示す図であり、（Ａ）〜（Ｃ）は半導体チップの封止工程を示す図である。 本発明の第４の実施の形態に係るＰＯＰモジュールの構成を示す概略断面図である。 従来のＰＯＰの代表的な構造を示す概略図である。
符号の説明
１ パッケージ
２ パッケージ
３ 半田ボール
１０ 両面電極パッケージ
１０Ａ 両面電極パッケージ
１０Ｂ 両面電極パッケージ
１２ パッケージ基板
１４ チップ配置領域
１６ コア材
１８ 電極パッド
２０ 配線
２２ 領域
２４ ビア
２６ 導電性材料
２８ 貫通電極
３０ ランド
３２ 領域
３６ 表面側端子
３６Ａ 端面（表面側端子の端面）
３６Ｂ 側面（表面側端子の側面）
３６Ｃ 側面（表面側端子の側面）
３６Ｄ 側面（表面側端子の側面）
４２ ソルダレジスト
４４ 半導体チップ
４６ ダイボンド材
４８ 金属ワイヤ
５０ 封止樹脂層
５０Ａ 液状樹脂
５２ 樹脂ダム
５４ ディスペンサ
５６ 銅箔
５６Ａ 表面
５６Ｂ 表面
５６Ｃ 表面
５８Ａ マスク
５８Ｂ マスク
５８Ｃ マスク
６０ 基板フレーム
６２ 領域
６３ 樹脂ダム
６４ パッケージ構造（両面電極パッケージ構造）
６４Ａ パッケージ構造（両面電極パッケージ構造）
６６ 通過領域
７０ ＰＯＰモジュール
７２ マザーボード
７４ 接続パッド
７６ 半田ボール
７８ 半田ボール

Claims (4)

  1. パッケージ基板の表面に半導体チップの電極と電気的に接続される電極パッドを形成すると共に、パッケージ基板の裏面に前記電極パッドと電気的に接続された外部接続パッドを形成する工程と、
    前記パッケージ基板の表面上に金属膜を積層し、一端が各々対応する前記電極パッドと電気的に接続される柱状の表面側端子がパッケージ基板の表面の周辺部に複数形成されるように、前記金属膜の表面に所定パターンの表面マスクを形成し、前記表面マスクを用いて前記金属膜を所定深さまでエッチングして側面がくびれた柱状部を形成する工程と、
    エッチングにより形成された柱状部の側面を保護する側面マスクを形成する手順と、形成された側面マスクと前記表面マスクとを用いて前記金属膜を所定深さまでエッチングして側面がくびれた柱状部を形成する手順とを、前記パッケージ基板が露出するまで繰り返し行い、前記パッケージ基板が露出した後に前記表面マスクと前記側面マスクとを除去して、側面に周方向に沿って全周にわたり形成された複数の突条を備えた柱状の表面側端子を形成する工程と、
    前記パッケージ基板の表面の中央部に前記半導体チップを載置し、前記電極を前記電極パッドに電気的に接続する工程と、
    前記半導体チップが覆われると共に前記表面側端子の他端が露出し且つ前記表面側端子の側面が前記液状樹脂の表面張力により被覆されるように、液状樹脂を自然流動させて前記パッケージ基板の表面を液状樹脂で被覆して、前記半導体チップを液状樹脂で封止する工程と、
    を含む半導体装置の製造方法。
  2. 前記半導体チップを液状樹脂で封止する工程において、前記液状樹脂の表面は前記表面側端子の他端より低い位置に在り、前記表面側端子の側面が前記液状樹脂の表面張力により前記液状樹脂で被覆される、請求項１に記載の半導体装置の製造方法。
  3. 前記半導体チップを液状樹脂で封止する工程において、前記パッケージ基板の表面の前記周辺部の外側に、前記液状樹脂をせき止める仕切り部材を前記周辺部を取り囲むように配置し、該仕切り部材を配置した後に液状樹脂を注入して、前記パッケージ基板の表面を液状樹脂で被覆する、請求項１又は２に記載の半導体装置の製造方法。
  4. 前記半導体チップを液状樹脂で封止する工程において、前記液状樹脂の表面張力により、前記パッケージ基板の表面の前記周辺部に配列された複数の柱状の表面側端子の近傍及び内側に前記液状樹脂を滞留させて、前記パッケージ基板の表面を液状樹脂で被覆する、請求項１又は２に記載の半導体装置の製造方法。
JP2008109176A 2008-04-18 2008-04-18 半導体装置の製造方法 Expired - Fee Related JP5043743B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008109176A JP5043743B2 (ja) 2008-04-18 2008-04-18 半導体装置の製造方法
US12/382,075 US8017448B2 (en) 2008-04-18 2009-03-09 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008109176A JP5043743B2 (ja) 2008-04-18 2008-04-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009260132A JP2009260132A (ja) 2009-11-05
JP5043743B2 true JP5043743B2 (ja) 2012-10-10

Family

ID=41201450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008109176A Expired - Fee Related JP5043743B2 (ja) 2008-04-18 2008-04-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8017448B2 (ja)
JP (1) JP5043743B2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7986048B2 (en) * 2009-02-18 2011-07-26 Stats Chippac Ltd. Package-on-package system with through vias and method of manufacture thereof
EP2539933B1 (de) 2010-02-22 2016-02-17 Interposers GmbH Verfahren zum herstellen eines halbleitermoduls
US8716873B2 (en) 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8482134B1 (en) * 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
JP5953790B2 (ja) * 2011-10-12 2016-07-20 富士電機株式会社 半導体装置及び半導体装置の製造方法
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
JP6006523B2 (ja) * 2012-04-27 2016-10-12 新光電気工業株式会社 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8546932B1 (en) 2012-08-15 2013-10-01 Apple Inc. Thin substrate PoP structure
US8963311B2 (en) 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
JP5930070B2 (ja) 2012-12-28 2016-06-08 富士電機株式会社 半導体装置
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP2014179472A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd モジュールおよびその製造方法
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US20150340308A1 (en) * 2014-05-21 2015-11-26 Broadcom Corporation Reconstituted interposer semiconductor package
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
JP2016018806A (ja) * 2014-07-04 2016-02-01 新光電気工業株式会社 配線基板、配線基板の製造方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US11014203B2 (en) * 2016-07-11 2021-05-25 Laird Technologies, Inc. System for applying interface materials
US10741519B2 (en) 2016-07-11 2020-08-11 Laird Technologies, Inc. Systems of applying materials to components
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
KR102425807B1 (ko) * 2017-09-25 2022-07-28 엘지전자 주식회사 디스플레이 디바이스
USD999405S1 (en) 2017-10-06 2023-09-19 Laird Technologies, Inc. Material having edging
USD881822S1 (en) 2017-10-06 2020-04-21 Laird Technologies, Inc. Material having an edge shape
FR3109466B1 (fr) * 2020-04-16 2024-05-17 St Microelectronics Grenoble 2 Dispositif de support d’une puce électronique et procédé de fabrication correspondant

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260999A (ja) 1998-03-13 1999-09-24 Sumitomo Metal Ind Ltd ノイズを低減した積層半導体装置モジュール
US7247939B2 (en) * 2003-04-01 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Metal filled semiconductor features with improved structural stability
WO2006035528A1 (ja) * 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
JP2007287762A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 半導体集積回路素子とその製造方法および半導体装置
JP4961848B2 (ja) * 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
JP3960479B1 (ja) * 2006-07-07 2007-08-15 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8017448B2 (en) 2011-09-13
JP2009260132A (ja) 2009-11-05
US20090263938A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
JP5043743B2 (ja) 半導体装置の製造方法
JP5179787B2 (ja) 半導体装置及びその製造方法
TWI692030B (zh) 半導體封裝件及其製造方法
JP5280014B2 (ja) 半導体装置及びその製造方法
JP5215605B2 (ja) 半導体装置の製造方法
JP5215587B2 (ja) 半導体装置
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US10229892B2 (en) Semiconductor package and method for manufacturing a semiconductor package
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
CN104051334B (zh) 半导体封装和封装半导体装置的方法
US8304917B2 (en) Multi-chip stacked package and its mother chip to save interposer
US20190237374A1 (en) Electronic package and method for fabricating the same
US20130270682A1 (en) Methods and Apparatus for Package on Package Devices with Reversed Stud Bump Through Via Interconnections
JP6125209B2 (ja) 半導体装置及びその製造方法
TW201826477A (zh) 半導體晶片封裝和疊層封裝
US20230411364A1 (en) Electronic package and manufacturing method thereof
TWI837742B (zh) 電子封裝件及其製法
US7927919B1 (en) Semiconductor packaging method to save interposer
US7745260B2 (en) Method of forming semiconductor package
CN109427725B (zh) 中介基板及其制法
JP2012134572A (ja) 半導体装置
CN206259336U (zh) 半导体装置
JP5297445B2 (ja) 半導体装置
KR101185857B1 (ko) Ｂｇａ 타입 스택 패키지 및 이를 이용한 멀티 패키지
TW202345321A (zh) 電子封裝件及其電子結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees