Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5046083B2 - 炭化珪素半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP5046083B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP5046083B2
JP5046083B2 JP2006227650A JP2006227650A JP5046083B2 JP 5046083 B2 JP5046083 B2 JP 5046083B2 JP 2006227650 A JP2006227650 A JP 2006227650A JP 2006227650 A JP2006227650 A JP 2006227650A JP 5046083 B2 JP5046083 B2 JP 5046083B2
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
sbd
activation
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006227650A
Other languages
English (en)
Other versions
JP2008053418A (ja
Inventor
明将 木下
憲司 福田
勉 八尾
孝 西
光央 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39237186&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5046083(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2006227650A priority Critical patent/JP5046083B2/ja
Publication of JP2008053418A publication Critical patent/JP2008053418A/ja
Application granted granted Critical
Publication of JP5046083B2 publication Critical patent/JP5046083B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/051Manufacture or treatment of Schottky diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/20Breakdown diodes, e.g. avalanche diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置の製造方法に関し、特に炭化珪素基板上に形成したショットキーバリアダイオード(以下SBDと略称する)の製造方法に関するものである。
炭化珪素(SiC)は、シリコン(Si)と比較して、1.バンドギャップが広い、2.絶縁破壊強度が大きい、3.電子の飽和ドリフト速度が大きいなどの優れた物性を有する。したがって、炭化珪素(SiC)を基板材料として用いることにより、シリコン(Si)の限界を超えた高性能の高耐圧な電力用半導体素子が製造できる。
また、炭化珪素(SiC)には、シリコン(Si)等の半導体と同様に、金属を表面に堆積させることにより整流特性のあるSBDを製造できる。これらの理由から、炭化珪素(SiC)を基板材料とした高耐圧で低オン抵抗のSBDが実現できると考えられ、数多くの研究開発が行われている。
炭化珪素SBDの耐圧を上げる方法として、ショットキー電極の終端領域にイオン注入でガードリングを形成した構造が使われている(非特許文献1)。
図1は、一般的な構造の断面図である。この構造では、高濃度n型基板1上に低濃度n型ドリフト層2が堆積されている。その後、p型不純物をイオン注入法によってp型領域3が形成される。イオン注入されたp型不純物は格子間に留まったままであるためキャリアを放出せずp型領域として動作しない。そのため、活性化と呼ばれる高温処理を行うことによって、p型不純物は格子サイトに置換(活性化)されp型領域として動作する。その後、高濃度n型基板1上にオーミック電極(金属又はシリサイド)5を形成し、低濃度n型ドリフト層2上にショットキー電極4として2上に金属を堆積させる。ショットキー電極4の終端はイオン注入と活性化によって形成したp型領域3と重なるように形成される。その結果、逆方向に高電圧をかけたときのショットキー電極終端部での電界集中が緩和され、所定の阻止特性を有する高耐圧SBDとして動作する。
イオン注入されたp型不純物の活性化を行うために1600℃以上の温度でアルゴン雰囲気中で高温処理されるが、活性化によりSiCの表面が汚染又は損傷等を受けているため、活性化後の炭化珪素2表面上にショットキー電極4を堆積させると電気特性が劣化する。電気特性の劣化は漏洩電流に顕著に現れ、高耐圧SBDとして動作しない。このため、高温の活性化を行うプロセスで漏洩電流の少ないSBDを歩留まりよく製造はできない問題がある。
炭化珪素(SiC)は、熱酸化によって二酸化珪素層を炭化珪素(SiC)表面上に形成する。この二酸化珪素層をフッ化水素酸によって処理することにより取り除くことができる。この方法は炭化珪素(SiC)表面を新たな損傷を与えることなく取り除くことができる。炭化珪素(SiC)表面の汚染又は損傷等した層を取り除く方法として知られており、犠牲酸化と呼ばれている。さらに、二酸化珪素の厚さは酸化時間と温度により制御できるため、炭化珪素表面の研削厚さを制御することが可能である。
SBD製造工程において、高温活性化の後ショットキー電極を形成する前に、この犠牲酸化を行う製造工程は知られている(特許文献1)。
しかしながら、活性化後に行う犠牲酸化で表面から取り除く量が少なければ漏洩電流の劇的な減少が見られないことが発明者らの実験によって明らかになった。
米国特許第6905916号明細書 IEEE Electron Device Lett., vol.17 (1996)139
本発明は、炭化珪素半導体装置において、活性化後に生じる汚染又は損傷等により劣化した炭化珪素表面上のショットキー電極形成による漏洩電流の問題を解決し、高耐圧SBDを効率良く製造するプロセスを提供することを課題とする。
本発明は、活性化により劣化した炭化珪素(SiC)表面を除去する方法を、酸化により形成された二酸化珪素層をフッ化水素酸等により除去し、除去する量を酸化により形成された二酸化珪素層を40nm以上とすることを特徴とする。
より詳細には次のような手段により解決される。
(1)ショットキー電極の終端領域の下の第1導電型の低濃度の炭化珪素膜に、イオン注入により第2導電型の領域を形成し高温活性化処理する工程を含む炭化珪素半導体装置の製造方法において、第1導電型の低濃度の炭化珪素膜上へのショットキー電極形成に先立って、上記高温活性化処理する工程後に、上記炭化珪素膜表面を犠牲酸化する工程及び犠牲酸化により形成された40nm以上の二酸化珪素層を除去する工程を備えたことを特徴とする炭化珪素半導体装置の製造方法。
(2)犠牲酸化によって形成された140nm未満の二酸化珪素層を除去することを特徴とする(1)の炭化珪素半導体装置の製造方法。
(3)犠牲酸化によって形成した140nm以上の二酸化珪素層を除去することを特徴とする(1)の炭化珪素半導体装置の製造方法。
(4)表面を犠牲酸化する工程及び犠牲酸化により形成された40nm以上の二酸化珪素層を除去する工程を、複数回繰り返して行うことを特徴とする(1)の炭化珪素半導体装置の製造方法。
(5)第1導電型の低濃度の炭化珪素膜は、結晶学的面指数が(0001)面又は(000−1)面を有する第1導電型の炭化珪素基板上に堆積されていることを特徴とする(1)ないし(4)のいずれかに記載の炭化珪素半導体装置の製造方法。
本発明によれば、炭化珪素半導体装置において、活性化後に生じる汚染又は損傷等により劣化した炭化珪素表面上のショットキー電極形成による漏洩電流の問題を解決し、高耐圧SBDを効率良く製造することができる。
図2は、本発明に係る実施例である炭化珪素SBDの製造工程説明図である。図2Aにおいて、たとえば、1×1018cm−3の窒素がドーピングされた厚さ300μmの(0001)面を有する高濃度n型基板1表面上には、たとえば、5×1015cm−3の窒素がドーピングされた厚さ6μmの低濃度n型ドリフト層2が堆積される。
前記炭化珪素基板に、終端構造用のp型領域を形成するために図2Bにおいて、たとえば、アルミニウム(Al)を注入する。注入するアルミニウムイオンの入射エネルギーと注入量は、たとえば、200keVで4×1016/cm、120keVで2×1016/cm、70keVで1.6×1016/cm、30keVで1×1016/cmの4段階で行い、Al濃度3×1020/cmで厚さ0.3μmの領域3を形成する。
前記炭化珪素基板で、終端構造用のp型領域3を形成するために注入されたアルミニウムを活性化するために、図2Cにおいて、たとえば、Ar雰囲気中において1800℃で30秒間の活性化を行う。活性化後汚染又は損傷等の層6が生じる。
前記炭化珪素基板から、図2Dにおいて、活性化後に生じた汚染又は損傷等の層6を除去するため、たとえば、1200℃の酸素雰囲気中で180分の酸化を行い50nmの二酸化珪素層7を形成する。その結果、活性化で生じた汚染又は損傷等の層4を二酸化珪素層7の中に取り込まれる。その後、たとえば、5%フッ化水素酸に10分間さらすことにより炭化珪素基板上に形成された二酸化珪素層7を除去する(図2E)。この酸化、フッ化水素酸処理を、たとえば、3回繰り返すことにより合計150nmの二酸化珪素層7と同時に活性化で生じた汚染又は損傷等の層6が除去される。
図2Fにおいて、前記炭化珪素基板上に、たとえば、ニッケルを9.0×10−8Torrで蒸着することによりショットキー電極4を形成する。ショットキー電極4の終端部分は、SBDを高耐圧素子として動作させるために、たとえば、ショットキー電極4の端とp型領域3が4μm重なるようにする。たとえば、裏面にオーミック電極5を形成する場合は、たとえば、ショットキー電極4の形成前にニッケルを50nm蒸着してアルゴン雰囲気中において1000℃で2分の処理を行う。
図3は、発明を実施するための最良の形態に示した高温処理された炭化珪素(SiC)について、活性化後に酸化処理を行わずショットキー電極を形成したSBDの逆方向電流−電圧特性である。
図4は、発明を実施するための最良の形態に示した高温処理された炭化珪素(SiC)について、活性化後に二酸化珪素を合計140nm形成し、フッ化水素酸処理で除去した後ショットキー電極を形成したSBDの逆方向電流−電圧特性である。活性化後に二酸化珪素を合計140nm形成することにより漏洩電流の少ないSBDが9個中1個から9個中9個に改善されたことが確認できる。漏洩電流の少ないSBDは、逆方向電圧を100V印加した時に流れる電流値が10−6A/cm以下のSBDとする。
図5は、発明を実施するための最良の形態に示した高温処理された炭化珪素(SiC)について、活性化後に形成された二酸化珪素膜厚と製造されたSBD中の漏洩電流の少ないSBDの割合の関係である。活性化後に二酸化珪素膜を合計40nm形成した炭化珪素(SiC)にSBDを製造すると漏洩電流の少ないSBDは0%より大きくなるといえる。さらに、活性化後に二酸化珪素膜を合計40nm以上、且つ140nm未満形成した炭化珪素(SiC)にSBDを製造すると漏洩電流の少ないSBDは100%に近づくといえる。特に活性化後に二酸化珪素膜を合計140nm以上形成した炭化珪素(SiC)にSBDを製造すると漏洩電流の少ないSBDは100%になるといえる。
なお、本実施例では、(0001)面基板上の炭化珪素に製造されたSBDの漏洩電流を減少させるための工程について説明したが、(000−1)面基板にも、酸化条件は若干異なるが、同様に適用できる。
以上、本発明の実施例を詳述したが、本発明は前記実施例に限定されるものではない。そして、本発明の趣旨を逸脱することがなければ、種々の設計変更を行うことが可能である。
前記発明を実施するための最良の形態において、ある終端構造を持つ炭化珪素SBDにおける断面図に従って説明したが、イオン注入を伴うSBDの構造であれば、本発明の趣旨を逸脱しない範囲の構造を持つSBDに対応させることができることはいうまでもないことである。
例えば、図6に示すように、幾つもの第2導電型のリングでショットキー接合部を取り囲むことにより、ショットキー接合部の周囲の電界を緩和し高耐圧を実現するフィールドリミッティングリング(FLR)構造を持つSBDや、図7に示すように、ショットキー接合面にpn接合を混在させることにより逆電流を抑えようとするジャンクションバリアショットキー(JBS)ダイオードにも適用できる。
本発明に係る炭化珪素SBDの断面図である。 炭化珪素SBDの製造工程を説明するための断面図である。 活性化後に酸化処理を行わずショットキー電極を形成した炭化珪素SBDの電流−電圧特性図である。 活性化後に二酸化珪素を合計140nm形成し、フッ化水素酸処理で除去した後ショットキー電極を形成した炭化珪素SBDの電流−電圧特性図である。 活性化後に形成した二酸化珪素膜厚と製造されたSBD中の漏洩電流の少ないSBDの割合の関係である。 本発明に係るFLR構造を持つ炭化珪素SBDの断面図である。 本発明に係るJBS構造を持つ炭化珪素SBDの断面図である。
符号の説明
1 高濃度n型基板
2 低濃度n型ドリフト層
3 p型不純物イオン注入領域
4 ショットキー電極
5 オーミック電極(金属又はシリサイド)
6 活性化により生じる劣化層
7 熱酸化によって生成される二酸化珪素層
8 フィールドリミッティングリング構造
9 ジャンクションバリアショットキー構造

Claims (4)

  1. ショットキー電極の終端領域の下の第1導電型の低濃度の炭化珪素膜に、イオン注入により第2導電型の領域を形成し高温活性化処理する工程を含む炭化珪素半導体装置の製造方法において、
    上記第1導電型の低濃度の炭化珪素膜は、結晶学的面指数が(0001)面又は(000−1)面を有する第1導電型の炭化珪素基板上に堆積されており
    上記第1導電型の低濃度の炭化珪素膜上へのショットキー電極形成に先立って、上記高温活性化処理する工程後に、上記炭化珪素膜表面を犠牲酸化する工程及び犠牲酸化により形成された40nm以上(ただし、50nm未満を除く)の二酸化珪素層を除去する工程を備えたことを特徴とする炭化珪素半導体装置の製造方法。
  2. 犠牲酸化によって形成された140nm未満の二酸化珪素層を除去することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 犠牲酸化によって形成した140nm以上の二酸化珪素層を除去することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  4. 表面を犠牲酸化する工程及び犠牲酸化により形成された40nm以上の二酸化珪素層を除去する工程を、複数回繰り返して行うことを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
JP2006227650A 2006-08-24 2006-08-24 炭化珪素半導体装置の製造方法 Expired - Fee Related JP5046083B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006227650A JP5046083B2 (ja) 2006-08-24 2006-08-24 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006227650A JP5046083B2 (ja) 2006-08-24 2006-08-24 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008053418A JP2008053418A (ja) 2008-03-06
JP5046083B2 true JP5046083B2 (ja) 2012-10-10

Family

ID=39237186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006227650A Expired - Fee Related JP5046083B2 (ja) 2006-08-24 2006-08-24 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5046083B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292682A (zh) * 2016-03-31 2018-07-17 新电元工业株式会社 半导体装置以及半导体装置的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2259326B1 (en) * 2008-03-17 2018-11-14 Mitsubishi Electric Corporation Semiconductor device
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5207939B2 (ja) * 2008-12-09 2013-06-12 三菱電機株式会社 炭化珪素半導体装置の製造方法
DE112009004667B4 (de) 2009-04-16 2015-05-28 Mitsubishi Electric Corp. Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
JP2010262952A (ja) * 2009-04-29 2010-11-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP5443908B2 (ja) * 2009-09-09 2014-03-19 株式会社東芝 半導体装置の製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5406171B2 (ja) 2010-12-08 2014-02-05 ローム株式会社 SiC半導体装置
JP5455973B2 (ja) 2011-05-27 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
WO2013145022A1 (ja) * 2012-03-30 2013-10-03 株式会社日立製作所 炭化珪素半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544123B2 (ja) 1997-07-04 2004-07-21 富士電機デバイステクノロジー株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JP4100652B2 (ja) * 1999-08-10 2008-06-11 富士電機デバイステクノロジー株式会社 SiCショットキーダイオード
JP4326762B2 (ja) * 2002-07-17 2009-09-09 日本インター株式会社 横型トレンチ構造を有するショットキー・バリア・ダイオード及びその製造方法
JP4175157B2 (ja) 2003-03-25 2008-11-05 日産自動車株式会社 炭化珪素半導体装置とその製造方法
JP2006210569A (ja) * 2005-01-27 2006-08-10 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP4942134B2 (ja) * 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108292682A (zh) * 2016-03-31 2018-07-17 新电元工业株式会社 半导体装置以及半导体装置的制造方法
CN108292682B (zh) * 2016-03-31 2021-04-27 新电元工业株式会社 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
JP2008053418A (ja) 2008-03-06

Similar Documents

Publication Publication Date Title
JP6633012B2 (ja) トレンチ電極を備えた半導体デバイス
JP5119806B2 (ja) 炭化珪素半導体装置およびその製造方法
US20130140584A1 (en) Semiconductor device
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
WO2014112204A1 (ja) 炭化珪素半導体装置
JP2004515080A (ja) 炭化ケイ素ショットキーデバイスのためのエピタキシャルエッジ終端およびこれを含む炭化ケイ素デバイスの製造方法
JP6010773B2 (ja) 半導体素子及びその製造方法
US20110193101A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5044117B2 (ja) 炭化珪素バイポーラ型半導体装置
CN106062966A (zh) 半导体装置及半导体装置的制造方法
JP5046083B2 (ja) 炭化珪素半導体装置の製造方法
KR102550521B1 (ko) 실리콘 카바이드 반도체 소자의 제조방법
JP2016100591A (ja) 半導体装置の製造方法及び半導体装置
TWI862027B (zh) 半導體裝置及半導體裝置之製造方法
EP2325872A1 (en) Bipolar semiconductor device and method for manufacturing same
JP2012049347A (ja) シリコンカーバイドショットキーバリアダイオードおよびその製造方法
US11380757B2 (en) Metal terminal edge for semiconductor structure and method of forming the same
JP2004266115A (ja) 炭化珪素ショットキー障壁ダイオード
JP5895750B2 (ja) 炭化珪素半導体装置およびその製造方法
JP3635956B2 (ja) 炭化けい素ショットキーバリアダイオードの製造方法
JP2015222784A (ja) シリコンカーバイドショットキーバリアダイオード
JP2023140254A (ja) 半導体装置の製造方法
JP2014130913A (ja) 半導体装置及びその駆動方法
JP2018110163A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR102329479B1 (ko) 활성화 열처리 공정을 통한 탄화규소 다이오드 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5046083

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees