JP5048611B2 - Semiconductor device manufacturing apparatus and semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing apparatus and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP5048611B2 JP5048611B2 JP2008202057A JP2008202057A JP5048611B2 JP 5048611 B2 JP5048611 B2 JP 5048611B2 JP 2008202057 A JP2008202057 A JP 2008202057A JP 2008202057 A JP2008202057 A JP 2008202057A JP 5048611 B2 JP5048611 B2 JP 5048611B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- compound semiconductor
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、半導体装置の製造装置及び半導体装置の製造方法に関するものであり、特にインジウム系化合物半導体をドライエッチングにより加工して半導体装置を製造する半導体装置の製造装置及び半導体装置の製造方法に関するものである。 The present invention relates to a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method, and more particularly to a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method for manufacturing a semiconductor device by processing an indium compound semiconductor by dry etching. It is.
光能動素子である半導体レーザや光受動素子である光導波路等の光集積デバイスでは、高機能化や高性能化を図るべく3〜5族化合物半導体が広く利用されており、こうした光集積デバイスの製造工程においては、上記化合物半導体の表面に凹状のラインやホールを形成するためのドライエッチング技術が用いられている。ドライエッチング技術に利用するプラズマ源としては、容量結合型プラズマ、誘導結合型プラズマ、マイクロ波励起表面波プラズマ、電子サイクロトン鏡面プラズマ等が知られており、これらのプラズマ源においては一般に処理空間のプラズマ密度と加工対象物へのイオンの入射エネルギーとを独立制御することができるために、ウェットエッチング技術に比べて加工形状の高精度化や微細化を図ることができる。特に、上記誘導結合型プラズマにあっては、エッチングの高速度化と低ダメージ化とを両立することができるために上記化合物半導体の加工技術においも広く利用されている(例えば特許文献1〜4)。
ところで、上述する光集積デバイスのドライエッチング技術においては、光機能素子のさらなる高精度化や高密度化を図る上で、一般に化合物半導体のエッチング速度とマスク材料のエッチング速度との比である選択比の向上が求められている。また複数の光機能素子がモノリシックに集積された光集積デバイスにおいては、光機能素子ごとに化合物半導体層の組成や膜厚が異なるのが一般的であり、こうした異なる組成からなる積層体が加工対象物である場合にあっては、積層体における各層のエッチング速度差を小さくすることも要求されている。 By the way, in the above-described dry etching technology for integrated optical devices, a selection ratio which is generally a ratio between an etching rate of a compound semiconductor and an etching rate of a mask material is used to further increase the accuracy and density of an optical functional element. Improvement is demanded. In the plurality of integrated optical devices optical functional element integrated into a mono Rishi click, the each light function element composition and film thickness of the compound semiconductor layer different are common, stack of these different compositions In the case where is an object to be processed, it is also required to reduce the etching rate difference between the layers in the laminate.
例えばメサ型光導波路の製造工程では、グラッド層となる基板の表面上にコア層を形成するための化合物半導体膜が形成されて、この化合物半導体膜に対して上述するドライエッチング技術が適用されることによりコア層がパターニングされる。この際、コア層となる化合物半導体膜とマスクパターンとの間の選択比が低くなる場合にあっては、化合物半導体膜のエッチング中にマスクパターンまでもがエッチングされてしまい、マスクパターンで覆われたコア層にまでエッチングが進行してしまうなど、所望するコア層の形状を得難くなってしまう。また積層体であるコア層において深さ方向のエッチング速度が不均一である場合にあっては、コア層の側壁における平坦性が損なわれてしまい、光導波路の高精度化や高密度化に対する大きな障害となってしまう。 For example, in the manufacturing process of a mesa optical waveguide, a compound semiconductor film for forming a core layer is formed on the surface of a substrate to be a grad layer, and the above-described dry etching technique is applied to this compound semiconductor film. Thus, the core layer is patterned. At this time, if the selection ratio between the compound semiconductor film to be the core layer and the mask pattern is low, even the mask pattern is etched during the etching of the compound semiconductor film and is covered with the mask pattern. It becomes difficult to obtain the desired shape of the core layer, for example, etching proceeds to the core layer. In addition, when the etching rate in the depth direction is not uniform in the core layer that is a laminate, the flatness on the side wall of the core layer is impaired, which is significant for high accuracy and high density of the optical waveguide. It becomes an obstacle.
こうした問題を抑制する技術としては単にエッチングマスクの膜厚を厚くする方法があるものの、厚膜のマスク材料をパターニングするためにはマスクパターンを形成するためのレジスト膜を厚く形成しなければならず、こうしたレジスト膜の厚膜化によりエッチングマスクの加工精度が得難くなり、かえって光機能素子の微細化の妨げとなってしまう。この他、上記問題を抑制する技術としては低エッチング速度の金属膜をマスク材料として
利用する方法が知られているものの、化合物半導体膜のエッチング中に金属マスクの構成元素である金属元素が不揮発性の化合物として加工物に付着してしまい、光集積デバイスの特性を大きく損なう虞がある。
As a technique for suppressing such a problem, there is a method of simply increasing the thickness of the etching mask, but in order to pattern a thick mask material, it is necessary to form a thick resist film for forming the mask pattern. Such thickening of the resist film makes it difficult to obtain the processing accuracy of the etching mask, which hinders miniaturization of the optical functional element. In addition, as a technique for suppressing the above problem, although a method using a metal film having a low etching rate as a mask material is known, the metal element which is a constituent element of the metal mask is nonvolatile during the etching of the compound semiconductor film. May adhere to the workpiece as a compound of the above, and the characteristics of the optical integrated device may be greatly impaired.
また上述する問題の他、化合物半導体のエッチング工程前にあっては、マスクパターンの形成に利用する各種処理等によりバルク領域とは異なる層である変質層が処理表面に形成される場合があり、こうした変質層がバルク領域よりも低いエッチング速度を有する場合にあっては同変質層に覆われる化合物半導体の部分が残渣となる虞がある。 In addition to the above-mentioned problems, before the compound semiconductor etching process, an altered layer, which is a layer different from the bulk region, may be formed on the processing surface by various processes used for forming the mask pattern. When such an altered layer has an etching rate lower than that of the bulk region, there is a possibility that the portion of the compound semiconductor covered by the altered layer becomes a residue.
本願発明は、上記問題に鑑みてなされたものであって、化合物半導体の加工性をドライエッチングにより向上させる半導体装置の製造装置及び半導体装置の製造方法を提供するものである。 The present invention has been made in view of the above problems, and provides a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method that improve the workability of a compound semiconductor by dry etching.
以下、上記課題を解決するための手段及びその作用効果について記載する。
請求項1に記載の半導体装置の製造装置は、インジウムを含有し、かつマスクが形成された化合物半導体を収容する真空チャンバと、ヨウ化水素ガスと三塩化ホウ素ガスとの2成分からなる混合ガスである第1のガスを前記真空チャンバに供給するガス供給部と、高周波アンテナに高周波電力を供給して前記真空チャンバ内のガスをプラズマ化させる誘導電場を生起する高周波電場を前記真空チャンバに印加する高周波電源と、前記真空チャンバに生成されたプラズマを前記化合物半導体に入射させる電場を前記チャンバに印加するバイアス電源とを備え、前記真空チャンバに生成した前記第1のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングすることにより半導体装置を製造する半導体装置の製造装置であって、前記第1のガスの総流量に対する前記ヨウ化水素ガスの流量の比である配合比を40%〜60%にすることを要旨とする。
Hereinafter, means for solving the above-described problems and the effects thereof will be described.
The semiconductor device manufacturing apparatus according to
インジウムとヨウ素との化合物であるヨウ化インジウムやインジウムと塩素との化合物である塩化インジウムはいずれも真空下において室温から蒸発可能な化合物であり、インジウムを含む化合物半導体のエッチング速度を向上する上では、これらヨウ素や塩素をエッチング源として利用することが好適である。一方、これらヨウ素や塩素のプラズマに曝される時間は化合物半導体の表面に近い部分であるほど長くなるため、化合物半導体に入射するプラズマが異方性を有している場合であれ、イオンの入射方向に沿う加工形状やその平坦性を得る上では、こうした入射方向におけるプラズマの照射時間差を補償すべく、化合物半導体の表面に近い部分には順次保護膜を形成する必要がある。上述する構成によれば、インジウムの水素化物やインジウムのホウ素化物がこうした保護膜の成膜種として機能するために、これらの成膜種の量と上記エッチング源の量との比率の指標である配合比を40%〜60%にすることにより、化合物半導体の加工性を向上させることができる。 Indium iodide, which is a compound of indium and iodine, and indium chloride, which is a compound of indium and chlorine, are compounds that can be evaporated from room temperature under vacuum, and in order to improve the etching rate of compound semiconductors containing indium. It is preferable to use iodine or chlorine as an etching source. On the other hand, since the time of exposure to the iodine or chlorine plasma becomes longer as it is closer to the surface of the compound semiconductor, the ion incidence is possible even when the plasma incident on the compound semiconductor has anisotropy. In order to obtain a processed shape along the direction and flatness thereof, it is necessary to sequentially form a protective film on a portion close to the surface of the compound semiconductor in order to compensate for the plasma irradiation time difference in the incident direction. According to the above-described configuration, indium hydride or indium boride functions as a film formation seed for such a protective film, and thus is an index of the ratio between the amount of these film formation seeds and the amount of the etching source. By setting the blending ratio to 40% to 60%, the workability of the compound semiconductor can be improved.
請求項2に記載の半導体装置の製造装置は、前記ガス供給部がアルゴン又はキセノンを含むガスである第2のガスを前記真空チャンバ内に供給するものであり、前記第1のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングする前に前記第2のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングすることを要旨とする。 The semiconductor device manufacturing apparatus according to claim 2, wherein the gas supply unit supplies a second gas, which is a gas containing argon or xenon, into the vacuum chamber, and the plasma is formed of the first gas. In summary, before the compound semiconductor is incident on the compound semiconductor and the compound semiconductor is etched, the plasma of the second gas is incident on the compound semiconductor and the compound semiconductor is etched.
化合物半導体の表面にマスクを形成する過程にあっては、化合物半導体の表面に対して、成膜処理、露光処理、現像処理、エッチング処理などの各種処理が施されるため、化合物半導体の表面にバルク領域と異なる変質層が形成されてしまう。こうした変質層はバルク領域との間において組成や構造などが異なるためにエッチング速度に関しても大きな差を来たし易く、それゆえ後続する第1のガスを利用したエッチングにおいて残渣を発生さ
せる大きな要因となり得る。上述する構成によれば、第1のガスからなるプラズマを化合物半導体の表面に入射させる前に、物理的なエッチングが支配的であるArやXeのプラズマを先行して化合物半導体の表面へ入射させるために、化学的なエッチングを利用する場合に比べて、こうした変質層を容易に除去することができる。しかもこうした物理的なエッチングであれば、変質層をエッチングする際に変質層が形成されていない表面までもエッチングすることができるため、第1のガスによるエッチングを実施する前に、化合物半導体の表面における平坦性を維持することができる。
In the process of forming a mask on the surface of the compound semiconductor, the surface of the compound semiconductor is subjected to various processes such as a film formation process, an exposure process, a development process, and an etching process. A deteriorated layer different from the bulk region is formed. Since such a deteriorated layer has a different composition and structure from the bulk region, it is easy to make a large difference in the etching rate. Therefore, it can be a major factor for generating a residue in the subsequent etching using the first gas. According to the configuration described above, Ar or Xe plasma, in which physical etching is dominant, is incident on the surface of the compound semiconductor in advance before the plasma composed of the first gas is incident on the surface of the compound semiconductor. Therefore, such a deteriorated layer can be easily removed as compared with the case of using chemical etching. In addition, such physical etching can etch even the surface where the deteriorated layer is not formed when etching the deteriorated layer, so that the surface of the compound semiconductor before the etching with the first gas is performed. The flatness in can be maintained.
請求項3に記載の半導体装置の製造装置は、前記第2のガスが、ヨウ化水素ガス、三塩化ホウ素ガス、四塩化炭素ガス、塩化水素ガス、臭化水素ガス、塩素からなる群から選択された少なくとも1種のガスを含む混合ガスであることを要旨とする。 The semiconductor device manufacturing apparatus according to claim 3, wherein the second gas is selected from the group consisting of hydrogen iodide gas, boron trichloride gas, carbon tetrachloride gas, hydrogen chloride gas, hydrogen bromide gas, and chlorine. The gist is that the mixed gas contains at least one kind of gas.
上記変質層をエッチングする際には、変質層やバルク領域に含まれる各種の構成元素が粒子として弾き出されるために、こうした粒子が再び化合物半導体に付着する場合にあっては、後続する第1のガスによるエッチングにおいて残渣を発生させる大きな要因となり得る。上述する構成によれば、第2のガスがインジウムのエッチング源であるヨウ素や塩素を含むことから、物理的なエッチングにより弾き出された粒子を揮発性の化合物として除去することができる。 When etching the deteriorated layer, various constituent elements contained in the deteriorated layer and the bulk region are ejected as particles. Therefore, when such particles adhere to the compound semiconductor again, the subsequent first This can be a major factor in generating residues in etching with gas. According to the above-described configuration, since the second gas contains iodine or chlorine which is an indium etching source, particles ejected by physical etching can be removed as a volatile compound.
請求項4に記載の半導体装置の製造装置は、前記第1のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングするときに前記化合物半導体の温度を20℃〜150℃にする温調機構を備えたことを要旨とする。
こうした構成によれば、化合物半導体への熱的な損傷を抑えることができる。
The semiconductor device manufacturing apparatus according to claim 4, wherein the temperature of the compound semiconductor is set to 20 ° C. to 150 ° C. when the compound semiconductor is etched by causing the plasma made of the first gas to enter the compound semiconductor. The gist is that a temperature control mechanism is provided.
According to such a configuration, thermal damage to the compound semiconductor can be suppressed.
請求項5に記載の半導体装置の製造方法は、インジウムを含む化合物半導体にマスクを形成し、ヨウ化水素ガスと三塩化ホウ素との2成分からなる混合ガスである第1のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体を選択的にエッチングすることにより半導体装置を製造する半導体装置の製造方法であって、前記混合ガスの総流量に対する前記ヨウ化水素ガスの流量の比である配合比が40%〜60%であることを要旨とする。 According to a fifth aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a mask on a compound semiconductor containing indium, and generating a plasma composed of a first gas which is a mixed gas of two components of hydrogen iodide gas and boron trichloride. A semiconductor device manufacturing method for manufacturing a semiconductor device by making the compound semiconductor incident on the compound semiconductor and selectively etching the compound semiconductor, wherein a ratio of a flow rate of the hydrogen iodide gas to a total flow rate of the mixed gas The gist is that the blending ratio is 40% to 60%.
インジウムとヨウ素との化合物であるヨウ化インジウムやインジウムと塩素との化合物である塩化インジウムはいずれも真空下において室温から蒸発可能な化合物であり、インジウムを含む化合物半導体のエッチング速度を向上する上では、これらヨウ素や塩素をエッチング源として利用することが好適である。一方、これらヨウ素や塩素のプラズマに曝される時間は化合物半導体の表面に近い部分であるほど長くなるため、化合物半導体に入射するプラズマが異方性を有している場合であれ、イオンの入射方向に沿う加工形状やその平坦性を得る上では、こうした入射方向におけるプラズマの照射時間差を補償すべく、化合物半導体の表面に近い部分には順次保護膜を形成する必要がある。上述する構成によれば、インジウムの水素化物やインジウムのホウ素化物がこうした保護膜の成膜種として機能するために、これらの成膜種の量と上記エッチング源の量との比率の指標である配合比を40%〜60%にすることにより、化合物半導体の加工性を向上させることができる。 Indium iodide, which is a compound of indium and iodine, and indium chloride, which is a compound of indium and chlorine, are compounds that can be evaporated from room temperature under vacuum, and in order to improve the etching rate of compound semiconductors containing indium. It is preferable to use iodine or chlorine as an etching source. On the other hand, since the time of exposure to the iodine or chlorine plasma becomes longer as it is closer to the surface of the compound semiconductor, the ion incidence is possible even when the plasma incident on the compound semiconductor has anisotropy. In order to obtain a processed shape along the direction and flatness thereof, it is necessary to sequentially form a protective film on a portion close to the surface of the compound semiconductor in order to compensate for the plasma irradiation time difference in the incident direction. According to the above-described configuration, indium hydride or indium boride functions as a film formation seed for such a protective film, and thus is an index of the ratio between the amount of these film formation seeds and the amount of the etching source. By setting the blending ratio to 40% to 60%, the workability of the compound semiconductor can be improved.
請求項6に記載の半導体装置の製造方法は、前記第1のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングする前に、アルゴン又はキセノンを含むガスである第2のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングすることを要旨とする。 7. The method of manufacturing a semiconductor device according to claim 6, wherein the second gas is a gas containing argon or xenon before the plasma of the first gas is incident on the compound semiconductor to etch the compound semiconductor. The gist of the present invention is to etch the compound semiconductor by making the plasma comprising the above incident on the compound semiconductor.
化合物半導体の表面にマスクを形成する過程にあっては、化合物半導体の表面に対して、成膜処理、露光処理、現像処理、エッチング処理などの各種処理が施されるため、化合
物半導体の表面にバルク領域と異なる変質層が形成されてしまう。こうした変質層はバルク領域との間において組成や構造などが異なるためにエッチング速度に関しても大きな差を来たし易く、それゆえ後続する第1のガスを利用したエッチングにおいて残渣を発生させる大きな要因となり得る。上述する構成によれば、第1のガスからなるプラズマを化合物半導体の表面に入射させる前に、物理的なエッチングが支配的であるArやXeのプラズマを先行して化合物半導体の表面へ入射させるために、化学的なエッチングを利用する場合に比べて、こうした変質層を容易に除去することができる。しかもこうした物理的なエッチングであれば、変質層をエッチングする際に変質層が形成されていない表面までもエッチングすることができるため、第1のガスによるエッチングを実施する前に、化合物半導体の表面における平坦性を維持することができる。
In the process of forming a mask on the surface of the compound semiconductor, the surface of the compound semiconductor is subjected to various processes such as a film formation process, an exposure process, a development process, and an etching process. A deteriorated layer different from the bulk region is formed. Since such a deteriorated layer has a different composition and structure from the bulk region, it is easy to make a large difference in the etching rate. Therefore, it can be a major factor for generating a residue in the subsequent etching using the first gas. According to the configuration described above, Ar or Xe plasma, in which physical etching is dominant, is incident on the surface of the compound semiconductor in advance before the plasma composed of the first gas is incident on the surface of the compound semiconductor. Therefore, such a deteriorated layer can be easily removed as compared with the case of using chemical etching. In addition, such physical etching can etch even the surface where the deteriorated layer is not formed when etching the deteriorated layer, so that the surface of the compound semiconductor before the etching with the first gas is performed. The flatness in can be maintained.
請求項7に記載の半導体装置の製造方法は、前記第2のガスが、ヨウ化水素ガス、三塩化ホウ素ガス、四塩化炭素ガス、塩化水素ガス、臭化水素ガス、塩素からなる群から選択された少なくとも1種のガスを含む混合ガスであることを要旨とする。 The method of manufacturing a semiconductor device according to claim 7, wherein the second gas is selected from the group consisting of hydrogen iodide gas, boron trichloride gas, carbon tetrachloride gas, hydrogen chloride gas, hydrogen bromide gas, and chlorine. The gist is that the mixed gas contains at least one kind of gas.
上記変質層をエッチングする際には、変質層やバルク領域に含まれる各種の構成元素が粒子として弾き出されるために、こうした粒子が再び化合物半導体に付着する場合にあっては、後続する第1のガスによるエッチングにおいて残渣を発生させる大きな要因となり得る。上述する構成によれば、第2のガスがインジウムのエッチング源であるヨウ素や塩素を含むことから、物理的なエッチングにより弾き出された粒子を揮発性の化合物として除去することができる。 When etching the deteriorated layer, various constituent elements contained in the deteriorated layer and the bulk region are ejected as particles. Therefore, when such particles adhere to the compound semiconductor again, the subsequent first This can be a major factor in generating residues in etching with gas. According to the above-described configuration, since the second gas contains iodine or chlorine which is an indium etching source, particles ejected by physical etching can be removed as a volatile compound.
請求項8に記載の半導体装置の製造方法は、前記第1のガスからなるプラズマを前記化
合物半導体に入射させて前記化合物半導体をエッチングするときに前記化合物半導体の温度を20℃〜150℃にすることを要旨とする。
こうした構成によれば、化合物半導体への熱的な損傷を抑えることができる。
The method of manufacturing a semiconductor device according to claim 8, wherein the temperature of the compound semiconductor is set to 20 ° C. to 150 ° C. when the compound semiconductor is etched by causing the plasma made of the first gas to enter the compound semiconductor. This is the gist.
According to such a configuration, thermal damage to the compound semiconductor can be suppressed.
上記したように、本発明によれば、化合物半導体の加工性をドライエッチングにより向上させる半導体装置の製造装置及び半導体装置の製造方法を提供することができる。 As described above, according to the present invention, it is possible to provide a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method that improve the workability of a compound semiconductor by dry etching.
以下、本発明を具体化した一実施形態を図面に従って説明する。図1(a)〜(e)はそれぞれ半導体装置の製造方法を説明するための工程図である。
図1に示されるように、まずエッチング対象物10の上にマスク膜11が形成されて、このマスク膜11の上にレジスト膜12が積層される(図1(a)参照)。次いでマスク膜11が形成されると、レジスト膜12に対してフォトリソグラフィ法が適用されることによりレジストパターン12Pが形成され、次いでレジストパターン12Pをマスクとしたエッチング処理がマスク膜11に施されることによりマスクパターン11Pが形成される(図1(b)参照)。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an embodiment of the invention will be described with reference to the drawings. 1A to 1E are process diagrams for explaining a method of manufacturing a semiconductor device.
As shown in FIG. 1, first, a
上記エッチング対象物10は、インジウム系3〜5族化合物半導体であって、インジウムリン(InP)、あるいはアルミニウム(Al)、ガリウム(Ga)、ヒ素(As)、リン(P)からなる群から選択される元素と前記Inとからなる3元系あるいは4元系のインジウム化合物、例えばInGaAlAs、InGaAsPである。こうしたエッチング対象物10は、単一の半導体層で構成されてもよく、もしくは異なる組成を有した複数の化合物半導体層からなる積層体で構成されてもよい。さらには単結晶基板上にエピタキシャル成長された単層あるいは複数層の成長層構造であってもよく、もしくは単結晶基板上に複数種類の成長層構造が並列に形成されたものであってもよい。
The
上記マスク膜11としては、エッチング対象物10のエッチング速度とマスク膜11の
エッチング速度との比である選択比を高くする観点から酸化ケイ素(SiO2)や窒化ケイ素(Si3N4)などの無機誘電体材料を用いることができる。こうしたマスク膜11はエッチング対象物10の表面にスパッタ法やCVD法などの成膜技術を適用して無機誘電体膜を成膜することにより得ることができる。
The
上記レジスト膜12はマスク膜11の上にレジスト材料を塗布して乾燥することにより形成することができ、上記レジストパターン12Pはレジスト膜12を露光及び現像することにより形成することができる。上記マスクパターン11Pは、こうしたレジストパターン12Pをマスクとして上記マスク膜11に対して四フッ化炭素(CF4)等のフッ素系のガスを利用したドライエッチング処理を施し、その後にレジストパターン12Pを除去することにより得ることができる。なお、マスク膜11として無機誘電体材料を利用する場合には、マスクパターン11Pの高精度化や高密度化を図る観点から、マスク膜11のエッチング速度とレジスト膜12のエッチング速度との比である選択比を考慮してマスク膜11の膜厚を薄くすることが好ましく、その膜厚は50nm〜1μmの範囲内に設定されることが好ましい。
The resist
マスクパターン11Pが形成されると、アルゴン(Ar)やキセノン(Xe)の希ガスを利用したエッチング工程であるプリエッチング工程(第1ステップ)がエッチング対象物10に対して実施される(図1(c)参照)。上記プリエッチング工程は、マスクパターン11Pを有したエッチング対象物10の表面を清浄化して後続するメインエッチング工程において加工性を向上させるための工程である。
When the
マスクパターン11Pを有するエッチング対象物10の表面には、マスクパターン11Pを形成するための各種の処理等により、エッチング対象物10のバルク領域と異なる変質層が少なからず形成されている。こうした変質層はバルク領域との間において組成や構造などが異なるためにエッチング速度に関しても大きな差を来たし易く、それゆえ後続するバルク領域のエッチング工程、すなわちメインエッチング工程において残渣を発生させ易くなる。上記プリエッチング工程は、こうした変質層を除去するための工程である。
On the surface of the
プリエッチング工程においては、エッチング対象物10における表面の平坦性を維持すべく、変質層をエッチングする際に同変質層が形成されていない表面までもが同様にエッチングされるように物理的なエッチングが支配的であるArやXeを含むガス(第2のガス)のプラズマEP1が利用されて、同空間に対してエッチング対象物10の表面を曝すことにより実行される。このプリエッチング工程において高密度プラズマの安定性を確保する上では、エッチング時における圧力を0.7Pa〜1.2Paに調整する構成が好ましい。
In the pre-etching process, in order to maintain the flatness of the surface of the
プリエッチング工程に利用するエッチングガスとしては、物理的なエッチングを効果的に実行すべくArやXeのみを利用する形態であっても良く、さらには物理的にエッチングされた被エッチング物の再付着を抑えるべく、ヨウ化水素(HI)、三塩化ホウ素(BCl3)、四塩化炭素(CCl4)、塩化水素(HCl)、臭化水素(HBr)、塩素(Cl2)からなる群から選択される少なくとも1種のハロゲンガスを上記ArやXeと共に利用する形態であっても良い。なお、エッチング対象物10の表面に変質層が形成されない場合にあっては、上述するプリエッチング工程を割愛してもよい。
As an etching gas used in the pre-etching process, only Ar or Xe may be used in order to effectively perform physical etching. Further, the physical etching object to be etched again is reattached. Selected from the group consisting of hydrogen iodide (HI), boron trichloride (BCl 3 ), carbon tetrachloride (CCl 4 ), hydrogen chloride (HCl), hydrogen bromide (HBr), and chlorine (Cl 2 ). The form using at least 1 sort (s) of halogen gas with said Ar and Xe may be sufficient. In addition, when the deteriorated layer is not formed on the surface of the
プリエッチング工程が終了すると、ヨウ化水素(HI)を利用したメインエッチング工程(第2ステップ)がエッチング対象物10に対して実施されることにより加工パターン10Pが形成される(図1(d)、(e)参照)。上記メインエッチング工程は、前記プリエッチング工程により清浄化されたエッチング対象物10の表面に対してマスクパターン11Pをマスクとしたエッチングを施すための工程である。
When the pre-etching process is completed, a main etching process (second step) using hydrogen iodide (HI) is performed on the object to be etched 10 to form a processing pattern 10P (FIG. 1D). (See (e)). The main etching process is a process for performing etching using the
メインエッチング工程においては、マスクパターン11Pに覆われた領域以外の領域(エッチング領域)が表面の法線方向(垂直方向)に沿ってエッチングされるべく、上記HIとBCl3との2成分系からなる混合ガス(第1のガス)であって、混合ガスの総流量に対するHIの流量の配合比が40%〜60%になる混合ガスを利用したプラズマEP2にエッチング対象物10の表面を曝すことにより実行される。このメインエッチング工程において高密度プラズマの安定性を確保する観点から、エッチング時における圧力を0.7Pa〜1.2Paに調整する構成が好ましい。
In the main etching process, a region (etching region) other than the region covered with the
上記0.7Pa〜1.2Paの圧力下にあるインジウムヨウ素化物が20℃以上に加熱されることにより蒸発することを本発明者は各種の実験等により見出した。こうしたインジウムヨウ素化物の離脱を促進させて処理面の平坦性を向上させるべく、上記メインエッチング工程においてはエッチング対象物10の処理温度が20℃〜400℃の範囲に設定されている。なお、エッチング対象物10の熱的損傷を抑える上では、上記処理温度を20℃〜150℃に調整することがより好ましい。
The present inventors have found through various experiments and the like that the indium iodide under the pressure of 0.7 Pa to 1.2 Pa evaporates when heated to 20 ° C. or higher. In order to promote the separation of such indium iodide and improve the flatness of the processing surface, the processing temperature of the
また上記圧力範囲及び温度範囲の下にあるインジウムホウ素化物が成膜種として機能することを本発明者は各種の実験等により見出した。こうした成膜種を利用して前記垂直方向に沿うようにエッチングを進行させるべく、言い換えれば成膜種であるインジウムホウ素化物をエッチングされた部位の側壁に付着させて等方的なエッチングを抑制させるべく、上記メインエッチング工程においては上記HIの流量の配合比が40%〜60%に設定されている。ちなみに上記成膜種であるインジウムホウ素化物の生成はプラズマ中における塩素(Cl)を増量させることにより抑えることが可能であるため、HIの流量配合比が40%未満となることによって上記側壁の保護作用が過剰になる場合にあっては、プラズマ生成領域APに塩素(Cl2)を添加して側壁保護の堆積量を調整することも可能である。 Further, the present inventor has found that indium boride under the above pressure range and temperature range functions as a film-forming species by various experiments. In order to proceed the etching along the vertical direction by using such a film formation seed, in other words, the indium boride as the film formation seed is attached to the side wall of the etched portion to suppress isotropic etching. Therefore, in the main etching step, the mixing ratio of the flow rate of the HI is set to 40% to 60%. Incidentally, since the formation of indium boride, which is the film-forming species, can be suppressed by increasing the amount of chlorine (Cl) in the plasma, the side wall is protected by reducing the flow rate mixture ratio of HI to less than 40%. When the action becomes excessive, it is possible to adjust the deposition amount of the side wall protection by adding chlorine (Cl 2 ) to the plasma generation region AP.
なお上述するプリエッチング工程及びメインエッチング工程では、プラズマ空間におけるプラズマ密度とエッチング対象物10に入射するイオンの入射エネルギーとを独立して制御する誘導結合型プラズマ、マイクロ波励起表面波プラズマ、電子サイクロトン鏡面プラズマ、ヘリコン波励起プラズマを利用することができる。特に誘導結合型プラズマにあっては、プラズマ密度分布を制御し得る静磁場をプラズマ空間内に印加する方法がより好ましい。
In the pre-etching process and the main etching process described above, inductively coupled plasma, microwave-excited surface wave plasma, electron cyclotron that independently control the plasma density in the plasma space and the incident energy of ions incident on the
次に、上述するプリエッチング工程及びメインエッチング工程に利用する半導体装置の製造装置であるプラズマエッチング装置20について説明する。図2はプラズマエッチング装置20の概略構成を示す図である。
Next, the
図2に示されるように、プラズマエッチング装置20における真空チャンバ21の上側開口には、真空チャンバ21の内部空間であるプラズマ生成領域APを密封するかたちで石英板22が取付けられており、真空チャンバ21と石英板22とで囲まれるプラズマ生成領域APが真空ポンプなどからなる排気系により所定の圧力に減圧されるようになっている。
As shown in FIG. 2, a
上記プラズマ生成領域APには、上記マスクパターン11Pを有したエッチング対象物10を支持するための基板ホルダ23が配設されており、この基板ホルダ23はバイアス用マッチング回路24を介してバイアス電源であるバイアス用高周波電源25に電気的に接続されている。バイアス用高周波電源25から出力される高周波電力は、負荷側からの反射波が小さくなるようにバイアス用マッチング回路24によってインピーダンス整合がなされた後、基板ホルダ23を介してエッチング対象物10に印加される。基板ホルダ2
3の上面であるエッチング対象物10の載置面には、エッチング対象物10の外周を囲うリング状の保護部材26が配置されている。この保護部材26はプラズマ生成領域APに生成された上記プラズマEP1,EP2から基板ホルダ23の外周部を保護する機能を有し、例えば塩素系やヨウ素系のプラズマに対して高い耐性を有するグラッシーカーボンにより構成することができる。また基板ホルダ23の内部にはエッチング対象物10の温度を所定温度に調整するための図示しない温調機構が搭載されており、前記プリエッチング工程の処理条件(プリエッチング条件)及びメインエッチング工程の処理条件(メインエッチング条件)に基づく温度がこの温調機構の温調によりエッチング対象物10へ付与される。
A
A ring-shaped
上述する石英板22の上方には、二巻回のループをなす高周波ループアンテナ27が配設されており、この高周波ループアンテナ27と石英板22との間には、高周波ループアンテナ27と同軸状をなすループ状永久磁石28が石英板22の表面と平行となるかたちで配設されている。この高周波ループアンテナ27は放電用マッチング回路29を介して放電用高周波電源31に電気的に接続されており、放電用高周波電源31から出力される高周波電力は、負荷側からの反射波が小さくなるように放電用マッチング回路29によってインピーダンス整合がなされた後、高周波ループアンテナ27に印加される。高周波ループアンテナ27に印加された高周波電力は、プラズマ生成領域APに供給されるガスを利用したプラズマを生成するための誘導電場を生起させる高周波電場をプラズマ生成領域APに印加し、ループ状永久磁石28は、高周波ループアンテナ27に流れる電流と略直交する方向の静磁場を同プラズマ生成領域APに形成する。
A high-
石英板22とループ状永久磁石28との間には、石英板22と略同径をなす平面状電極32が石英板22の表面と平行となるかたちで配設されており、この平面状電極32は可変コンデンサ33及び前記放電用マッチング回路29を介して前記放電用高周波電源31に電気的に接続されている。この平面状電極32は、石英板22の内表面上に一様な電界を形成する機能を有し、例えば線状金属材料により構成することができる。
Between the
真空チャンバ21のプラズマ生成領域APには、前記プリエッチング工程及び前記メインエッチング工程で利用する混合ガスを供給するためのガス供給部34が接続されている。このガス供給部34は、前記プリエッチング工程に利用するArやXe、さらには三塩化ホウ素(BCl3)、塩素(Cl2)、四塩化炭素(CCl4)、塩化水素(HCl)、臭化水素(HBr)からなる群から選択される少なくとも1種のハロゲンガスを上記ArやXeとの混合ガスを所定の配合比で供給する。またガス供給部34は、前記メインエッチング工程で利用するHIとBCl3との2成分系からなる混合ガスをその総流量に対するHIの流量の配合比が40%〜60%になるように供給する。
A
プラズマエッチング装置20における制御部40には、上述する基板ホルダ23、バイアス用マッチング回路24、バイアス用高周波電源25、放電用マッチング回路29、放電用高周波電源31、及び可変コンデンサ33が接続されており、前記プリエッチング条件及びメインエッチング条件に基づく各種制御信号が制御部40から各部へ出力される。
The
例えば制御部40は、その内部の記憶領域に格納されたプリエッチング条件を参照して同条件に基づく温度をエッチング対象物10に付与するための制御信号を基板ホルダ23の温調機構に出力し、プリエッチング工程を実施する際にはその制御信号に基づく温調を温調機構に実行させる。また制御部40は、メインエッチング条件を参照して同条件に基づく温度をエッチング対象物10に付与するための制御信号を基板ホルダ23の温調機構に出力し、メインエッチング工程を実施する際にはその制御信号に基づく温調を温調機構に実行させる。
For example, the
また制御部40はプリエッチング条件に基づく高周波電力をエッチング対象物10に印加するための制御信号をバイアス用高周波電源25に出力し、プリエッチング工程を実施する際にはバイアス用高周波電源25に同高周波電力を出力させる。また制御部40はHI及びBCl3からなる2成分系の混合ガスをメインエッチング条件の配合比で供給するための制御信号をガス供給部34へ出力し、メインエッチング工程を実施する際にはバイアス用高周波電源25に同高周波電力を出力させる。
The
また制御部40はプリエッチング条件に基づく13.56MHzの高周波電力を高周波ループアンテナ27に印加するための制御信号を放電用高周波電源31に出力し、プリエッチング工程を実施する際には放電用高周波電源31に同高周波電力を出力させる。また制御部40はメインエッチング条件に基づく13.56MHzの高周波電力を高周波ループアンテナ27に印加するための制御信号を放電用高周波電源31に出力し、メインエッチング工程を実施する際には放電用高周波電源31に同高周波電力を出力させる。
Further, the
また制御部40は例えばAr、HI、及びBCl3からなる3成分系の混合ガスをプリエッチング条件の配合比で供給するための制御信号をガス供給部34へ出力し、プリエッチング工程を実施する際にはガス供給部34に同混合ガスを供給させる。また制御部40はHI及びBCl3からなる2成分系の混合ガスをメインエッチング条件の配合比で供給するための制御信号をガス供給部34へ出力し、メインエッチング工程を実施する際にはガス供給部34に同混合ガスを供給させる。
Further, the
また制御部40は、可変コンデンサ33の静電容量を10pF〜100pFの範囲内で最適な値に調整して、石英板22の内表面上における膜の付着を防止する。なお、こうした機能を発現する構成であれば、この可変コンデンサ33を可変チョークに変更してもよい。
Further, the
上述する制御部40によりプリエッチング工程が実行される場合には、まずマスクパターン11Pを有したエッチング対象物10が上記基板ホルダ23に載置されて、プリエッチング条件に基づくガス、すなわちArやXeを含むガスがプラズマ生成領域APに供給される。続いてプリエッチング条件に基づく放電用の高周波電力が高周波ループアンテナ27に印加されると、同高周波電力に応じた高周波磁場がプラズマ生成領域APに形成されて、この高周波磁場により生起される誘導電場がプラズマ生成領域APにおけるガスをプラズマ化する。この際、プリエッチング条件に基づく高周波電力がエッチング対象物10に印加されると、この高周波電力に応じたバイアス電圧がエッチング対象物10に印加されてプラズマ生成領域APに形成されたプラズマ中の活性種がエッチング対象物10の表面に入射する。こうした物理的なエッチングが支配的であるプラズマ空間に所定時間だけエッチング対象物10が曝されることにより、前記変質層を含むエッチング対象物10の表面が均一に除去されて清浄化される。
When the pre-etching process is executed by the
また制御部40によりメインエッチング工程が実行される場合には、プリエッチング工程に引き続き、まずメインエッチング条件に基づく混合ガス、すなわちHIとBCl3とが上記配合比で混合された混合ガスがプラズマ生成領域APに供給される。続いてメインエッチング条件に基づく放電用の高周波電力が高周波ループアンテナ27に印加されると、同高周波電力に応じた高周波磁場がプラズマ生成領域APに形成されて、この高周波磁場により生起される誘導電場がプラズマ生成領域APにおけるガスをプラズマ化する。この際、メインエッチング条件に基づく高周波電力がエッチング対象物10に印加されると、この高周波電力に応じたバイアス電圧がエッチング対象物10に印加されてプラズマ生成領域APに形成されたプラズマ中の活性種がエッチング対象物10の表面に入射する。上述する配合比により物理的なエッチングと化学的なエッチングとがバランス良く進行するため、エッチング対象物10の表面におけるエッチング領域のみが垂直方向に沿ってエ
ッチングされる。
When the main etching process is executed by the
次に、上記プラズマエッチング装置20を利用して得たエッチングの形状及び残渣の有無に関する評価結果を表1及び表2に従って説明する。表1はエッチング対象物10の表面が変質層等を有しない形態であって上記プリエッチング工程を割愛してメインエッチング工程のみを実施した場合の結果を示し、表2はエッチング対象物10の表面が変質層を有する形態であってプリエッチング工程(第1ステップ)とメインエッチング工程(第2ステップ)とを連続して実施した場合の結果を示す。
Next, the evaluation results regarding the shape of etching and the presence or absence of residues obtained using the
なお表1及び表2における形状評価おいて、「○」印は加工パターン10Pの側壁が垂直方向に沿う形状(前記法線とのなす角度が±3°以内の形状)であり、かつ加工パターン10Pの底部が略水平であることを示す。「△」印は加工パターン10Pの側壁がテーパ形状(前記法線とのなす角度が±3°を超える形状)であること、あるいは加工パターン10Pの底部が椀状であることを示し、「×」印は加工パターン10Pの側壁がテーパ形状であり、かつ加工パターン10Pの底部が椀状であることを示す。 In the shape evaluation in Tables 1 and 2, “◯” indicates the shape along which the side wall of the processing pattern 10P extends in the vertical direction (the shape formed by the angle with the normal line is within ± 3 °), and the processing pattern It shows that the bottom of 10P is substantially horizontal. “Δ” indicates that the side wall of the processed pattern 10P is tapered (the angle formed by the normal line exceeds ± 3 °), or the bottom of the processed pattern 10P is bowl-shaped. "" Indicates that the side wall of the processing pattern 10P is tapered and the bottom of the processing pattern 10P is bowl-shaped.
また表1及び表2における残渣評価において、「○」印は加工パターン10Pの側壁や底部に残渣が認められなかったことを示し、「×」印は加工パターン10Pの側壁や底部に付着した粒状の残渣、あるいは底部から突出する柱状の残渣が認められたことを示す。(実施例1)
エッチング対象物10であるInP基板の表面に熱CVD法を適用して膜厚が500nmのSiO2膜をマスク膜11として形成し、このSiO2膜が1.5μmの線幅を持つようにストライプ状に加工してSiO2からなるマスクパターン11Pを得た。そして、エッチング対象物10の表面に所定の洗浄処理を施した後に以下に示す条件をメインエッチング条件として用い、加工パターン10Pの深さ方向の幅が約4μmとなる処理時間だけメインエッチング工程を実行することにより実施例1の加工パターン10Pを得た。なお、処理圧力に関しては、0.7Pa〜1.2Paの範囲から0.7Pa及び1.2Paを含む3種類の異なる値をメインエッチング条件として設定し、またバイアス用高周波電力に関しては、10W〜50Wの範囲から10W及び50Wを含む3種類の異なる値をメインエッチング条件として設定した。
[メインエッチング条件]
・HI流量:12sccm(配合比40%)、BCl3流量:18sccm
・処理圧力:0.7Pa〜1.2Pa
・処理温度:120℃
・放電用高周波電力:250W
・バイアス用高周波電力:10W〜50W
(実施例2〜実施例6)
HI流量を15sccm(配合比50%)、BCl3流量を15sccmに変更し、その他の条件を実施例1と同じくして実施例2の加工パターン10Pを得た。またHI流量を18sccm(配合比60%)、BCl3流量を12sccmに変更し、その他の条件を実施例1と同じくして実施例3の加工パターン10Pを得た。
In the residue evaluation in Tables 1 and 2, “◯” indicates that no residue was found on the side wall or bottom of the processed pattern 10P, and “X” indicates granular particles attached to the side wall or bottom of the processed pattern 10P. It is shown that a residue in the form of a column or a columnar residue protruding from the bottom was observed. Example 1
A SiO 2 film having a film thickness of 500 nm is formed as a
[Main etching conditions]
HI flow rate: 12 sccm (
・ Processing pressure: 0.7 Pa to 1.2 Pa
・ Processing temperature: 120 ℃
・ High frequency power for discharge: 250W
・ High frequency power for bias: 10W to 50W
(Example 2 to Example 6)
The processing pattern 10P of Example 2 was obtained in the same manner as in Example 1 except that the HI flow rate was changed to 15 sccm (blending ratio 50%), the BCl 3 flow rate was changed to 15 sccm. Further, the processing flow 10P of Example 3 was obtained in the same manner as in Example 1 except that the HI flow rate was changed to 18 sccm (mixing ratio 60%) and the BCl 3 flow rate was changed to 12 sccm.
HI流量を20sccm(配合比40%)、BCl3流量を30sccmに変更し、またバイアス用高周波電力を50W〜100Wに変更し、その他の条件を実施例1と同じくして実施例4の加工パターン10Pを得た。またHI流量を25sccm(配合比50%)、BCl3流量を25sccmに変更し、その他の条件を実施例4と同じくして実施例5の加工パターン10Pを得た。またHI流量を30sccm(配合比60%)、BCl3流量を20sccmに変更し、その他の条件を実施例4と同じくして実施例6の加工パターン10Pを得た。
(比較例1〜比較例4)
HI流量を10sccm(配合比33%)、BCl3流量を20sccmに変更し、その他の条件を実施例1と同じくして比較例1の加工パターン10Pを得た。またHI流量を20sccm(配合比67%)、BCl3流量を10sccmに変更し、その他の条件を実施例1と同じくして比較例2の加工パターン10Pを得た。
The HI flow rate was changed to 20 sccm (
(Comparative Examples 1 to 4)
The processing pattern 10P of Comparative Example 1 was obtained in the same manner as in Example 1 except that the HI flow rate was changed to 10 sccm (compounding
HI流量を15sccm(配合比30%)、BCl3流量を35sccmに変更し、その他の条件を実施例4と同じくして比較例3の加工パターン10Pを得た。またHI流量を35sccm(配合比70%)、BCl3流量を15sccmに変更し、その他の条件を実施例4と同じくして比較例4の加工パターン10Pを得た。 The processing pattern 10P of Comparative Example 3 was obtained in the same manner as in Example 4 except that the HI flow rate was changed to 15 sccm (composition ratio 30%) and the BCl 3 flow rate was changed to 35 sccm. Further, the processing pattern 10P of Comparative Example 4 was obtained in the same manner as in Example 4 except that the HI flow rate was changed to 35 sccm (mixing ratio 70%), the BCl 3 flow rate was changed to 15 sccm.
表1に示されるように、実施例1〜実施例6では、いずれも加工パターン10Pの側壁が略垂直方向に沿う形状であり、かつ加工パターン10Pの底部が略水平であることが認められた。また実施例1〜実施例6では、いずれもエッチングに伴う残渣が生成されないことが分かった。一方、比較例1及び比較例3にあっては、いずれも加工パターン10Pの側壁がテーパ状を呈していることが認められた。また比較例1及び比較例3は、いずれもエッチングに伴う粒状の残渣が認められた。これらの結果、混合ガスの総流量に対するHIの流量の配合比が40%〜60%になる混合ガスを利用することにより加工パターン10Pの加工性を向上できることが分かる。 As shown in Table 1, in each of Examples 1 to 6, it was recognized that the side wall of the processed pattern 10P had a shape along the substantially vertical direction, and the bottom of the processed pattern 10P was substantially horizontal. . Moreover, in Example 1- Example 6, it turned out that the residue accompanying etching is not produced | generated all. On the other hand, in Comparative Example 1 and Comparative Example 3, it was recognized that the side wall of the processed pattern 10P was tapered. Further, in both Comparative Example 1 and Comparative Example 3, granular residues accompanying etching were observed. As a result, it is understood that the workability of the processing pattern 10P can be improved by using the mixed gas in which the mixing ratio of the flow rate of HI to the total flow rate of the mixed gas is 40% to 60%.
なお上述する効果は、エッチング対象物10がInPである場合に限らず、エッチング対象物10がInGaAlAsやInGaAsPである場合においても同様の効果が認められ、さらにはマスクパターン11PがSiO2である場合に限らず、Si3N4を用いる場合においても同様の効果が認められた。
The above-described effects are not limited to the case where the
また、HIの流量に基づく配合比が40%〜60%になる混合ガスを用いる場合にあっては、マスクパターン11Pのエッチング速度に対するエッチング対象物10のエッチング速度の比である選択比が20以上になる十分に高い値であることが認められた。またHIの流量に基づく配合比が40%〜60%になる混合ガスを用いる場合にあっては、InPのエッチング速度Erに対するInGaAlAsあるいはInGaAsPのエッチング速度Exの比であるエッチング速度比が1.0に近い0.8以上の値であることが認められ、これら異なる組成を有した複数の化合物半導体層からなる積層体、例えばInP/InGaAlAs/InPやInP/InGaAsP/InPによりエッチング対象物10を構成する場合であれ、上述する効果と同様の効果が得られることが分かった。
Further, in the case of using a mixed gas whose blending ratio based on the flow rate of HI is 40% to 60%, the selection ratio that is the ratio of the etching rate of the
エッチング対象物10であるInP基板の表面に熱CVD法を適用して膜厚が500nmのSiO2膜をマスク膜11として形成し、このSiO2膜が1.5μmの線幅を持つようにストライプ状に加工してSiO2からなるマスクパターン11Pを得た。そして、以下に示すプリエッチング条件を用いてプリエッチング工程を実行し、次いで以下に示すメインエッチング条件を用いて加工パターン10Pの深さ方向の幅が約4μmとなる処理時間だけメインエッチング工程を実行することにより実施例7の加工パターン10Pを得た。
[プリエッチング条件]
・Ar流量:70sccm、HI流量:18sccm、BCl3流量:12sccm
・処理圧力:0.5Pa
・処理温度:120℃
・放電用高周波電力:250W
・バイアス用高周波電力:50W
・処理時間:5秒
[メインエッチング条件]
・HI流量:12sccm(配合比40%)、BCl3流量:18sccm
・処理圧力:0.7Pa
・処理温度:120℃
・放電用高周波電力:250W
・バイアス用高周波電力:50W
またプリエッチング条件及びメインエッチング条件におけるHI流量を15sccm、BCl3流量を15sccm、処理時間を30秒に変更し、その他の条件を実施例7と同じくして実施例8の加工パターン10Pを得た。またプリエッチング条件におけるAr流量を50sccm、HI流量を0sccm、BCl3流量を0sccmに変更し、その他の条件を実施例7と同じくして実施例9の加工パターン10Pを得た。
(比較例5及び比較例6)
またプリエッチング条件におけるHI流量を0sccm、BCl3流量を0sccmに変更し、その他の条件を実施例8と同じくして比較例5の加工パターン10Pを得た。またプリエッチング条件におけるAr流量を0sccm、処理圧力を0.7Pa、処理時間を3分に変更し、その他の条件を実施例7と同じくして比較例6の加工パターン10Pを
得た。
A SiO 2 film having a film thickness of 500 nm is formed as a
[Pre-etching conditions]
Ar flow rate: 70 sccm, HI flow rate: 18 sccm, BCl 3 flow rate: 12 sccm
・ Processing pressure: 0.5Pa
・ Processing temperature: 120 ℃
・ High frequency power for discharge: 250W
・ High frequency power for bias: 50W
・ Processing time: 5 seconds [Main etching conditions]
HI flow rate: 12 sccm (
・ Processing pressure: 0.7Pa
・ Processing temperature: 120 ℃
・ High frequency power for discharge: 250W
・ High frequency power for bias: 50W
Further, the HI flow rate in the pre-etching condition and the main etching condition was changed to 15 sccm, the BCl 3 flow rate was changed to 15 sccm, the processing time was changed to 30 seconds, and the other conditions were the same as in Example 7 to obtain the processing pattern 10P of Example 8. . Further, the Ar flow rate under pre-etching conditions was changed to 50 sccm, the HI flow rate was changed to 0 sccm, the BCl 3 flow rate was changed to 0 sccm, and the other conditions were the same as in Example 7 to obtain a processed pattern 10P of Example 9.
(Comparative Example 5 and Comparative Example 6)
Further, the HI flow rate under pre-etching conditions was changed to 0 sccm, the BCl 3 flow rate was changed to 0 sccm, and the other conditions were the same as in Example 8 to obtain a processed pattern 10P of Comparative Example 5. Further, the Ar flow rate under pre-etching conditions was changed to 0 sccm, the processing pressure was changed to 0.7 Pa, the processing time was changed to 3 minutes, and the other conditions were the same as in Example 7 to obtain a processed pattern 10P of Comparative Example 6.
表2に示されるように、実施例7〜実施例9はいずれも加工パターン10Pの側壁が略垂直方向に沿う形状であり、かつ加工パターン10Pの底部が略水平であることが認められ、エッチングに伴う残渣が生成されないことが分かった。一方、比較例5及び比較例6にあってはいずれも形状評価が「○」であるものの、いずれもエッチングに伴う柱状の残渣が認められた。これらの結果、メインエッチング工程を実行する前に物理的なエッチングが支配的であるArのプラズマをエッチング対象物10の表面を曝すことにより柱状の残渣に起因する変質層などを清浄化できることが分かる。また、こうしたプリエッチング工程を長時間必要とする表面状態にあっては、実施例8と比較例5との比較により、物理的にエッチングされた被エッチング物の再付着を抑えるべく、同被エッチング物を揮発性の化合物になし得るHI及びBCl3を添加することが効果的であることが分かる。
As shown in Table 2, in each of Examples 7 to 9, it is recognized that the sidewall of the processed pattern 10P has a shape along the substantially vertical direction, and the bottom of the processed pattern 10P is substantially horizontal, and etching is performed. It was found that the residue associated with was not produced. On the other hand, in both Comparative Example 5 and Comparative Example 6, although the shape evaluation was “◯”, columnar residues accompanying etching were observed in both cases. As a result, it is understood that the altered layer or the like caused by the columnar residue can be cleaned by exposing the surface of the object to be etched 10 to the surface of the
(1)上記実施形態によれば、Inの水素化物やInのホウ素化物が加工面の側壁を保護する保護膜の成膜種として機能するために、これらの成膜種の量と、エッチング源であるヨウ素やホウ素の量との比率の指標である配合比を40%〜60%にすることにより、化合物半導体の加工性を向上させることができる。 (1) According to the above embodiment, since the In hydride or the In boride functions as a film forming seed for the protective film protecting the side wall of the processed surface, the amount of these film forming seeds and the etching source By adjusting the blending ratio, which is an index of the ratio of iodine and boron, to 40% to 60%, the workability of the compound semiconductor can be improved.
(2)上記実施形態によれば、メインエッチング工程の前に、Ar又はXeを含むガスである第2のガスからなるプラズマをエッチング対象物10に入射させるために、エッチング対象物10の表面に形成された変質層を予めエッチングすることができる。しかも物理的なエッチングを利用して変質層をエッチングすることから、変質層が形成されていない表面までもエッチングすることができ、メインエッチング工程を実施する前に、エッチング対象物10の表面における平坦性を維持することができる。
(2) According to the above-described embodiment, in order to cause the plasma made of the second gas, which is a gas containing Ar or Xe, to enter the
(3)上記実施形態によれば、プリエッチング工程にHI、BCl3、CCl4、HCl、HBr、Cl2からなる群から選択される少なくとも1種のハロゲンガスを添加することから、物理的にエッチングされた被エッチング物の再付着を抑えることができる。 (3) According to the above embodiment, since at least one halogen gas selected from the group consisting of HI, BCl 3 , CCl 4 , HCl, HBr, and Cl 2 is added to the pre-etching process, Reattachment of the etched object to be etched can be suppressed.
10…エッチング対象物、11…マスク膜、11P…マスクパターン、12…レジスト膜、12P…レジストパターン、20…エッチング装置、21…真空チャンバ、22…石英板、23…基板ホルダ、24…バイアス用マッチング回路、25…バイアス用高周波電源、26…保護部材、27…高周波ループアンテナ、28…ループ状永久磁石、29…放電用マッチング回路、31…放電用高周波電源、32…平面状電極、33…可変コンデンサ、34…ガス供給部、40…制御部。
DESCRIPTION OF
Claims (8)
ヨウ化水素ガスと三塩化ホウ素ガスとの2成分からなる混合ガスである第1のガスを前記真空チャンバに供給するガス供給部と、
高周波アンテナに高周波電力を供給して前記真空チャンバ内のガスをプラズマ化させる誘導電場を生起する高周波電場を前記真空チャンバに印加する高周波電源と、
前記真空チャンバに生成されたプラズマを前記化合物半導体に入射させる電場を前記チャンバに印加するバイアス電源とを備え、
前記真空チャンバに生成した前記第1のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングすることにより半導体装置を製造する半導体装置の製造装置であって、
前記第1のガスの総流量に対する前記ヨウ化水素ガスの流量の比である配合比を40%〜60%にすることを特徴とする半導体装置の製造装置。 A vacuum chamber containing a compound semiconductor containing indium and having a mask formed thereon;
A gas supply unit for supplying a first gas, which is a mixed gas composed of two components of hydrogen iodide gas and boron trichloride gas, to the vacuum chamber;
A high-frequency power source that applies a high-frequency electric field to the vacuum chamber to generate an induction electric field that supplies high-frequency power to the high-frequency antenna to plasmaize the gas in the vacuum chamber;
A bias power source that applies an electric field that causes the plasma generated in the vacuum chamber to be incident on the compound semiconductor;
A semiconductor device manufacturing apparatus for manufacturing a semiconductor device by causing plasma generated from the first gas generated in the vacuum chamber to enter the compound semiconductor and etching the compound semiconductor,
An apparatus for manufacturing a semiconductor device, wherein a blending ratio, which is a ratio of a flow rate of the hydrogen iodide gas to a total flow rate of the first gas, is set to 40% to 60%.
前記ガス供給部がアルゴン又はキセノンを含むガスである第2のガスを前記真空チャンバ内に供給するものであり、
前記第1のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングする前に前記第2のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングすることを特徴とする半導体装置の製造装置。 A manufacturing apparatus for a semiconductor device according to claim 1,
The gas supply unit supplies a second gas, which is a gas containing argon or xenon, into the vacuum chamber;
Before the plasma made of the first gas is incident on the compound semiconductor and the compound semiconductor is etched, the plasma made of the second gas is made incident on the compound semiconductor and the compound semiconductor is etched. Semiconductor device manufacturing equipment.
請求項2に記載の半導体装置の製造装置。 The second gas is a mixed gas containing at least one gas selected from the group consisting of hydrogen iodide gas, boron trichloride gas, carbon tetrachloride gas, hydrogen chloride gas, hydrogen bromide gas, and chlorine. An apparatus for manufacturing a semiconductor device according to claim 2.
前記第1のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングするときに前記化合物半導体の温度を20℃〜150℃にする温調機構を備えたことを特徴とする半導体装置の製造装置。 It is a manufacturing apparatus of the semiconductor device according to any one of claims 1 to 3,
A semiconductor device comprising a temperature adjustment mechanism that causes the temperature of the compound semiconductor to be 20 ° C. to 150 ° C. when the compound semiconductor is etched by causing the plasma made of the first gas to enter the compound semiconductor. Manufacturing equipment.
前記混合ガスの総流量に対する前記ヨウ化水素ガスの流量の比である配合比が40%〜60%であることを特徴とする半導体装置の製造方法。 A mask is formed on a compound semiconductor containing indium, and a plasma composed of a first gas, which is a mixed gas of two components of hydrogen iodide gas and boron trichloride, is incident on the compound semiconductor to selectively select the compound semiconductor. A semiconductor device manufacturing method for manufacturing a semiconductor device by etching into a semiconductor device,
A method for manufacturing a semiconductor device, wherein a mixing ratio, which is a ratio of a flow rate of the hydrogen iodide gas to a total flow rate of the mixed gas, is 40% to 60%.
前記第1のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングする前に、アルゴン又はキセノンを含むガスである第2のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングすることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 5,
Before the plasma made of the first gas is incident on the compound semiconductor to etch the compound semiconductor, the plasma made of the second gas that is a gas containing argon or xenon is made incident on the compound semiconductor. A method of manufacturing a semiconductor device, comprising etching a semiconductor.
請求項6に記載の半導体装置の製造方法。 The second gas is a mixed gas containing at least one gas selected from the group consisting of hydrogen iodide gas, boron trichloride gas, carbon tetrachloride gas, hydrogen chloride gas, hydrogen bromide gas, and chlorine. A method for manufacturing a semiconductor device according to claim 6.
前記第1のガスからなるプラズマを前記化合物半導体に入射させて前記化合物半導体をエッチングするときに前記化合物半導体の温度を20℃〜150℃にすることを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device according to any one of claims 5 to 7,
A method of manufacturing a semiconductor device, characterized in that a temperature of the compound semiconductor is set to 20 ° C. to 150 ° C. when the compound semiconductor is etched by causing plasma made of the first gas to enter the compound semiconductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008202057A JP5048611B2 (en) | 2008-08-05 | 2008-08-05 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008202057A JP5048611B2 (en) | 2008-08-05 | 2008-08-05 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010040766A JP2010040766A (en) | 2010-02-18 |
| JP5048611B2 true JP5048611B2 (en) | 2012-10-17 |
Family
ID=42013002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008202057A Active JP5048611B2 (en) | 2008-08-05 | 2008-08-05 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5048611B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5070599B2 (en) * | 2008-08-05 | 2012-11-14 | 日本電気株式会社 | Semiconductor device manufacturing method and plasma etching apparatus |
| JP5614152B2 (en) * | 2010-07-30 | 2014-10-29 | 富士通株式会社 | Manufacturing method of optical semiconductor integrated device |
| JP5813400B2 (en) * | 2011-07-26 | 2015-11-17 | 株式会社アルバック | Dry etching method |
| JP6364933B2 (en) * | 2014-05-01 | 2018-08-01 | 住友電気工業株式会社 | Method for manufacturing a semiconductor optical device |
| JP6379696B2 (en) * | 2014-06-05 | 2018-08-29 | 住友電気工業株式会社 | Quantum cascade laser diode |
| JP6170104B2 (en) * | 2015-08-25 | 2017-07-26 | Ckd株式会社 | Winding device and method for manufacturing winding element |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4104926B2 (en) * | 2001-07-19 | 2008-06-18 | 松下電器産業株式会社 | Dry etching method |
| JP4175134B2 (en) * | 2002-05-20 | 2008-11-05 | 住友電気工業株式会社 | Dry etching method and semiconductor device manufacturing method |
| JP2004031393A (en) * | 2002-06-21 | 2004-01-29 | Mitsubishi Chemicals Corp | Method for manufacturing semiconductor light emitting device |
| JP4056316B2 (en) * | 2002-07-26 | 2008-03-05 | 松下電器産業株式会社 | Dry etching method and apparatus |
| US7196017B2 (en) * | 2003-10-24 | 2007-03-27 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Method for etching smooth sidewalls in III-V based compounds for electro-optical devices |
| JP2005150404A (en) * | 2003-11-17 | 2005-06-09 | Mitsui Chemicals Inc | Dry etching method of multilayer film comprising compound semiconductor |
| JP2006005317A (en) * | 2004-06-21 | 2006-01-05 | Sharp Corp | Manufacturing method of semiconductor laser device |
| JP5033361B2 (en) * | 2006-06-28 | 2012-09-26 | 株式会社アルバック | Dry etching method |
-
2008
- 2008-08-05 JP JP2008202057A patent/JP5048611B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010040766A (en) | 2010-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109219867B (en) | Etching method | |
| US20200294812A1 (en) | Plasma etching method and plasma etching apparatus | |
| KR100861260B1 (en) | Plasma etching method and computer-readable storage medium | |
| JP6230930B2 (en) | Manufacturing method of semiconductor device | |
| US9911607B2 (en) | Method of processing target object | |
| US20130344702A1 (en) | Method of etching silicon nitride films | |
| JP5048611B2 (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method | |
| KR102175860B1 (en) | Method of etching silicon oxide film | |
| KR101679371B1 (en) | Dry etching method | |
| CN109196624B (en) | Etching method | |
| US9805945B2 (en) | Etching method | |
| KR102589406B1 (en) | Etching method | |
| TW201705265A (en) | Etching method | |
| KR102429615B1 (en) | Etching method | |
| KR20160088816A (en) | Etching method | |
| KR20240004206A (en) | Substrate processing method and substrate processing device | |
| US10192750B2 (en) | Plasma processing method | |
| US10658192B2 (en) | Selective oxide etching method for self-aligned multiple patterning | |
| CN101681830B (en) | Dry etching apparatus and dry etching method | |
| TWI713486B (en) | Etching method (two) | |
| WO2022031475A1 (en) | Deposition of low-stress carbon-containing layers | |
| US10607852B2 (en) | Selective nitride etching method for self-aligned multiple patterning | |
| US20220356584A1 (en) | Substrate processing method and substrate processing apparatus | |
| WO2010016249A1 (en) | Manufacturing method for semiconductor device, and plasma etching device | |
| CN105810581B (en) | Etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5048611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |