Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5049814B2 - 不揮発性半導体記憶装置のデータ書き込み方法 - Google Patents
[go: Go Back, main page]

JP5049814B2 - 不揮発性半導体記憶装置のデータ書き込み方法 - Google Patents

不揮発性半導体記憶装置のデータ書き込み方法 Download PDF

Info

Publication number
JP5049814B2
JP5049814B2 JP2008032646A JP2008032646A JP5049814B2 JP 5049814 B2 JP5049814 B2 JP 5049814B2 JP 2008032646 A JP2008032646 A JP 2008032646A JP 2008032646 A JP2008032646 A JP 2008032646A JP 5049814 B2 JP5049814 B2 JP 5049814B2
Authority
JP
Japan
Prior art keywords
voltage
semiconductor memory
wiring
data writing
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008032646A
Other languages
English (en)
Other versions
JP2009193629A (ja
Inventor
洋 前嶋
克明 磯部
秀夫 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008032646A priority Critical patent/JP5049814B2/ja
Priority to US12/370,111 priority patent/US7907436B2/en
Publication of JP2009193629A publication Critical patent/JP2009193629A/ja
Priority to US13/024,926 priority patent/US8154908B2/en
Priority to US13/415,953 priority patent/US8379432B2/en
Application granted granted Critical
Publication of JP5049814B2 publication Critical patent/JP5049814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、可変抵抗素子への電圧印加によって不揮発にデータの書き込みを行う不揮発性半導体記憶装置のデータ書き込み方法に関する。
近年、ワード線とビット線との交差部に、可変抵抗素子を含むメモリセルを接続し、このメモリセルをアレイ状に配置してなる不揮発性メモリが注目されている。
この種の不揮発性メモリとしては、可変抵抗素子にカルコゲナイド素子を使用したＰＣＲＡＭ（Ｐｈａｓｅ−ｃａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、遷移金属酸化物素子を使用したＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、金属陽イオンを析出させて電極間に架橋（コンタクティングブリッジ）を形成したり、析出した金属をイオン化して架橋を破壊することで抵抗値を変化させるもの（ＣＢＲＡＭ）等が知られている。これらの可変抵抗メモリの特徴は、抵抗値の変化を情報として記憶する点にある。
ＰＣＲＡＭは、カルコゲナイド素子に印加する電流／電圧パルスの大きさ及び幅等の形状によって発熱から冷却までの過程を制御し、結晶状態又は非結晶状態に相変化させて、素子の抵抗値を制御する（特許文献１参照）。ＲｅＲＡＭには、バイポーラ型とユニポーラ型がある。バイポーラ型の場合、遷移金属酸化物素子に印加する電流／電圧パルスの方向によって素子の抵抗値を制御する。一方、ユニポーラ型の場合、遷移金属酸化物素子に印加する電流／電圧パルスの大きさ及び幅等によって素子の抵抗値を制御する。
ユニポーラ型のＲｅＲＡＭの場合、可変抵抗メモリに対するデータの書き込みは、可変抵抗素子に、例えば４．５Ｖ程度（電流値は１０ｎＡ程度）のプログラム電圧を１０ｎｓ〜１００ｎｓ印加することでなされる。これにより、可変抵抗素子が高抵抗状態から低抵抗状態へ変化する。この状態変化を「プログラム」、又は「セット」と呼ぶ。また、データがプログラムされた可変抵抗素子に０．７Ｖ程度の消去電圧を印加し、１μＡ〜１０μＡの電流を２００ｎｓ〜１μｓだけ流すと、可変抵抗素子は低抵抗状態から高抵抗状態へと変化する。この状態変化を、「消去」、又は「リセット」と呼ぶ。
これらのセット動作及びリセット動作では、選択されたワード線及びビット線に接続される可変抵抗素子に、必要なプログラム電圧や消去電圧を印加する。一方、非選択のワード線又はビット線には、ダイオードがオンしないように、例えば逆バイアスとなる制御電圧を印加する必要がある。しかし、非選択のワード線又はビット線は、選択ワード線又はビット線よりも本数が多く、トータルの容量が大きいため、立ち上げに時間がかかる。従って、データのセットの度に非選択ワード線又はビット線のオンオフを行うと、データ書き込み時間が増大するという問題がある。
特表２００２−５４１６１３号
本発明は、データの書き込み時間を短縮することができる不揮発性半導体記憶装置のデータ書き込み方法を提供することを目的とする。
本発明の一つの態様において、不揮発性半導体記憶装置のデータ書き込み方法は、互いに交差する第１及び第２の配線と、これらの各交差部に配置された電気的書き換え可能で抵抗値をデータとして不揮発に記憶する可変抵抗素子及び整流素子を直列接続したメモリセルとを備えた不揮発性半導体記憶装置の前記第１及び第２の配線にデータの書き込みに必要な電圧を印加する不揮発性半導体記憶装置のデータ書き込み方法であって、非選択の第１の配線及び選択された第２の配線に基準電圧を与えると共に、選択された第１の配線に前記基準電圧に対して前記可変抵抗素子のプログラムに必要なプログラム電圧を印加し、非選択の第２の配線に前記プログラム電圧に対して前記整流素子がオンしない制御電圧を印加することにより前記選択された第１及び第２の配線に接続される可変抵抗素子のみをプログラムするセット動作、及び前記可変抵抗素子のデータを消去するリセット動作のうち一方を他方に先行させて連続して実行し、前記セット動作及び前記リセット動作のうち先行する動作と同時又はその動作に先立ち、前記非選択の第２の配線を前記基準電圧よりも大きなスタンバイ電圧までプリチャージし、前記セット動作及び前記リセット動作が完了するまで前記非選択の第２の配線を前記スタンバイ電圧に維持することを特徴とする。
本発明によれば、データの書き込み時間を短縮することができる不揮発性半導体記憶装置のデータ書き込み方法を提供することができる。
［第１の実施形態］
以下、図面を参照して、この発明の第１の実施形態を説明する。
［全体構成］
図１は、本発明の第１の実施形態に係る不揮発性メモリのブロック図である。
この不揮発性メモリは、後述するＰＣＲＡＭ（相変化型素子）、ＲｅＲＡＭ（可変抵抗素子）等の抵抗変化型素子を使用したメモリセルをマトリクス状に配置したメモリセルアレイ１を備える。メモリセルアレイ１のビット線ＢＬ方向に隣接する位置には、メモリセルアレイ１のビット線ＢＬを制御し、メモリセルのデータ消去、メモリセルへのデータ書き込み、及びメモリセルからのデータ読み出しを行うカラム制御回路２が設けられている。また、メモリセルアレイ１のワード線ＷＬ方向に隣接する位置には、メモリセルアレイ１のワード線ＷＬを選択し、メモリセルのデータ消去、メモリセルへのデータ書き込み、及びメモリセルからのデータ読み出しに必要な電圧を印加するロウ制御回路３が設けられている。これらカラム制御回路２及びロウ制御回路３で、メモリセルアレイ１に対するデータの読み出し／書き込みを行うデータ読み出し／書き込み回路を構成する。
データ入出力バッファ４は、外部の図示しないホスト装置と接続され、ホスト装置との間で書き込みデータの受け取り、消去命令の受け取り、読み出しデータの出力、アドレスデータやコマンドデータの受け取りを行う。データ入出力バッファ４は、受け取った書き込みデータをカラム制御回路２に送り、カラム制御回路２から読み出したデータを受け取って外部に出力する。外部のホスト装置からデータ入出力バッファ４に供給されたアドレスは、アドレスレジスタ５を介してカラム制御回路２及びロウ制御回路３に送られる。また、外部のホスト装置からデータ入出力バッファ４に供給されたコマンドは、コマンド・インターフェイス６に送られる。コマンド・インターフェイス６は、外部からの外部制御信号を受け、データ入出力バッファ４に入力されたデータが書き込みデータかコマンドかアドレスかを判断し、コマンドであれば受け取りコマンド信号としてステートマシン７に転送する。ステートマシン７は、この不揮発性メモリ全体の管理を行うもので、外部のホスト装置からのコマンドを受け付け、読み出し、書き込み、消去、データの入出力管理等を行う。また、外部のホスト装置は、ステートマシン７が管理するステータス情報を受け取り、動作結果を判断することも可能である。また、このステータス情報は書き込み、消去の制御にも利用される。
また、ステートマシン７によってパルスジェネレータ９が制御される。この制御により、パルスジェネレータ９は任意の電圧、任意のタイミングのパルスを出力することが可能となる。ここで、形成されたパルスはカラム制御回路２及びロウ制御回路３で選択された任意の配線へ転送することが可能である。
なお、メモリセルアレイ１以外の周辺回路素子は配線層に形成されたメモリアレイ１の直下のＳｉ基板に形成可能であり、これにより、この不揮発性メモリのチップ面積はほぼ、メモリセルアレイ１の面積に等しくすることも可能である。
［メモリブロック及びその周辺回路］
図２は、メモリセルアレイ１の一部の斜視図、図３は、図２におけるＩ−Ｉ′線で切断して矢印方向に見たメモリセル１つ分の断面図である。
複数本の第１の配線としてワード線ＷＬ０〜ＷＬ２が平行に配設され、これと交差して複数本の第２の配線としてビット線ＢＬ０〜ＢＬ２が平行に配設され、これらの各交差部に両配線に挟まれるようにメモリセルＭＣが配置される。第１及び第２の配線は、熱に強く、且つ抵抗値の低い材料が望ましく、例えばW，WSi，NiSi，CoSi等を用いることができる。
メモリセルＭＣは、図３に示すように、可変抵抗素子ＶＲと非オーミック素子ＮＯの直列接続回路からなる。
可変抵抗素子ＶＲとしては、電圧印加によって、電流、熱、化学エネルギー等を介して抵抗値を変化させることができるもので、上下にバリアメタル及び接着層として機能する電極ＥＬ１，ＥＬ２が配置される。電極材としては、Pt，Au，Ag，TiAlN，SrRuO，Ru，RuN，Ir，Co，Ti，TiN，TaN，LaNiO，Al，PtIrOx， PtRhOx，Rh/TaAlN等が用いられる。また、配向性を一様にするようなメタル膜の挿入も可能である。また、別途バッファ層、バリアメタル層、接着層等を挿入することも可能である。
可変抵抗素子ＶＲは、カルコゲナイド等のように結晶状態と非晶質状態の相転移により抵抗値を変化させるもの（ＰＣＲＡＭ）、金属陽イオンを析出させて電極間に架橋（コンタクティングブリッジ）を形成したり、析出した金属をイオン化して架橋を破壊することで抵抗値を変化させるもの（ＣＢＲＡＭ）、電圧あるいは電流印加により抵抗値が変化するもの（ＲｅＲＡＭ）(電極界面に存在する電荷トラップにトラップされた電荷の存在の有無により抵抗変化が起きるものと、酸素欠損等に起因する伝導パスの存在の有無により抵抗変化が起きるものとに大別される。）等を用いることができる。
図４及び図５は、ＲｅＲＡＭの例を示す図である。図４に示す可変抵抗素子ＶＲは、電極層１１、１３の間に記録層１２を配置してなる。記録層１２は、少なくとも２種類の陽イオン元素を有する複合化合物から構成される。陽イオン元素の少なくとも１種類は電子が不完全に満たされたｄ軌道を有する遷移元素とし、且つ隣接する陽イオン元素間の最短距離は、０．３２ｎｍ以下とする。具体的には、化学式ＡｘＭｙＸｚ（ＡとＭは互いに異なる元素）で表され、例えばスピネル構造（ＡＭ２Ｏ４）、イルメナイト構造（ＡＭＯ３）、デラフォサイト構造（ＡＭＯ２）、ＬｉＭｏＮ２構造（ＡＭＮ２）、ウルフラマイト構造（ＡＭＯ４）、オリビン構造（Ａ２ＭＯ４）、ホランダイト構造（ＡｘＭＯ２）、ラムスデライト構造（ＡｘＭＯ２）ペロブスカイト構造（ＡＭＯ３）等の結晶構造を持つ材料により構成される。
図４の例では、ＡがＺｎ、ＭがＭｎ、ＸがＯである。記録層１２内の小さな白丸は拡散イオン（Ｚｎ）、大きな白丸は陰イオン（Ｏ）、小さな黒丸は遷移元素イオン（Ｍｎ）をそれぞれ表している。記録層１２の初期状態は高抵抗状態であるが、電極層１１を固定電位、電極層１３側に負の電圧を印加すると、記録層１２中の拡散イオンの一部が電極層１３側に移動し、記録層１２内の拡散イオンが陰イオンに対して相対的に減少する。電極層１３側に移動した拡散イオンは、電極層１３から電子を受け取り、メタルとして析出するため、メタル層１４を形成する。記録層１２の内部では、陰イオンが過剰となり、結果的に記録層１２内の遷移元素イオンの下層を上昇させる。これにより、記録層１２はキャリアの注入により電子伝導性を有するようになってセット動作が完了する。再生に関しては、記録層１２を構成する材料が抵抗変化を起こさない程度の微小な電流値を流せば良い。プログラム状態（低抵抗状態）を初期状態（高抵抗状態）にリセットするには、例えば記録層１２に大電流を充分な時間流してジュール加熱して、記録層１２の酸化還元反応を促進すれば良い。また、セット時と逆向きの電場を印加することによってもリセット動作が可能である。
図５の例は、電極層１１，１３に挟まれた記録層１５が第１化合物層１５ａと第２化合物層１５ｂの２層で形成されている。第１化合物層１５ａは電極層１１側に配置され化学式ＡｘＭ１ｙＸ１ｚで表記される。第２化合物層１５ｂは電極層１３側に配置され第１化合物層１５ａの陽イオン元素を収容できる空隙サイトを有している。
図５の例では、第１化合物層１５ａにおけるＡがＭｇ、Ｍ１がＭｎ、Ｘ１がＯである。第２化合物層１５ｂには、遷移還元イオンとして黒丸で示すＴｉが含まれている。また、第１化合物層１５ａ内の小さな白丸は拡散イオン（Ｍｇ）、大きな白丸は陰イオン（Ｏ）、二重丸は遷移元素イオン（Ｍｎ）をそれぞれ表している。なお、第１化合物層１５ａと第２化合物層１５ｂとは、２層以上の複数層となるように積層されていても良い。
この可変抵抗素子ＶＲにおいて、第１化合物層１５ａが陽極側、第２化合物層１５ｂが陰極側となるように、電極層１１，１３に電位を与え、記録層１５に電位勾配を発生させると、第１化合物層１５ａ内の拡散イオンの一部が結晶中を移動し、陰極側の第２化合物層１５ｂ内に進入する。第２化合物層１５ｂの結晶中には、拡散イオンを収容できる空隙サイトがあるため、第１化合物層１５ａ側から移動してきた拡散イオンは、この空隙サイトに収まることになる。このため、第１化合物層１５ａ内の遷移元素イオンの価数が上昇し、第２化合物層１５ｂ内の遷移元素イオンの価数が減少する。初期状態において、第１及び第２の化合物層１５ａ，１５ｂが高抵抗状態であるとすれば、第１化合物層１５ａ内の拡散イオンの一部が第２化合物層１５ｂ内に移動することにより、第１及び第２化合物の結晶中に伝導キャリアが発生し、両者共に電気伝導性を有することになる。なお、プログラム状態（低抵抗状態）を消去状態（高抵抗状態）にリセットするには、先の例と同様に、記録層１５に大電流を充分な時間流してジュール加熱して、記録層１５の酸化還元反応を促進すれば良い。また、セット時とは逆向きの電場を印加することによってもリセットは可能である。
非オーミック素子ＮＯは、例えば図６に示すように、（ａ）ショットキーダイオード、（ｂ）ＰＮ接合ダイオード、（ｃ）ＰＩＮダイオード等の各種ダイオード、（ｄ）ＭＩＭ（Metal-Insulator-Metal）構造、（ｅ）ＳＩＳ構造（Silicon-Insulator-Silicon）等からなる。ここにもバリアメタル層、接着層を形成する電極ＥＬ２，ＥＬ３を挿入しても良い。また、ダイオードを使用する場合はその特性上、ユニポーラ動作を行うことができ、また、ＭＩＭ構造、ＳＩＳ構造等の場合にはバイポーラ動作を行うことが可能である。なお、非オーミック素子ＮＯと可変抵抗素子ＶＲの配置は、図３と上下を逆にしても良いし、非オーミック素子ＮＯの極性を上下反転させても良い。
また、図７に示すように、上述したメモリ構造を複数積層した三次元構造とすることもできる。ここでは、シリコン基板２１上に４層のセルアレイＣＡ０〜ＣＡ３を積層した例を示している。各セルアレイのワード線ＷＬは、ビア配線２４により共通接続されて基板２１上のロウ制御回路２３に接続される。各セルアレイＣＡ０〜ＣＡ３のビット線ＢＬは独立にそれぞれビア配線２５を介して、基板２１上のカラム制御回路２２に接続される。
図８は、図１のメモリセルアレイ１の詳細を示す等価回路図である。なお、ここでは、非オーミック素子ＮＯとしてダイオードＳＤを用い、説明を簡単にするため、１層構造であるとして説明を進める。
図８において、メモリセルアレイＭＡのメモリセルＭＣは、直列接続されたダイオードＳＤ及び可変抵抗素子ＶＲにより構成される。ダイオードＳＤのアノードはビット線ＢＬに接続され、カソードは可変抵抗素子ＶＲを介してワード線ＷＬに接続されている。各ビット線ＢＬの一端はカラム制御回路２に接続されている。また、各ワード線ＷＬの一端はロウ制御回路３に接続されている。
なお、メモリセルＭＣは、個別に選択されても、選択されたワード線ＷＬ１につながる複数のメモリセルＭＣのデータが一括で読み出される形式でも良い。また、メモリセルアレイ１は、図８に示した回路とは、ダイオードＳＤの極性を逆にして、ワード線ＷＬ側からビット線ＢＬ側に電流が流れるようにしても良い。
［不揮発性メモリの動作］
次に、このように構成された不揮発性半導体メモリの動作について説明する。
メモリセルＭＣを構成する可変抵抗素子ＶＲの抵抗値は、図９に示すように、消去状態では１００ｋΩ〜１ＭΩの高抵抗範囲に分布し、書き込み（プログラム）状態では１ｋΩ〜１０ｋΩの低抵抗範囲に分布する。データの消去は、可変抵抗素子ＶＲに、例えば０．７Ｖ程度の消去電圧ＶＥＲＡを印加し、１μＡ〜１０μＡの電流を２００ｎｓ〜１μｓだけ流すリセット動作により行う。可変抵抗素子ＶＲへのデータの書き込み（プログラム）は、可変抵抗素子ＶＲに、例えば４．５Ｖ程度（電流値は１０ｎＡ程度）のプログラム電圧ＶＰＧＭを１０ｎｓ〜１００ｎｓだけ印加して、可変抵抗素子ＶＲの抵抗値を低抵抗範囲内に移動させる処理となる。
いま、図８の点線円で示すように、ワード線ＷＬ０及びビット線ＢＬ０につながるメモリセルＭＣを選択セルＡとしてデータの書き込みを行う場合を想定すると、“１”データの書き込みはリセット動作、“０”データの書き込みはセット動作となる。リセット動作とセット動作は、印加する電圧及び時間が異なるので、異なるタイミングで実行することが望ましい。
図１０は、リセット動作がセット動作に先行する例を示す図である。
選択セルＡに“１”を書き込む場合には、非選択ビット線ＢＬ１，ＢＬ２及び選択ワード線ＷＬ０に、それぞれ基準電圧である０Ｖを印加し、選択ビット線ＢＬ０に消去電圧ＶＥＲＡを印加する。このとき、非選択ワード線ＷＬ１，ＷＬ２には、消去電圧ＶＥＲＡを印加すれば良いが、この第１の実施形態では、セット動作時の立ち上がりを速めるため、リセット時においても非選択ワード線ＷＬ１，ＷＬ２をスタンバイ電圧として制御電圧であるプログラム電圧ＶＰＧＭまで充電するようにしている。この結果、選択セルＡには、順バイアスで消去電圧ＶＥＲＡが所定時間印加され、消去電流が流れて内部に発生するジュール熱によりリセットされる。一方、選択ビット線ＢＬ０と非選択ワード線ＷＬ１，ＷＬ２に接続された非選択メモリセルＭＣには逆バイアスが印加されて電流は流れない。また、非選択ビット線ＢＬ１，ＢＬ２と選択ワード線ＷＬ０に接続された非選択メモリセルＭＣの両端には０Ｖが印加されるため、こちらも電流が流れない。
選択セルＡに“０”を書き込む場合には、リセット動作に続くセット動作のタイミングで、非選択ビット線ＢＬ１，ＢＬ２及び選択ワード線ＷＬ０に、それぞれ基準電圧である０Ｖを印加し、選択ビット線ＢＬ０にプログラム電圧ＶＰＧＭを印加する。このとき、非選択ワード線ＷＬ１，ＷＬ２には、リセット動作時に既にプログラム電圧ＶＰＧＭまで充電されている。この結果、選択セルＡには、プログラム電圧ＶＰＧＭが印加され、選択セルＡがセットされる。一方、選択ビット線ＢＬ０と非選択ワード線ＷＬ１，ＷＬ２に接続された非選択メモリセルＭＣの両端には共にプログラム電圧ＶＰＧＭが印加されるので、電流は流れない。また、非選択ビット線ＢＬ１，ＢＬ２と選択ワード線ＷＬ０に接続された非選択メモリセルＭＣの両端には０Ｖが印加されるため、こちらも電流が流れない。
なお、選択セルＡからデータを読み出す際には、選択ビット線ＢＬ０に読み出し電圧ＶＲＥＡＤを印加すると共に、非選択ビット線ＢＬ１，ＢＬ２に０Ｖを印加し、選択ワード線ＷＬ０に０Ｖを印加すると共に、非選択ワード線ＷＬ１，ＷＬ２には、０Ｖ〜ＶＲＥＡＤの電圧を印加する。これにより、選択セルＡのダイオードが順方向バイアスされるので、選択セルＡに流れる電流値をカラム制御回路２又はロウ制御回路３に設けた図示しないセンスアンプで検出して選択セルＡの抵抗値が高抵抗か低抵抗かを判定する。これにより、データの読み出しを行う。
以上のように、本実施形態によれば、先行するリセット動作の中に非選択ワード線の充電時間を確保することにより、セット動作の立ち上がりを速めることができるという効果がある。すなわち、リセット動作はセット動作に比べて動作時間が数十倍長く、且つ非選択ワード線ＷＬ１，ＷＬ２の電圧がＶＰＧＭまで立ち上がる必要はないので、リセット動作と非選択ワード線ＷＬ１，ＷＬ２の充電動作とを同時に行うことで、非選択ワード線をプログラム電圧ＶＰＧＭまで充電する時間をリセット動作時間の中に隠すことができる。
また、本実施形態によれば、リセット動作とセット動作の間に非選択ワード線が充放電されることがないので、消費電力も低減することができる。
更に、本実施形態によれば、セット動作で選択ビット線ＢＬ０をプログラム電圧ＶＰＧＭに立ち上げるときには、パルスジェネレータ９から出力される高電圧ＶＰＰが非選択ワード線による大きな容量Ｃａｐにつながっているので、容量分配だけで選択ビット線ＢＬ０を高速に立ち上げることができる。つまり選択ビット線ＢＬ０の立ち上げ速度はパルスジェネレータ９のポンプ能力に依存しない。
［第２の実施形態］
図１１は、本発明の第２の実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。
第１の実施形態では、リセット動作時に非選択ワード線にスタンバイ電圧として制御電圧（プログラム電圧）ＶＰＧＭを印加したが、第２の実施形態では、リセット動作時の非選択ワード線にスタンバイ電圧として制御電圧（プログラム電圧）ＶＰＧＭよりも低いＶＰＧＭ−αを印加している。これにより、逆バイアスされるダイオードのオフリークの影響を排除することができる。
［第３の実施形態］
図１２は、本発明の第３の実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。
この第３の実施形態では、第１の実施形態におけるリセット動作に先立って、充電シーケンスを設けている。
この実施形態によれば、リセット動作の立ち上がりも早くなる。なお、充電シーケンスとして、図示のように、非選択ワード線をプログラム電圧ＶＰＧＭに充電する前に、一度ＶＤＤや他の電位に充電することにより、高速化及び昇圧回路の負荷軽減を図ることができる。
［第４の実施形態］
図１３は、本発明の第４の実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。
この実施形態は、非選択ワード線をスタンバイ電圧としてプログラム電圧ＶＰＧＭに維持したまま、選択ビット線を順次変化させて選択メモリセルを順次セットして行くようにした例である。セットは、１ビットずつの他、複数ビットからなる所定の分割単位で順次行うようにしても良い。
本実施形態によれば、非選択ワード線がプログラム電圧ＶＰＧＭに維持されているので、非選択ワード線の放電及び充電時間を短縮して高速データ書き込みが可能になる。なお、選択ビット線の切り替え時間Ａにベリファイ動作を行うようにしても良い。
［第５の実施形態］
図１４は、本発明の第５の実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。
この実施形態は、非選択ワード線をスタンバイ電圧であるプログラム電圧ＶＰＧＭに維持したまま、選択ビット線と選択ワード線を順次変化させて選択メモリセルを順次セットして行くようにした例である。セットは、１ビットずつの他、複数ビットからなる所定の分割単位で順次行うようにしても良い。
ワード線ＢＬ０，ＢＬ１が選択状態から非選択状態、又は非選択状態から選択状態に切り替わる際に、ワード線に対する充電又は放電が生じるが、充電又は放電されるワード線は限定されているのに対し、大多数の非選択ワード線はプログラム電圧ＶＰＧＭに維持されているので、この場合にも高速データ書き込みが可能になる。
［第６の実施形態］
図１５は、本発明の第６の実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。
この実施形態では、リセット動作とセット動作に続いてベリファイ動作を設けている。ベリファイ動作中も非選択ワード線はスタンバイ電圧としてプログラム電圧ＶＰＧＭを維持している。これにより、先の実施形態と同様に高速のデータ書き込みが可能である。
［第７の実施形態］
図１６は、本発明の第７の実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。
この実施形態は、セット動作をリセット動作に先行させて設けた例である。また、セット動作に先立ち充電シーケンスを設けている。本実施形態の場合、充電シーケンスにより非選択ワード線をプログラム電圧ＶＰＧＭまで充電し、“０”書き込み（セット）を先行させる。リセット動作時にも非選択ワード線の電圧はプログラム電圧ＶＰＧＭを保持する。以後、更なる連続動作を行っても良い。
これにより、非選択ワード線のオンオフを省略することができるので、高速書き込みと消費電力の低減を図ることができる。
［その他の実施形態］
本発明は、上述した実施形態に限定されるものではない。
上記実施形態では、ビット線を第１の配線、ワード線を第２の配線としたが、メモリセルの整流素子の極性を反転させれば、ワード線を第１の配線、ビット線を第２の配線として、同様のデータ書き込み方法を実現することができる。
また、整流素子にオンさせないための制御電圧は、プログラム電圧に限定されるものではなく、整流素子の閾値を超えない範囲でこれよりも低い電圧を与えるようにしても良い。
本発明の第１の実施形態に係る不揮発性半導体メモリのブロック図である。 同実施形態に係る不揮発性メモリのメモリセルアレイの一部の斜視図である。 図２におけるＩ−Ｉ’線で切断して矢印方向に見たメモリセル１つ分の断面図である。 同実施形態における可変抵抗素子の一例を示す模式的な断面図である。 同実施形態における可変抵抗素子の他の例を示す模式的な断面図である。 同実施形態における非オーミック素子の例を示す模式的断面図である。 同実施形態の変形例に係るメモリセルアレイの一部を示す斜視図である。 同実施形態に係る不揮発性メモリのメモリセルアレイ及びその周辺回路の回路図である。 二値データの場合のメモリセルの抵抗値分布とデータの関係を示すグラフである。 同実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。 本発明の第２の実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。 本発明の第３の実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。 本発明の第４の実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。 本発明の第５の実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。 本発明の第６の実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。 本発明の第７の実施形態に係る不揮発性半導体メモリのデータ書き込み方法を説明するための波形図である。
符号の説明
１…メモリセルアレイ、２…カラム制御回路、３…ロウ制御回路、４…データ入出力バッファ、５…アドレスレジスタ、６…コマンド・インターフェイス、７…ステートマシン、９…パルスジェネレータ。

Claims (5)

  1. 互いに交差する第１及び第２の配線と、これらの各交差部に配置された電気的書き換え可能で抵抗値をデータとして不揮発に記憶する可変抵抗素子及び整流素子を直列接続したメモリセルとを備えた不揮発性半導体記憶装置の前記第１及び第２の配線にデータの書き込みに必要な電圧を印加する不揮発性半導体記憶装置のデータ書き込み方法であって、
    非選択の第１の配線及び選択された第２の配線に基準電圧を与えると共に、選択された第１の配線に前記基準電圧に対して前記可変抵抗素子のプログラムに必要なプログラム電圧を印加し、非選択の第２の配線に前記プログラム電圧に対して前記整流素子がオンしない制御電圧を印加することにより前記選択された第１及び第２の配線に接続される可変抵抗素子のみをプログラムするセット動作、及び前記可変抵抗素子のデータを消去するリセット動作のうち一方を他方に先行させて連続して実行し、
    前記セット動作及び前記リセット動作のうち先行する動作と同時又はその動作に先立ち、前記非選択の第２の配線を前記基準電圧よりも大きなスタンバイ電圧までプリチャージし、前記セット動作及び前記リセット動作が完了するまで前記非選択の第２の配線を前記スタンバイ電圧に維持する
    ことを特徴とする不揮発性半導体記憶装置のデータ書き込み方法。
  2. 前記リセット動作時に前記非選択の第２の配線のみを前記スタンバイ電圧までプリチャージすることを特徴とする請求項１記載の不揮発性半導体記憶装置のデータ書き込み方法。
  3. 前記スタンバイ電圧は前記制御電圧以下であることを特徴とする請求項２記載の不揮発性半導体記憶装置のデータ書き込み方法。
  4. 前記可変抵抗素子へのセット動作に先行するタイミングで前記可変抵抗素子へのリセット動作を実行し、前記リセット動作に先行するタイミングで前記非選択の第２の配線のみを前記スタンバイ電圧までプリチャージする充電シーケンス動作期間を有することを特徴とする請求項１記載の不揮発性半導体記憶装置のデータ書き込み方法。
  5. 前記非選択の第２の配線を前記スタンバイ電圧に維持しながらプログラムする可変抵抗素子を順次切り替える
    ことを特徴とする請求項１記載の不揮発性半導体記憶装置のデータ書き込み方法。
JP2008032646A 2008-02-14 2008-02-14 不揮発性半導体記憶装置のデータ書き込み方法 Active JP5049814B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008032646A JP5049814B2 (ja) 2008-02-14 2008-02-14 不揮発性半導体記憶装置のデータ書き込み方法
US12/370,111 US7907436B2 (en) 2008-02-14 2009-02-12 Nonvolatile semiconductor storage device and data writing method therefor
US13/024,926 US8154908B2 (en) 2008-02-14 2011-02-10 Nonvolatile semiconductor storage device and data writing method therefor
US13/415,953 US8379432B2 (en) 2008-02-14 2012-03-09 Nonvolatile semiconductor storage device and data writing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008032646A JP5049814B2 (ja) 2008-02-14 2008-02-14 不揮発性半導体記憶装置のデータ書き込み方法

Publications (2)

Publication Number Publication Date
JP2009193629A JP2009193629A (ja) 2009-08-27
JP5049814B2 true JP5049814B2 (ja) 2012-10-17

Family

ID=40954962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008032646A Active JP5049814B2 (ja) 2008-02-14 2008-02-14 不揮発性半導体記憶装置のデータ書き込み方法

Country Status (2)

Country Link
US (3) US7907436B2 (ja)
JP (1) JP5049814B2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
JP5049814B2 (ja) * 2008-02-14 2012-10-17 株式会社東芝 不揮発性半導体記憶装置のデータ書き込み方法
KR20090095313A (ko) * 2008-03-05 2009-09-09 삼성전자주식회사 저항성 메모리 소자의 프로그래밍 방법
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
JP5106297B2 (ja) 2008-07-30 2012-12-26 株式会社東芝 半導体記憶装置
JP5178448B2 (ja) 2008-10-17 2013-04-10 株式会社東芝 不揮発性半導体記憶装置
JP5127665B2 (ja) * 2008-10-23 2013-01-23 株式会社東芝 半導体記憶装置
WO2010076834A1 (en) 2008-12-31 2010-07-08 Ferdinando Bedeschi Reliable set operation for phase-change memory cell
JP4881400B2 (ja) * 2009-03-23 2012-02-22 株式会社東芝 不揮発性半導体記憶装置、及びそのスクリーニング方法
US8040721B2 (en) * 2009-08-31 2011-10-18 Sandisk 3D Llc Creating short program pulses in asymmetric memory arrays
US8379437B2 (en) 2009-08-31 2013-02-19 Sandisk 3D, Llc Flexible multi-pulse set operation for phase-change memories
US8125822B2 (en) 2009-08-31 2012-02-28 Sandisk 3D Llc Reducing programming time of a memory cell
JP5044617B2 (ja) * 2009-08-31 2012-10-10 株式会社東芝 不揮発性半導体記憶装置
JP2011061091A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 半導体記憶装置
KR20110088906A (ko) * 2010-01-29 2011-08-04 삼성전자주식회사 가변 저항 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
JP2012069216A (ja) 2010-09-24 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
JP5763004B2 (ja) 2012-03-26 2015-08-12 株式会社東芝 不揮発性半導体記憶装置
JP5774556B2 (ja) * 2012-08-03 2015-09-09 株式会社東芝 半導体記憶装置
US8969843B2 (en) 2013-02-21 2015-03-03 Kabushiki Kaisha Toshiba Memory device
JP2015018590A (ja) * 2013-07-11 2015-01-29 株式会社東芝 再構成可能な回路およびそのプログラム方法
US9286978B2 (en) * 2013-10-09 2016-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR102159258B1 (ko) 2014-04-04 2020-09-23 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 동작 방법
US9384830B2 (en) 2014-05-06 2016-07-05 Micron Technology, Inc. Apparatuses and methods for performing multiple memory operations
US9246085B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. Shaping ReRAM conductive filaments by controlling grain-boundary density
US20170263299A1 (en) * 2016-03-11 2017-09-14 Kabushiki Kaisha Toshiba Semiconductor memory device
US10650889B1 (en) * 2018-12-14 2020-05-12 Samsung Electronics Co., Ltd. Energy efficient phase change random access memory cell array write via controller-side aggregation management

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263647A (ja) * 1994-02-04 1995-10-13 Canon Inc 電子回路装置
US6667900B2 (en) * 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US6801450B2 (en) * 2002-05-22 2004-10-05 Hewlett-Packard Development Company, L.P. Memory cell isolation
JP2005150156A (ja) * 2003-11-11 2005-06-09 Toshiba Corp 磁気記憶装置
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
JP2008123595A (ja) * 2006-11-10 2008-05-29 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP5091491B2 (ja) * 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
JP2009099206A (ja) 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置
JP5049814B2 (ja) * 2008-02-14 2012-10-17 株式会社東芝 不揮発性半導体記憶装置のデータ書き込み方法
JP5100555B2 (ja) 2008-07-30 2012-12-19 株式会社東芝 半導体記憶装置
JP5100554B2 (ja) 2008-07-30 2012-12-19 株式会社東芝 半導体記憶装置
JP5106297B2 (ja) 2008-07-30 2012-12-26 株式会社東芝 半導体記憶装置
JP5178448B2 (ja) 2008-10-17 2013-04-10 株式会社東芝 不揮発性半導体記憶装置
JP5127665B2 (ja) 2008-10-23 2013-01-23 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
JP2009193629A (ja) 2009-08-27
US20110128775A1 (en) 2011-06-02
US8379432B2 (en) 2013-02-19
US7907436B2 (en) 2011-03-15
US8154908B2 (en) 2012-04-10
US20090207647A1 (en) 2009-08-20
US20120201070A1 (en) 2012-08-09

Similar Documents

Publication Publication Date Title
JP5049814B2 (ja) 不揮発性半導体記憶装置のデータ書き込み方法
JP4719233B2 (ja) 不揮発性半導体記憶装置
JP5100554B2 (ja) 半導体記憶装置
JP5085405B2 (ja) 不揮発性半導体記憶装置
JP5006369B2 (ja) 不揮発性半導体記憶装置
JP5268481B2 (ja) 不揮発性半導体記憶装置
JP5178448B2 (ja) 不揮発性半導体記憶装置
US8259489B2 (en) Nonvolatile semiconductor memory device generating different write pulses to vary resistances
JP5214560B2 (ja) 不揮発性半導体記憶装置
US20090219750A1 (en) Nonvolatile memory device and method of controlling the same
JP2011108327A (ja) 不揮発性半導体記憶装置
JP2011100505A (ja) 不揮発性半導体記憶装置
JP2010225227A (ja) 不揮発性半導体記憶装置
JP2012069216A (ja) 不揮発性半導体記憶装置
JP2011253595A (ja) 不揮発性半導体記憶装置
JP5367641B2 (ja) 不揮発性半導体記憶装置
JP2009193626A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5049814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350