JP5060427B2 - 突入電流防止機能付き電源装置 - Google Patents

Description

本発明は、突入電流防止機能付き電源装置に関し、特に、起動時に抵抗成分を有する電流制限手段を介して主電源電力が入力され当該主電源電力をもとに負荷を駆動するための負荷駆動電力を生成する電力生成手段を備え、この電力生成手段に入力される主電源電力の電圧成分または負荷駆動電力の電圧成分を直接的または間接的に監視して、この監視電圧値が所定値以上になったときに主電源電力が電流制限手段を回避して直接的に電力生成手段に入力されるように当該主電源電力の電力生成手段への入力経路を制御する、突入電流防止機能付き電源装置に関する。

この種の突入電流防止機能付き電源装置として、従来、例えば特許文献１に開示されたものがある。この従来技術によれば、電源の入力側の電圧を検知する電圧検知部と、当該電源への入力電流を制限する電流制限抵抗とが、設けられている。そして、電圧検知部によって検知された入力側電圧が所定値以上になるまでは、電流制限抵抗を介して電源に電流が入力され、当該入力側電圧が所定値以上になったときに、電流制限抵抗を介さずに電源に電流が入力され、具体的には当該電流制限抵抗に並列接続されたリレー接点が閉じられる。ただし、電圧検知部は、スイッチ部を介して電源の入力側に接続されている。そして、このスイッチ部は、電源の出力側の電圧を監視する監視回路によってＯＮされ、当該監視回路は、電源の出力側電圧が所定値以上になったとき、言い換えれば電源の入力側電圧が十分に高くなったときに、動作する。従って、電流制限抵抗の抵抗値が大きい場合や、電源内部の平滑用コンデンサの容量が大きい場合であっても、当該コンデンサが十分に充電され、ひいては電源の入力側電圧が十分に高くなってから、リレー接点が閉じられる。ゆえに、コンデンサの充電中にリレー接点が閉じることによる突入電流の電源への流入が防止される、とされている。

特開平８−６６５０号公報

しかしながら、上述の従来技術では、電源の起動時に負荷が接続されている場合、特に当該負荷の容量が大きい場合に、次のような問題がある。即ち、容量の大きい負荷が接続されている状態、言わば過負荷状態で、電源が起動されると、この電源の出力側から負荷に大きな電流が流れる。このとき、電源の入力側においても電流制限抵抗を介して大きな電流が流れるため、当該電流制限抵抗によって大きな電圧降下が生じる。すると、この電源の入力側の電圧降下に伴って、当該電源の出力側電圧も低下する。そして、極端には、いつまで経っても出力側電圧が所定値以上にならず、つまり電源が正常に起動しないことがある。しかも、このように電源が正常に起動しない間は、電流制限抵抗を介して大きな電流が流れ続けるため、当該電流制限抵抗が破損する恐れもある。

そこで、本発明は、負荷の状態に拘わらず、常に正常に起動することができる突入電流防止機能付き電源装置を提供することを、目的とする。

この目的を達成するために、本発明は、起動時に抵抗成分を有する電流制限手段を介して主電源電力が入力され、この主電源電力をもとに負荷を駆動するための負荷駆動電力を生成する電力生成手段を、備える。そして、この電力生成手段に入力される主電源電力の電圧成分または負荷駆動電力の電圧成分を直接的または間接的に監視して、この監視電圧値が所定値以上になったときに当該主電源電力が電流制限手段を回避して直接的に電力生成手段に入力されるように当該主電源電力の電力生成手段への入力経路を制御することを、前提とする。この前提の下、少なくとも起動時から監視電圧値が所定値以上になる時点が経過するまでの期間にわたって負荷が不存在であるのと同様の無負荷状態を形成する無負荷状態形成手段を、さらに具備する。

即ち、本発明では、起動時に、抵抗成分を有する電流制限手段を介して、主電源電力が電力生成手段に入力される。これにより、当該起動時における電力生成手段への突入電流の流入が防止される。電力生成手段は、入力された主電源電力をもとに、負荷を駆動するための負荷駆動電力を生成する。これと併せて、電力生成手段に入力される主電源電力の電圧成分または負荷駆動電力の電圧成分が直接的または間接的に監視され、この監視電圧値が所定値以上になると、主電源電力が電流制限手段を回避して直接的に電力生成手段に入力される。つまり、起動時から言わば安定時へと移行する。ここで、起動時においては、無負荷状態形成手段によって、負荷が存在しないのと同様の無負荷状態が強制的に形成される。従って、当該起動時においては、主電源電力が電流制限手段を介して電力生成手段に入力されるものの、電流制限手段を介して流れる電流は、例えば過負荷状態にあるときに比べて遥かに小さい。ゆえに、電流制限手段の抵抗成分による電圧降下が抑えられ、適切な監視電圧値が得られるようになる。そして、この状態は、少なくとも監視電圧値が所定値以上になる時点が経過するまで維持される。この結果、監視電圧値は確実に所定値以上となり、ひいては起動時から安定時へと確実に移行する。

なお、無負荷状態形成手段は、負荷駆動電力の負荷への供給を遮断することによって、無負荷状態を形成するものであってもよい。

また、ここで言う負荷が、例えば電気信号を増幅する増幅装置である場合には、無負荷状態形成手段は、当該増幅装置に入力される電気信号を減衰させることによって、無負荷状態を形成してもよい。これとは別に、無負荷状態形成手段は、増幅装置への電気信号の入力を遮断し、或いは、増幅装置による増幅後信号の当該増幅装置からの出力を遮断することによって、無負荷状態を形成してもよい。

特に、電気信号としてオーディオ信号を増幅するオーディオ増幅装置においては、その入力側にいわゆるミュート手段を設け、このミュート手段によって、当該オーディオ増幅装置に入力されるオーディオ信号を減衰させ、または遮断することで、無負荷状態を形成してもよい。これとは別に、オーディオ増幅装置の出力側とスピーカの入力側との間にスイッチ手段を設け、このスイッチ手段によって、これら両者間を遮断することで、無負荷状態を形成してもよい。

このような本発明は、突入電流の影響を受け易いスイッチング電源装置に、特に好適である。

上述したように、本発明によれば、起動時に無負荷状態が強制的に形成されるので、当該起動時における電流制限手段による電圧降下が抑えられる。従って、この電流制限手段による電圧降下の影響を受けずに、要するに負荷の状態に拘わらず、常に適切に起動することができる。また、電流制限手段を介して大きな電流が流れ続けることもないので、当該大きな電流が流れ続けることによる電流制限手段の破損も確実に防止される。

本発明の一実施形態について、図１に示す構成のスイッチング電源装置１０を例に挙げて、説明する。

同図に示すように、本実施形態に係るスイッチング電源装置１０は、いわゆるハーフブリッジ方式と呼ばれるものであり、主電源電力Ｐｉとしての商用交流電力をもとに、負荷としての後述するＰＡ（Public Address）用増幅装置１００を駆動するための直流の負荷駆動電力Ｐｏを生成する。

具体的には、当該スイッチング電源装置１０は、商用交流電力Ｐｉが入力される入力端子１２を備えている。この入力端子１２は、電源（Ｌ）側端子１２ａおよび接地（Ｎ）側端子１２ｂから成り、このうちの電源側端子１２ａは、保護手段としてのヒューズ１４および電流制限手段としての突入電流制限用抵抗器１６を介して、入力側整流手段としてのダイオードブリッジ整流回路１８の一方入力端子１８ａに接続されている。そして、接地側端子１２ｂは、当該ダイオードブリッジ整流回路１８の一方入力端子１８ａと対を成す他方入力端子１８ｂに直接接続されている。さらに、突入電流制限用抵抗器１６と並列に、常開接点（ａ接点）形のリレー２０のスイッチ２０ａが接続されている。なお、突入電流制限用抵抗器１６は、セメント抵抗器１６ａと温度ヒューズ１６ｂとが直列に接続されたいわゆる温度ヒューズ付きセメント抵抗器と呼ばれるものであるが、これに限らず、例えば温度ヒューズ１６ｂを備えない抵抗器単体のものであってもよい。また、説明するまでもないが、ダイオードブリッジ整流回路１８は、４つのダイオード１８ｃ，１８ｄ，１８ｅおよび１８ｆによって構成されている。

ダイオードブリッジ整流回路１８の陽極（＋）側出力端子１８ｇは、陽極側の電源ライン２２に接続されており、陰極（−）側出力端子１８ｈは、陰極側の電源ライン、言わば基準ラインとしての接地ライン２４、に接続されている。そして、これら陽極側の電源ライン（以下、単に電源ラインと言う。）２２と接地ライン２４との間に、入力側平滑手段としての比較的に容量の大きい２つの電界コンデンサ２６および２８が、直列に接続されている。詳しくは、一方の電界コンデンサ２６の陽極端子が、電源ライン２２に接続されており、当該一方の電界コンデンサ２６の陰極端子は、他方の電界コンデンサ２８の陽極端子に接続されている。そして、この他方の電界コンデンサ２８の陰極端子が、接地ライン２４に接続されている。

さらに、電源ライン２２と接地ライン２４との間には、抵抗器３０と定電圧ダイオード３２とが、直列に接続されている。詳しくは、抵抗器３０の一方端子が、電源ライン２２に接続されており、当該抵抗器３０の他方端子は、定電圧ダイオード３２のカソード端子に接続されている。そして、定電圧ダイオード３２のアノード端子が、接地ライン２４に接続されている。さらに、抵抗器３０と定電圧ダイオード３２との相互接続点に、ＮＰＮ型のトランジスタ３４のベース端子が接続されている。そして、このトランジスタ３４のコレクタ端子は、別の抵抗器３６を介して、電源ライン２２に接続されており、当該トランジスタ３４のエミッタ端子は、ダイオード３８のアノード端子に接続されている。なお、これらの抵抗器３０，定電圧ダイオード３２，トランジスタ３４，別の抵抗器３６およびダイオード３８は、図示しない電源スイッチがＯＮされた直後のいわゆる起動時に、後述するＦＥＴ（Field Effect Transistor）ドライブ回路４０を駆動するための電源電圧Ｖｄを生成する起動時ドライブ電源回路４２を、構成する。このため、ダイオード３８のカソード端子は、当該ＦＥＴドライブ回路４０内の図示しない電源ラインに接続されている。そして、ダイオード３８のカソード端子は、雑音除去用の電界コンデンサ４４を介して、接地ライン４０にも接続されている。詳しくは、このダイオード３４のカソード端子は、電界コンデンサ４４の陽極端子に接続されており、当該電界コンデンサ４４の陰極端子は、接地ライン２４に接続されている。

また、電源ライン２２と接地ライン２４との間には、スイッチング手段としての２つのＦＥＴ４６および４８が直列に接続されている。詳しくは、一方のＦＥＴ４６のドレイン端子が、電源ライン２２に接続されており、当該一方のＦＥＴ４６のソース端子は、他方のＦＥＴ４８のドレイン端子に接続されている。そして、この他方のＦＥＴ４８のソース端子が、接地ライン２４に接続されている。これら２つのＦＥＴ４６および４８は、それぞれのゲート端子にＦＥＴドライブ回路４０から与えられるスイッチング制御信号Ｓｗに従って、後述する如くスイッチング動作する。

さらに、各ＦＥＴ４６および４８の相互接続点には、電圧変換手段としての高周波トランス５０の１次側巻線５０ａの一端が、接続されている。そして、この高周波トランス５０の１次側巻線５０ａの他端は、上述した入力側平滑手段としての２つの電界コンデンサ２６および２８の相互接続点に、接続されている。

高周波トランス５０は、３つの２次側巻線５０ｂ，５０ｃおよび５０ｄを有している。このうち、第１の２次側巻線５０ｂは、出力側整流手段としての両波整流回路５２に接続されている。この両波整流回路５２は、２つのダイオード５２ａおよび５２ｂを有しており、このうちの一方のダイオード５２ａのアノード端子に、第１の２次側巻線５０ｂの一端が接続されており、他方のダイオード５２ｂのアノード端子に、当該第１の２次側巻線５０ｂの他端が接続されている。そして、これらのダイオード５２ａおよび５２ｂのカソード端子は、相互に接続されており、この相互接続点は、出力端子５４を構成する陽極（＋）側端子５４ａに接続されている。また、第２の２次側巻線５０ｂは、センタタップ５０ｅを有しており、このセンタタップ５０ｅは、出力端子５４を構成する陰極（−）側端子５４ｂに接続されている。さらに、出力端子５４の陽極側端子５４ａと陰極側端子５４ｂとの間には、出力側平滑手段としての電界コンデンサ５６が接続されている。詳しくは、陽極側端子５４ａに接続された陽極ライン５８に、電界コンデンサ５６の陽極端子が接続されており、陰極側端子５４ｂに接続された陰極ライン６０に、当該電界コンデンサ５６の陰極端子が接続されている。

そして、高周波トランス５０の第２の２次側巻線５０ｃは、常用ドライブ電源回路６２に接続されている。この常用ドライブ電源回路６２は、上述した起動時ドライブ電源回路４２によってＦＥＴドライブ回路４０を駆動（起動）した後に、当該起動時ドライブ電源回路４２に代えてＦＥＴドライブ回路４０を駆動するための電源電圧Ｖｄを生成するものであり、低電圧整流手段としての半波整流回路６４を備えている。

半波整流回路６４は、１つのダイオード６４ａによって構成されており、このダイオード６４ａのアノード端子に、第２の２次側巻線５０ｃの一端が接続されている。そして、当該ダイオード６４ａのカソード端子は、上述した電源ライン２２とは別の低電圧電源ライン６６に接続されている。なお、第２の２次側巻線５０ｃの他端は、上述した接地ライン２４に接続されている。

これら低電圧電源ライン６６と接地ライン２４との間には、低電圧平滑手段としての電界コンデンサ６８が接続されている。詳しくは、低電圧電源ライン６６に、この電界コンデンサ６８の陽極端子が接続されており、接地ライン２４に、当該電界コンデンサ６８の陰極端子が接続されている。

また、低電圧電源ライン６６には、上述したリレー２０の操作コイル２０ｂと抵抗器７０とを介して、ＮＰＮ型のトランジスタ７２のコレクタ端子が、接続されている。そして、トランジスタ７２のエミッタ端子は、接地ライン２４に接続されている。さらに、低電圧電源ライン６６と接地ライン２４との間に、２つの抵抗器７４および７６が直列に接続されており、これら２つの抵抗器７４および７６の相互接続点に、別の抵抗器７８および定電圧ダイオード８０を介して、トランジスタ７２のベース端子が接続されている。なお、定電圧ダイオード８０は、そのアノード端子をトランジスタ７２のベース端子に接続し、カソード端子を抵抗器７８に接続するように、設けられている。

さらに、抵抗器７８と定電圧ダイオード８０との相互接続点は、電界コンデンサ８２を介して、接地ライン２４に接続されている。詳しくは、当該抵抗器７８と定電圧ダイオード８０との相互接続点に、電界コンデンサ８２の陽極端子が接続されており、接地ライン２４に、電界コンデンサ８２の陰極端子が接続されている。また、抵抗器７８と並列に、ダイオード８４が接続されている。詳しくは、当該抵抗器７８と定電圧ダイオード８０との相互接続点に、ダイオード８４のアノード端子が接続されており、上述した２つの抵抗器７４および７６の相互接続点に、ダイオード８４のカソード端子が接続されている。

そして、低電圧電源ライン６６は、ダイオード８６を介して、上述したＦＥＴドライブ回路４０内の電源ラインに接続されている。詳しくは、低電圧電源ライン６６に、ダイオード８６のアノード端子が接続されており、当該ＦＥＴドライブ回路４０内の電源ラインに、ダイオード８６のカソード端子が接続されている。

高周波トランス５０の第３の２次側巻線５０ｄは、ミュート制御回路８８に接続されている。このミュート制御回路８８については、後で詳しく説明する。

さて、このように構成されたスイッチング電源装置１０は、次のように動作する。

即ち、今、上述した電源スイッチがＯＦＦの状態にある、とする。この状態においては、リレー２０のスイッチ２０ａはＯＦＦの状態にある。ここで、電源スイッチがＯＮされると、入力端子１２（１２ａおよび１２ｂ）に商用交流電力Ｐｉが入力され、つまり実効値が１００［Ｖ］の商用交流電圧Ｖｉが印加される。この商用交流電圧Ｖｉは、ヒューズ１４および突入電流制限用抵抗器１６を介して、ダイオードブリッジ整流回路１８の入力端子１８ａおよび１８ｂに印加される。このように起動時に突入電流制限用抵抗器１６を介して商用交流電圧Ｖｉが印加されることで、当該突入電流制限用抵抗器１６よりも後段、つまりダイオードブリッジ整流回路１８以降、への突入電流の流入が防止される（厳密には突入電流の大きさ（ピーク）が抑制される）。

ダイオードブリッジ整流回路１８は、自身の入力端子１８ａおよび１８ｂに印加された商用交流電圧Ｖｉを全波整流（ブリッジ整流）する。これによって、ダイオードブリッジ整流回路１８の出力端子１８ｇおよび１８ｈに全波整流された最大約１４１［Ｖ］の整流後電圧が現れる。そして、この整流後電圧は、電界コンデンサ２６および２８に印加される。これにより、当該電界コンデンサ２６および２８が充電され、それぞれの両端間電圧Ｖ１およびＶ２が増大する。そして、この電界コンデンサ２６および２の充電後、当該電界コンデンサ２６および２８が放電および充電を繰り返すことによる平滑作用によって、電源ライン２２と接地ライン２４との間に概ね１３５［Ｖ］前後の直流電圧が現れる。

このように電源ライン２２と接地ライン２４との間に直流電圧が現れることで、起動時ドライブ電源回路４２が有効化される。即ち、抵抗器３０と定電圧ダイオード３２との相互接続点に、当該定電圧ダイオード３２のツェナ電圧Ｖｚに応じた電圧が現れる。なお、この電圧（ツェナ電圧）Ｖｚは、例えば６［Ｖ］〜７［Ｖ］とされている。そして、この電圧Ｖｚがトランジスタ３４のベース端子に印加されることで、当該トランジスタ３４がＯＮする。これにより、電源ライン２２と接地ライン２４との間に、抵抗器３６，トランジスタ３４，ダイオード３８および電界コンデンサ４４の直流回路が形成され、当該電界コンデンサ４４が充電される。これに伴い、電界コンデンサ４４の両端間電圧、言い換えれば起動時ドライブ電源回路４２の出力電圧Ｖａが、増大する。そして、この起動時ドライブ電源回路４２の出力電圧Ｖａが、ＦＥＴドライブ回路４０を駆動し得る大きさになると、この出力電圧Ｖａを電源電圧Ｖｄとして、ＦＥＴドライブ回路４０が駆動（起動）し、つまりＦＥＴ４６および４８を制御するための上述したスイッチング制御信号Ｓｗを生成する。

ＦＥＴ４６および４８は、ＦＥＴドライブ回路４０から与えられるスイッチング制御信号Ｓｗに従ってスイッチング動作し、詳しくは交互にＯＮ／ＯＦＦする。これにより、高周波トランス５０の１次側巻線５０ａに、当該ＦＥＴ４６および４８のスイッチング動作に応じた周波数、例えば１２０［ｋＨｚ］〜１３０［ｋＨｚ］、の高周波電圧が現れる。

このように高周波トランス５０の１次側巻線５０ａに高周波電圧が現れると、当該高周波トランス５０の第１の２次側巻線５０ｂにも同じ周波数の高周波電圧が現れる。なお、この第１の２次側巻線５０ｂに現れる高周波電圧の大きさは、当該２次側巻線５０ｂの巻数（厳密には当該２次側巻線５０ｂの両端からセンタタップ５０ｅまでの巻数）Ｎ２およびＮ３（＝Ｎ２）と、１次側巻線５０ａの巻数Ｎ１と、の比率（Ｎ１：Ｎ２またはＮ１：Ｎ３）によって決まる。本実施形態では、次に説明する出力電圧Ｖｏの大きさが、例えば２４［Ｖ］〜２８０［Ｖ］の範囲内の任意の値になるように、これら１次側巻線５０ａと２次側巻線５０ｂとの巻数比が決められる。

高周波トランス５０の第１の２次側巻線５０ｂに現れた高周波電圧は、両波整流回路５２によって全波整流（両波整流）され、さらに電界コンデンサ５６によって平滑される。これにより、出力端子５４（５４ａおよび５４ｂ）に上述した直流の出力電圧Ｖｏが現れる。そして、この出力電圧Ｖｏを有する直流の負荷駆動電力Ｐｏが、当該出力端子５４から出力される。なお、この負荷駆動電力Ｐｏの最大値（定格出力）は、後述する負荷としてのオーディオ増幅装置１００の容量に合わせて、例えば１２０［Ｗ］〜５００［Ｗ］とされている。

併せて、高周波トランス５０の第２の２次側巻線５０ｃにも、高周波電圧が現れる。この第２の２次側巻線５０ｃに現れる高周波電圧の大きさもまた、当該２次側巻線５０ｃの巻数Ｎ４と、１次側巻線５０ａの巻数Ｎ１と、の比率（Ｎ１：Ｎ４）によって決まり、例えば次に説明する電界コンデンサ６８の両端間電圧Ｖ３が最終的に約１６［Ｖ］になるように決定される。

この第２の２次側巻線５０ｂに現れた高周波電圧は、半波整流回路６４によって半波整流され、さらに電界コンデンサ６８によって平滑される。これにより、電界コンデンサ６８の両端間、つまり低電圧電源ライン６６と接地ライン２４との間に、上述したＶ３という直流電圧が現れる。

そして、このように低電圧電源ライン６６と接地ライン２４との間に直流電圧Ｖ３が現れることで、トランジスタ７２のベース端子に、当該トランジスタ７２をＯＮさせるのに必要な電圧が印加される。言い換えれば、トランジスタ７２のベース端子に定電圧ダイオード８０を介して接続された電界コンデンサ８２の両端間電圧Ｖ４が、当該トランジスタ７２をＯＮさせ得る大きさに達する。すると、トランジスタ７２がＯＮし、低電圧電源ライン６６と接地ライン２４との間に、リレー２０の操作コイル２０ｂ，抵抗器７０および当該トランジスタ７２の直流回路が、形成される。これにより、リレー２０の操作コイル２０ｂに電流が流れ、当該リレー２０の上述したスイッチ２０ａがＯＮされる。この結果、商用交流電圧Ｖｉが、突入電流制限用抵抗器１６を介さずに、当該リレー２０のスイッチ２０ａを介して直接的に、ダイオードブリッジ整流回路１８の入力端子１８ａおよび１８ｂに印加されるようになり、当該突入電流制限用抵抗器１６（セメント抵抗器１６ａ）による電圧降下、つまり損失が、なくなる。

さらに、ダイオード８６のカソード端子に現れる電圧、言わば常用ドライブ電源回路６２の出力電圧Ｖｂが、上述した起動時ドライブ電源回路４２の出力電圧Ｖａよりも大きくなる。すると、起動時ドライブ電源回路４２内のトランジスタ３４がＯＦＦして、当該起動時ドライブ電源回路４２が無効化され、これに代えて、常用ドライブ電源回路６２が有効化される。つまり、常用ドライブ電源回路６２の出力電圧Ｖｂを電源電圧Ｖｄとして、ＦＥＴドライブ回路４０が駆動するようになる。これにより、ＦＥＴドライブ回路４０を含む本実施形態のスイッチング電源装置１０が、起動時から安定時へと移行する。

この起動時から安定時への移行状態を図示すると、例えば図２のようになる。即ち、上述した電源スイッチがＯＮされると、その時点（厳密には起動時ドライブ電源回路４２のトランジスタ３４がＯＮした時点）ｔ０から、起動時ドライブ電源回路４２の出力電圧Ｖａが、指数関数的に増大する。そして、この起動時ドライブ電源回路４２の出力電圧Ｖａが、ＦＥＴドライブ回路４０を駆動し得る大きさになると、その時点ｔ１で、当該起動時ドライブ電源回路４２の出力電圧Ｖａを電源電圧Ｖｄとして、ＦＥＴドライブ回路４０が駆動し始める。これによって初めて、高周波トランス５０の１次側巻線５０ａに高周波電圧が現れ、これに応じて、当該高周波トランス５０の各２次側巻線５０ｂ，５０ｃおよび５０ｄに高周波電力が現れる。そして、特に第２の２次側巻線５０ｃに高周波電圧が現れることで、常用ドライブ電源回路６２内の低電圧平滑手段としての電界コンデンサ６８の充電が開始され、当該常用ドライブ電源回路６２の出力電圧Ｖｂが増大する。なお、電源スイッチがＯＮされた時点ｔ０からＦＥＴドライブ回路４０が駆動し始める時点ｔ１までの時間Ｔａは、主に起動時ドライブ電源回路４２の抵抗器３６の抵抗値と当該起動時ドライブ電源回路４２の出力部分に設けられた電界コンデンサ４４の容量とを含む時定数によって決まり、例えば５０［ｍｓ］〜６０［ｍｓ］とされている。

そして、起動時ドライブ電源回路４２の出力電圧Ｖａよりも常用ドライブ電源回路６２の出力電圧Ｖｂが大きくなると、その時点ｔ２から、当該起動時ドライブ電源回路４２の出力電圧Ｖａに代えて、常用ドライブ電源回路６２の出力電圧Ｖｂを電源電圧Ｖｄとして、ＦＥＴドライブ回路４０が駆動するようになる。そして、常用ドライブ電源回路６２内の低電圧平滑手段としての電界コンデンサ６８の充電が完了すると、その時点ｔ３以降、当該常用ドライブ電源回路６２の出力電圧Ｖｂは安定する。なお、電界コンデンサ６８の充電が開始された時点（つまりＦＥＴドライブ回路４０が駆動し始めた時点）ｔ１から当該充電が完了する時点ｔ３までの時間Ｔｂは、主に当該電界コンデンサ６８の容量によって決まり、例えば数十［ｍｓ］〜百数十［ｍｓ］とされている。また、図２においては、起動時ドライブ電源回路４２の出力電圧Ｖａよりも常用ドライブ電源回路６２の出力電圧Ｖｂが大きくなる時点ｔ２以降も、当該起動時ドライブ電源回路４２の出力電圧Ｖａが増大し続けるように表現されているが、これは飽くまで、常用ドライブ電源回路６２の出力電圧Ｖｂとの関係を無視した表現である。実際には、時点ｔ２において、起動時ドライブ電源回路４２内のトランジスタ３４がＯＦＦするので、この時点ｔ２以降、当該起動時ドライブ電源回路４２の出力電圧Ｖａは現れなくなる。

これとは別の観点から、上述した入力側平滑手段としての２つの電界コンデンサ２６および２８それぞれの両端間電圧Ｖ１およびＶ２と、常用ドライブ電源回路６２内の低電圧平滑手段としての電界コンデンサ６８の両端間電圧Ｖ３と、当該常用ドライブ電源回路６２内の別の電界コンデンサ８２の両端間電圧Ｖ４と、に注目すると、例えば図３（ａ）のようになる。

即ち、電源スイッチがＯＮされた時点ｔ０で、入力側平滑手段としての２つの電界コンデンサ２６および２８の充電が開始され、それぞれの両端間電圧Ｖ１およびＶ２が増大する。そして、各電界コンデンサ２６および２８の充電が完了すると、それぞれの両端間電圧Ｖ１およびＶ２は安定する。さらに、上述の如く時点ｔ１においてＦＥＴドライブ回路４０が駆動し始めると、常用ドライブ電源回路６２内の低電圧平滑手段としての電界コンデンサ６８の充電が開始され、当該電界コンデンサ６８の両端間電圧Ｖ３が増大する。そして、この電界コンデンサ６８の充電が完了すると、当該電界コンデンサ６８の両端間電圧Ｖ３は安定し、ひいては常用ドライブ電源回路６２の出力電圧Ｖｂが安定する。これは、図２に示した時点ｔ３における状態に相当する。

また、時点ｔ１においては、常用ドライブ電源回路６２内の別の電界コンデンサ８２の充電も開始されるので、当該電界コンデンサ８２の両端間電圧Ｖ４も増大する。ただし、この電界コンデンサ８２の両端間電圧Ｖ４は、他の電界コンデンサ２６，２８および６８の両端間電圧Ｖ１，Ｖ２およびＶ３に比べて、緩やかに増大し、その増大速度は、主に当該電界コンデンサ８２の容量とこれに直列に接続された抵抗器７８の抵抗値とを含む時定数によって決まる。そして、この電界コンデンサ８２の両端間電圧Ｖ４の大きさが所定値Ｖｒ以上になると、その時点ｔ４で、常用ドライブ電源回路６２内のトランジスタ７２がＯＮし、リレー２０の操作コイル２０ｂに電流が流れ、ひいては当該リレー２０のスイッチ２０ａがＯＮする。これにより、商用交流電圧Ｖｉが、突入電流制限用抵抗器１６を回避（バイパス）して、直接的にダイオードブリッジ整流回路１８の入力端子１８ａおよび１８ｂに印加されるようになる。なお、電界コンデンサ８２の充電が開始された時点ｔ１から当該電界コンデンサ８２の両端間電圧Ｖ４が所定値Ｖｒ以上になる時点ｔ４までの時間Ｔｃは、上述の時間Ｔｂよりも大きく、例えば０．５［ｓ］程度とされている。そして、この０．５［ｓ］程度という時間Ｔｃは、主に電界コンデンサ８２の容量とこれに直列接続された抵抗器７８の抵抗値とを含む上述の時定数によって決まる。

このように時点ｔ４において商用交流電圧Ｖｉが突入電流制限用抵抗器１６を回避することで、当該突入電流制限用抵抗器１６による電圧降下がなくなる。これに伴い、入力側平滑手段としての電界コンデンサ２６および２８の両端間電圧Ｖ１およびＶ２が、当該突入電流制限用抵抗器１６による電圧降下に応じた分だけ増大し、常用ドライブ電源回路６２内の低電圧平滑手段としての電界コンデンサ６８の両端間電圧Ｖ３もまた、同様に、増大する。なお、この時点ｔ４においては、常用ドライブ電源回路６２内の別の電界コンデンサ８２の両端間電圧Ｖ４も増大するが、この電界コンデンサ８２の容量とこれに直列に接続された抵抗器８４の抵抗値とを含む上述の時定数が比較的に大きいため、当該電界コンデンサ８２の両端間電圧Ｖ４は、他の電界コンデンサ２６，２８および６８の両端間電圧Ｖ１，Ｖ２およびＶ３に比べると、急激には増大しない。また、抵抗器８４に並列接続されているダイオード８４は、上述した電源スイッチがＯＦＦされたときに、即座に、当該ダイオード８６および抵抗器７６経由で電界コンデンサ８２を放電させるためのものであり、これによって、当該電源スイッチがＯＦＦされた直後に再びＯＮされたとしても、上述の時間Ｔｃが確保される。

ところで、ここまでのスイッチング電源装置１０の動作に関する説明は、飽くまで当該スイッチング電源装置１０が無負荷状態にあるかそれに近い状態にある場合、つまり出力端子５４に何らの負荷も接続されていないか比較的に容量の小さい負荷が接続されている場合、の説明である。ここで、１つの仮定として、例えば、図１に示した構成において高周波トランス５０の第３の２次側巻線５０ｄとミュート制御回路８８とが設けられておらず、併せて、比較的に容量の大きい負荷、具体的には負荷駆動電力Ｐｏの最大値に応じた容量を持つ負荷、が出力端子５４に接続されており、この言わば過負荷状態で、上述した電源スイッチがＯＮされる、とする。この場合、次のような不都合が生じる。

即ち、過負荷状態で電源スイッチがＯＮされると、出力端子５４から負荷へ大きな電流が流れる。このとき、入力端子１２から電流制限用抵抗器１６を介して流れる電流も大きくなるので、当該電流制限用抵抗器１６によって大きな電圧降下が生じる。すると、この電流制限用抵抗器１６による大きな電圧降下によって、例えば図３（ｂ）に示すように、入力側平滑手段としての電界コンデンサ２６および２８の両端間電圧Ｖ１およびＶ２が、図３（ａ）に示した無負荷状態時（正常時）と比べて大きく低下する。これに伴い、常用ドライブ電源回路６２内の低電圧平滑手段としての電界コンデンサ６８の両端間電圧Ｖ３もまた、同様に、大きく低下する。このため、常用ドライブ電源回路６２内の別の電界コンデンサ８２の両端間電圧Ｖ４、言い換えればリレー２０のスイッチ２０ａをＯＮさせるタイミングを見計らうために一種監視している監視電圧Ｖ４が、所期の通りに上昇せず、極端には、いつまで経っても所定値Ｖｒ以上にならないことがある。この結果、リレー２０のスイッチ２０ａがＯＮせずに、電流制限用抵抗器１６を介して大きな電流が流れ続け、当該電流制限用抵抗器１６が破損する恐れがある。

そればかりか、常用ドライブ電源回路６２の出力電圧Ｖｂもまた、所期の通りに上昇せず、いつまで経っても起動時ドライブ電源回路４２の出力電圧Ｖａよりも大きくならないことがある。そうすると、リレー２０のスイッチ２０ａがＯＮしないことを含め、起動時から安定時への移行が正常に行われないことになる。しかも、このとき、起動時ドライブ電源回路４２内のトランジスタ３４はＯＮし続けており、当該トランジスタ３４のコレクタ端子に接続されている抵抗器３６は約１３０［Ｖ］という大きな電圧降下を負担している状態にあるので、この状態が続くと、当該抵抗器３６までもが破損する恐れがある。

このような不都合を解消するべく、本実施形態においては、図１に示したように、高周波トランス５０に第３の２次側巻線５０ｄが設けられると共に、この第３の２次側巻線５０ｄにミュート制御回路８８が接続されており、さらに、負荷である増幅装置１００が図４に示すように構成されている。

即ち、図４に示すように、増幅装置１００は、オーディオ信号Ｓａを増幅するためのパワーアンプ回路１０２を備えている。このパワーアンプ回路１０２によって増幅された増幅後オーディオ信号Ｓａ’は、図示しないスピーカラインを介して、図示しない１台または複数台のスピーカに供給される。ただし、パワーアンプ回路１０２の入力側には、いわゆるバッファ用（インピーダンス変換用）としての２つのプリアンプ回路１０４および１０６が設けられている。さらに、これら２つのプリアンプ回路１０４および１０６の間には、ミュート回路１０８が設けられている。ミュート回路１０８は、切換接点（ｃ接点）形のリレー２００のスイッチによって構成されており、次に説明するミュート制御回路８８から与えられるミュート制御信号Ｓｍに従って、前段のプリアンプ回路１０４の出力側と後段のプリアンプ回路１０６の入力側との間を切断するいわゆるミュートＯＮの状態と、これら両者間を接続するミュートＯＦＦの状態と、に切り換わる。なお、ミュートＯＮの状態においては、後段のプリアンプ回路１０６の入力側は、基準電位としての接地電位に接続される。また、この図４には明示していないが、パワーアンプ回路１０２と各プリアンプ回路１０４および１０６とは、スイッチング電源装置１０から供給される負荷駆動電力Ｐｏを電源電力として駆動する。

一方、ミュート制御回路８８は、図５に示すように、上述した図１における常用ドライブ電源回路６２と同様の構成とされている。即ち、当該ミュート制御回路８８は、低電圧整流手段としての半波整流回路２０２を備えている。この半波整流回路２０２は、１つのダイオード２０２ａによって構成されており、詳しくは、当該ダイオード２０２ａのアノード端子に、第３の２次側巻線５０ｄの一端が接続されている。そして、ダイオード２０２ａのカソード端子は、このミュート制御回路８８専用の低電圧電源ライン２０４に接続されている。なお、第３の２次側巻線５０ｄの他端は、ミュート制御回路８８専用の接地ライン２０６に接続されている。

低電圧電源ライン２０４と接地ライン２０６との間には、低電圧平滑手段としての電界コンデンサ２０８が接続されている。詳しくは、低電圧電源ライン２０４に、この電界コンデンサ２０８の陽極端子が接続されており、接地ライン２０６に、当該電界コンデンサ２０８の陰極端子が接続されている。

併せて、低電圧電源ライン２０４と接地ライン２０６との間には、２つの抵抗器２１０および２１２が直列に接続されている。そして、これら２つの抵抗器２１０および２１２の相互接続点に、別の抵抗器２１４および定電圧ダイオード２１６を介して、ＮＰＮ型のトランジスタ２１８のベース端子が接続されている。なお、定電圧ダイオード２１６は、そのアノード端子をトランジスタ２１８のベース端子に接続し、カソード端子を抵抗器２１４に接続するように、設けられている。

さらに、抵抗器２１４と定電圧ダイオード２１６との相互接続点は、電界コンデンサ２２０を介して、接地ライン２０６に接続されている。詳しくは、当該抵抗器２１４と定電圧ダイオード２１６との相互接続点に、電界コンデンサ２２０の陽極端子が接続されており、接地ライン２０６に、電界コンデンサ２２０の陰極端子が接続されている。また、抵抗器２１４と並列に、ダイオード２２２が接続されている。詳しくは、当該抵抗器２１４と定電圧ダイオード２１６との相互接続点に、ダイオード２２２のアノード端子が接続されており、上述した２つの抵抗器２１０および２１２の相互接続点に、ダイオード２２２のカソード端子が接続されている。

そしてさらに、低電圧電源ライン２０４には、上述したリレー２００の操作コイル２００ａと抵抗器２２４とを介して、トランジスタ２１８のコレクタ端子が接続されており、当該トランジスタ２１８のエミッタ端子は、接地ライン２０６に接続されている。そして、リレー２００の操作コイル２００ａから、これと対を成す図４に示したミュート回路１０８に対して、上述したミュート制御信号Ｓｍが与えられる。ミュート回路１０８は、このミュート制御信号Ｓｍに従って、厳密にはリレー２００の操作コイル２００ａに電流が流れるか否かに応じて、ミュートＯＮまたはミュートＯＦＦの状態になる。

即ち、今、上述した電源スイッチがＯＦＦの状態にある、とする。この状態においては、当然に、図５におけるリレー２００の操作コイル２００ａには電流は流れていない。そして、このようにリレー２００の操作コイル２００ａに電流が流れていないときには、図４におけるミュート回路１０８は、ミュートＯＮの状態にある。つまり、当該ミュート回路１０８の後段にあるプリアンプ回路１０６の入力側は、接地電位に接続されている状態にある。

ここで、電源スイッチがＯＮされる、とする。この時点ｔ０（図２および図３参照）では、まだ、高周波トランス５０の１次側巻線５０ａに高周波電圧は現れないので、当該高周波トランス５０の各２次側巻線５０ｂ，５０ｃおよび５０ｄにも高周波電圧は現れない。従って、ミュート制御回路８８内のリレー２００の操作コイル２００ａにも電流は流れず、ミュート回路１０８は、依然としてミュートＯＮの状態にある。

そして、電源スイッチがＯＮされた時点ｔ０から上述した５０［ｍｓ］〜６０［ｍｓ］という時間Ｔａが経過した時点ｔ１になると、ＦＥＴドライブ回路４０が駆動し始め、高周波トランス５０の１次側巻線５０ａに高周波電圧が現れる。そして、この高周波トランス５０の各２次側巻線５０ｂ，５０ｃおよび５０ｄにも高周波電力が現れる。このうち、第３の２次側巻線５０ｄに現れる高周波電圧の大きさは、当該２次側巻線５０ｄの巻数Ｎ５と、１次側巻線５０ａの巻数Ｎ１と、の比率（Ｎ１：Ｎ５）によって決まる。なお、第３の２次側巻線５０ｄの巻数Ｎ５は、第２の２次側巻線５０ｃの巻数Ｎ４と同じ（Ｎ５＝Ｎ４）とされている。

この第３の２次側巻線５０ｄに現れた高周波電圧は、半波整流回路２０２によって半波整流され、さらに低電圧平滑手段としての電界コンデンサ２０８によって平滑される。これにより、この低電圧平滑手段としての電界コンデンサ２０８の両端間、つまり低電圧電源ライン２０４と接地ライン２０６との間に、Ｖ５という直流電圧が現れる。なお、この直流電圧Ｖ５は、最終的には上述した常用ドライブ電源回路６２内の低電圧平滑手段としての電界コンデンサ６８の両端感電圧Ｖ３と同じ大きさ（Ｖ３＝Ｖ５）になり、つまり約１６［Ｖ］になる。

このように低電圧電源ライン２０４と接地ライン２０６との間に直流電圧Ｖ５が現れることで、トランジスタ２１８のベース端子に、当該トランジスタ２１８をＯＮさせるのに必要な電圧が印加される。言い換えれば、トランジスタ２１８のベース端子に定電圧ダイオード２１６を介して接続された電界コンデンサ２２０の両端間電圧Ｖ６が、当該トランジスタ２１８をＯＮさせ得る大きさに達する。すると、トランジスタ２１８がＯＮし、低電圧電源ライン２０４と接地ライン２０６との間に、リレー２００の操作コイル２００ａ，抵抗器２２４および当該トランジスタ２１８の直流回路が、形成される。これにより、リレー２００の操作コイル２００ａに電流が流れ、ミュート回路１０８がミュートＯＮからミュートＯＦＦの状態に切り換わる。

ここで、図には示さないが、ミュート回路１０８がミュートＯＮからミュートＯＦＦの状態に切り換わる時点、つまりミュート制御回路８８内のトランジスタ２１８がＯＮする時点を、ｔ５とすると、この時点ｔ５は、上述した常用ドライブ電源回路６２内のトランジスタ７２がＯＮする時点ｔ４（図３（ａ）参照）よりも後になる。言い換えれば、ＦＥＴドライブ回路４０が駆動し始めた時点ｔ１から当該ミュート制御回路８８内のトランジスタ２１８がＯＮする時点ｔ５までの時間をＴｄとすると、この時間Ｔｄは、ＦＥＴドライブ回路４０が駆動し始めた時点ｔ１から常用ドライブ電源回路６２内のトランジスタ７２がＯＮする時点ｔ４までの上述した０．５［ｓ］程度という時間Ｔｃよりも長く、例えば１［ｓ］〜２［ｓ］とされている。なお、この１［ｓ］〜２［ｓ］という時間Ｔｄは、主に電界コンデンサ２２０の容量とこれに直列接続された抵抗器２１４の抵抗値とを含む時定数によって決まる。

要するに、電源スイッチがＯＮされた時点ｔ０から１［ｓ］〜２［ｓ］という時間Ｔｄが経過するまで、ミュート回路１０８は、常にミュートＯＮの状態にある。そして、このミュートＯＮの状態にあるときには、たとえ当該ミュート回路１０８の前段にあるプリアンプ回路１０４にオーディオ信号Ｓｍが入力されているとしても、このオーディオ信号Ｓｍは、後段のプリアンプ回路１０６およびパワーアンプ回路１０２には入力されない。従って、これら後段のプリアンプ回路１０６およびパワーアンプ回路１０２は、駆動していないのと略同様の状態になる。特にパワーアンプ回路１０２の消費電力（負荷容量）は、増幅装置１００全体の消費電力の大部分を占めるので、このパワーアンプ回路１０２を含む増幅装置１００全体の消費電力が大きく抑制される。この結果、スイッチング電源装置１０にとっては、無負荷状態であるのと略等価な状態が、強制的に形成される。そして、この略無負荷状態にある時間Ｔｄ内において、スイッチング電源装置１０は、上述した要領で、起動時から安定時へと移行する。つまり、当該起動時から安定時への移行が確実に行われる。

このように、本実施形態によれば、スイッチング電源装置１０の起動時に無負荷状態が強制的に形成されることで、当該起動時から安定時へと確実に移行される。つまり、負荷である増幅装置１００の状態に拘わらず、スイッチング電源装置１０の起動が常に適切に行われる。また、起動時に突入電流制限用抵抗器１６を介して大きな電流が流れ続けることもないので、当該起動時における突入電流制限用抵抗器１６の破損も確実に防止される。さらに、起動時に大きな電圧降下を負担する起動時ドライブ電源回路４２内の抵抗器３６の破損も確実に防止される。

なお、上述したように、図５のミュート制御回路８８は、図１における常用ドライブ電源回路６２と同様の構成とされている。このように両者の構成が統一されることで、ミュート制御回路８８によって規定される時間Ｔｄと、常用ドライブ電源回路６２によって規定される時点Ｔｃと、の相互関係、つまりＴｄ＞Ｔｃという関係、の構築が容易になる。つまり、ミュート制御回路８８内の抵抗器２１４の抵抗値と電界コンデンサ２２０の容量とを含む時定数と、常用ドライブ電源回路６２内の抵抗器７８の抵抗値と電界コンデンサ８２の容量とを含む時定数と、の調整（設定）によって、当該Ｔｄ＞Ｔｃという関係が、容易に構築される。

また、図５のミュート制御回路８８において、抵抗器２１４に並列接続されているダイオード２２２は、上述した電源スイッチがＯＦＦされたときに、即座に、電界コンデンサ２２０を放電させるためのものである。これにより、電源スイッチがＯＦＦされた直後に再びＯＮされたとしても、上述の時間Ｔｄが確保される。

本実施形態においては、図４に示したミュート回路１０８として、リレー２００のスイッチを用いたが、これに限らない。例えば、半導体スイッチ等の他のスイッチ手段によって、ミュート回路１０８を構成してもよい。この場合、ミュート回路１０８とミュート制御回路８８とを絶縁しつつ、当該ミュート制御回路８８からミュート回路１０８に対してミュート制御信号Ｓｍを伝送させるための信号伝送手段として、フォトカプラ等の絶縁型の手段を用いるのが、望ましい。

また、ミュート回路１０８として、後段のプリアンプ回路１０６の入力側を接地電位に接続することによって、つまりパワーアンプ回路１０２へのオーディオ信号Ｓａの入力を遮断することによって、ミュートＯＮの状態になるものを採用したが、これに限らない。例えば、パワーアンプ回路１０２に入力されるオーディオ信号Ｓａを減衰させることで、ミュートＯＮの状態になるものを採用してもよい。

さらに、ミュート回路１０８の構成によっては、バッファ用としての２つのプリアンプ回路１０４および１０６の一方または両方を設けなくてもよい場合がある。ただし、パワーアンプ回路１０２を含む増幅装置１００全体の動作の安定性および安全性を考慮すると、これらのプリアンプ回路１０４および１０６を設けるのが、望ましい。

そして、本実施形態においては、起動時に、ミュート回路１０６をミュートＯＮの状態にすることによって、無負荷状態を形成することとしたが、これに限らない。例えば、パワーアンプ回路１０２の出力側に、スピーカライン（スピーカ）との間を開閉するスイッチ回路を設け、このスイッチ回路を開成させることによって、無負荷状態を形成してもよい。或いは、パワーアンプ回路１０２を含む増幅回路１００への負荷駆動電力Ｐｏの供給を停止することによって、無負荷状態を形成してもよい。

また、図５に示したミュート制御回路８８の構成は、飽くまで一例であって、これに限定されない。特に、上述した時間Ｔｄについては、図５に示した構成以外の遅延回路によって設定するようにしてもよい。

さらに、本実施形態では、常用ドライブ電源回路６２内の電界コンデンサ８２の両端間電圧Ｖ４を言わば監視することで、リレー２０のスイッチ２０ａをＯＮさせるタイミングを見計らうこととしたが、これに限らない。例えば、当該常用ドライブ電源回路６２内の低電圧平滑手段としての電界コンデンサ６８の両端間電圧Ｖ３や、入力側平滑手段としての電界コンデンサ２６および２８の両端間電圧Ｖ１およびＶ２を監視することで、リレー２０のスイッチ２０ａをＯＮさせるタイミングを見計らってもよい。また、出力電圧Ｖｏを監視することで、当該タイミングを見計らってもよい。

そして、本実施形態においては、スイッチング電源装置１０を例に挙げて説明したが、シリーズ電源装置等の他の電源装置にも、本発明を適用することができる。負荷についても、ＰＡ用の増幅装置１００に限らず、これ以外の装置でもよい。

本発明の一実施形態に係るスイッチング電源装置の電気的な構成を示す回路図である。 図１における起動時ドライブ電源回路の出力電圧と常用ドライブ電源回路の出力電圧との遷移状態を示す図解図である。 図１における各要部の電圧の遷移状態を示す図解図である。 図１のスイッチング電源装置の負荷としての増幅装置の概略構成を示すブロック図である。 図１におけるミュート制御回路の詳細を示す電気回路図である。

符号の説明

１０ スイッチング電源装置
１２ 入力端子
１６ 突入電流制限用抵抗器
１８ ダイオードブリッジ整流回路
４０ ＦＥＴドライブ回路
４２ 起動時ドライブ電源回路
４６，４８ ＦＥＴ
５０ 高周波トランス
５４ 出力端子
６２ 常用ドライブ電源回路
８８ ミュート制御回路
１００ 増幅装置
１０２ パワーアンプ回路
１０８ ミュート回路

Claims (3)

1. 起動時に抵抗成分を有する電流制限手段を介して主電源電力が入力され該主電源電力をもとに負荷を駆動するための負荷駆動電力を生成する電力生成手段を備え、該電力生成手段に入力される該主電源電力の電圧成分または該負荷駆動電力の電圧成分を直接的または間接的に監視して、監視した監視電圧値が所定値以上になったときに該主電源電力が該電流制限手段を回避して直接的に該電力生成手段に入力されるように該主電源電力の該電力生成手段への入力経路を制御する突入電流防止機能付き電源装置において、
   少なくとも上記起動時から上記監視電圧値が上記所定値以上になる時点が経過するまでの期間にわたって上記負荷が不存在であるのと同様の無負荷状態を形成する無負荷状態形成手段をさらに具備し、
   上記負荷は電気信号を増幅する増幅装置であり、
   上記無負荷状態形成手段は上記増幅装置に入力される上記電気信号を減衰させまたは該増幅装置への該電気信号の入力を遮断しまたは該増幅装置による増幅後信号の該増幅装置からの出力を遮断することによって上記無負荷状態を形成すること、
   を特徴とする、突入電流防止機能付き電源装置。
2. 上記電気信号はオーディオ信号である、
   請求項１に記載の突入電流防止機能付き電源装置。
3. スイッチング電源装置である、
   請求項１または２に記載の突入電流防止機能付き電源装置。

Images