JP5065657B2 - Electronic device and manufacturing method thereof - Google Patents
Electronic device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5065657B2 JP5065657B2 JP2006319238A JP2006319238A JP5065657B2 JP 5065657 B2 JP5065657 B2 JP 5065657B2 JP 2006319238 A JP2006319238 A JP 2006319238A JP 2006319238 A JP2006319238 A JP 2006319238A JP 5065657 B2 JP5065657 B2 JP 5065657B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- component
- side electrode
- solder layer
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/856—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
本発明は、電子部品を実装基板に実装して成る電子装置およびその製造方法に関するものである。 The present invention relates to an electronic device in which an electronic component is mounted on a mounting board, and a method for manufacturing the same.
従来からこの種の電子装置として、図4(d)に示すように、実装基板1のうち基板側電極2が形成された実装面1aに電子部品3(ここではICチップ)のうち部品側電極4が形成された接続面3aを対向させる形で、基板側電極2と部品側電極4とを接続することにより実装基板1に電子部品3を実装したものが提供されている。
Conventionally, as an electronic device of this type, as shown in FIG. 4D, a component-side electrode of an electronic component 3 (here, an IC chip) is mounted on a
上述の電子装置を製造する際には、たとえば、図4(a)のように基板側電極2上に金属バンプ5を形成し、且つ図4(b)のように部品側電極4上にはんだバンプ6’を形成した後、基板側電極2と部品側電極4とを位置合わせし、電子部品3を実装基板1側に押圧することにより、図4(c)のように金属バンプ5の先端部をはんだバンプ6’の先端部に埋入させる。その後、電子部品3を介してはんだバンプ6’を加熱し、図4(d)のようにはんだバンプ6’を溶融させはんだバンプ6’で金属バンプ5の周囲を包み込むことにより、基板側電極2(金属バンプ5)と部品側電極4とをはんだバンプ6’で接続する(たとえば特許文献1参照)。
When manufacturing the electronic device described above, for example,
なお、特許文献1においては、基板側電極2は、Cu層からなる基板側下地電極層2aの上にNi層2bがめっきにより形成され、当該Ni層2b上にAu層2cがめっきにより形成されることにより構成されており、金属バンプ5はAuバンプからなる。部品側電極4は表面にバリア層4cが形成されている。さらに、実装面1aと接続面3aとの間に、熱硬化性樹脂の接着剤からなるアンダーフィル材7’を塗布し、はんだバンプ6’の加熱時にアンダーフィル材7’を硬化させることによりアンダーフィル層7を形成している。
ところで、上述した従来の電子装置では、基板側電極2上に設けた金属バンプ5と部品側電極4との間にはんだバンプ6’が介在しているので、金属バンプ5が部品側電極4に直接接合される場合に比べて基板側電極2と部品側電極4との間の導通抵抗がはんだバンプ6’の分だけ大きくなる。導通抵抗が大きくなると、たとえば微小な電気信号を用いる電子装置において電気信号の減衰などが問題となることがある。
By the way, in the above-described conventional electronic device, since the
本発明は上記事由に鑑みて為されたものであって、基板側電極と部品側電極との間の導通抵抗が従来構成よりも小さい電子装置およびその製造方法を提供することを目的とする。 The present invention has been made in view of the above-described reasons, and an object thereof is to provide an electronic device in which a conduction resistance between a substrate-side electrode and a component-side electrode is smaller than that of a conventional configuration and a method for manufacturing the same.
請求項1の発明は、実装基板のうち基板側電極が形成された実装面に電子部品のうち部品側電極が形成された接続面を対向させて基板側電極と部品側電極とを接続することにより実装基板に電子部品を実装した電子装置であって、前記部品側電極上にはんだ層が設けられ、前記基板側電極上に前記はんだ層を貫通して前記部品側電極に当接する金属バンプが設けられ、部品側電極が、部品側下地電極層、および当該部品側下地電極層上であって金属バンプが当接する部位に形成された変形防止層からなり、当該変形防止層が前記はんだ層よりも導電性に優れ且つ金属バンプよりも硬度が高く、金属バンプが変形防止層に押し付けられることにより先端部が押し潰されていることを特徴とする。 According to the first aspect of the present invention, the board-side electrode and the component-side electrode are connected with the connecting surface of the electronic component on which the component-side electrode is formed facing the mounting surface of the mounting board on which the substrate-side electrode is formed. An electronic device in which an electronic component is mounted on a mounting board by a solder layer provided on the component side electrode, and a metal bump that penetrates the solder layer and contacts the component side electrode on the substrate side electrode. The component-side electrode comprises a component-side base electrode layer, and a deformation-preventing layer formed on the component-side base electrode layer at a site where the metal bump contacts, and the deformation-preventing layer is formed from the solder layer. even hardness rather higher than and metal bumps excellent in conductivity, characterized in that it is squashed tip by a metal bump is pressed against the deformation preventing layer.
この構成によれば、金属バンプが部品側電極に当接して直接接続されているので、基板側電極と部品側電極との間にはんだバンプが介在する従来構成に比べると、基板側電極と部品側電極との間の導通抵抗が低減する。また、部品側電極において金属バンプが当接する部位には、金属バンプよりも硬度が高い変形防止層が形成されているので、金属バンプを部品側電極に当接させる際に金属バンプから部品側電極に押圧荷重が作用しても、部品側電極の変形や破損を変形防止層で防止することができる。 According to this configuration, since the metal bumps are in direct contact with the component side electrode, compared with the conventional configuration in which the solder bump is interposed between the substrate side electrode and the component side electrode, the substrate side electrode and the component The conduction resistance between the side electrodes is reduced. In addition, since a deformation preventing layer having a hardness higher than that of the metal bump is formed at the part where the metal bump contacts the component side electrode, when the metal bump is brought into contact with the component side electrode, the component side electrode Even if a pressing load is applied to the part, deformation and breakage of the component side electrode can be prevented by the deformation preventing layer.
請求項2の発明は、請求項1の発明において、前記変形防止層が、3〜20μmの厚みを有するニッケル層で形成されていることを特徴とする。
The invention of
この構成によれば、ニッケルめっき等の比較的簡単な方法で変形防止層を形成することができる。 According to this configuration, the deformation preventing layer can be formed by a relatively simple method such as nickel plating.
請求項3の発明は、請求項1の発明において、前記変形防止層が、5〜20μmの厚みを有するニッケル層で形成されていることを特徴とする。
The invention of
この構成によれば、ニッケルめっき等の比較的簡単な方法で変形防止層を形成することができる。しかも、変形防止層の厚みは少なくとも5μmであるから、変形防止層の硬度が高くなり、金属バンプを部品側電極に当接させる際に金属バンプから部品側電極に比較的大きい押圧荷重が作用しても、部品側電極の変形や破損を変形防止層で確実に防止することができる。 According to this configuration, the deformation preventing layer can be formed by a relatively simple method such as nickel plating. In addition, since the thickness of the deformation prevention layer is at least 5 μm, the hardness of the deformation prevention layer is increased, and a relatively large pressing load acts on the component side electrode from the metal bump when the metal bump is brought into contact with the component side electrode. However, deformation and breakage of the component side electrode can be reliably prevented by the deformation preventing layer.
請求項4の発明は、請求項1ないし請求項3のいずれかの発明において、前記金属バンプが金のスタッドバンプで形成されていることを特徴とする。 According to a fourth aspect of the present invention, in any one of the first to third aspects of the present invention, the metal bumps are formed of gold stud bumps.
この構成によれば、金属バンプが比較的変形し易いので、部品側電極や基板側電極の平面度が低い場合でも、金属バンプを部品側電極に当接させる際に金属バンプが押し潰されることにより、金属バンプと部品側電極および基板側電極との接触面積を大きく確保でき、基板側電極と部品側電極との間の導通抵抗が低減する。 According to this configuration, since the metal bump is relatively easily deformed, the metal bump is crushed when the metal bump is brought into contact with the component side electrode even when the flatness of the component side electrode or the board side electrode is low. Thus, a large contact area between the metal bump, the component-side electrode, and the substrate-side electrode can be ensured, and the conduction resistance between the substrate-side electrode and the component-side electrode is reduced.
請求項5の発明は、請求項1ないし請求項4のいずれかの発明において、前記実装基板と前記電子部品との間に介在し、前記金属バンプと前記部品側電極との接合部の周囲を保護するアンダーフィル層を備えることを特徴とする。 According to a fifth aspect of the present invention, in any one of the first to fourth aspects of the present invention, the structure is interposed between the mounting substrate and the electronic component, and surrounds a joint portion between the metal bump and the component-side electrode. A protective underfill layer is provided.
この構成によれば、金属バンプと部品側電極との接合部の周囲がアンダーフィル層で保護されるので、電子部品を実装基板に実装した後の前記接合部の信頼性が向上する。 According to this configuration, the periphery of the joint portion between the metal bump and the component side electrode is protected by the underfill layer, so that the reliability of the joint portion after the electronic component is mounted on the mounting board is improved.
請求項6の発明は、請求項1ないし請求項4のいずれか1項に記載の電子装置の製造方法であって、前記変形防止層と共に前記電子部品の前記部品側電極を構成する部品側下地電極層上に前記変形防止層を形成する変形防止層形成工程と、前記変形防止層上に前記はんだ層を形成するはんだ層形成工程と、前記基板側電極上に形成された前記金属バンプと前記部品側電極上に形成された前記はんだ層とを位置合わせし、前記金属バンプが前記はんだ層を貫通して前記変形防止層に当接するように前記はんだ層を加熱し且つ前記金属バンプおよび前記部品側電極の一方を他方に押し付ける接続工程とを有することを特徴とする。 A sixth aspect of the present invention is the method of manufacturing an electronic device according to any one of the first to fourth aspects, wherein the component-side substrate forms the component-side electrode of the electronic component together with the deformation prevention layer. A deformation preventing layer forming step of forming the deformation preventing layer on the electrode layer; a solder layer forming step of forming the solder layer on the deformation preventing layer; the metal bumps formed on the substrate side electrode; The solder layer formed on the component side electrode is aligned, the solder layer is heated so that the metal bump penetrates the solder layer and contacts the deformation preventing layer, and the metal bump and the component And a connecting step of pressing one of the side electrodes against the other.
この構成によれば、金属バンプが部品側電極に当接して直接接続されているので、基板側電極と部品側電極との間にはんだバンプが介在する従来構成に比べると、基板側電極と部品側電極との間の導通抵抗が低減する。また、部品側電極には変形防止層が形成されているので、接続工程において金属バンプを部品側電極に当接させる際に金属バンプから部品側電極に押圧荷重が作用しても、部品側電極の変形や破損を変形防止層で防止することができる。 According to this configuration, since the metal bumps are in direct contact with the component side electrode, compared with the conventional configuration in which the solder bump is interposed between the substrate side electrode and the component side electrode, the substrate side electrode and the component The conduction resistance between the side electrodes is reduced. In addition, since a deformation prevention layer is formed on the component side electrode, even if a pressing load acts on the component side electrode from the metal bump when the metal bump is brought into contact with the component side electrode in the connection process, the component side electrode Can be prevented by the deformation preventing layer.
請求項7の発明は、請求項5に記載の電子装置の製造方法であって、前記変形防止層と共に前記電子部品の前記部品側電極を構成する部品側下地電極層上に前記変形防止層を形成する変形防止層形成工程と、前記変形防止層上に前記はんだ層を形成するはんだ層形成工程と、前記基板側電極上に形成された前記金属バンプと前記部品側電極上に形成された前記はんだ層とを位置合わせし、前記金属バンプが前記はんだ層を貫通して前記変形防止層に当接するように前記はんだ層を加熱し且つ前記金属バンプおよび前記部品側電極の一方を他方に押し付ける接続工程とを有し、前記接続工程の後に、前記実装基板と前記電子部品と間に前記アンダーフィル層を形成するアンダーフィル材を注入するアンダーフィル材注入工程を有することを特徴とする。
The invention according to
この構成によれば、アンダーフィル材を注入することにより金属バンプと部品側電極との接合部がアンダーフィル層で保護されるので、電子部品を実装基板に実装した後の前記接合部の信頼性が向上する。 According to this configuration, since the joint between the metal bump and the component side electrode is protected by the underfill layer by injecting the underfill material, the reliability of the joint after the electronic component is mounted on the mounting substrate. Will improve.
請求項8の発明は、請求項5に記載の電子装置の製造方法であって、前記変形防止層と共に前記電子部品の前記部品側電極を構成する部品側下地電極層上に前記変形防止層を形成する変形防止層形成工程と、前記変形防止層上に前記はんだ層を形成するはんだ層形成工程と、前記基板側電極上に形成された前記金属バンプと前記部品側電極上に形成された前記はんだ層とを位置合わせし、前記金属バンプが前記はんだ層を貫通して前記変形防止層に当接するように前記はんだ層を加熱し且つ前記金属バンプおよび前記部品側電極の一方を他方に押し付ける接続工程とを有し、前記はんだ層形成工程と前記接続工程との間に、前記実装基板のうち前記電子部品の前記接続面との対向部位に熱硬化性のアンダーフィル材を塗布するアンダーフィル材塗布工程を有し、前記接続工程では、前記はんだ層と同時に前記アンダーフィル材を加熱して硬化させることで前記アンダーフィル層を形成することを特徴とする。
The invention according to claim 8 is the method for manufacturing the electronic device according to
この構成によれば、接続工程においてはんだ層と同時にアンダーフィル材を加熱して硬化させるので、アンダーフィル材を硬化させるためだけの工程がある場合に比べて、工程を簡略化することができ、タクトタイムを短縮できる。 According to this configuration, since the underfill material is heated and cured simultaneously with the solder layer in the connection process, the process can be simplified compared to the case where there is a process only for curing the underfill material, Tact time can be shortened.
請求項9の発明は、請求項6ないし請求項8のいずれかの発明において、前記接続工程では、前記電子部品を前記はんだ層の融点以上の温度に加熱し、前記実装基板の温度を前記はんだ層の融点未満に維持することを特徴とする。 According to a ninth aspect of the present invention, in the invention according to any one of the sixth to eighth aspects, in the connecting step, the electronic component is heated to a temperature equal to or higher than a melting point of the solder layer, and the temperature of the mounting substrate is set to the solder. It is characterized by being maintained below the melting point of the layer.
この構成によれば、接続工程において、部品側電極上のはんだ層を溶融させながらも、実装基板の温度ははんだ層の融点未満に維持されるので、実装基板に既に実装されている他の部品のはんだ接合部まで溶融してしまうことを回避できる。 According to this configuration, in the connection process, the temperature of the mounting board is maintained below the melting point of the solder layer while melting the solder layer on the component-side electrode, so that other components already mounted on the mounting board It is possible to avoid melting up to the solder joint.
請求項10の発明は、請求項8の発明において、前記接続工程が、前記電子部品を前記はんだ層の融点未満の温度に加熱した状態で、前記金属バンプが前記はんだ層を貫通して前記変形防止層に当接するように加圧する第1段階と、第1段階の後に前記電子部品を前記はんだ層の融点以上に加熱することにより前記金属バンプと前記変形防止層とを前記はんだ層で接合するとともに前記アンダーフィル材を硬化させる第2段階とを有することを特徴とする。 According to a tenth aspect of the present invention, in the eighth aspect of the invention, in the state in which the connecting step heats the electronic component to a temperature below the melting point of the solder layer, the metal bump penetrates the solder layer and the deformation occurs. A first step of applying pressure so as to contact the prevention layer; and after the first step, the electronic component is heated to a temperature equal to or higher than a melting point of the solder layer to join the metal bump and the deformation prevention layer with the solder layer. And a second stage for curing the underfill material.
この構成によれば、はんだ層が溶融していない第1段階で金属バンプが部品側電極に押し付けられるので、第1段階でのアンダーフィル材の広がる流れに伴いはんだ層が流動してしまうことはなく、第2段階において金属バンプに良好なはんだ層のフィレットを形成できるという利点がある。 According to this configuration, since the metal bumps are pressed against the component-side electrode in the first stage where the solder layer is not melted, the solder layer flows due to the spreading of the underfill material in the first stage. In addition, there is an advantage that a good solder layer fillet can be formed on the metal bumps in the second stage.
本発明は、金属バンプがはんだ層よりも導電性に優れた変形防止層に当接することにより部品側電極に直接接続されているので、基板側電極と部品側電極との間にはんだバンプが介在する従来構成に比べると、基板側電極と部品側電極との間の導通抵抗が低減する。また、変形防止層は金属バンプよりも硬度が高いから、金属バンプを部品側電極に当接させる際に金属バンプから部品側電極に押圧荷重が作用しても、部品側電極の変形や破損を変形防止層で防止できるという利点がある。 In the present invention, since the metal bump is in direct contact with the component side electrode by contacting the deformation preventing layer having higher conductivity than the solder layer, the solder bump is interposed between the substrate side electrode and the component side electrode. Compared to the conventional configuration, the conduction resistance between the substrate side electrode and the component side electrode is reduced. In addition, since the deformation prevention layer is harder than the metal bump, even if a pressing load acts on the component side electrode from the metal bump when the metal bump is brought into contact with the component side electrode, the component side electrode is not deformed or damaged. There is an advantage that it can be prevented by the deformation preventing layer.
(実施形態1)
本実施形態の電子装置は、図1(b)に示すように、実装基板1に形成された基板側電極2と電子部品3に形成された部品側電極4とを接続する形で実装基板1に電子部品3を実装して構成される。図1(a)のように、基板側電極2は実装基板1の一表面である実装面1aに形成され、部品側電極4は電子部品3における実装面1aとの対向面である接続面3aに形成されており、電子部品3は実装基板1にフリップチップ実装される。
(Embodiment 1)
As shown in FIG. 1B, the electronic device according to the present embodiment has a mounting substrate 1 in a form in which a substrate-
本実施形態では、実装基板1はガラスエポキシ基板からなり、基板側電極2上には、Auワイヤで形成されたAuのスタッドバンプからなる金属バンプ5が設けられている。基板側電極2は、金属バンプ5を形成可能とするために、Cu層からなる基板側下地電極2aの上にNi層2b、さらにその上にAu層2c(ボンディングAuめっき)がそれぞれめっきにより形成された構成を有する。
In this embodiment, the mounting substrate 1 is made of a glass epoxy substrate, and
一方、電子部品3(ここではICチップ)の部品側電極4上には、Pb(鉛)フリーはんだからなるはんだ層6が形成されている。Pbフリーはんだとしては、Sn−Ag系、Sn−Bi系、Sn−Zn系などが使用される。はんだ層6は、部品側電極4上に無電解はんだめっきにより形成されている。
On the other hand, a
部品側電極4は、Al層からなる部品側下地電極層4a上に、厚みが3〜20μm(望ましくは5〜20μm)のNi層(ニッケル層)が変形防止層4bとして形成された構成を有する。変形防止層4bは、部品側下地電極層4a上に無電解めっきにより形成されている。変形防止層4bの厚み寸法はめっき時間を長くすることで大きくすることができる。この変形防止層4bは、はんだ層6よりも導電性に優れ且つ金属バンプ5よりも硬度が高く形成されている。さらに、変形防止層4bをNi層としたことにより、変形防止層4bは部品側下地電極層4aへのはんだ層6の拡散を防止するバリア層を兼ねる。
The
上述した金属バンプ5ははんだ層6を貫通して部品側電極4に当接することにより、基板側電極2と部品側電極4とを電気的に接続する。本実施形態では、部品側電極4の表面に変形防止層4bが形成されているので、金属バンプ5が部品側電極4に当接した状態では金属バンプ5は変形防止層4bに当接することになる。
The
ここにおいて、変形防止層4b(ここではNi)は金属バンプ5(ここではAu)よりも硬度が高く、且つ金属バンプ5からの押圧荷重に耐え得る3μm以上の厚みを有するので、金属バンプ5を部品側電極4に当接させる際に金属バンプ5から部品側電極4に押圧荷重が作用しても、当該押圧荷重を変形防止層4bで受けることにより部品側電極4を含む電子部品3の変形や破損を防止することができる。すなわち、図1(b)に示すように、部品側電極4を変形、破損させることなく、金属バンプ5の先端部が押し潰されるまで金属バンプ5を部品側電極4に押し付けることができる。
Here, the
本実施形態ではNi層を変形防止層4bとするので、上述したように20μm以下の厚み寸法でも金属バンプ5と電子部品3との接合時に部品側電極4の損傷を防止するための十分の強度を確保できる。実装基板1への電子部品3のフリップチップ実装時に、金属バンプ5を部品側電極4に押し付ける荷重(以下、「実装荷重」という)を100g/bump(つまり、1個の金属バンプ当り100gの荷重)以上の高荷重とし、加熱温度を200℃以上の高温とする場合など、部品側電極4に高負荷となる条件でフリップチップ実装を行う場合には、変形防止層4bの変形を防止するために変形防止層4bの厚みを5μm以上とすることが望ましい。
In the present embodiment, since the Ni layer is the
また、金属バンプ5ははんだ層6よりも導電性に優れた変形防止層4bに当接することにより部品側電極4に直接接続されているので、基板側電極2と部品側電極4との間にはんだバンプ6’が介在する従来構成に比べると、基板側電極2と部品側電極4との間の導通抵抗が低減する。
Further, since the
以下に、本実施形態の電子装置の製造方法について説明する。 Below, the manufacturing method of the electronic device of this embodiment is demonstrated.
実装基板1の基板側電極2上には、バンプ形成工程において金属バンプ5を形成する。一方、電子部品3の部品側電極4には、変形防止層形成工程において変形防止層4bを形成する。それから、はんだ層形成工程において、変形防止層4b上にはんだ層6を形成する。なお、バンプ形成工程と変形防止層形成工程とはどちらを先に行ってもよく、あるいは同時に行ってもよい。
Metal bumps 5 are formed on the substrate-
その後、接続工程において、図1(a)のように基板側電極2上に形成した金属バンプ5と、部品側電極4上に形成したはんだ層6とを互いに突き合わせるように、電子部品3と実装基板1との位置合わせ(アライメント)を行う。さらに接続工程においては、図1(b)のように金属バンプ5がはんだ層6を貫通して変形防止層4bに当接するようにはんだ層6を加熱し且つ金属バンプ5を部品側電極4に押し付けることにより、実装基板1への電子部品3のフリップチップ実装を行う。つまり、接続工程におけるフリップチップ実装時に、電子部品3と実装基板1との距離を縮める向きの実装荷重が加わるように電子部品3および実装基板1に加圧し、金属バンプ5を部品側電極4の変形防止層4bに当接させる。
Thereafter, in the connecting step, the
このとき、はんだ層6は金属バンプ5によって金属バンプ5の周囲に押し退けられる。この押し退けられたはんだ層6は、変形防止層4bに押し付けられることにより先端部が押し潰された金属バンプ5の周面(側面)に接触する。ここで、はんだ層6中のSn(すず)およびAuは拡散し易く、金属バンプ5の先端部の周囲においてもはんだ層6と金属バンプ5とが金属結合し、変形防止層4bと金属バンプ5との接合を補強する構造となる。
At this time, the
また、接続工程前には変形防止層4b上にはんだ層6が形成されているので、変形防止層4bと金属バンプ5との接触面、つまり変形防止層4bと金属バンプ5との界面においても、SnにNiが拡散した非常に薄い拡散層や金属間化合物層が存在しており、前記界面に金属バンプ5が加熱、加圧されて接触すると、Auが前記拡散層に拡散したり金属間化合物層が形成されたりすることにより金属結合が行われる。
Further, since the
これらの金属結合は、接続工程時の加熱温度および実装荷重の影響を大きく受ける。つまり、接続工程において、電子部品3側をはんだ層6の融点以上の温度に加熱する。これにより、はんだ層6が溶融し、金属バンプ5とSnとが拡散しやすくなることにより金属結合の強度が向上し、実装後の基板側電極2と部品側電極4との接続状態の信頼性も向上する。また、はんだ層6を溶融させることによりはんだ層6のフィレットを形成することができ、機械的な接続強度も向上する。なお、接続工程においては部品側電極4を金属バンプ5に押し付けるようにしてもよい。
These metal bonds are greatly affected by the heating temperature and mounting load during the connection process. That is, in the connecting step, the
次に、本実施形態の電子装置の具体例を示す。 Next, a specific example of the electronic device of this embodiment is shown.
金属バンプ5は、直径が15〜35μmのAuワイヤから形成する。ここでは、ガラスエポキシ基板からなる実装基板1の基板側電極2上に、実装基板1を150〜250℃に加熱し、荷重、超音波を印加することにより、直径25μmのAuワイヤから外径が90μm、基板側電極2表面からの高さ寸法が70〜80μmの金属バンプ5を形成する。この金属バンプ5は、フリップチップ実装において変形防止層4bに押し付けられることにより先端部が押し潰された状態では、基板側電極2表面からの高さ寸法が20〜30μmとなる。また、基板側電極2におけるNi層2bの厚み寸法は3〜5μmとし、Au層2cの厚み寸法は0.1〜0.5μmとする。
The
また、はんだ層6に関しては、上述した無電解はんだめっきであれば3〜10μm程度の厚みに形成することができる。ここで、はんだ層6の厚み寸法をより大きくする場合には、はんだディップ等の無電解はんだめっき以外の工法を用いてもよい。はんだディップであれば、3〜60μmの厚みのはんだ層6を形成することができる。ただし、はんだ層6の厚み寸法が大きくなると、電子部品3の実装時にはんだ層6が基板側電極2に接触してぬれ広がり、隣接する部品側電極4あるいは基板側電極2に接触して短絡する可能性があるので、はんだ層6の厚み寸法は15μm以下に抑えることが望ましい。これに対して、従来構成として示した電子装置のように部品側電極4上にはんだバンプ6’が設けられている構成では、溶融時に金属バンプ5の周囲をはんだバンプ6’で包み込むためにはんだ量を比較的多くせざるを得ないので、部品側電極4が狭ピッチで配置されている場合などに、溶融したはんだバンプ6’により隣接する部品側電極4同士(あるいは基板側電極2同士)が短絡してしまう可能性がある。
Moreover, regarding the
なお、上述した実施形態では、実装基板1としてガラスエポキシ基板を例示したが、この例に限らず、たとえばセラミック基板を実装基板1として用いてもよい。また、部品側電極4としてAl層からなる部品側下地電極層4a上に変形防止層4bを形成した例を示したが、この例に限らず、たとえばCu層からなる部品側下地電極層上に変形防止層4bを形成することにより部品側電極4を構成してもよい。
In the above-described embodiment, the glass epoxy substrate is exemplified as the mounting substrate 1. However, the present invention is not limited to this example. For example, a ceramic substrate may be used as the mounting substrate 1. Moreover, although the example which formed the deformation |
(実施形態2)
本実施形態の電子装置は、図2(b)に示すように、実装基板1の実装面1aと電子部品3の接続面3aとの間に介在し、金属バンプ5と部品側電極4との接合部の周囲を保護するアンダーフィル層7を備える点が実施形態1の電子装置と相違する。
(Embodiment 2)
As shown in FIG. 2B, the electronic device of the present embodiment is interposed between the mounting
アンダーフィル層7は、フィラーを充填したエポキシ樹脂を主成分とする熱硬化性の絶縁樹脂材料からなるアンダーフィル材7’(図3(b)参照)を硬化させることにより形成される。アンダーフィル層7は金属バンプ5と部品側電極4との接合部の周囲を封止することにより前記接合部を保護する。
The
仮に、アンダーフィル層7がなければ、接続工程で電子装置を加熱した後など、電子装置に温度変化が生じると、電子部品3と実装基板1との熱膨張率の差による熱応力が金属バンプ5と部品側電極4との接合部に集中的に作用し、前記接合部にクラックが生じるなどして接続不良を生じる可能性がある。これに対して、アンダーフィル層7を備えた本実施形態では、アンダーフィル層7で前記熱応力を受けることにより前記接合部に作用する熱応力を低減することができる。
If there is no
以下に、本実施形態の製造方法について説明する。図2(a)のように電子部品3を実装基板1にフリップチップ実装する接続工程までは、実施形態1と同様であるから説明を省略する。
Below, the manufacturing method of this embodiment is demonstrated. The process up to the connection step of flip-chip mounting the
接続工程の後、図2(b)のように実装基板1の実装面1aと電子部品3の接続面3aとの間に形成されたギャップg1(図2(a)参照)にアンダーフィル材7’を注入する(アンダーフィル材注入工程)。それから、アンダーフィル材7’を加熱して図2(b)の状態でアンダーフィル材7’を硬化させアンダーフィル層7を形成する(アンダーフィル材硬化工程)。
After the connecting step, as shown in FIG. 2B, the
なお、本実施形態では一例として、150℃に加熱された状態で1〜3時間で硬化するアンダーフィル材7’を採用している。その他の構成および機能は実施形態1と同様である。
In the present embodiment, as an example, an
(実施形態3)
本実施形態の電子装置は、図3(b)に示すように接続工程の前に、実装基板1の実装面1aの一部にアンダーフィル材7’を塗布する点が実施形態2の電子装置と相違する。
(Embodiment 3)
As shown in FIG. 3B, the electronic device of the present embodiment is that the
アンダーフィル材7’は、バンプ形成工程、変形防止層形成工程、はんだ層形成工程が終了した後であって、接続工程の前のアンダーフィル材塗布工程において実装基板1に塗布される。アンダーフィル材7’が塗布されるのは、実装面1aのうち電子部品3を実装した状態で電子部品3の接続面3aと対向する部位であって、本実施形態では図3(b)のように基板側電極2に囲まれた部位にアンダーフィル材7’を塗布している。このように塗布されたアンダーフィル材7’は、図3(c)の接続工程で硬化させられる。要するに、接続工程においては、図3(c)のように金属バンプ5がはんだ層6を貫通して変形防止層4bに当接するようにはんだ層6を加熱し且つ金属バンプ5を部品側電極4に押し付け、さらに、はんだ層6と同時にアンダーフィル材7’を加熱して硬化させる。
The
ここで、接続工程において、電子部品3に対しては、はんだ層6を溶融させるためにはんだ層6の融点以上の温度に加熱することが必要であるが、実装基板1に関しては、実装基板1に既に実装されている他の部品のはんだ接合部まで溶融することを回避するために、はんだ層6の融点未満の温度に維持することが望ましい。そのため、本実施形態ではフリップチップ実装を行う際に電子部品3を加熱、加圧する圧着ツール(図示せず)においては電子部品3をはんだ層6の融点以上の温度に加熱できるように温度設定し、実装基板1を固定するステージ(図示せず)においては実装基板1をはんだ層6の融点未満の温度に維持するように温度設定している。
Here, in the connection step, the
また、本実施形態では、アンダーフィル材7’の硬化温度よりも高い融点を有するはんだ層6を採用している。そのため、溶融したはんだ層6の流動をアンダーフィル材7’で妨げないように、アンダーフィル材7’の硬化途中で加熱温度をはんだ層6の融点以上に上昇させることが望ましい。
In the present embodiment, the
ところで、アンダーフィル材7’を塗布してから電子部品3を実装基板1に実装する方法では、加圧する際にアンダーフィル材7’が流動して電子部品3と実装基板1との間のギャップg1中に広がり当該ギャップg1に充填されるが、このときにはんだ層6が溶融した状態にあると、溶融したはんだ層6がアンダーフィル材7’の流動に伴って流動し、金属バンプ5と部品側電極4との良好な接続状態をはんだ層6により確保できなくなる可能性がある。そこで、本実施形態では、加熱温度をはんだ層6の融点未満の温度に設定した状態で、金属バンプ5がはんだ層6を貫通して変形防止層4bに当接するように加圧し一定時間保持する第1段階と、第1段階後に設定され、加熱温度をはんだ層6の融点以上に上昇させ一定時間保持することにより、金属バンプ5と変形防止層4bとをはんだ層6で接合するとともにアンダーフィル材7’を硬化させる第2段階とに接続工程を分けている。
By the way, in the method of mounting the
この構成によれば、加圧によりアンダーフィル材7’が流動する際にははんだ層6は溶融されておらず、アンダーフィル材7’の流動が止まりアンダーフィル材7’のフィレットが形成された後に、はんだ層6が溶融し金属バンプ5と部品側電極4とが金属結合するので、金属バンプ5と部品側電極4との良好な接続状態を確保することができる。なお、第1段階において、はんだ層6は融点未満ではあるが加熱されることにより軟化しているので、はんだ層6を貫通させて金属バンプ5を部品側電極4に当接させることが可能である。このとき、はんだ層6は金属バンプ5の周囲に押し退けられ、この押し退けられた部分が、押し潰された金属バンプ5の先端部の周面(側面)に接触し、後に第2段階ではんだ層6を融点以上に加熱したときに溶融して金属結合を行うことになる。
According to this configuration, when the
なお、本実施形態では、フリップチップ実装と同時にアンダーフィル材7’を硬化させるので、タクトタイムを短くするために短時間で硬化するアンダーフィル材7’を採用することが望ましく、一例として、200〜300℃に加熱された状態で20秒以内に硬化するアンダーフィル材7’を採用している。また、この場合に、接続工程においてはんだ層6を溶融させるための加熱を行う際には、電子部品3をはんだ層6の融点以上の温度として220〜250℃に加熱し、実装基板1をはんだ層6の融点未満の温度として100℃以下(たとえば30℃)に維持する。その他の構成および機能は実施形態2と同様である。
In the present embodiment, since the
1 実装基板
1a 実装面
2 基板側電極
3 電子部品
3a 接続面
4 部品側電極
4a 部品側下地電極層
4b 変形防止層
5 金属バンプ
6 はんだ層
7 アンダーフィル層
7’ アンダーフィル材
DESCRIPTION OF SYMBOLS 1
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006319238A JP5065657B2 (en) | 2006-11-27 | 2006-11-27 | Electronic device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006319238A JP5065657B2 (en) | 2006-11-27 | 2006-11-27 | Electronic device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008135481A JP2008135481A (en) | 2008-06-12 |
| JP5065657B2 true JP5065657B2 (en) | 2012-11-07 |
Family
ID=39560141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006319238A Expired - Fee Related JP5065657B2 (en) | 2006-11-27 | 2006-11-27 | Electronic device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5065657B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5245485B2 (en) * | 2008-03-25 | 2013-07-24 | 富士電機株式会社 | Manufacturing method of semiconductor device |
| KR101208028B1 (en) * | 2009-06-22 | 2012-12-04 | 한국전자통신연구원 | Method of fabricating a semiconductor package and the semiconductor package |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333985A (en) * | 1993-05-24 | 1994-12-02 | Fujitsu Ltd | Flip chip junction method |
| JP3235456B2 (en) * | 1996-04-01 | 2001-12-04 | 松下電器産業株式会社 | Chip mounting method |
| JP2828069B2 (en) * | 1996-10-11 | 1998-11-25 | 松下電器産業株式会社 | Soldering method of work with bump |
| JPH10233417A (en) * | 1997-02-19 | 1998-09-02 | Casio Comput Co Ltd | Semiconductor device and manufacturing method thereof |
| JPH10270498A (en) * | 1997-03-27 | 1998-10-09 | Toshiba Corp | Electronic device manufacturing method |
| JP3376862B2 (en) * | 1997-07-18 | 2003-02-10 | 松下電器産業株式会社 | Mounting method of work with bump |
| JP3381593B2 (en) * | 1997-12-22 | 2003-03-04 | 松下電器産業株式会社 | How to mount electronic components with bumps |
| JP2000252323A (en) * | 1999-02-26 | 2000-09-14 | Nec Kansai Ltd | Semiconductor device and manufacturing method thereof |
| JP3719900B2 (en) * | 2000-03-10 | 2005-11-24 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
| JP2003031613A (en) * | 2001-07-12 | 2003-01-31 | Matsushita Electric Works Ltd | Flip chip mounting body and flip chip mounting method |
| JP2007250999A (en) * | 2006-03-17 | 2007-09-27 | Seiko Epson Corp | Manufacturing method of semiconductor device |
-
2006
- 2006-11-27 JP JP2006319238A patent/JP5065657B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008135481A (en) | 2008-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100846270B1 (en) | Semiconductor device and manufacturing method | |
| US8080884B2 (en) | Mounting structure and mounting method | |
| JP5066935B2 (en) | Method for manufacturing electronic component and electronic device | |
| CN104637826B (en) | The manufacture method of semiconductor device | |
| KR20090052300A (en) | Adhesive for electronic component mounting and electronic component mounting structure | |
| JP6187918B2 (en) | Circuit member connection structure, connection method, and connection material | |
| US20100207279A1 (en) | Semiconductor package with ribbon with metal layers | |
| WO2010047006A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2011187635A (en) | Semiconductor device, and method of manufacturing the same | |
| US6489180B1 (en) | Flip-chip packaging process utilizing no-flow underfill technique | |
| JP2009099669A (en) | Electronic component mounting structure and mounting method | |
| US20030183951A1 (en) | Flip-chip bonding method | |
| WO2010134230A1 (en) | Semiconductor device and method for manufacturing same | |
| US20110079896A1 (en) | Semiconductor device and semiconductor device fabrication method | |
| JP5065657B2 (en) | Electronic device and manufacturing method thereof | |
| JP2010123911A (en) | Semiconductor device, and method for manufacturing the same | |
| JPH0997815A (en) | Flip-chip bonding method and semiconductor package obtained thereby | |
| JPH10112476A (en) | Method for manufacturing semiconductor device | |
| JP2009158890A (en) | Manufacturing method of electronic device | |
| JP3482840B2 (en) | Method for manufacturing semiconductor device | |
| JP2014082526A (en) | Method for manufacturing electronic apparatus | |
| JP4479582B2 (en) | Manufacturing method of electronic component mounting body | |
| JP4200090B2 (en) | Manufacturing method of semiconductor device | |
| JP2004247621A (en) | Semiconductor device and method of manufacturing the same | |
| JP2000223534A (en) | Semiconductor mounting apparatus and semiconductor chip mounting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100225 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100831 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120810 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5065657 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |