JP5072092B2 - Recovery control device, control method, program, and computer-readable storage medium - Google Patents
Recovery control device, control method, program, and computer-readable storage medium Download PDFInfo
- Publication number
- JP5072092B2 JP5072092B2 JP2007326498A JP2007326498A JP5072092B2 JP 5072092 B2 JP5072092 B2 JP 5072092B2 JP 2007326498 A JP2007326498 A JP 2007326498A JP 2007326498 A JP2007326498 A JP 2007326498A JP 5072092 B2 JP5072092 B2 JP 5072092B2
- Authority
- JP
- Japan
- Prior art keywords
- bit area
- block
- lower bit
- upper bit
- recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Description
本発明は、画像形成装置等において、フラッシュROM等の不揮発メモリに保存されるブートプログラムの破壊時のリカバリー制御装置、制御方法、この制御方法をコンピュータが実行するためのプログラム及びこのプログラムを記憶した記憶媒体に関するものである。 The present invention relates to a recovery control device, a control method, a program for causing a computer to execute the control method, and a program for executing the control method when a boot program stored in a nonvolatile memory such as a flash ROM is destroyed in an image forming apparatus or the like The present invention relates to a storage medium.
近年、画像形成装置のコントローラのソフトウェアは、電気的に消去・書換え可能なフラッシュROMに格納されることがほとんどである。これは、製品の正式ソフトウェアがリリースされ、製品が製造された後でも、バグフィックスや機能拡張等の新たなソフトウェアがリリースされる機会が多く、製品上でソフトウェアの書換えが可能であることの優位性に後押しされて普及したものと考えられる。
なお、本発明によるリカバリー制御装置に関する従来技術が提案されている(例えば、特許文献1,2,3参照)。
In addition, the prior art regarding the recovery control apparatus by this invention is proposed (for example, refer
しかし、上記のような理由で"お客様先"のようなフィールドにおいても、ソフトウェアの書換え作業が行われる機会が多く、書換え中の停電や不用意な電源OFF等により書換えに失敗するという事故が発生することがあった。その場合、書換え失敗によりソフトウェアのブートエリアが壊れてしまうと、以降は電源ONを行っても立ち上げることができず、また、ソフトの再書込みもできなくなる。そのような場合、コントローラボード自体の交換、もしくはソフトウェアを書込んであるフラッシュROMに貼り替える以外に手段はなく、マシンのデッドタイムの増大に至る結果となる。
また、ソフトの暴走によるブートエリア書換えや、フラッシュROM自体のデータ化け等の可能性も皆無ではなく、そのような事態が発生すると、ソフトウェアの書換え失敗と同様、電源ONを行っても立ち上げることができず、また、ソフトの再書込みもできなくなる。また、ユーザでは修復不可能なことが一般的であり、サービスマンによる修復まで機器が使用できなくなり、マシンのデッドタイムの増大に至る結果となる。
However, in the field such as “customer” for the reasons mentioned above, there are many occasions when software rewriting work is performed, and there is an accident that rewriting fails due to power failure during the rewriting or careless power off. There was something to do. In this case, if the software boot area is broken due to rewriting failure, it cannot be started up even after the power is turned on, and software cannot be rewritten. In such a case, there is no means other than replacing the controller board itself or replacing the flash ROM in which software is written, resulting in an increase in the dead time of the machine.
In addition, there is no possibility of rewriting the boot area due to software runaway or garbled data in the flash ROM itself. When such a situation occurs, it can be started up even if the power is turned on, as in the case of software rewriting failure. Cannot be rewritten, and software cannot be rewritten. Moreover, it is generally impossible for the user to repair the device, and the device cannot be used until the repair by the service person, resulting in an increase in the dead time of the machine.
特許文献1で提案されるBIOSの書き換え制御回路は、フラッシュROMの最上位アドレス信号を反転させる切り替え回路を有し、論理的にフラッシュROMの空間を2分割する。このようにすることで、BIOSの更新時、BIOS基本部が書込まれている方は残したまま、もう一方にBIOS基本部の書込みを行うため、仮に書込みに失敗しても元々書込まれていたBIOS基本部は残っているので、起動を行うことが可能で、再書込みも可能となる。しかし、2分割したブロックに書込むデータは、BIOS基本部、BIOS拡張部と別体で本発明のように2重化ではなく、本発明とは特に関係はない。
The BIOS rewrite control circuit proposed in
また、特許文献2で提案されるブート制御装置およびブート制御方法は、ブートプログラムが書込まれているフラッシュROMを2個設け、2つのフラッシュROMを完全に2重化する。一方のフラッシュROMからのシステムの起動時、所定の時間が経過しても正常に起動しない場合には、もう一方のフラッシュROMから起動を開始することで、ブートプログラムが破壊されていても起動することを可能としている。この技術は2つのフラッシュROMにて2重化しており、また、正常に立ち上がったかどうかの判断や、修復の是非にはユーザの意思が介在せず、本発明とは別の技術である。
特許文献3は、画像形成装置で用いられるカード型メモリに関するものであり、本発明とは関係がない。
本発明は、上記のような問題を解決するもので、ブートプログラム破壊時におけるマシンのデッドタイムを軽減することを目的とする。
In the boot control device and boot control method proposed in
Patent Document 3 relates to a card-type memory used in an image forming apparatus and is not related to the present invention.
The present invention solves the above-described problems, and an object thereof is to reduce the dead time of a machine when a boot program is destroyed.
請求項1の発明によるリカバリー制御装置は、ブートプログラムを格納し、メモリ空間を論理的に上位ビット領域と下位ビット領域とに2分割し、各ビット領域に同一データを格納する不揮発メモリと、前記不揮発メモリの最上位アドレス信号を反転・非反転させて前記各ビット領域を論理的に入れ換え可能にする選択手段と、前記選択手段の状態を検出する検出手段と、電源ONによるソフトウェア起動時に、前記選択手段が非反転を選択したことを前記検出手段が検出した場合は、通常のシステム起動を行い、前記選択手段が反転を選択したことを前記検出手段が検出した場合は、前記下位ビット領域の全データを前記上位ビット領域の全領域にコピーする制御手段とを設けたことを特徴とすものである。
A recovery control device according to the invention of
請求項2の発明によるリカバリー制御装置は、ブートプログラムを格納し、メモリ空間を論理的に上位ビット領域と下位ビット領域とに2分割し、各ビット領域に同一データを格納した不揮発メモリと、前記不揮発メモリの最上位アドレス信号を反転・非反転させて前記各ビット領域を論理的に入れ換え可能にする選択手段と、前記選択手段の状態を検出する検出手段と、電源ONによるソフトウェア起動時に、前記選択手段が非反転を選択したことを前記検出手段が検出した場合は、通常のシステム起動を行い、前記選択手段が反転を選択したことを前記検出手段が検出した場合は、前記上位ビット領域を構成する全てのブロックと前記下位ビット領域を構成する全てのブロックについてブロック単位でSUM値を計算し、前記上位ビット領域のブロックと前記下位ビット領域のブロックのSUM値が一致しないとき、その下位ビット領域のブロックのデータを上位ビット領域のブロックにコピーする制御手段とを設けたことを特徴とするものである。 A recovery control device according to a second aspect of the present invention stores a boot program, divides the memory space into two logically upper bit areas and lower bit areas, and stores the same data in each bit area; Selection means for inverting / non-inverting the most significant address signal of the nonvolatile memory to logically replace each bit area, detection means for detecting the state of the selection means, and at the time of software activation by power-on, When the detection means detects that the selection means has selected non-inversion, normal system startup is performed, and when the detection means detects that the selection means has selected inversion, the upper bit area is SUM value is calculated for each block for all blocks constituting the block and all blocks constituting the lower bit area, and the upper bit is calculated. When SUM value of the block of the block and the low-order bit area of the frequency does not match and is characterized in that a control means for copying the data block of the lower bit area into blocks of the upper bit area.
請求項3の発明によるリカバリー制御装置は、請求項1において、前記選択手段が反転を選択したことを前記検出手段が検出した場合に、前記制御手段に前記コピーを行わせるか、前記通常のシステム起動を行わせるかをユーザが選択して入力する入力手段を設けたことを特徴とするものである。 According to a third aspect of the present invention, there is provided a recovery control apparatus according to the first aspect, wherein, when the detection means detects that the selection means has selected inversion, the control means performs the copy or the normal system. An input means is provided for the user to select and input whether to start.
請求項4の発明によるリカバリー制御装置は、請求項2において、前記選択手段が反転を選択したことを前記検出手段が検出した場合に、前記制御手段に前記SUM値を用いたコピーを行わせるか、前記通常のシステム起動を行わせるかをユーザが選択して入力させる入力手段を設けたことを特徴とするものである。
Recovery control device according to the invention of
請求項5の発明によるリカバリー制御装置は、請求項1又は2において、前記制御手段は、前記通常のシステム起動をした後、CPU処理の負荷が軽い時にバックグラウンドで、前記上位ビット領域を構成する全てのブロックと下位ビット領域を構成する全てのブロックについてブロック単位でSUM値を計算し、前記上位ビット領域のブロックと前記下位ビット領域のブロックのSUM値が一致しないとき、内部エラーを記録すると共に、正規のSUM値を用いて上位ビット領域のブロックと下位ビット領域のブロックのどちらが正しいのかを判別し、正しい方のブロックのデータを誤った方のブロックにコピーすることを特徴とするものである。 A recovery control device according to a fifth aspect of the present invention is the recovery control device according to the first or second aspect, wherein the control means configures the upper bit area in the background when the CPU processing load is light after the normal system startup. SUM values are calculated in block units for all blocks and all blocks constituting the lower bit area, and when the SUM values of the upper bit area block and the lower bit area block do not match, an internal error is recorded. The normal SUM value is used to determine which one of the upper bit area block and the lower bit area block is correct, and the correct block data is copied to the wrong block. .
請求項6の発明によるリカバリー制御装置は、請求項1から5において、前記制御手段は、前記通常のシステム起動時に、前記上位ビット領域と下位ビット領域のバージョンチェックを行い、下位ビット領域のバージョンが上位ビット領域より古いバージョンの場合、バックグラウンドで上位ビット領域のデータを下位ビット領域にコピーすることを特徴とするものである。 A recovery control device according to a sixth aspect of the present invention is the recovery control device according to the first to fifth aspects, wherein the control means performs a version check of the upper bit area and the lower bit area when the normal system is started, and the version of the lower bit area is In the case of a version older than the upper bit area, the data of the upper bit area is copied to the lower bit area in the background.
請求項7の発明によるリカバリー制御装置は、請求項1又は2において、パワーオンリセット解除後、前記制御手段から一定期間内にアクセスが無かった場合にアドレスを反転させると共に、リセット出力を発生する監視手段を設け、電源ONによるソフトウェア起動時、前記制御手段が前記監視手段にアクセスするようになし、前記一定期間内に前記アクセスが無かった場合に、前記監視手段が前記不揮発メモリの前記最上位アドレス信号を反転させ、リセット出力を発生することにより、システムを起動することを特徴とするものである。 A recovery control device according to a seventh aspect of the present invention is the recovery control device according to the first or second aspect, wherein after the power-on reset is released, the address is inverted and the reset output is generated when there is no access from the control means within a certain period of time. And when the software is started by turning on the power, the control means accesses the monitoring means, and when the access is not made within the predetermined period, the monitoring means is configured to provide the highest address of the nonvolatile memory. The system is activated by inverting the signal and generating a reset output.
請求項8の発明によるリカバリー制御方法は、不揮発メモリにブートプログラムを格納し、メモリ空間を論理的に上位ビット領域と下位ビット領域とに2分割して各ビット領域に同一データを格納し、前記不揮発メモリの最上位アドレス信号を反転・非反転させることにより、前記各ビット領域を論理的に入れ換え可能になし、前記反転又は非反転の状態を検出するようになし、電源ONによるソフトウェア起動時に、前記非反転状態を検出した場合は、通常のシステム起動を行い、前記反転状態を検出した場合は、前記下位ビット領域の全データを前記上位ビット領域の全領域にコピーすることを特徴とするものである。 A recovery control method according to an invention of claim 8 stores a boot program in a nonvolatile memory, logically divides the memory space into two upper bit areas and lower bit areas, and stores the same data in each bit area, By inverting / non-inverting the most significant address signal of the non-volatile memory, the bit areas can be logically interchanged, the inversion or non-inversion state is not detected, and when the software is started by turning on the power, When the non-inverted state is detected, normal system startup is performed, and when the inverted state is detected, all data in the lower bit area is copied to all areas in the upper bit area. It is.
請求項9の発明によるリカバリー制御方法は、不揮発メモリにブートプログラムを格納し、メモリ空間を論理的に上位ビット領域と下位ビット領域とに2分割して各ビット領域に同一データを格納し、前記不揮発メモリの最上位アドレス信号を反転・非反転させることにより、前記各ビット領域を論理的に入れ換え可能になし、前記反転又は非反転の状態を検出するようになし、電源ONによるソフトウェア起動時に、前記非反転状態を検出した場合は、通常のシステム起動を行い、前記反転状態を検出した場合は、前記上位ビット領域を構成する全てのブロックと前記下位ビット領域を構成する全てのブロックについてブロック単位でSUM値を計算し、前記上位ビット領域のブロックと前記下位ビット領域のブロックのSUM値が一致しないとき、その下位ビット領域のブロックのデータを上位ビット領域のブロックにコピーすることを特徴とするものである。 The recovery control method according to the invention of claim 9 stores a boot program in a nonvolatile memory, logically divides the memory space into two upper bit areas and lower bit areas, and stores the same data in each bit area, By inverting / non-inverting the most significant address signal of the non-volatile memory, the bit areas can be logically interchanged, the inversion or non-inversion state is not detected, and when the software is started by turning on the power, When the non-inverted state is detected, normal system startup is performed, and when the inverted state is detected, all blocks constituting the upper bit area and all blocks constituting the lower bit area are in block units. SUM value is calculated by the above, and the SUM value of the block in the upper bit area and the block in the lower bit area match. Itoki, is characterized in that copying the data block of the lower bit area into blocks of the upper bit area.
請求項10の発明によるリカバリー制御方法は、請求項8において、前記反転状態を検出した場合に、前記コピーを行わせるか、前記通常のシステム起動を行わせるかをユーザに選択させることを特徴とするものである。 According to a tenth aspect of the present invention, there is provided a recovery control method according to the eighth aspect, wherein when the inversion state is detected, the user is allowed to select whether to perform the copying or the normal system activation. To do.
請求項11の発明によるリカバリー制御方法は、請求項9において、前記反転状態を選択したことを検出した場合に、前記SUM値を用いたコピーを行わせるか、前記通常のシステム起動を行わせるかをユーザに選択させることを特徴とするものである。 According to an eleventh aspect of the invention, the recovery control method according to the ninth aspect of the invention is to perform copying using the SUM value or starting the normal system when detecting that the inverted state is selected in the ninth aspect. This is characterized in that the user is selected.
請求項12の発明によるリカバリー制御方法は、請求項10において、前記通常のシステム起動をした後、CPU処理の負荷が軽い時にバックグラウンドで、前記上位ビット領域を構成する全てのブロックと下位ビット領域を構成する全てのブロックについてブロック単位でSUM値を計算し、前記上位ビット領域のブロックと前記下位ビット領域のブロックのSUM値が一致しないとき、内部エラーを記録すると共に、正規のSUM値を用いて上位ビット領域のブロックと下位ビット領域のブロックのどちらが正しいのかを判別し、正しい方のブロックのデータを誤った方のブロックにコピーすることを特徴とするものである。 A recovery control method according to a twelfth aspect of the present invention is the recovery control method according to the tenth aspect, wherein after the normal system startup, all blocks and lower bit areas constituting the upper bit area in the background when the CPU processing load is light SUM values are calculated in units of blocks for all the blocks constituting the block. When the SUM values of the upper bit area block and the lower bit area block do not match, an internal error is recorded and a normal SUM value is used. Thus, it is characterized in that it is determined whether the block in the upper bit area or the block in the lower bit area is correct, and the data of the correct block is copied to the incorrect block.
請求項13の発明によるリカバリー制御方法は、請求項8から12において、前記通常のシステム起動時に、前記上位ビット領域と下位ビット領域のバージョンチェックを行い、下位ビット領域のバージョンが上位ビット領域より古いバージョンの場合、バックグラウンドで上位ビット領域のデータを下位ビット領域にコピーすることを特徴とするものである。 A recovery control method according to a thirteenth aspect of the present invention is the recovery control method according to the eighth to twelfth aspects, wherein the version check of the upper bit area and the lower bit area is performed at the normal system startup, and the version of the lower bit area is older than the upper bit area In the case of the version, the data of the upper bit area is copied to the lower bit area in the background.
請求項14の発明によるリカバリー制御方法は、請求項8又は9において、パワーオンリセット解除後、CPUから一定期間内にアクセスが無かった場合にアドレスを反転させると共に、リセット出力を発生するようになし、電源ONによるソフトウェア起動時、前記一定期間内に前記アクセスが無かった場合に、前記不揮発メモリの前記最上位アドレス信号を反転させ、リセット出力を発生することにより、システムを起動することを特徴とするものである。 According to a fourteenth aspect of the present invention, there is provided a recovery control method according to the eighth or ninth aspect, wherein the address is inverted and the reset output is generated when there is no access from the CPU within a certain period after the release of the power-on reset. The system is started by inverting the highest address signal of the non-volatile memory and generating a reset output when the software is not activated within a certain period when the power is turned on. To do.
請求項15の発明によるプログラムは請求項8から14の何れかに記載されたリカバリー制御方法をコンピュータに実行させるものである。 A program according to a fifteenth aspect of the invention causes a computer to execute the recovery control method according to any of the eighth to fourteenth aspects.
請求項16の発明によるコンピュータ読み取り可能な記憶媒体は、請求項15記載のプログラムを記憶したものである。 A computer-readable storage medium according to a sixteenth aspect of the invention stores the program according to the fifteenth aspect.
本発明によれば、不揮発メモリを論理的に2分割すると共に、分割した各領域を完全に2重化することにより、ソフトのバージョンアップやメモリのデータ化け等が発生した場合に選択手段を切り替えることにより、破壊されている領域に他方の領域からコピーすることで修復を行うができるので、マシンのデッドタイムを短縮することができる。 According to the present invention, the nonvolatile memory is logically divided into two and each divided area is completely duplicated to switch the selection means when software upgrade or memory data corruption occurs. Thus, the repair can be performed by copying from the other area to the area that has been destroyed, so that the dead time of the machine can be shortened.
以下、本発明の実施の形態を図面と共に説明する。
図1は第1の実施の形態によるリカバリー制御装置を示す。
図1において、CPU1、スイッチSW及びNOR回路3は、ブートプログラムが格納された不揮発メモリとしてのフラッシュROM2のブート時のリカバリー動作を制御する。この回路は、フラッシュROM2の最上位アドレス信号(この例では4MB容量、×16bitデータ幅なので、A21)を、スイッチSWにより反転・非反転を選択できるように構成されている。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows a recovery control apparatus according to the first embodiment.
In FIG. 1, a
図2(a)に示すように、フラッシュROM2のメモリ空間は、論理的に上位ビット領域と下位ビット領域の2つの領域に分割されている。分割した2つの領域の一方をBoot Block4と称し、他方をRecovery Block5と称するものとする。本実施の形態では、このBoot Block4とRecovery Block5とを完全に同一データとすることで2重化している。
上記構成によれば、フラッシュROM2の最上位アドレス信号をスイッチSWを切り替えることにより、各ビット領域を論理的に入れ換えることができる。
As shown in FIG. 2A, the memory space of the
According to the above configuration, each bit area can be logically switched by switching the switch SW with the most significant address signal of the
最上位アドレス信号が反転・非反転どちらの状態であるかをCPU1に認識させるために、CPU1のIOポートに、SWからの反転・非反転選択信号BOOT_RESCUEを入力する構成とする。SWオンによるアドレス信号反転時をRescueモード、SWオフによる非反転時をNormalモードとする。
In order to make the
図3は上記構成よる起動時の動作を示すフローチャートである。
主電源ONによる起動時、ブートベクタよりブートが開始される(ステップS1、以下ステップ略)。SWがオフの時はフラッシュROM2の最上位アドレス信号A21は非反転なので、Boot Block4よりブートが開始される。SWがオンの時はA21が反転されるため、Recovery Block5よりブートが開始される。ブートが開始されると、CPU1は上記選択信号BOOT_RESCUEをリードし、判断する(S2、S3)。BOOT_RESCUEが1であれば、通常のシステム起動(Normalモード)であると判断し、通常のシステム起動処理を実行する。
FIG. 3 is a flowchart showing the operation at the time of startup with the above configuration.
When the main power is turned on, booting is started from the boot vector (step S1, step abbreviated below). When SW is off, the most significant address signal A21 of the
BOOT_RESCUEが0の場合は、ソフトの書き換えミス等、フラッシュROM2に何らかの問題が発生したので、ユーザやサービスマン等がSWを操作してRecoveryモードを要求していると判断する。この場合はRecovery Block5のデータをBoot Block4に全てコピーする(S4)。コピーが正常に終了すると、Boot Block4の修復が完了する。そこでSWをオフし、電源ONにより正常な起動が実行される。
図2(b)にSWオン・オフによるBoot Block4とRecovery Block5の関係を示す。
When BOOT_RESCUE is 0, since some problem has occurred in the
FIG. 2B shows the relationship between
本実施の形態によれば、フラッシュROM2のソフトウェアの書換え失敗、ソフトウェアの暴走、フラッシュROM2自体のデータ化け等によってBootエリアが破壊された時は、ユーザがSWを操作することにより、自動的にRecovery Block5のデータがBoot Block4にコピーされるので、破壊されたBootエリアを自動的にリカバリーすることができる。このため、サービスマンを呼んで対応を待つ間のデッドタイムを短縮することができる。
According to the present embodiment, when the boot area is destroyed due to failure in rewriting the software in the
図4は第2の実施の形態による起動時の動作を示すフローチャートである。尚、回路構成は図1と同じである。
このフローチャートにおいても、主電源ONによるブート時(S11)に、BOOT_RESCUEをリードし、NormalモードかRecoveryモードかを判断する(S12、S13)。第1の実施の形態と同様に、Normalモードであれば、通常のシステム起動を行い、Recoveryモードであれば、Boot Block4のリカバリー処理要求と判断する。
FIG. 4 is a flowchart showing an operation at the time of startup according to the second embodiment. The circuit configuration is the same as in FIG.
Also in this flowchart, BOOT_RESCUE is read at the time of booting with the main power ON (S11), and it is determined whether the mode is the normal mode or the recovery mode (S12, S13). As in the first embodiment, if the Normal mode is selected, normal system startup is performed. If the Recovery mode is selected, it is determined that the recovery processing request is for
フラッシュROM2は複数の細かいブロックで構成され、ブロック単位で消去、書換えが可能に構成されている。本実施の形態では、第1の実施の形態のようにRecovery Block5の全領域コピーではなく、細かいブロック単位でコピーを行う。
即ち、BOOT_RESCUE=0のとき(S14)、Boot Block4、Recovery Block5の各先頭ブロックから各ブロックのSUM値をそれぞれ計算して(S15)、比較する(S16)。不一致が発生した場合は、Recovery Block5のそのブロックのデータをBoot Block4の対応するブロックにコピーする(S17)。全てのブロックに対してBoot Block4とRecovery Block5について同様の比較を行い(S18、S19、S15)、最後のブロックまで処理が終了すると、Boot Block4のリカバリー処理を完了する。そこでSWをオフし、電源ONにより正常に起動することができる。
The
That is, when BOOT_RESCUE = 0 (S14), the SUM value of each block is calculated from each head block of
本実施の形態によれば、さらに全領域のコピーではなく、破壊されたブロックのみコピーを行うことにより、第1の実施の形態の動作より短い所要時間でBootエリアが自動的にリカバリーされるため、サービスマンを呼んで対応を待つ間のデッドタイムをさらに短縮することができる。 According to the present embodiment, the Boot area is automatically recovered in a shorter time than the operation of the first embodiment by copying only the destroyed block instead of copying the entire area. The dead time between calling a service person and waiting for a response can be further shortened.
図5は第3の実施の形態による起動時の動作を示すフローチャートである。回路構成は図1と同じである。
このフローチャートにおいても、第1,2の実施の形態と同様に、主電源ONによるブート時にBOOT_RESCUEをリードし、NormalモードかRecoveryモードかを判断する(S21、S22、S23)。Normalモードであれば通常のシステム起動を行う。
FIG. 5 is a flowchart showing the operation at the time of startup according to the third embodiment. The circuit configuration is the same as in FIG.
Also in this flowchart, as in the first and second embodiments, BOOT_RESCUE is read at the time of booting with the main power ON, and it is determined whether the mode is the normal mode or the recovery mode (S21, S22, S23). If in Normal mode, normal system startup is performed.
Recoveryモードであれば、Boot Block4のリカバリー処理要求と判断する。リカバリー処理としては、まずユーザに処理の選択を入力させる。即ち、Boot Block4のリカバリーを行うか、それとも通常のシステム起動を行うかを選択させる(S24)。Boot Block4のリカバリー処理を要求されなかった場合は(S25、No)、通常のシステム起動を行い、機器を使用可能な状態に立ち上げる。このような要求は、時間のかかるリカバリー処理ではなく、とにかく早く機器を使用したいというユーザによる要求や、後にクレームとしてメーカに挙げるため異常状態を保存をしつつ、機器は使用したいというユーザによる要求が考えられる。
If it is in the Recovery mode, it is determined that the recovery processing request is for
一方、Boot Block4のリカバリー処理を要求された場合は(S25、Yes)、Recovery Block5のデータをBoot Block4にコピーする(S26)。正常にコピーが終了するとBoot Block4の修復を完了し、SWをオフし電源ONにより正常に起動される。
On the other hand, when the recovery process of
本実施の形態によれば、第1の実施の形態の効果に加え、さらに、リカバリーを行うよりとにかくすぐに機器を使用したいというユーザの要求や、後にクレームとしてメーカに挙げるために異常状態を保存しつつ、機器は使用したいというユーザの要求に対応することができる。 According to the present embodiment, in addition to the effects of the first embodiment, the user's request to use the device immediately rather than performing the recovery, and the abnormal state is saved for later mention to the manufacturer as a claim However, the device can respond to the user's request to use it.
図6は第4の実施の形態による起動時の動作を示すフローチャートである。回路構成は図1と同じである。
このフローチャートにおいても、第1〜3の実施の形態と同様に、主電源ONによるブート時にBOOT_RESCUEをリードし、NormalモードかRecoveryモードかを判断する(S31、S32、S33)。Normalモードであれば通常のシステム起動を行う。
FIG. 6 is a flowchart showing the operation at the time of startup according to the fourth embodiment. The circuit configuration is the same as in FIG.
Also in this flowchart, as in the first to third embodiments, BOOT_RESCUE is read at the time of booting with the main power ON, and it is determined whether the mode is the normal mode or the recovery mode (S31, S32, S33). If in Normal mode, normal system startup is performed.
Recoveryモードであれば、Boot Block4のリカバリー処理要求と判断する。リカバリー処理としては、ユーザに処理の選択を入力させる。即ち、Boot Block4のリカバリーを行うか、それとも通常のシステム起動を行うかを選択させる(S34)。Boot Block4のリカバリー処理を要求されなかった場合は(S33、No)、通常のシステム起動を行い、機器を使用可能な状態に立ち上げる。
If it is in the Recovery mode, it is determined that the recovery processing request is for
一方、Boot Block4のリカバリー処理を要求された場合は(S33、Yes)、第2の実施の形態とリカバリー処理と同様、Recovery Blockの全領域コピーではなく、細かいブロック単位でコピーを行う。即ち、BOOT_RESCUE=0のとき(S36)、Boot Block4、Recovery Block5の各先頭ブロックから各ブロックのSUM値をそれぞれ計算して(S37)、比較する(S38)。不一致が発生した場合は、Recovery Block5のそのブロックのデータをBoot Block4の対応するブロックにコピーする(S39)。全てのブロックに対してBoot Block4とRecovery Block5について同様の比較を行い(S40、S41、S37)、最後のブロックまで処理が終了すると、Boot Block4のリカバリー処理は完了する。そこでSWをオフし、電源ONにより正常に起動することができる。
On the other hand, when the recovery process of
本実施の形態によれば、第3の実施の形態の効果に加え、さらに全領域のコピーではなく、破壊されたブロックのみコピーを行うことにより、第3の実施の形態による動作より短い所要時間でBootエリアが自動的にリカバリーされるため、デッドタイムを短縮することができる。 According to the present embodiment, in addition to the effects of the third embodiment, the time required for the operation is shorter than the operation according to the third embodiment by copying only the destroyed block instead of copying the entire area. Since the Boot area is automatically recovered, dead time can be shortened.
図7は第5の実施の形態による起動時の動作を示すフローチャートである。回路構成は図1と同じである。
このフローチャートにおいても、第1〜4の実施の形態と同様に、主電源ONによるブート時にBOOT_RESCUEをリードし、NormalモードかRecoveryモードかを判断する(S51、S2、S53)。そして、Recoveryモードであると判断した場合は、上記第1〜4の実施の形態の何れかに示すリカバリー処理を行う。
FIG. 7 is a flowchart showing an operation at the time of activation according to the fifth embodiment. The circuit configuration is the same as in FIG.
Also in this flowchart, as in the first to fourth embodiments, BOOT_RESCUE is read at the time of booting with the main power ON, and it is determined whether the mode is the normal mode or the recovery mode (S51, S2, S53). If it is determined that the mode is the recovery mode, the recovery process shown in any of the first to fourth embodiments is performed.
一方、Normalモードであると判断した場合、通常のシステム起動を行い、機器を使用可能な状態に起動した後、CPU1の処理の負荷が軽い時にバックグラウンドでBoot Block、Recovery Blockの整合性をチェックする。
On the other hand, if it is determined that the Normal mode is selected, the normal system startup is performed, the device is started to a usable state, and the consistency of the Boot Block and Recovery Block is checked in the background when the processing load on the
即ち、BOOT_RESCUE=0のとき(S54)、両ブロックの先頭ブロックよりSUM値を計算し比較する(S56)。SUM値が一致した場合は次のブロックに処理が移行し(S57)、SUM値が一致しなかった場合は内部エラーを記録する(S58)。エラーの記録は、電源OFF/ONしても消失されないような不揮発性メモリ(NVRAM)や、ハードディスクへの書込みを行うことにより、後にサービスマン等により両ブロックの不一致が発生し、リカバリー処理が行われたことを認知することができる。 That is, when BOOT_RESCUE = 0 (S54), the SUM value is calculated from the first block of both blocks and compared (S56). If the SUM values match, the process proceeds to the next block (S57), and if the SUM values do not match, an internal error is recorded (S58). Error recording is performed by writing data to a non-volatile memory (NVRAM) or hard disk that will not be lost even when the power is turned OFF / ON. You can recognize what happened.
エラーを記録後、Boot Block4、Recovery Block5のリカバリー処理を開始する。まず、当該ブロックの正規のSUM値を読み出す(S59)。ここで、各ブロック毎に正規のSUM値がBoot Block4、Recovery Block5のそれぞれの領域に記録されていることが前提である。次に、読み出した正規のSUM値と先に計算したSUM値とをBoot Block4、Recovery Block5の順に比較し、計算したSUM値と読み出した正規のSUM値が一致した方を他方のブロックにコピーする(S60、S61又はS62、S63)。Boot Block4、Recovery Block5共に計算したSUM値と読み出した正規のSUM値が不一致の場合は(S62、No)、エラー発生を表示し(S64)、処理を終了する。以上の動作は、S57、S65、S55、S56により最後のブロックまで行われる。
After recording the error, the recovery processing of
本実施の形態によれば、ソフトウェアの暴走やフラッシュROM自体のデータ化け等の発生がRecovery Block5や、Boot Block4であってもBootエリア外に発生した場合にも、自動的に破壊されたブロックの修復が行われるため、デッドタイムを短縮することができる。
According to this embodiment, even if the occurrence of software runaway or garbled data in the flash ROM itself occurs outside the Boot area even in
図8は第6の実施の形態による起動時の動作を示すフローチャートである。回路構成は図1と同じである。
第1〜5の実施の形態と同様に、主電源ONによるブート時にBOOT_RESCUEをリードし、NormalモードかRecoveryモードかを判断し(S71、S72、S73)、Recoveryモードであると判断した場合、第1〜4の実施の形態の何れかのリカバリー処理を行う。
FIG. 8 is a flowchart showing the operation at the time of startup according to the sixth embodiment. The circuit configuration is the same as in FIG.
As in the first to fifth embodiments, BOOT_RESCUE is read at the time of booting with the main power ON, and it is determined whether the mode is the normal mode or the recovery mode (S71, S72, S73). The recovery process according to any one of the
一方、Normalモードであると判断した場合は、通常のシステム起動を行い、機器を使用可能な状態に起動した後、CPU1の処理の負荷が軽い時にバックグラウンドでBoot Block4、Recovery Block5に書込まれているソフトウェアのバージョンを読出し(S74)、比較する(S75)。Boot Block4に書込まれているソフトバージョンとRecovery Blockに書込まれているソフトバージョンが一致している場合は、Recovery Blockの更新処理は不要と判断し、通常の処理を継続する。
On the other hand, if it is determined that the normal mode is selected, the normal system startup is performed, the device is started up in a usable state, and then written to
一方、Recovery Block5に書込まれているソフトバージョンの方がBoot Blockに書込まれているソフトバージョンよりも古い場合は、Recovery Block5の更新処理が必要と判断し、Boot Block4の全領域をRecovery Blockにコピーする(S76)。コピーが正常に終了すると通常の処理を継続する。
上記の制御を行うことで、サービスマン等によりソフトのバージョンアップ作業においてBoot Block、Recovery Blockを意識する必要が排除され、また、サービスマンによるソフトのバージョンアップはBoot Blockのみに処置すればよく、作業時間を短縮することができる。
On the other hand, if the software version written in
By performing the above control, the need to be aware of Boot Block and Recovery Block in software upgrade work by service personnel etc. is eliminated, and software upgrades by service personnel can be handled only for Boot Block, Work time can be shortened.
本実施の形態によれば、フラッシュROMを上位・下位に完全に2重化する場合、2つのブロックでバージョンの不一致が発生した場合や、サービスマンによるソフトバージョンアップ時に2重化している両方のブロックをバージョンアップしなければならず、作業時間の増大を招くという問題が発生するが、2重化している二つのブロックにバージョン不一致が発生しても自動的に一致させ、また、サービスマンがバージョンアップ時に行う作業をBoot Blockのみのバージョンアップとすることが可能となり、作業時間の短縮を図ることができる。 According to the present embodiment, when the flash ROM is completely doubled up and down, both when a version mismatch occurs in two blocks and when the software version is upgraded by a serviceman There is a problem that the block has to be upgraded, resulting in an increase in work time. However, even if a version mismatch occurs between two duplicated blocks, they are automatically matched. The work performed at the time of version upgrade can be made to upgrade only the Boot Block, and the work time can be shortened.
図9は第7の実施の形態によるブート制御装置を示すブロック図であり、図1と対応する部分には同一番号を付して重複する説明は省略する。
本実施の形態は、図1の回路構成に監視回路6を追加したものである。監視回路6は、パワーオンリセット回路7によるパワーオンリセット解除後、CPU1から一定期間アクセスがなければフラッシュROM2への最上位アドレスを反転させると共に、リセット出力を行うものである。
FIG. 9 is a block diagram showing a boot control apparatus according to the seventh embodiment. The parts corresponding to those in FIG.
In the present embodiment, a monitoring circuit 6 is added to the circuit configuration of FIG. The monitoring circuit 6 reverses the highest address to the
図10に監視回路の構成例を示す。
この監視回路7は、フラッシュROM2への最上位アドレス信号を反転/非反転させるアドレス反転回路(ADDRESS反転回路)8、タイマ(TIMER)9、それらを制御する制御部10と、監視回路7自体をリセットするパワーオンリセット器11からなる。inv/noninv#信号はアドレスの反転/非反転を制御する信号で、初期値はnoninv(非反転)である。また、start信号はタイマの起動信号、clear信号は、タイマのストップ#とクリア、timeup信号は所定の時間が経過したことを示す信号である。
FIG. 10 shows a configuration example of the monitoring circuit.
The monitoring circuit 7 includes an address inverting circuit (ADDRESS inverting circuit) 8 that inverts / non-inverts the most significant address signal to the
上記構成による監視回路6の動作について説明する。
パワーオンリセット回路6によるパワーオンリセット解除後、タイマ9を起動する。タイマ8からtimeup信号がアサートする前にCPU1からACCESS信号のアサートがあった場合は、タイマ9を停止し、監視回路6の動作は停止する。
The operation of the monitoring circuit 6 having the above configuration will be described.
After the power-on reset circuit 6 releases the power-on reset, the timer 9 is started. If the ACCESS signal is asserted from the
一方、タイマ9からtimeup信号がアサートするまでに、CPU1からのACCESS信号アサートがなかった場合は、clear信号をアサートしてタイマ8を停止・クリアし、ADDRESS反転回路8へのinv/noninv#信号を制御(反転)することにより、フラッシュROM2への最上位アドレス信号を反転すると同時にリセット信号をCPU1、監視回路6に出力する。このリセット出力は、システムのパワーオンリセット回路7にワイヤードORしているため、監視回路6のリセット出力解除後、最上位アドレス信号を反転させた状態で起動を開始する。
On the other hand, if the ACCESS signal from the
以降の監視回路6の動作としては、システムのパワーオンリセット解除後と同様にタイマ9を起動し、time up前にACCESS信号のアサートがあった場合は、タイマ8を停止し、監視回路6の動作は終了する。また、time up前にACCESS信号のアサートがなかった場合についても、既にアドレス非反転と反転の両方を行っているため、監視回路6の動作を停止する。このとき、アドレスの反転・非反転共に正常に起動しなかったことを示すために、LED点灯等の出力信号を設けてもよい。 The subsequent operation of the monitoring circuit 6 is to start the timer 9 in the same manner as after the power-on reset of the system is released, and when the ACCESS signal is asserted before time up, the timer 8 is stopped and the monitoring circuit 6 The operation ends. Even when the ACCESS signal is not asserted before time-up, the operation of the monitoring circuit 6 is stopped because both address non-inversion and inversion have already been performed. At this time, an output signal such as LED lighting may be provided to indicate that neither address inversion nor non-inversion has been started normally.
図11は本実施の形態の動作を示すフローチャートである。
主電源ONにてシステムのブートが開始され(S81)、各デバイスの初期設定等が行われる。その後、監視回路7のACCESSポートに接続されているCPU1のIOポート2から出力されるACCESS信号をアサートする(S82)。このような処理を行うことで、システムが正常に起動したことを監視回路6に認識させる。続いてBOOT_RESCUEをリードする(S83)。ここでBOOT_RESCUEが0であれば(S82、No)、Normalモードであると判断し、通常のシステム起動処理が行われる。監視回路6はACCESSポートへの信号アサートにより既に停止しており、システムは正常な起動状態となる。
FIG. 11 is a flowchart showing the operation of the present embodiment.
When the main power is turned on, system booting is started (S81), and initial setting of each device is performed. Thereafter, the ACCESS signal output from the
BOOT_RESCUEが1であれば、既に監視回路6により一度アドレスを反転させて再起動が行われていることになり、Boot Block4にブートプログラムの破壊等、問題が発生していることになる。ソフト処理としては、特に監視回路6の挙動を意識する必要は無く、BOOT_RESCUEが1であることからRecoveryモードであると判断し、第1〜4の実施の形態の何れかのリカバリー処理を行えばよい(S84)。
If BOOT_RESCUE is 1, it means that the address has already been reversed by the monitoring circuit 6 and the restart has already been performed, and a problem such as destruction of the boot program has occurred in the
本実施の形態によれば、第1〜4の実施の形態で述べたBootエリアの破壊時、ユーザがスイッチSWを操作する必要がなく、自動的にRecoveryモードとして再起動することができるので、ユーザの負荷を低減させることができる。 According to the present embodiment, when the Boot area described in the first to fourth embodiments is destroyed, the user does not need to operate the switch SW, and can be automatically restarted in the recovery mode. The load on the user can be reduced.
本実施の形態によれば、パワーオンリセット入力とリセット出力、タイマ、アドレス反転回路とアドレス反転・非反転選択信号から成り、パワーオンリセット解除後、一定期間内にアクセスが無かった場合にアドレスを反転させリセット出力を発生する監視回路を6を設け、電源ONによるソフトウェア起動時、必ず監視回路にアクセスする制御とすることで、何らかの問題でシステムが正常に起動しなかった場合、一定期間内に監視回路にアクセスでなくなり、自動的に監視回路がフラッシュROMの最上位アドレス信号を反転させ、リセット出力を発生させることでシステムを起動するように構成したので、第1〜4の実施の形態で述べたBootエリアの破壊時、ユーザがスイッチSWを操作する必要がなく、自動的にRecoveryモードとして再起動することができるので、ユーザの負荷を低減させることができる。 According to the present embodiment, it consists of a power-on reset input and reset output, a timer, an address inversion circuit, and an address inversion / non-inversion selection signal. By providing a monitoring circuit that inverts and generates a reset output, and by controlling to always access the monitoring circuit when the software is started when the power is turned on, if the system does not start normally due to some problem, within a certain period of time In the first to fourth embodiments, the monitoring circuit is not accessed, and the monitoring circuit automatically starts the system by inverting the highest address signal of the flash ROM and generating a reset output. When the Boot area mentioned above is destroyed, there is no need for the user to operate the switch SW. It is possible to dynamic, it is possible to reduce the load on the user.
尚、上述した各実施の形態における各フローチャートに示す処理を、CPU1が実行するためのプログラムは本発明によるプログラムを構成する。また、このプログラムを記録する記憶媒体は、本発明によるコンピュータ読み取り可能な記憶媒体を構成する。この記憶媒体としては、半導体記憶装置や光学的及び/又は磁気的な記憶装置等を用いることができる。このようなプログラム及び記憶媒体を、前述した実施の形態とは異なる構成の装置やシステム等で用い、そこのCPUで上記プログラムを実行させることにより、本発明と実質的に同じ効果を得ることができる。
The program for the
上記の実施形態によれば、さらに破壊されている全領域コピーするのではなく、破壊された一部をコピーすることにより、マシンのデッドタイムをさらに短縮することできる。 According to the above-described embodiment, the dead time of the machine can be further shortened by copying a part of the destroyed area, instead of copying the entire area that has been further destroyed.
さらに、不揮発メモリのデータの破壊時、電源ONによるソフトウェア起動時に、前記非反転状態を検出した場合は、通常のシステム起動を行い、前記反転状態を検出した場合は修復するか、それともそのままシステムを起動するかをユーザに選択させるようにしたので、時間のかかるリカバリーよりもすぐに機器を使用したいユーザの要求に応えることができる。 Further, when the non-inverted state is detected when the data in the nonvolatile memory is destroyed or when the software is started by turning on the power, the normal system start-up is performed, and when the inverted state is detected, the system is repaired or the system is left as it is. Since the user is allowed to select whether to start up, it is possible to meet the demand of the user who wants to use the device more quickly than the time-consuming recovery.
ユーザが修復を選択した場合に要する時間をさらに短くすることができ、マシンのデッドタイムをさらに短縮することができる。 The time required when the user selects repair can be further shortened, and the dead time of the machine can be further shortened.
通常に起動した場合でも2重化した両領域の比較を行うことで、書込まれているソフトの整合性をチェックすることができ不揮発メモリのデータ化け等が発生した場合でも自動的に修復が可能となり、システムの信頼性が向上する。 Even if it starts normally, it can check the consistency of the written software by comparing the doubled areas, and even if the data in the non-volatile memory is corrupted, it is automatically repaired. It becomes possible and the reliability of the system is improved.
さらに通常に起動した場合に2重化した両ビット領域に書込まれているソフトのバージョンをチェックし、自動的に両ブロックのソフトバージョンを合わせるように処理されることで、サービスマンによるソフトのバージョンアップ作業は片方の領域のみに行うことで済み、サービスマンの作業時間の短縮を図ることができる。 In addition, the software version written in both bit areas when it is normally started is checked, and the software version of both blocks is automatically adjusted to match the software version by the service person. The upgrade work only needs to be performed in one area, and the work time of the service person can be shortened.
さらに正常に起動しなかった場合に最上位アドレスを反転させ、リセットを発生させる監視手段を設けることで、何らかの問題でシステムが正常に起動しなかった場合でも、2重化した領域から自動的に起動するため、ユーザの負荷を低減させることができる。 In addition, by providing a monitoring means that reverses the highest address and generates a reset if it does not start normally, even if the system does not start normally due to some problem, it automatically starts from the duplicated area Since it starts, a user's load can be reduced.
また、本発明によるリカバリー制御方法をコンピュータを用いて行うことができる。 Further, the recovery control method according to the present invention can be performed using a computer.
1 CPU
2 フラッシュROM
3 NOR回路
SW スイッチ
6 パワーオンリセット回路
7 監視回路
8 ADDRESS反転回路
9 タイマ
1 CPU
2 Flash ROM
3 NOR circuit SW switch 6 Power-on reset circuit 7 Monitoring circuit 8 ADDRESS inversion circuit 9 Timer
Claims (16)
前記不揮発メモリの最上位アドレス信号を反転・非反転させて前記各ビット領域を論理的に入れ換え可能にする選択手段と、
前記選択手段の状態を検出する検出手段と、
電源ONによるソフトウエア起動時に、前記選択手段が非反転を選択したことを前記検出手段が検出した場合は、通常のシステム起動を行い、前記選択手段が反転を選択したことを前記検出手段が検出した場合は、前記下位ビット領域の全データを前記上位ビット領域の全領域にコピーする制御手段とを設けたことを特徴とするリカバリー制御装置。 A non-volatile memory that stores a boot program, logically divides the memory space into an upper bit area and a lower bit area, and stores the same data in each bit area;
Selection means for inverting / non-inverting the most significant address signal of the non-volatile memory to logically replace each bit area;
Detecting means for detecting a state of the selecting means;
When the detection means detects that the selection means has selected non-inverted when the software is started by turning on the power, the normal start-up of the system is performed, and the detection means detects that the selection means has selected inversion. In this case, the recovery control device is provided with control means for copying all data in the lower bit area to all areas in the upper bit area.
前記不揮発メモリの最上位アドレス信号を反転・非反転させて前記各ビット領域を論理的に入れ換え可能にする選択手段と、
前記選択手段の状態を検出する検出手段と、
電源ONによるソフトウエア起動時に、前記選択手段が非反転を選択したことを前記検出手段が検出した場合は、通常のシステム起動を行い、前記選択手段が反転を選択したことを前記検出手段が検出した場合は、前記上位ビット領域を構成する全てのブロックと前記下位ビット領域を構成する全てのブロックについてブロック単位でSUM値を計算し、前記上位ビット領域のブロックと前記下位ビット領域のブロックのSUM値が一致しないとき、その下位ビット領域のブロックのデータを上位ビット領域のブロックにコピーする制御手段とを設けたことを特徴とするリカバリー制御装置。 A non-volatile memory that stores a boot program, logically divides the memory space into an upper bit area and a lower bit area, and stores the same data in each bit area;
Selection means for inverting / non-inverting the most significant address signal of the non-volatile memory to logically replace each bit area;
Detecting means for detecting a state of the selecting means;
When the detection means detects that the selection means has selected non-inverted when the software is started by turning on the power, the normal start-up of the system is performed, and the detection means detects that the selection means has selected inversion. In this case, SUM values are calculated for each block constituting the upper bit area and all blocks constituting the lower bit area, and the SUM of the upper bit area block and the lower bit area block is calculated. A recovery control device, comprising: a control means for copying data in a block in the lower bit area to a block in the upper bit area when the values do not match.
前記不揮発メモリの最上位アドレス信号を反転・非反転させることにより、前記各ビット領域を論理的に入れ換え可能になし、
前記反転又は非反転の状態を検出するようになし、
電源ONによるソフトウエア起動時に、前記非反転状態を検出した場合は、通常のシステム起動を行い、前記反転状態を検出した場合は、前記下位ビット領域の全データを前記上位ビット領域の全領域にコピーすることを特徴とするリカバリー制御方法。 A boot program is stored in a non-volatile memory, and the memory space is logically divided into an upper bit area and a lower bit area, and the same data is stored in each bit area.
By inverting / non-inverting the most significant address signal of the nonvolatile memory, the bit areas can be logically interchanged,
To detect the inversion or non-inversion state,
When the non-inverted state is detected when the software is started by turning on the power, normal system startup is performed, and when the inverted state is detected, all the data in the lower bit area is stored in the entire upper bit area. A recovery control method characterized by copying.
前記不揮発メモリの最上位アドレス信号を反転・非反転させることにより、前記各ビット領域を論理的に入れ換え可能になし、
前記反転又は非反転の状態を検出するようになし、
電源ONによるソフトウエア起動時に、前記非反転状態を検出した場合は、通常のシステム起動を行い、前記反転状態を検出した場合は、前記上位ビット領域を構成する全てのブロックと前記下位ビット領域を構成する全てのブロックについてブロック単位でSUM値を計算し、前記上位ビット領域のブロックと前記下位ビット領域のブロックのSUM値が一致しないとき、その下位ビット領域のブロックのデータを上位ビット領域のブロックにコピーすることを特徴とするリカバリー制御方法。 A boot program is stored in a non-volatile memory, and the memory space is logically divided into an upper bit area and a lower bit area, and the same data is stored in each bit area.
By inverting / non-inverting the most significant address signal of the nonvolatile memory, the bit areas can be logically interchanged,
To detect the inversion or non-inversion state;
When the non-inverted state is detected when the software is started by turning on the power, normal system startup is performed. When the inverted state is detected, all blocks constituting the upper bit area and the lower bit area are SUM values are calculated in units of blocks for all of the blocks, and when the SUM values of the upper bit area block and the lower bit area block do not match, the lower bit area block data is converted to the upper bit area block A recovery control method characterized by copying to a computer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007326498A JP5072092B2 (en) | 2007-12-18 | 2007-12-18 | Recovery control device, control method, program, and computer-readable storage medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007326498A JP5072092B2 (en) | 2007-12-18 | 2007-12-18 | Recovery control device, control method, program, and computer-readable storage medium |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009151384A JP2009151384A (en) | 2009-07-09 |
| JP5072092B2 true JP5072092B2 (en) | 2012-11-14 |
Family
ID=40920508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007326498A Expired - Fee Related JP5072092B2 (en) | 2007-12-18 | 2007-12-18 | Recovery control device, control method, program, and computer-readable storage medium |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5072092B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8726087B2 (en) * | 2011-03-18 | 2014-05-13 | Denso International America, Inc. | System and method for curing a read inability state in a memory device |
| JP5575338B2 (en) | 2012-01-05 | 2014-08-20 | 三菱電機株式会社 | Information processing apparatus, information processing method, and computer program |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02297237A (en) * | 1989-05-11 | 1990-12-07 | Toshiba Corp | Automatic restarting device for electronic computer system |
| JPH06348504A (en) * | 1993-06-04 | 1994-12-22 | Sharp Corp | Microprocessor system |
| JPH09146767A (en) * | 1995-11-27 | 1997-06-06 | Nec Corp | Method for reloading program |
| JP2000148467A (en) * | 1998-11-05 | 2000-05-30 | Sharp Corp | Information processing apparatus, basic system program rewriting method for information processing apparatus, and recording medium storing basic system program rewriting program for information processing apparatus |
| JP3498028B2 (en) * | 2000-01-12 | 2004-02-16 | Necパーソナルプロダクツ株式会社 | Boot program rewriting system |
| JP2002108724A (en) * | 2000-10-03 | 2002-04-12 | Auto Network Gijutsu Kenkyusho:Kk | How to check ROM data |
| JP2004038529A (en) * | 2002-07-03 | 2004-02-05 | Nec Corp | Information processor |
| JP2004199277A (en) * | 2002-12-17 | 2004-07-15 | Fujitsu Ltd | BIOS redundancy management method, data processing device, and storage system |
| JP2007164392A (en) * | 2005-12-13 | 2007-06-28 | Yaskawa Electric Corp | calculator |
-
2007
- 2007-12-18 JP JP2007326498A patent/JP5072092B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009151384A (en) | 2009-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5575338B2 (en) | Information processing apparatus, information processing method, and computer program | |
| TWI514408B (en) | Handling errors from non-volatile memory during device startup | |
| US7900036B2 (en) | System and method for implementing boot/recovery on a data processing sysem | |
| TWI525542B (en) | System and method for starting and updating UEFI BIOS, recording media and computer program products | |
| TWI382346B (en) | Computer system with dual bios protection mechanism and control method of the same | |
| CN108304282B (en) | A dual BIOS control method and related device | |
| TWI710952B (en) | Firmware update method and computer system | |
| JP2016164785A (en) | Secure recovery apparatus and method | |
| TW201520895A (en) | System and method for automatically recovering BIOS of a computer | |
| CN105786545B (en) | Breakpoint recovery method and system based on heterogeneous hybrid memory | |
| CN110908847A (en) | Abnormal recovery method, system, electronic device and storage medium | |
| JP6698467B2 (en) | Electronic circuit system and method for starting control device | |
| CN101140524A (en) | Program start control device | |
| JP2014099097A (en) | Information processing device, information processing method, and computer program | |
| TWI808362B (en) | Computer system and method capable of self-monitoring and restoring an operation of operating system | |
| US20060107031A1 (en) | Portable terminal | |
| WO2012149774A1 (en) | Method and apparatus for activating processor | |
| CN101916216B (en) | Device and control method for automatically repairing BOOTROM in embedded operating system | |
| CN119336398A (en) | Basic input and output system monitoring system, method, device, equipment, and medium | |
| JP5072092B2 (en) | Recovery control device, control method, program, and computer-readable storage medium | |
| CN101354654A (en) | System and method for automatically switching basic input/output program | |
| TWI722852B (en) | Solid-state disk and startup method | |
| CN102681921B (en) | Computer fast boot system and method thereof | |
| JP2004192329A (en) | Program rewriting method and terminal device | |
| US11467898B2 (en) | Information processing apparatus and method of controlling the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5072092 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |