Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5076964B2 - Semiconductor laser and method of manufacturing the semiconductor laser - Google Patents
[go: Go Back, main page]

JP5076964B2 - Semiconductor laser and method of manufacturing the semiconductor laser - Google Patents

Semiconductor laser and method of manufacturing the semiconductor laser Download PDF

Info

Publication number
JP5076964B2
JP5076964B2 JP2008044810A JP2008044810A JP5076964B2 JP 5076964 B2 JP5076964 B2 JP 5076964B2 JP 2008044810 A JP2008044810 A JP 2008044810A JP 2008044810 A JP2008044810 A JP 2008044810A JP 5076964 B2 JP5076964 B2 JP 5076964B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
optical confinement
confinement layer
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008044810A
Other languages
Japanese (ja)
Other versions
JP2009206181A (en
Inventor
英樹 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008044810A priority Critical patent/JP5076964B2/en
Publication of JP2009206181A publication Critical patent/JP2009206181A/en
Application granted granted Critical
Publication of JP5076964B2 publication Critical patent/JP5076964B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、半導体レーザ及び半導体レーザの作製方法に関するものである。   The present invention relates to a semiconductor laser and a method for manufacturing the semiconductor laser.

非特許文献1には、多層量子細線レーザの作製方法が記載されている。この多層量子細線レーザは、以下のように作製される。電子ビーム露光法によりレジストパターンを描画してレジストマスクを形成し、このレジストマスクを用いて絶縁膜マスクをエッチングにより形成する。この絶縁膜マスクを用いたCH/H反応性イオンエッチングにより量子細線を形成する。有機金属気相成長法により、InP半導体を量子細線の側面上に埋め込み再成長して、多層量子細線構造を作製する。また、光閉じ込め層にはGaInAsP半導体が用いられる。 Non-Patent Document 1 describes a method for manufacturing a multilayer quantum wire laser. This multilayer quantum wire laser is manufactured as follows. A resist pattern is drawn by an electron beam exposure method to form a resist mask, and an insulating film mask is formed by etching using this resist mask. A quantum wire is formed by CH 4 / H 2 reactive ion etching using this insulating film mask. An InP semiconductor is buried on the side surface of the quantum wire and regrown by metal organic vapor phase epitaxy to produce a multilayer quantum wire structure. In addition, a GaInAsP semiconductor is used for the optical confinement layer.

非特許文献2には、DFBレーザが記載されている。このDFBレーザは、GaInAsP半導体を含む細線状活性層を有している。有機金属気相再成長法により、該細線状活性層の側面上にInP半導体が形成されて細線が埋め込まれている。また、細線状活性層上にGaInAsP半導体からなる光閉じ込め層が設けられている。
H. Yagi et al.: JJAP, 43 (2004) pp.3401-3409 N. Nunoya et al.: JSTQE, (2001) pp249
Non-Patent Document 2 describes a DFB laser. This DFB laser has a thin line active layer containing a GaInAsP semiconductor. An InP semiconductor is formed on the side surface of the thin line active layer by the metal organic vapor phase regrowth method to embed the thin line. An optical confinement layer made of a GaInAsP semiconductor is provided on the thin line active layer.
H. Yagi et al .: JJAP, 43 (2004) pp.3401-3409 N. Nunoya et al .: JSTQE, (2001) pp249

非特許文献1及び非特許文献2にそれぞれ記載される多重量子細線レーザ及びDFBレーザは共に、量子細線(あるいは細線)間に設けられInP半導体からなる埋め込み領域を有している。また、これらのレーザは、GaInAsPからなる光閉じ込め層を量子細線(あるいは細線)上に有している。   Both the multiple quantum wire laser and the DFB laser described in Non-Patent Literature 1 and Non-Patent Literature 2 each have a buried region made of an InP semiconductor provided between quantum wires (or thin wires). Further, these lasers have an optical confinement layer made of GaInAsP on the quantum wires (or wires).

このような構造をn型半導体基板上に設けた半導体レーザでは、GaInAsP半導体からなる光閉じ込め層に対するInP半導体の価電子帯側バンドオフセットは大きい。このため、量子細線を埋め込む際に量子細線の上面上にInP半導体が堆積されて作製された半導体レーザにおいては、このInP半導体がホールの移動に対する障壁となるので、活性領域に対するホールの注入が妨げられる。従って、良好な特性の半導体レーザを得るためには、量子細線の上面上にInP半導体を堆積させないように量子細線の埋め込みを精密に制御しなければならない。しかしながら、この制御は容易ではない。上記非特許文献1及び2に記載される半導体レーザでは、InP半導体がホールの移動に対する障壁とならぬよう、p型半導体基板が用いられている。p型半導体基板上に作製された半導体レーザにおいては、光閉じ込め層とInP半導体との価電子帯側バンドオフセットは、活性領域に対するホール注入の妨げとはならない。   In a semiconductor laser in which such a structure is provided on an n-type semiconductor substrate, the valence band side band offset of the InP semiconductor with respect to the optical confinement layer made of GaInAsP semiconductor is large. For this reason, in a semiconductor laser fabricated by depositing an InP semiconductor on the top surface of a quantum wire when the quantum wire is embedded, this InP semiconductor serves as a barrier against the movement of holes, thus preventing the injection of holes into the active region. It is done. Therefore, in order to obtain a semiconductor laser with good characteristics, it is necessary to precisely control the embedding of the quantum wire so that the InP semiconductor is not deposited on the upper surface of the quantum wire. However, this control is not easy. In the semiconductor lasers described in Non-Patent Documents 1 and 2, a p-type semiconductor substrate is used so that the InP semiconductor does not become a barrier against the movement of holes. In a semiconductor laser fabricated on a p-type semiconductor substrate, the valence band side band offset between the optical confinement layer and the InP semiconductor does not hinder hole injection into the active region.

本発明は、上記した問題点に鑑みてなされたものであり、ホールの注入を妨げる障壁の形成を回避可能であり量子細線の埋め込みを制御可能な構造を有する半導体レーザを提供することを目的とし、また、この半導体レーザを作製する方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor laser having a structure capable of avoiding the formation of a barrier that prevents hole injection and controlling the embedding of quantum wires. Another object of the present invention is to provide a method for manufacturing this semiconductor laser.

本発明に係る半導体レーザは、n型クラッド領域上に設けられた第1光閉じ込め層と、第1光閉じ込め層上に設けられ、周期的に配列された複数の量子細線と、各量子細線の側面及び第1光閉じ込め層上に設けられた第1の部分と各量子細線の上面上に設けられた第2の部分とを有し、量子細線を埋め込む埋込半導体領域と、埋込半導体領域上に設けられた第2光閉じ込め層とを備え、埋込半導体領域は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含み、埋込半導体領域のバンドギャップは、第2光閉じ込め層のバンドギャップより大きく、かつ量子細線の内の最大のバンドギャップより大きいことを特徴とする。   A semiconductor laser according to the present invention includes a first optical confinement layer provided on an n-type cladding region, a plurality of quantum wires provided on the first optical confinement layer and periodically arranged, and A buried semiconductor region having a first portion provided on the side surface and the first optical confinement layer and a second portion provided on the upper surface of each quantum wire; A buried optical region including aluminum and indium as a group III element and arsenic as a group V element. The band gap of the buried semiconductor region is the second optical confinement layer provided on the second optical confinement layer. It is characterized by being larger than the band gap of the confinement layer and larger than the largest band gap of the quantum wires.

この半導体レーザによれば、量子細線と第2光閉じ込め層との間には、埋込半導体領域の第2の部分が設けられる。この埋込半導体領域は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含んでいるので、第2の部分と第2光閉じ込め層との価電子帯側バンドオフセットは小さくできる。故に、埋込半導体領域がホールの注入を妨げる障壁とはならず、良好な特性の半導体レーザが得られる。また、量子細線の側面は、埋込半導体領域が有する第1の部分により埋め込まれている。この第1の部分を有する埋込半導体領域は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含んでいる。従って、量子細線の側面方向へのキャリヤの閉じ込めが可能となる。   According to this semiconductor laser, the second portion of the buried semiconductor region is provided between the quantum wire and the second optical confinement layer. Since this buried semiconductor region contains aluminum and indium as group III elements and arsenic as group V elements, the valence band side band offset between the second portion and the second optical confinement layer can be reduced. Therefore, the buried semiconductor region does not serve as a barrier that prevents hole injection, and a semiconductor laser with good characteristics can be obtained. In addition, the side surface of the quantum wire is buried by the first portion of the buried semiconductor region. The buried semiconductor region having the first portion contains aluminum and indium as group III elements and arsenic as group V elements. Therefore, carriers can be confined in the lateral direction of the quantum wire.

本発明に係る半導体レーザは、埋込半導体領域がAlInAs半導体からなることを特徴とする。この半導体レーザによれば、量子細線上の埋込半導体領域の第2の部分は、第1の部分と同じ材料のAlInAs半導体からなるので、第2の部分は量子細線からの電子に対してポテンシャル障壁となる。従って、キャリアオーバフローを抑制できるので、良好な温度特性を有する半導体レーザが得られる。   The semiconductor laser according to the present invention is characterized in that the buried semiconductor region is made of an AlInAs semiconductor. According to this semiconductor laser, since the second portion of the buried semiconductor region on the quantum wire is made of an AlInAs semiconductor made of the same material as the first portion, the second portion has a potential with respect to electrons from the quantum wire. It becomes a barrier. Accordingly, since carrier overflow can be suppressed, a semiconductor laser having good temperature characteristics can be obtained.

本発明に係る半導体レーザは、第2の部分の厚みが20ナノメートル以上50ナノメートル以下であることを特徴とする。この半導体レーザによれば、第2の部分の厚みが20ナノメートル以上であるので、第2の部分は電子ブロック層として機能できる。また、第2の部分の厚みが50ナノメートルより厚い場合には、素子抵抗が高くなる。   The semiconductor laser according to the present invention is characterized in that the thickness of the second portion is 20 nm or more and 50 nm or less. According to this semiconductor laser, since the thickness of the second portion is 20 nanometers or more, the second portion can function as an electron blocking layer. Further, when the thickness of the second portion is greater than 50 nanometers, the element resistance is increased.

本発明に係る半導体レーザは、n型基板をさらに備え、埋込半導体領域はアンドープであることを特徴とする。   The semiconductor laser according to the present invention further includes an n-type substrate, and the buried semiconductor region is undoped.

本発明に係る半導体レーザを作製する方法は、第1光閉じ込め層をn型クラッド層上に成長する工程と、多重量子井戸層を前記光閉じ込め層上に成長する工程と、複数の量子細線のための周期的なパターンを有するマスクを用いて多重量子井戸層をエッチングし、周期的に配列された複数の量子細線を形成する工程と、マスクを除去する工程と、量子細線を埋め込むために、各量子細線の側面及び上面上並びに第1光閉じ込め層上に埋込半導体層を一体に成長する工程と、第2光閉じ込め層を埋込半導体層上に成長する工程と、埋込半導体層は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含み、埋込半導体層のバンドギャップは、第2光閉じ込め層を構成する半導体のバンドギャップより大きく、かつ量子細線の最大のバンドギャップより大きいことを特徴とする。   A method of manufacturing a semiconductor laser according to the present invention includes a step of growing a first optical confinement layer on an n-type cladding layer, a step of growing a multiple quantum well layer on the optical confinement layer, and a plurality of quantum wires. Etching a multi-quantum well layer using a mask having a periodic pattern for forming a plurality of periodically arranged quantum wires, removing the mask, and embedding the quantum wires, A step of integrally growing an embedded semiconductor layer on a side surface and an upper surface of each quantum wire and the first optical confinement layer; a step of growing a second optical confinement layer on the embedded semiconductor layer; In addition, the group III element contains aluminum and indium, and the group V element contains arsenic. The band gap of the buried semiconductor layer is larger than the band gap of the semiconductor constituting the second optical confinement layer, and the quantum It is characterized by being larger than the maximum band gap of the thin wire.

この半導体レーザを作製する方法においては、量子細線の側面及び上面上並びに第1光閉じ込め層上に埋込半導体層を一体に成長して、量子細線を埋め込む。これ故に、埋込半導体層が量子細線の上面上にも形成される。一方、この埋込半導体層は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含んでいるので、埋込半導体層は、量子細線に向かって移動するホールへの実質的な障壁とはならない。従って、各量子細線の側面及び第1光閉じ込め層上に成長される埋込半導体層の厚さを量子細線の上面の高さに揃えるように厳格に制御して埋込半導体層を成長する必要はない。よって、埋込半導体層は、各量子細線の側面及び第1光閉じ込め層上だけではなく、各量子細線の上面上にも一体に成長することができ、上記のような精密な制御をすることなく量子細線57を埋め込むことができる。このような埋込半導体層の成長は、量子細線を埋め込む工程の制御を容易にする。   In this method of fabricating a semiconductor laser, an embedded semiconductor layer is integrally grown on the side surface and upper surface of the quantum wire and on the first optical confinement layer to embed the quantum wire. Therefore, the buried semiconductor layer is also formed on the upper surface of the quantum wire. On the other hand, since this buried semiconductor layer contains aluminum and indium as group III elements and arsenic as group V elements, the buried semiconductor layer is a substantial barrier to holes moving toward the quantum wires. It will not be. Therefore, it is necessary to grow the buried semiconductor layer by strictly controlling the thickness of the buried semiconductor layer grown on the side surface of each quantum wire and the first optical confinement layer so as to be equal to the height of the upper surface of the quantum wire. There is no. Therefore, the buried semiconductor layer can be grown not only on the side surface of each quantum wire and the first optical confinement layer, but also on the upper surface of each quantum wire, and the above precise control is performed. And the quantum wire 57 can be embedded. Such growth of the buried semiconductor layer facilitates control of the process of embedding the quantum wires.

本発明によれば、ホールの注入を妨げる障壁の形成を回避可能である量子細線の埋め込みを制御可能な構造を有する半導体レーザが提供され、また、この半導体レーザを作製する方法が提供される。   According to the present invention, there is provided a semiconductor laser having a structure capable of controlling the embedding of a quantum wire capable of avoiding the formation of a barrier that prevents hole injection, and a method for manufacturing the semiconductor laser.

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体レーザ及び半導体レーザを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。   The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, embodiments of the semiconductor laser and the method for manufacturing the semiconductor laser of the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.

図1は、本実施の形態に係る半導体レーザの構造を示す斜視図である。半導体レーザ10は、第1クラッド層13、第1光閉じ込め層15、複数の量子細線17、埋込半導体層19、第2光閉じ込め層21及び第2クラッド層25を備えている。第1クラッド層13は、半導体基板11の主面11a上に設けられている。半導体基板11及び第1クラッド層13は、n型半導体からなる。このn型半導体は、例えばn型InP半導体等であることができる。   FIG. 1 is a perspective view showing the structure of the semiconductor laser according to the present embodiment. The semiconductor laser 10 includes a first cladding layer 13, a first optical confinement layer 15, a plurality of quantum wires 17, a buried semiconductor layer 19, a second optical confinement layer 21, and a second cladding layer 25. The first cladding layer 13 is provided on the main surface 11 a of the semiconductor substrate 11. The semiconductor substrate 11 and the first cladding layer 13 are made of an n-type semiconductor. This n-type semiconductor can be, for example, an n-type InP semiconductor.

図2は、図1に示すA部分の断面を拡大して示す模式図である。第1光閉じ込め層15は、第1クラッド層13上に設けられている。第1光閉じ込め層15は、例えばn型GaInAsP半導体であることができる。第1光閉じ込め層15の厚さは、例えば150nmである。好ましくは、この第1光閉じ込め層15の厚さは、100nm以上であることができる。また、第1光閉じ込め層15の厚さは、170nm以下であることができる。   FIG. 2 is a schematic diagram showing an enlarged cross section of a portion A shown in FIG. The first optical confinement layer 15 is provided on the first cladding layer 13. The first optical confinement layer 15 can be, for example, an n-type GaInAsP semiconductor. The thickness of the first optical confinement layer 15 is, for example, 150 nm. Preferably, the thickness of the first optical confinement layer 15 may be 100 nm or more. The thickness of the first light confinement layer 15 may be 170 nm or less.

第1光閉じ込め層15上には、複数の量子細線17が周期的に配列されて設けられている。量子細線17は、所定の軸Aの方向に規定される幅Wを有し、所定の軸A方向に周期Λで配置されている。量子細線17の幅Wは、DFBレーザとして低電流動作させるためには、90nm以下とすることが好ましい。また、量子細線17の横方向量子閉じ込め効果に基づく高微分利得を得るためには、量子細線17の幅Wは、30nm以下とすることが好ましい。量子細線17の幅Wは、15nm以上であることが必要である。また、量子細線17の周期Λは、レーザ発振の波長に対応したブラッグ周期である。例えば発振波長1550nmを得るためには、周期Λは240nmである。例えば発振波長1300nmを得るためには、周期Λは200nmである。また、量子細線17は、量子井戸構造を有している。この量子井戸構造は、交互に配列された障壁層17a及び井戸層17bを含むことができる。量子井戸構造の最上層は、第3光閉じ込め層17cであることができる。障壁層17aは、例えばアンドープGaInAsP半導体からなる。井戸層17bは、例えばアンドープGaInAsP半導体からなる。第3光閉じ込め層17cは、例えばアンドープGaInAsP半導体からなる。 A plurality of quantum wires 17 are periodically arranged on the first optical confinement layer 15. Quantum wires 17 has a width W which is defined in the direction of the predetermined axis A X, are arranged at a period Λ of the predetermined axis A X direction. The width W of the quantum wire 17 is preferably 90 nm or less in order to operate as a DFB laser at a low current. In order to obtain a high differential gain based on the lateral quantum confinement effect of the quantum wire 17, the width W of the quantum wire 17 is preferably 30 nm or less. The width W of the quantum wire 17 needs to be 15 nm or more. The period Λ of the quantum wire 17 is a Bragg period corresponding to the wavelength of laser oscillation. For example, in order to obtain an oscillation wavelength of 1550 nm, the period Λ is 240 nm. For example, in order to obtain an oscillation wavelength of 1300 nm, the period Λ is 200 nm. The quantum wire 17 has a quantum well structure. The quantum well structure can include alternately arranged barrier layers 17a and well layers 17b. The uppermost layer of the quantum well structure can be the third optical confinement layer 17c. The barrier layer 17a is made of, for example, an undoped GaInAsP semiconductor. The well layer 17b is made of, for example, an undoped GaInAsP semiconductor. The third optical confinement layer 17c is made of, for example, an undoped GaInAsP semiconductor.

第1光閉じ込め層15の表面15aの第1のエリア15b上には、各量子細線17が位置している。各量子細線17の側面及び第1光閉じ込め層15上の第2のエリア15c上と各量子細線の上面上には、一体として成長された埋込半導体層19が設けられている。埋込半導体層19は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含む半導体から成り、この半導体は、アンドープであることが好ましい。この半導体は、例えばAlInAs半導体であることができる。量子細線17の側面を埋込半導体層19で埋め込まれるので、量子細線17の側面方向へのキャリアの閉じ込めが可能となる。   Each quantum wire 17 is located on the first area 15 b of the surface 15 a of the first optical confinement layer 15. On the side surface of each quantum wire 17, the second area 15 c on the first optical confinement layer 15, and the upper surface of each quantum wire, an embedded semiconductor layer 19 grown integrally is provided. The buried semiconductor layer 19 is made of a semiconductor containing aluminum and indium as a group III element and arsenic as a group V element, and this semiconductor is preferably undoped. This semiconductor can be, for example, an AlInAs semiconductor. Since the side surface of the quantum wire 17 is embedded with the buried semiconductor layer 19, carriers can be confined in the side surface direction of the quantum wire 17.

埋込半導体層19上に第2光閉じ込め層21が設けられている。第2光閉じ込め層21は、例えばp型GaInAsP半導体からなる。第2光閉じ込め層21の厚さは、例えば110nmである。好ましくは、この第2光閉じ込め層21の厚さは、60nm以上であることができる。また、第2光閉じ込め層21の厚さは、130nm以下であることができる。   A second optical confinement layer 21 is provided on the buried semiconductor layer 19. The second optical confinement layer 21 is made of, for example, a p-type GaInAsP semiconductor. The thickness of the second optical confinement layer 21 is, for example, 110 nm. Preferably, the thickness of the second optical confinement layer 21 can be 60 nm or more. In addition, the thickness of the second optical confinement layer 21 can be 130 nm or less.

図3は、図1及び図2に示した半導体レーザ10におけるバンド構造を示す図である。図3において、参照符号BG0,BG1は井戸層17b及び障壁層17aからなる部分のバンドギャップを示し、参照符号BG2は量子細線17の上面上の埋込半導体層19のバンドギャップを示し、参照符号BG3は第2光閉じ込め層21のバンドギャップを示し、参照符号BG4は量子細線17の第3光閉じ込め層17cのバンドギャップを示し、参照符号BG5は第1光閉じ込め層15のバンドギャップを示す。図3に示されるように、埋込半導体層19がAlInAs半導体からなり、第2光閉じ込め層21及び第3光閉じ込め層17cがGaInAsP半導体からなる場合、埋込半導体層19と第2光閉じ込め層21及び第3光閉じ込め層17cとの価電子帯のバンドオフセットΔEV1、ΔEV2は、約10meVであり、伝導帯のバンドオフセットΔEC1、ΔEC2は、約200meV程度ある。従って、埋込半導体層19と第2光閉じ込め層21及び第3光閉じ込め層17cとの価電子帯のバンドオフセットΔEV1、ΔEV2は、伝導帯のバンドオフセットΔEC1、ΔEC2よりも1桁以上小さいので、埋込半導体層19は、p型クラッドから量子細線17に向かって移動するホールHLの障壁とはなりにくい。また、埋込半導体層19と第2光閉じ込め層21及び第3光閉じ込め層17cとの伝導帯のバンドオフセットΔEC1、ΔEC2は価電子帯のバンドオフセットΔEV1、ΔEV2より1桁以上大きいので、埋込半導体層19は、量子細線17からの電子ELに対する電子ブロック層として機能する。従って、電子のオーバフローを低減可能となるので、良好な温度特性を有する半導体レーザが得られる。埋込半導体層19を電子ブロック層として良好に機能するように、量子細線17の上面上における埋込半導体層19の厚さHは、20nm以上とすることが好ましい。また、量子細線17の上面上における埋込半導体層19による素子抵抗の増加を小さくするために、厚さHは50nm以下であることが好ましい。 FIG. 3 is a diagram showing a band structure in the semiconductor laser 10 shown in FIGS. 1 and 2. In FIG. 3, reference numerals BG0 and BG1 indicate the band gap of the portion composed of the well layer 17b and the barrier layer 17a, reference numeral BG2 indicates the band gap of the embedded semiconductor layer 19 on the upper surface of the quantum wire 17, and reference numerals BG3 indicates the band gap of the second optical confinement layer 21, reference numeral BG4 indicates the band gap of the third optical confinement layer 17c of the quantum wire 17, and reference numeral BG5 indicates the band gap of the first optical confinement layer 15. As shown in FIG. 3, when the embedded semiconductor layer 19 is made of an AlInAs semiconductor and the second optical confinement layer 21 and the third optical confinement layer 17c are made of a GaInAsP semiconductor, the embedded semiconductor layer 19 and the second optical confinement layer are formed. 21 and the third optical confinement layer 17c have band offsets ΔE V1 and ΔE V2 in the valence band of about 10 meV, and band offsets ΔE C1 and ΔE C2 of the conduction band are about 200 meV. Accordingly, the band offsets ΔE V1 and ΔE V2 of the valence band between the embedded semiconductor layer 19 and the second optical confinement layer 21 and the third optical confinement layer 17c are one digit greater than the band offsets ΔE C1 and ΔE C2 of the conduction band. Thus, the buried semiconductor layer 19 is unlikely to be a barrier for the hole HL moving from the p-type cladding toward the quantum wire 17. Further, the band offsets ΔE C1 and ΔE C2 of the conduction band between the buried semiconductor layer 19 and the second optical confinement layer 21 and the third optical confinement layer 17c are one digit or more larger than the band offsets ΔE V1 and ΔE V2 of the valence band. Therefore, the embedded semiconductor layer 19 functions as an electron blocking layer for the electron EL from the quantum wire 17. Therefore, the overflow of electrons can be reduced, and a semiconductor laser having good temperature characteristics can be obtained. The thickness H of the buried semiconductor layer 19 on the upper surface of the quantum wire 17 is preferably 20 nm or more so that the buried semiconductor layer 19 functions well as an electron block layer. In order to reduce the increase in device resistance due to the embedded semiconductor layer 19 on the upper surface of the quantum wire 17, the thickness H is preferably 50 nm or less.

ここで再び図1を参照する。第1クラッド層13、第1光閉じ込め層15、複数の量子細線17、埋込半導体層19及び第2光閉じ込め層21は、所定の軸Aに沿って延びる半導体メサを構成する。また、半導体メサは、ストライプ状であり埋め込み領域23によってその側面が埋め込まれている。 Reference is again made to FIG. The first cladding layer 13, the first light confinement layer 15, a plurality of quantum wires 17, embedded semiconductor layer 19 and the second light confinement layer 21 constitute a semiconductor mesa extending along a predetermined axis A X. Further, the semiconductor mesa has a stripe shape and its side surface is embedded by the embedded region 23.

埋め込み領域23は、例えば第1のp型電流狭窄層23a、n型電流狭窄層23b、及び第2のp型電流狭窄層23cによって構成される。第1のp型電流狭窄層23aは、半導体メサの側面及び第1クラッド層13の表面に設けられ、第1クラッド層13の表面及び半導体メサの側面を覆っている。n型電流狭窄層23bは、第1のp型電流狭窄層23a上に設けられている。第2のp型電流狭窄層23cは、n型電流狭窄層23bと、第2クラッド層25との間に設けられている。これらの電流狭窄層23a〜23cは、例えばn型またはp型InPからなる。この積層には、p−n−p−n構造が形成される。   The buried region 23 includes, for example, a first p-type current confinement layer 23a, an n-type current confinement layer 23b, and a second p-type current confinement layer 23c. The first p-type current confinement layer 23a is provided on the side surface of the semiconductor mesa and the surface of the first cladding layer 13, and covers the surface of the first cladding layer 13 and the side surface of the semiconductor mesa. The n-type current confinement layer 23b is provided on the first p-type current confinement layer 23a. The second p-type current confinement layer 23 c is provided between the n-type current confinement layer 23 b and the second cladding layer 25. These current confinement layers 23a to 23c are made of, for example, n-type or p-type InP. A p-n-p-n structure is formed in this stack.

半導体メサ及び埋め込み領域23上には、第2クラッド層25が設けられている。第2クラッド層25はp型半導体からなり、例えばp型InP半導体とすることができる。第2クラッド層25上には、コンタクト層27が設けられている。コンタクト層27は、例えばp型GaInAs半導体とすることができる。コンタクト層27上には、絶縁膜29が形成されている。絶縁膜29は半導体メサの上面に対応する開口を有する。次いで、第1の電極膜31が形成される。コンタクト層27が電極膜31と該開口を介してオーミック接触を成している。半導体基板11の主面11aとは反対側の裏面11bには第2の電極膜33が設けられており、第2の電極膜33と半導体基板11とがオーミック接触を成している。   A second clad layer 25 is provided on the semiconductor mesa and the buried region 23. The second cladding layer 25 is made of a p-type semiconductor, for example, a p-type InP semiconductor. A contact layer 27 is provided on the second cladding layer 25. The contact layer 27 can be a p-type GaInAs semiconductor, for example. An insulating film 29 is formed on the contact layer 27. The insulating film 29 has an opening corresponding to the upper surface of the semiconductor mesa. Next, the first electrode film 31 is formed. The contact layer 27 is in ohmic contact with the electrode film 31 through the opening. A second electrode film 33 is provided on the back surface 11 b opposite to the main surface 11 a of the semiconductor substrate 11, and the second electrode film 33 and the semiconductor substrate 11 are in ohmic contact.

以上に述べた半導体レーザの各層の材料、ドーパント元素、ドーパント濃度及び厚さの一例は、以下に示される。
第1クラッド層13:n型InP,Si,1×1018cm−3,厚さ 500nm
第1光閉じ込め層15:n型GaInAsP,Si,5×1017cm−3,厚さ 150nm
障壁層17a:アンドープGaInAsP,厚さ 11nm
井戸層17b:アンドープGaInAsP,厚さ 7nm
第3光閉じ込め層17c:アンドープGaInAsP,厚さ 40nm
埋込半導体層19:アンドープAlInAs
第2光閉じ込め層21:p型GaInAsP,Zn,5×1017cm−3,厚さ 110nm
第2クラッド層25:p型InP,Zn,1×1018cm−3,厚さ 2000nm
コンタクト層27:p型GaInAs,Zn,1×1019cm−3,厚さ 500nm
An example of the material, dopant element, dopant concentration, and thickness of each layer of the semiconductor laser described above is shown below.
First cladding layer 13: n-type InP, Si, 1 × 10 18 cm −3 , thickness 500 nm
First optical confinement layer 15: n-type GaInAsP, Si, 5 × 10 17 cm −3 , thickness 150 nm
Barrier layer 17a: undoped GaInAsP, thickness 11 nm
Well layer 17b: undoped GaInAsP, thickness 7 nm
Third optical confinement layer 17c: undoped GaInAsP, thickness 40 nm
Embedded semiconductor layer 19: undoped AlInAs
Second optical confinement layer 21: p-type GaInAsP, Zn, 5 × 10 17 cm −3 , thickness 110 nm
Second cladding layer 25: p-type InP, Zn, 1 × 10 18 cm −3 , thickness 2000 nm
Contact layer 27: p-type GaInAs, Zn, 1 × 10 19 cm −3 , thickness 500 nm

以上に述べたように本実施形態においては、量子細線17の上面と第2光閉じ込め層21との間には、AlInAs埋込半導体層19が設けられる。AlInAs埋込半導体層19によれば、p型GaInAsP半導体からなる第2光閉じ込め層21との価電子帯バンドオフセットは伝導帯バンドオフセットより小さくなる。従って、この埋込半導体層19は、ホールの注入を妨げる障壁とはならない。このため、良好な特性の半導体レーザが得られる。また、量子細線17の側面は、埋込半導体層19により埋め込まれている。この埋込半導体層19は、量子細線17の側面方向へのキャリヤの閉じ込めを可能にしている。さらに、量子細線17の側面と共に量子細線17の上面上にも一体として埋込半導体層19が設けられているので、量子細線17の上面上に位置する埋込半導体層19は電子ブロック層としての機能を有する。従って、第1クラッド層13から量子細線17に向かって移動する電子オーバフローを低減できるので、良好な温度特性を有する半導体レーザが得られる。   As described above, in this embodiment, the AlInAs buried semiconductor layer 19 is provided between the upper surface of the quantum wire 17 and the second optical confinement layer 21. According to the AlInAs buried semiconductor layer 19, the valence band offset with respect to the second optical confinement layer 21 made of the p-type GaInAsP semiconductor is smaller than the conduction band offset. Therefore, the buried semiconductor layer 19 does not serve as a barrier that prevents hole injection. For this reason, a semiconductor laser with good characteristics can be obtained. Further, the side surface of the quantum wire 17 is embedded with an embedded semiconductor layer 19. The buried semiconductor layer 19 makes it possible to confine carriers in the lateral direction of the quantum wire 17. Further, since the embedded semiconductor layer 19 is integrally provided on the upper surface of the quantum wire 17 together with the side surface of the quantum wire 17, the embedded semiconductor layer 19 positioned on the upper surface of the quantum wire 17 serves as an electron block layer. It has a function. Accordingly, since the electron overflow moving from the first cladding layer 13 toward the quantum wire 17 can be reduced, a semiconductor laser having good temperature characteristics can be obtained.

次に図4及び図5を参照しながら、本発明の実施の形態に係る半導体レーザを作製する方法の工程を説明する。   Next, steps of a method for manufacturing a semiconductor laser according to an embodiment of the present invention will be described with reference to FIGS.

図4(a)に示されるように、n型半導体からなる半導体基板41上に、n型InP半導体からなる第1クラッド層43及びn型GaInAsP半導体からなる第1光閉じ込め層45を順に成長する。この半導体基板41は、例えばInPとすることができる。第1光閉じ込め層45上に複数のアンドープGaInAsP半導体層を成長して、多重量子井戸層47を形成する。多重量子井戸層47は、障壁層47a及び井戸層47b並びに第3光閉じ込め層47cを含む。これらの成長は、例えば有機金属気相成長法により行われる。   As shown in FIG. 4A, a first cladding layer 43 made of an n-type InP semiconductor and a first optical confinement layer 45 made of an n-type GaInAsP semiconductor are grown in order on a semiconductor substrate 41 made of an n-type semiconductor. . The semiconductor substrate 41 can be, for example, InP. A plurality of undoped GaInAsP semiconductor layers are grown on the first optical confinement layer 45 to form a multiple quantum well layer 47. The multiple quantum well layer 47 includes a barrier layer 47a, a well layer 47b, and a third optical confinement layer 47c. These growths are performed, for example, by metal organic vapor phase epitaxy.

図4(b)に示されるように、多重量子井戸層47上に、絶縁膜59を形成する。この形成は、例えば、シラン系ガス及び酸素系ガスをプロセスガスとして用いて、プラズマCVD法で行われる。シラン系ガスの一例としては、モノシランが用いられる。酸素系ガスの一例としては、酸素ガスが用いられる。絶縁膜59は、例えばSiOといった酸化シリコンからなる。絶縁膜59の膜厚は、レジストマスク63とのエッチング選択比を確保するために、20nm程度であることが好ましい。 As shown in FIG. 4B, an insulating film 59 is formed on the multiple quantum well layer 47. This formation is performed by a plasma CVD method using, for example, a silane-based gas and an oxygen-based gas as process gases. As an example of the silane-based gas, monosilane is used. As an example of the oxygen-based gas, oxygen gas is used. The insulating film 59 is made of silicon oxide such as SiO 2 . The thickness of the insulating film 59 is preferably about 20 nm in order to ensure an etching selectivity with the resist mask 63.

次いで、絶縁膜59上にレジスト膜61を形成する。この形成は、電子ビーム露光用レジストの塗布により行なわれる。   Next, a resist film 61 is formed on the insulating film 59. This formation is performed by applying a resist for electron beam exposure.

図4(c)に示されるように、絶縁膜59上にレジストマスク63を形成する。この形成は、レジスト膜61を電子ビーム露光法により露光して、現像することによって行なわれる。レジストマスク63は、周期的に配列された複数の細線を絶縁膜59に形成するために周期的に配列された複数の細線パターンを有する。DFBレーザ素子を作製するための細線パターンの周期Λはブラッグ周期とする。例えば発振波長1550nmとするための周期Λは240nmであり、例えば発振波長1300nmとするための周期Λは200nmである。   As shown in FIG. 4C, a resist mask 63 is formed on the insulating film 59. This formation is performed by exposing and developing the resist film 61 by an electron beam exposure method. The resist mask 63 has a plurality of fine line patterns arranged periodically in order to form a plurality of fine lines arranged periodically in the insulating film 59. The period Λ of the fine line pattern for manufacturing the DFB laser element is a Bragg period. For example, the period Λ for setting the oscillation wavelength 1550 nm is 240 nm, and the period Λ for setting the oscillation wavelength 1300 nm is 200 nm, for example.

図4(d)に示されるように、レジストマスク63を用いて絶縁膜59をエッチングし、絶縁体マスク65を多重量子井戸層47上に形成する。このエッチングは、例えば、CFガスを用いた反応性イオンエッチング(RIE)を用いることができる。このレジストマスク63の形状が絶縁体マスク65に転写される。エッチングの後にレジストマスク63を除去して周期的に配列された複数の量子細線57を形成するための絶縁体マスク65を形成する。このレジストマスク63の除去は、例えばOアッシングにより行なわれる。 As shown in FIG. 4D, the insulating film 59 is etched using the resist mask 63 to form the insulator mask 65 on the multiple quantum well layer 47. For this etching, for example, reactive ion etching (RIE) using CF 4 gas can be used. The shape of the resist mask 63 is transferred to the insulator mask 65. After the etching, the resist mask 63 is removed, and an insulator mask 65 for forming a plurality of periodically arranged quantum wires 57 is formed. The removal of the resist mask 63 is performed by, for example, O 2 ashing.

図5(a)に示されるように、絶縁体マスク65を用いて多重量子井戸層47をエッチングし、複数の量子細線57を形成する。このエッチングの一例では、CH/Hを用いた反応性イオンエッチング(RIE)が用いられる。多重量子井戸層47をエッチングする工程において、例えば、CH/Hを用いたRIEとこのエッチング中に半導体表面に堆積する炭素重合物を除去するためのOアッシングとを繰り返し行うことが好ましい。このように繰り返すことにより、垂直性に優れた量子細線の配列が得られる。 As shown in FIG. 5A, the multiple quantum well layer 47 is etched using the insulator mask 65 to form a plurality of quantum wires 57. In an example of this etching, reactive ion etching (RIE) using CH 4 / H 2 is used. In the step of etching the multi-quantum well layer 47, it is preferable to repeatedly perform, for example, RIE using CH 4 / H 2 and O 2 ashing to remove the carbon polymer deposited on the semiconductor surface during the etching. . By repeating in this way, an arrangement of quantum wires excellent in perpendicularity can be obtained.

図5(b)に示されるように、ドライエッチングによる損傷層を除去するために、ドライエッチングが終了した後にウェットエッチングを行う。このエッチングは、例えば硫酸系の溶液を用いる。ウェットエッチングの後、絶縁体マスク65を除去する。例えば、シリコン酸化物からなるマスクはバッファードフッ酸によるエッチングで除去される。   As shown in FIG. 5B, wet etching is performed after dry etching is completed in order to remove a damaged layer by dry etching. For this etching, for example, a sulfuric acid-based solution is used. After the wet etching, the insulator mask 65 is removed. For example, the mask made of silicon oxide is removed by etching with buffered hydrofluoric acid.

図5(c)に示されるように、各量子細線57の側面及び上面上並びに第1光閉じ込め層45上に埋込半導体層49を一体に成長して、量子細線57を埋め込む。これ故に、埋込半導体層49が量子細線57の上面上にも形成される。一方、この埋込半導体層49は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含んでいる。例えば、埋込半導体層49はAlInAs半導体からなる。故に、埋込半導体層49は、量子細線57に向かって移動するホールへの実質的な障壁とはならない。
従って、各量子細線57の側面及び第1光閉じ込め層45上に成長される埋込半導体層49の厚さを量子細線57の上面の高さに揃えるように厳格に制御して埋込半導体層49を成長する必要はない。よって、埋込半導体層49は、各量子細線57の側面及び第1光閉じ込め層45上だけではなく、各量子細線57の上面上にも一体に成長することができ、量子細線57を埋め込むことができる。上記のような精密な制御をすることなく、このような埋込半導体層49の成長は、量子細線57を埋め込む工程の制御を容易にする。なお、埋込半導体層49の成長速度は、500nm/h以下の低速であることが好ましい。この成長速度であれば、平坦な成長界面を得ることができる。
As shown in FIG. 5C, an embedded semiconductor layer 49 is integrally grown on the side surface and upper surface of each quantum wire 57 and on the first optical confinement layer 45 to embed the quantum wire 57. Therefore, the buried semiconductor layer 49 is also formed on the upper surface of the quantum wire 57. On the other hand, the buried semiconductor layer 49 contains aluminum and indium as group III elements and arsenic as group V elements. For example, the buried semiconductor layer 49 is made of an AlInAs semiconductor. Therefore, the buried semiconductor layer 49 does not become a substantial barrier to holes moving toward the quantum wire 57.
Therefore, the buried semiconductor layer is controlled by strictly controlling the side surface of each quantum wire 57 and the thickness of the buried semiconductor layer 49 grown on the first optical confinement layer 45 to the height of the upper surface of the quantum wire 57. There is no need to grow 49. Therefore, the embedded semiconductor layer 49 can be grown not only on the side surface of each quantum wire 57 and the first optical confinement layer 45 but also on the upper surface of each quantum wire 57, so that the quantum wire 57 is embedded. Can do. Without such precise control as described above, the growth of such a buried semiconductor layer 49 facilitates control of the process of embedding the quantum wire 57. The growth rate of the embedded semiconductor layer 49 is preferably a low speed of 500 nm / h or less. With this growth rate, a flat growth interface can be obtained.

図5(d)に示されるように、埋込半導体層49上にp型GaInAsP半導体からなる第2光閉じ込め層51を成長する。埋込半導体層49による大きな電子バリアにより、量子細線57からの電子が第2光閉じ込め層51に到達することはない。一方、p型クラッドからのホールは、埋込半導体層49を通過して量子細線57に到達する。   As shown in FIG. 5D, a second optical confinement layer 51 made of a p-type GaInAsP semiconductor is grown on the buried semiconductor layer 49. Due to the large electron barrier by the embedded semiconductor layer 49, electrons from the quantum wire 57 do not reach the second optical confinement layer 51. On the other hand, holes from the p-type cladding reach the quantum wire 57 through the buried semiconductor layer 49.

次いで、第2光閉じ込め層51上にp型InP半導体からなる第2クラッド層55を成長する。   Next, a second cladding layer 55 made of a p-type InP semiconductor is grown on the second optical confinement layer 51.

この後に、第2クラッド層55上にコンタクト層67を成長する。さらに、単一横モードを得るために、ストライプ幅を1μm程度としたBH型ストライプ構造といった屈折率導波構造を形成する。   Thereafter, a contact layer 67 is grown on the second cladding layer 55. Further, in order to obtain a single transverse mode, a refractive index waveguide structure such as a BH type stripe structure with a stripe width of about 1 μm is formed.

図1は、本発明の実施の形態にかかる半導体レーザ素子の構造を示す斜視図である。FIG. 1 is a perspective view showing the structure of a semiconductor laser device according to an embodiment of the present invention. 図2は、図1の一部を拡大して示す断面図である。FIG. 2 is an enlarged cross-sectional view showing a part of FIG. 図3は、図1に示した半導体レーザ素子のバンド構造を示す図である。FIG. 3 is a diagram showing a band structure of the semiconductor laser element shown in FIG. 図4(a)、図4(b)、図4(c)及び図4(d)は、半導体レーザを作製する方法における半導体レーザの作製工程を示す図である。FIG. 4A, FIG. 4B, FIG. 4C, and FIG. 4D are diagrams showing a manufacturing process of a semiconductor laser in a method of manufacturing a semiconductor laser. 図5(a)、図5(b)、図5(c)及び図5(d)は、半導体レーザを作製する方法における半導体レーザの作製工程を示す図である。FIG. 5A, FIG. 5B, FIG. 5C, and FIG. 5D are diagrams showing a semiconductor laser manufacturing process in a method of manufacturing a semiconductor laser.

符号の説明Explanation of symbols

10…半導体レーザ、11,41…半導体基板、13,43…第1クラッド層、15,45…第1光閉じ込め層、17,57…量子細線、17a,47a…障壁層、17b,47b…井戸層、17c,47c…第3光閉じ込め層、19,49…埋込半導体層、21,51…第2光閉じ込め層、23…埋め込み領域、25,55…第2クラッド層、27,…コンタクト層、29…絶縁膜、31,33…電極膜、47…多重量子井戸層。   DESCRIPTION OF SYMBOLS 10 ... Semiconductor laser, 11, 41 ... Semiconductor substrate, 13, 43 ... 1st clad layer, 15, 45 ... 1st optical confinement layer, 17, 57 ... Quantum wire, 17a, 47a ... Barrier layer, 17b, 47b ... Well Layers 17c, 47c ... third optical confinement layer 19, 49 ... buried semiconductor layer 21, 51 ... second optical confinement layer 23 ... buried region 25, 55 ... second cladding layer 27 ... contact layer 29 ... Insulating films 31, 33 ... Electrode films, 47 ... Multiple quantum well layers.

Claims (5)

n型クラッド領域上に設けられた第1光閉じ込め層と、
前記第1光閉じ込め層上に設けられ、周期的に配列された複数の量子細線と、
各量子細線の側面及び前記第1光閉じ込め層上に設けられた第1の部分と各量子細線の上面上に設けられた第2の部分とを有し、前記量子細線を埋め込む埋込半導体領域と、
前記埋込半導体領域上に設けられた第2光閉じ込め層とを備え、
前記埋込半導体領域は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含み、
前記埋込半導体領域のバンドギャップは、前記第2光閉じ込め層のバンドギャップより大きく、かつ前記量子細線の内の最大のバンドギャップより大きいことを特徴とする半導体レーザ。
a first optical confinement layer provided on the n-type cladding region;
A plurality of quantum wires provided on the first optical confinement layer and arranged periodically;
A buried semiconductor region having a side surface of each quantum wire and a first portion provided on the first optical confinement layer and a second portion provided on an upper surface of each quantum wire, and embedding the quantum wire When,
A second optical confinement layer provided on the buried semiconductor region,
The buried semiconductor region contains aluminum and indium as group III elements and arsenic as group V elements,
A semiconductor laser characterized in that a band gap of the buried semiconductor region is larger than a band gap of the second optical confinement layer and larger than a maximum band gap of the quantum wires.
前記埋込半導体領域は、AlInAs半導体からなること
を特徴とする請求項1に記載の半導体レーザ。
The semiconductor laser according to claim 1, wherein the buried semiconductor region is made of an AlInAs semiconductor.
前記第2の部分の厚みは、20ナノメートル以上50ナノメートル以下であることを特徴とする請求項1または請求項2に記載の半導体レーザ。 3. The semiconductor laser according to claim 1, wherein a thickness of the second portion is not less than 20 nanometers and not more than 50 nanometers. n型基板をさらに備え、
前記埋込半導体領域はアンドープであることを特徴とする請求項1〜請求項3のいずれか一項に記載の半導体レーザ。
an n-type substrate;
The semiconductor laser according to claim 1, wherein the buried semiconductor region is undoped.
半導体レーザを作製する方法であって、
第1光閉じ込め層をn型クラッド層上に成長する工程と、
多重量子井戸層を前記光閉じ込め層上に成長する工程と、
複数の量子細線のための周期的なパターンを有するマスクを用いて前記多重量子井戸層をエッチングし、周期的に配列された複数の量子細線を形成する工程と、
前記マスクを除去する工程と、
前記量子細線を埋め込むために、各量子細線の側面及び上面上並びに前記第1光閉じ込め層上に埋込半導体層を一体に成長する工程と、
第2光閉じ込め層を前記埋込半導体層上に成長する工程と、
前記埋込半導体層は、III族元素としてアルミニウム及びインジウムを含むと共にV族元素としてヒ素を含み、
前記埋込半導体層のバンドギャップは、前記第2光閉じ込め層を構成する半導体のバンドギャップより大きく、かつ前記量子細線の最大のバンドギャップより大きいことを特徴とする方法。
A method for fabricating a semiconductor laser, comprising:
Growing a first optical confinement layer on the n-type cladding layer;
Growing a multiple quantum well layer on the optical confinement layer;
Etching the multiple quantum well layer using a mask having a periodic pattern for a plurality of quantum wires to form a plurality of periodically arranged quantum wires;
Removing the mask;
In order to embed the quantum wires, a step of integrally growing an embedded semiconductor layer on a side surface and an upper surface of each quantum wire and on the first optical confinement layer;
Growing a second optical confinement layer on the buried semiconductor layer;
The buried semiconductor layer contains aluminum and indium as group III elements and arsenic as group V elements,
The band gap of the buried semiconductor layer is larger than the band gap of the semiconductor constituting the second optical confinement layer and larger than the maximum band gap of the quantum wire.
JP2008044810A 2008-02-26 2008-02-26 Semiconductor laser and method of manufacturing the semiconductor laser Expired - Fee Related JP5076964B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008044810A JP5076964B2 (en) 2008-02-26 2008-02-26 Semiconductor laser and method of manufacturing the semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008044810A JP5076964B2 (en) 2008-02-26 2008-02-26 Semiconductor laser and method of manufacturing the semiconductor laser

Publications (2)

Publication Number Publication Date
JP2009206181A JP2009206181A (en) 2009-09-10
JP5076964B2 true JP5076964B2 (en) 2012-11-21

Family

ID=41148188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008044810A Expired - Fee Related JP5076964B2 (en) 2008-02-26 2008-02-26 Semiconductor laser and method of manufacturing the semiconductor laser

Country Status (1)

Country Link
JP (1) JP5076964B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129710A (en) * 1991-07-22 1993-05-25 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductoir quantum well laser
JPH06209139A (en) * 1993-01-11 1994-07-26 Fujitsu Ltd Semiconductor laser
JP2000277868A (en) * 1999-03-25 2000-10-06 Sanyo Electric Co Ltd Light emitting element
JP2000330150A (en) * 1999-05-20 2000-11-30 Nec Corp Semiconductor wavelength conversion element
JP2002043696A (en) * 2000-07-26 2002-02-08 Fujitsu Ltd Semiconductor laser device
JP2007251089A (en) * 2006-03-20 2007-09-27 Nippon Telegr & Teleph Corp <Ntt> Manufacturing method of semiconductor multilayer structure and manufacturing method of semiconductor quantum dot structure

Also Published As

Publication number Publication date
JP2009206181A (en) 2009-09-10

Similar Documents

Publication Publication Date Title
US7941024B2 (en) Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD
JP5026905B2 (en) Semiconductor light emitting device and manufacturing method thereof
JPH07221392A (en) Quantum wire manufacturing method, quantum wire, quantum wire laser, quantum wire laser manufacturing method, diffraction grating manufacturing method, and distributed feedback semiconductor laser
JP5051054B2 (en) Semiconductor laser and method of manufacturing the semiconductor laser
JPH0918079A (en) Semiconductor device manufacturing method and semiconductor device
US7184640B2 (en) Buried heterostructure device fabricated by single step MOCVD
JP4792854B2 (en) Semiconductor optical device and manufacturing method thereof
US7474683B2 (en) Distributed feedback semiconductor laser
JP5205901B2 (en) Semiconductor laser device manufacturing method and semiconductor laser device
JP5076964B2 (en) Semiconductor laser and method of manufacturing the semiconductor laser
JP2007184491A (en) Distributed feedback laser diode
JP4751124B2 (en) Method for fabricating a semiconductor light emitting device
JP5217598B2 (en) Manufacturing method of semiconductor light emitting device
JP2010171262A (en) Method of manufacturing semiconductor laser, and semiconductor laser
JP3047049B2 (en) Method of manufacturing buried semiconductor laser
TWI819895B (en) Semiconductor laser and semiconductor laser manufacturing method
JP4433672B2 (en) Semiconductor optical device manufacturing method
JP5025898B2 (en) Manufacturing method of semiconductor laser device
JP2009117551A (en) Semiconductor laser device and manufacturing method thereof
JP3132054B2 (en) Method of manufacturing buried semiconductor laser
JP3715638B2 (en) Manufacturing method of semiconductor light emitting device
JP2009246160A (en) Semiconductor laser
JP2009087977A (en) Semiconductor optical device and manufacturing method thereof
JP2009177075A (en) Method for fabricating quantum wire structure and method for fabricating DFB laser device
KR20060067115A (en) Semiconductor laser diode and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5076964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees