Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5078286B2 - Ｍｏｓ型電界効果トランジスタ - Google Patents
[go: Go Back, main page]

JP5078286B2 - Ｍｏｓ型電界効果トランジスタ - Google Patents

Ｍｏｓ型電界効果トランジスタ Download PDF

Info

Publication number
JP5078286B2
JP5078286B2 JP2006164278A JP2006164278A JP5078286B2 JP 5078286 B2 JP5078286 B2 JP 5078286B2 JP 2006164278 A JP2006164278 A JP 2006164278A JP 2006164278 A JP2006164278 A JP 2006164278A JP 5078286 B2 JP5078286 B2 JP 5078286B2
Authority
JP
Japan
Prior art keywords
region
source
oxide film
gate oxide
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006164278A
Other languages
English (en)
Other versions
JP2007335548A (ja
Inventor
伸二郎 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006164278A priority Critical patent/JP5078286B2/ja
Publication of JP2007335548A publication Critical patent/JP2007335548A/ja
Application granted granted Critical
Publication of JP5078286B2 publication Critical patent/JP5078286B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、MOS型電界効果トランジスタのリーク電流抑制に関する。
MOS型電界効果トランジスタのリーク電流を抑制して、低消費電力化を達成しようとする場合、最も簡単な方法は、半導体基板の濃度を高濃度にして、しきい値電圧を高くする方法である。
しかし、しきい値電圧を高くすれば、MOS型電界効果トランジスタを高速動作させる場合に障害となることから、更なる改善策として半導体基板領域にソース領域と半導体基板領域により形成されたpn接合ダイオードのビルドイン電圧よりも小さい順方向電圧を印加する方法などが考えられた。
特開平９−２５２１２５号公報
上記の方法の場合、半導体基板領域に印加できる電圧は、上記pn接合ダイオードのビルドイン電圧までであるが、MOS型電界効果トランジスタを高温環境で使用する場合には、温度の上昇に伴い、上記ビルドイン電圧が下がってしまい十分な効果が発揮できない。
また、高耐圧が必要になる場合には、半導体基板領域の濃度を低濃度にする必要が出てくるため、半導体基板領域を高濃度にすること自体が難しくなる。
本発明は、高耐圧のMOS型電界効果トランジスタを高温環境で使用することを考慮して、MOS型電界効果トランジスタのしきい値電圧を低く保ったまま、即ち半導体基板の濃度を低濃度にしたまま、リーク電流を抑制する半導体装置を提供することにある。
半導体基板上に形成されたMOS型電界効果トランジスタのソース電極とチャネル形成領域の間に基板と同じ導電型を有する基板より濃度の濃いソースオフセット領域を形成し、かつ、ソースオフセット領域上のゲート酸化膜を薄くすることで、MOS型電界効果トランジスタのしきい値電圧を低く抑えたままMOS型電界効果トランジスタのリーク電流を抑制する。
温度環境の上昇によるMOS型電界効果トランジスタのリーク電流の主な原因の一つは、ソース領域と半導体基板領域(ウェル領域)の界面で作られるpn接合の表面近傍のポテンシャル障壁が、環境温度の上昇によって下がることによる。
本発明のようにソース領域とチャネル形成領域の間にソースオフセット領域を設け、ソースオフセット領域の濃度を基板より濃くし、ソースオフセット領域の上の酸化膜を薄くすれば、MOS型電界効果トランジスタのしきい値電圧を低く抑えたまま、ソース領域とソースオフセット領域との界面におけるpn接合のポテンシャル障壁を予め高く設定することができ、温度環境の上昇によるリーク電流を抑制することができる。
以下、本発明を実施するための最良の形態について、図面に基づいて説明する。
図1は、本発明の第１の実施形態に係る半導体装置１００の断面図である。
半導体装置１００は、第１導電型(例えばＰ型)の半導体基板領域(ウェル領域)１表面に互いに間隔をおいて設けられた第２導電型（例えばＮ型）のソース領域３とドレイン領域２と、ソース領域３とドレイン領域２との間に半導体基板領域(ウェル領域)１のチャネル形成領域４と、チャネル形成領域４に接してソース領域３の一部に設けられた第１導電型の半導体基板領域(ウェル領域)１と同じ導電型を有し第１導電型の半導体基板領域(ウェル領域)１より濃度が濃いソースオフセット領域７と、チャネル形成領域４に接してドレイン領域２の一部に設けられた低濃度ドレイン領域９と、チャネル形成領域４の上に設けられたゲート酸化膜５と、ソースオフセット領域７の上に設けられたゲート酸化膜５より薄いソースゲート酸化膜８と、低濃度ドレイン領域９上に設けられたゲート酸化膜より厚い高耐圧用絶縁膜１０と、ソースオフセット領域７及びチャネル形成領域４及び低濃度ドレイン領域９の上にソースゲート酸化膜８及びゲート酸化膜５及び高耐圧用絶縁膜１０を介して設けられたゲート電極６を有しているMOS型電界効果トランジスタである。
以下、リーク電流を抑制するしくみをＮ型のＭＯＳ型電界効果トランジスタの場合を例に説明する。図２〜５は、ソース領域３とソースオフセット領域７の界面で作られるpn接合の表面近傍のバンド図で、図２〜３はソースオフセット領域７の濃度が半導体基板領域(ウェル領域)１の濃度と等しい従来のＭＯＳ型電界効果トランジスタのものである。
図６はドナーまたはアクセプターの濃度に対するフェルミ準位の位置を温度に対して描いたものであり、Andrew S.Grove著 "Physics and Technology of Semiconductor Device"からの引用である。一般に不純物半導体の環境温度を上昇させるとフェルミ準位は、図６のように導電型を問わずに真性半導体のフェルミ準位に近づくから、室温環境のときの上記pn接合のバンド図を１０１（図２）とすれば、高温環境では１０２（図３）のようになり、温度の上昇に伴って上記pn接合のポテンシャル障壁１１は低くなり、リーク電流が増大する。
本発明のようにソースオフセット領域７の濃度を半導体基板領域(ウェル領域)１の濃度よりも濃くすれば、室温環境での上記pn接合のバンド図１０３（図４）のポテンシャル障壁１１は、従来のMOS型電界効果トランジスタのバンド図１０１（図２）のポテンシャル障壁１１より大きくできる。高温環境においてはバンド図１０４（図５）に示すポテンシャル障壁１１の方が、従来のMOS型電界効果トランジスタのバンド図１０２（図３）のポテンシャル障壁１１より大きくなることから、リーク電流は抑制される。
更に、本発明では、ソースオフセット領域７の上の酸化膜を薄くすることにより、ソースオフセット領域７の濃度を濃くすることによるMOS型電界効果トランジスタのしきい値の増分を抑え、しきい値電圧を低く保ったまま、リーク電流を抑制することができる。
図７は、本発明の第２の実施形態に係る半導体装置１０５の断面図である。
半導体装置１０５は、第１導電型(例えばＰ型)の半導体基板領域(ウェル領域)１表面に互いに間隔をおいて設けられた第２導電型(例えばＮ型)のソース領域３とドレイン領域２と、ソース領域３とドレイン領域２との間に半導体基板領域(ウェル領域)１のチャンネル形成領域４と、チャネル形成領域4に接してドレイン領域２の一部に設けられた低濃度ドレイン領域９と、チャネル形成領域４に接してソース領域3の一部に設けられた半導体基板領域 (ウェル領域)１よりも濃度の濃い第１導電型のソースオフセット領域７と、チャネル形成領域４およびソースオフセット領域７の上に設けられたゲート酸化膜５と、低濃度ドレイン領域９の上に設けられたゲート酸化膜５より厚い高耐圧用絶縁膜１０と、チャネル形成領域４及び低濃度ドレイン領域９の上にゲート酸化膜５及び高耐圧用絶縁膜１０を介して設けられたゲート電極６と、ソースオフセット領域７の上にゲート酸化膜５を介して第２ゲート電極１６が設けられていることを特徴とするMOS型電界効果トランジスタである。
リーク電流を抑制するしくみは、第１の実施形態と同じである。第２の実施形態では、ソースオフセット領域７を制御するための第２ゲート電極１６をゲート電極６とは別に設けた。MOS型電界効果トランジスタが待機状態の時に、第２ゲート電極１６をオフさせるように制御すれば、待機時のリーク電流が低減できる。或いは、第２ゲート電極１６とドレイン領域２を結線すればソース領域３と半導体基板領域(ウェル領域)１が接する面積が減るので、その分のリーク電流が抑制される。
図８は、本発明の第３の実施形態に係る半導体装置１０６の断面図である。
第１導電型の半導体基板領域 (ウェル領域)１の表面に互いに間隔をおいて設けられた第２導電型のソース領域３とドレイン領域２と、ソース領域３とドレイン領域２との間に半導体基板領域(ウェル領域)１のチャネル形成領域４と、チャネル形成領域４に接してドレイン領域２の一部に設けられた低濃度ドレイン領域９と、チャネル形成領域４に接してソース領域３の一部に設けられたソースオフセット領域７と、チャネル形成領域４およびソースオフセット領域７の上に設けられた第１ゲート酸化膜１７と、低濃度ドレイン領域９の上に設けられた第１ゲート酸化膜１７より厚い高耐圧用絶縁膜１０と、チャネル形成領域４と低濃度ドレイン領域９の上に第１ゲート酸化膜１７と高耐圧用絶縁膜１０を介して設けられた第１ゲート電極１８と、第１ゲート電極１８の上に設けられた第２ゲート酸化膜１９と、ソースオフセット領域７と第１ゲート電極１８の上に第１ゲート酸化膜１７と第２ゲート酸化膜１９を介して第２ゲート電極１６を設け、第１ゲート電極１８をフローティングにすることを特徴とするMOS型電界効果トランジスタである。
リーク電流を抑制するしくみは、第１の実施形態と同じである。第３の実施形態では、ソースオフセット領域７を制御するための第２ゲート電極１６にかかる電圧が第２ゲート酸化膜１９を介してフローティングにした第１ゲート電極１８に容量結合を介してかかるように構成した。
第２ゲート電極１６に電圧を印加すれば、容量結合の結果、印加した電圧よりも低い電圧が第１ゲート電極１７にかかるため、半導体基板領域(ウェル領域)１の濃度を低く保ったまま、MOS型電界効果トランジスタのリーク電流を抑制することができる。
本発明の第１の実施形態に係る半導体装置１００の断面図 従来のMOS型電界効果トランジスタにおけるソース領域とチャネル形成領域界面のエネルギーバンド図（室温環境） 従来のMOS型電界効果トランジスタにおけるソース領域とチャネル形成領域界面のエネルギーバンド図（高温環境） 本発明のＭＯＳ型電界効果トランジスタにおけるソースオフセット領域とチャネル形成領域界面のエネルギーバンド図（室温環境） 本発明のＭＯＳ型電界効果トランジスタにおけるソースオフセット領域とチャネル形成領域界面のエネルギーバンド図（高温環境） 濃度の異なる不純物半導体に対する温度とフェルミ準位の関係を表す図 本発明の第２の実施形態に係る半導体装置１０５の断面図 本発明の第３の実施形態に係る半導体装置１０６の断面図
符号の説明
１ 半導体基板領域(ウェル領域)
２ ドレイン領域
３ ソース領域
４ チャネル形成領域
５ ゲート酸化膜
６ ゲート電極
７ ソースオフセット領域
８ ソースゲート酸化膜
９ 低濃度ドレイン領域
１０ 高耐圧用絶縁膜
１１ ポテンシャル障壁
１２ 伝導帯
１３ 真性半導体のフェルミ準位
１４ フェルミ準位
１５ 価電子帯
１６ 第２ゲート電極
１７ 第１ゲート酸化膜
１８ 第１ゲート電極
１９ 第２ゲート酸化膜
１０１ 従来MOSトランジスタの室温環境におけるソースオフセット領域とチャネル形成領域界面のエネルギーバンド図
１０２ 従来MOSトランジスタの高温環境におけるソースオフセット領域とチャネル形成領域界面のエネルギーバンド図
１０３ 本発明実施形態の室温環境におけるソースオフセット領域とチャネル形成領域界面のエネルギーバンド図
１０４ 本発明実施形態の高温環境におけるソースオフセット領域とチャネル形成領域界面のエネルギーバンド図

Claims (1)

  1. 第１導電型の半導体基板領域の表面に互いに間隔をおいて設けられた第２導電型のソース領域及びドレイン領域と、
    前記ソース領域及び前記ドレイン領域との間の前記半導体基板領域に設けられたチャネル形成領域と、
    前記チャネル形成領域に接して前記ドレイン領域の一部に設けられた低濃度ドレイン領域と、
    前記チャネル形成領域と前記ソース領域との間に設けられた前記半導体基板領域よりも濃度の濃い第１導電型のソースオフセット領域と、
    前記チャネル形成領域及び前記ソースオフセット領域の上に設けられた第１ゲート酸化膜と、
    前記低濃度ドレイン領域の上に設けられた前記第１ゲート酸化膜より厚い高耐圧用絶縁膜と、
    前記チャネル形成領域及び前記低濃度ドレイン領域の上に前記第１ゲート酸化膜及び前記高耐圧用絶縁膜を介して設けられた第１ゲート電極と、
    前記第１ゲート電極の上に設けられた第２ゲート酸化膜と、
    前記ソースオフセット領域及び前記第１ゲート電極の上に、前記第１ゲート酸化膜及び前記第２ゲート酸化膜をそれぞれ介して設けられた第２ゲート電極と、を有し、
    前記第１ゲート電極をフローティングとしたＭＯＳ型電界効果トランジスタ。
JP2006164278A 2006-06-14 2006-06-14 Ｍｏｓ型電界効果トランジスタ Expired - Fee Related JP5078286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006164278A JP5078286B2 (ja) 2006-06-14 2006-06-14 Ｍｏｓ型電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006164278A JP5078286B2 (ja) 2006-06-14 2006-06-14 Ｍｏｓ型電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2007335548A JP2007335548A (ja) 2007-12-27
JP5078286B2 true JP5078286B2 (ja) 2012-11-21

Family

ID=38934746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006164278A Expired - Fee Related JP5078286B2 (ja) 2006-06-14 2006-06-14 Ｍｏｓ型電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JP5078286B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6513450B2 (ja) * 2015-03-26 2019-05-15 三重富士通セミコンダクター株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4804666B2 (ja) * 2001-08-10 2011-11-02 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007335548A (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
JP5172083B2 (ja) 半導体装置及びその製造方法、並びにメモリ回路
JP4664631B2 (ja) 半導体装置及びその製造方法
US6288429B1 (en) Semiconductor device
US8309989B2 (en) Tunneling field-effect transistor with low leakage current
CN108389896B (zh) 一种有效抑制双极性电流的双栅隧穿场效应晶体管
US9171903B2 (en) Transistors having features which preclude straight-line lateral conductive paths from a channel region to a source/drain region
US20150076553A1 (en) Semiconductor device
US7663189B2 (en) Silicon-on-sapphire semiconductor device with shallow lightly-doped drain
JP2010087436A (ja) 半導体装置
CN102088021A (zh) 具有肖特基二极管的沟槽mos装置及其制造方法
US20130178013A1 (en) Method for manufacturing a gate-control diode semiconductor device
US8421153B2 (en) Semiconductor device
WO2012017746A1 (ja) 半導体装置およびその製造方法ならびに不揮発性半導体記憶装置
JP2015146390A (ja) 半導体メモリ装置およびその製造方法
JP5078286B2 (ja) Ｍｏｓ型電界効果トランジスタ
US9437735B1 (en) Tunnel FET
JP5207666B2 (ja) 半導体装置
US20120200342A1 (en) gate controlled pn field-effect transistor and the control method thereof
JP5078287B2 (ja) Ｍｏｓ型電界効果トランジスタ
JP4704416B2 (ja) Ｓｏｉ基板を用いた半導体装置及びその製造方法
JP2010245484A (ja) Ｍｏｓトランジスタおよび該ｍｏｓトランジスタを内蔵した半導体装置ならびに該半導体装置を用いた電子機器
CN104518008A (zh) 一种结型场效应管
JP2006147805A (ja) 半導体装置
CN115939215A (zh) 一种vdmos器件
US20150021654A1 (en) Tunneling transistor with asymmetric gate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090515

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5078286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees