Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5079342B2 - マルチプロセッサ装置 - Google Patents
[go: Go Back, main page]

JP5079342B2 - マルチプロセッサ装置 - Google Patents

マルチプロセッサ装置 Download PDF

Info

Publication number
JP5079342B2
JP5079342B2 JP2007011367A JP2007011367A JP5079342B2 JP 5079342 B2 JP5079342 B2 JP 5079342B2 JP 2007011367 A JP2007011367 A JP 2007011367A JP 2007011367 A JP2007011367 A JP 2007011367A JP 5079342 B2 JP5079342 B2 JP 5079342B2
Authority
JP
Japan
Prior art keywords
bus
cpu
clock
processors
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007011367A
Other languages
English (en)
Other versions
JP2008176699A5 (ja
JP2008176699A (ja
Inventor
幸一 石見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007011367A priority Critical patent/JP5079342B2/ja
Priority to US11/970,732 priority patent/US8200878B2/en
Publication of JP2008176699A publication Critical patent/JP2008176699A/ja
Publication of JP2008176699A5 publication Critical patent/JP2008176699A5/ja
Priority to US13/471,968 priority patent/US8621127B2/en
Application granted granted Critical
Publication of JP5079342B2 publication Critical patent/JP5079342B2/ja
Priority to US14/103,809 priority patent/US20140101353A1/en
Priority to US15/415,079 priority patent/US10372654B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3887—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Microcomputers (AREA)
  • Multi Processors (AREA)

Description

本発明は、複数のマルチプロセッサ群を同一ＬＳＩにインプリメントしたマルチプロセッサ装置の最適なバス構成およびレイアウト構成に関するものである。
同一のアーキテクチャ、およびCPUやDSPなどの異なるアーキテクチャの複数のマルチプロセッサを同一の半導体チップ上にインプリメントするマルチプロセッサ装置のバス構成は、下記非特許文献1に記載されているように1つのバスに全てのマルチプロセッサが接続されている構成と、下記非特許文献2に記載されているように同じプロトコルを持つマルチプロセッサとバスを接続するためにそれぞれのCPUごとにローカルバスを持ち、複数のローカルバス同士をブリッジ結合している構成であった。
1つのバスに全てのマルチプロセッサが接続されている場合は、外部バスI/FがLSIに一つであっても、複数ある場合であっても同一バス上に接続されている。
複数のバスに分けてバス同士をブリッジ結合している場合は、ローカルバスに接続されるプロセッサは一つであり、それぞれのローカルバスは一つのバスマスタに接続しており、外部バスI/Fに接続されているのは一つのバスである。
東芝、EmotionEngine，SCE/IBM/東芝、Cell、2005年2月9日、［2007年1月9日検索］、インターネット＜http://ascii24.com/news/i/tech/article/2005/02/09/654178-000.html＞ ルネサス、G1、2006年2月、ISSCC2006 Fig.29.5.1「A Power Manegement Scheme Controlling 20 Power Domains for a Single-Chip Mobile Processor」
しかしながら、一つのバスに複数のマルチプロセッサが接続されており、異なるアーキテクチャを含む場合、通常はプロセッサによって処理性能の速度差があるため、低速プロセッサによって高速プロセッサの動作が阻害され、高速プロセッサの性能が上がらないという問題があった。また、DSP,SIMD型超並列プロセッサなどのデータ処理を主に行うプロセッサを含む場合は、DSP,SIMD型超並列プロセッサは扱うデータ量が多いため、マルチプロセッサ側のバスアクセスが長く待たされ、マルチプロセッサによる性能向上の恩恵が受けられないという問題があった。
また、キャッシュのコヒーレンシーの問題に対し、同一アーキテクチャのマルチプロセッサの場合は保証されているが、異アーキテクチャの場合は保証されていないことがほとんどであり、整合性が取れていないという問題があった。
また、マルチプロセッサ対応OSを実行する場合、異アーキテクチャのプロセッサは開発元が違うため、複数のプロセッサに対応するようなOSを作ることはほとんどなく、同一アーキテクチャのプロセッサにしかマルチプロセッサ対応OSは対応しないことがほとんどである。よって、異アーキテクチャのプロセッサには別のOSを備えることになるが、異なるOSが同一バス上にある場合、同一バス上にOSがよく知らないバスマスタIP接続されているのと同じことになり、マルチプロセッサ対応OSによるスケジューリングなどの性能向上が妨げられるという問題があった。
また、複数のバスに分けてバス同士をブリッジ結合している場合であっても、それぞれのローカルバスはバスマスタが一つであるため、CPUとローカルバスを合わせて一つのCPUと考えられ、異アーキテクチャが同一バス上にあった場合の上記問題点と同一の問題があった。
また、外部バスI/FがLSIに一つであっても、複数ある場合であっても同一バス上に接続されていることから、外部バスI/Fが接続されている側のバスは、別のバスからの外部バスアクセスリクエストにより、頻繁に止められ、所望の性能が得られない。また、外部バスI/Fが接続されていない側のバスは、別のバスからの外部バスI/Fにアクセスする際の性能が落ちるという問題があった。
そこで本発明はかかる問題を解決するためになされたものであり、異なるアーキテクチャごとに独立したバスと外部バスI/Fを持つことで、高性能のマルチプロセッサ装置を得ることを目的としている。
本発明の一実施形態における、マルチプロセッサ装置は第1，第2のプロセッサ群を含む複数のプロセッサと、前記第1のプロセッサ群が接続されている第1のバスと、前記第2のプロセッサ群が接続されている第2のバスと、前記第1のバスが接続されている第1の外部バスI/Fと、前記第2のバスが接続されている第2の外部バスI/Fとを一の半導体チップ上に備え、前記第1のバスに接続され第1のプロセッサ群により共有される2次キャッシュを備える。
本発明の一実施形態によれば、複数のマルチプロセッサ群を同一の半導体チップにインプリメントする場合、異なるアーキテクチャごとに独立したバスと外部バスI/Fを備える。この構成により、それぞれのマルチプロセッサ群がほとんど独立に動けるため、異なるアーキテクチャのプロセッサ間の調停やバスの取り合いが減り、高性能なマルチプロセッサシステムを、低コスト、低電力で実現できる。
［実施の形態1］
図1は本発明の実施の形態1におけるマルチプロセッサ装置を示す構成図であり、このマルチプロセッサ装置は一の半導体チップ上に形成されている。。CPU1〜8の複数のプロセッサが並列に構成されており（第１のプロセッサ群）、SMP（Symmetric Multiple Processor）構成となっている。それぞれのCPUは内部に1次キャッシュ（I-cache，D-cache）、内部メモリ（U-LM）、MMU（メモリ管理）、SDI（デバッガ）を持っている。8個のCPUはCPUバス10（第１のバス）に接続され、CPUバス10はCPUバス制御部11を介して2次キャッシュ12に接続されている。2次キャッシュ12はDDR2 I/F13（第１の外部バスI/F）を介して外部バス1に接続されている。
CPU内部は最大533MHzで動作する。CPUはCPU内部のバスI/Fで周波数変換され、最大266MHzでCPUバス10と接続される。2次キャッシュ12およびDDR2 I/F13は最大266MHzで動作する。
また、本発明のLSIは同一半導体チップ上にCPUバス10の他に内部周辺バス14（第２のバス）を持っている。内部周辺バス14には、ICU（割り込みコントローラ），ITIM（定期的タイマ），UART（Universal Asynchronous Receiver Transmitter：クロック非同期型シリアルI/O），CSIO（クロック同期型シリアルI/O），CLKC（クロックコントローラ）などの周辺回路15、DMAC16（DMAコントローラ）、内蔵SRAM17、SMP構成のマトリクス型超並列プロセッサ（SIMD型超並列プロセッサ31，32、第２のプロセッサ群）、外部バス制御部18（第２の外部バスI/F）、別のアーキテクチャのCPU19が接続されている。内部周辺バス14は外部バス制御部18を介して外部バス2に接続され、SDRAM，ROM，RAM，IOなどの外部デバイスに接続するための外部バスアクセス経路を構成している。
内部周辺バス14は最大133MHzで動作し、DMAC16、内蔵SRAM17、周辺回路15も最大133MHzで動作する。SIMD型超並列プロセッサ内部は最大266MHzで動作し、SIMD型超並列プロセッサ内部のバスI/Fで周波数変換され、内部周辺バス14と接続される。CPU19内部も最大266MHzで動作し、CPU19内部のバスI/Fで周波数変換され内部周波数バス7と接続する。このように処理性能に速度差があるため、それぞれのプロセッサ群は別系統のクロックで制御され、周波数、位相などが異なる。
CPUバス10と内部周辺バス14は2次キャッシュ12を通して接続されている。よってCPU1〜8は2次キャッシュ12を通してDDR2 I/F13から外部バス1にアクセスできるだけでなく、2次キャッシュ12を通して内部周辺バス14の資源へもアクセス可能である。従って、経路が遠く周波数も遅いのでデータ転送性能は上がらないが、CPU1〜8は外部バス制御部18を通して別の外部バス2へもアクセスできる。内部周辺バス14に接続される各モジュールは、外部バス制御部18を通して外部バス2にアクセスできるが、外部バス1へはアクセスできない。
CPU1〜8は同一アーキテクチャのCPUである。1次／2次キャッシュのコヒーレンシーに関しては、1次／2次キャッシュメモリの内容がコヒーレンシ制御されて整合性が取れており、CPUが誤動作する心配がない。またマルチプロセッサ対応OSを使用した場合でも、CPUバス10上には同一アーキテクチャのCPU8個と2次キャッシュ12しかなく、また、外部バス1へのアクセスもCPU1〜8からのアクセスに限られるため、高い性能を出せる。特にSIMD型超並列プロセッサはCPUに比べ動作速度が遅く、データ処理時には大量のデータを扱うため、バスを長時間占領してしまいがちだが、SIMD型超並列プロセッサは内部周辺バス14を通して外部バス2へアクセスするので、CPUバス10側への影響はない。
また、SIMD型超並列プロセッサから見れば、CPUは主にはCPUバス10から外部バス1の経路を使用するので、データ転送中にCPUのために内部周辺バス14を開放する必要がなくなり、効率的なデータ転送ができる。特にCPUが複数構成されるマルチプロセッサなので、その効果は顕著であり、本発明例では8個のCPUであるが16個，32個それ以上のプロセッサがSIMD型超並列プロセッサのようなデータ処理向けプロセッサと同一バスにいた場合、データ処理が滞ってしまうため、本発明による効果は更に顕著になる。
CPU19はCPU1〜8に比べて動作速度や処理性能は落ちるが、消費電力や面積が小さいマイクロプロセッサである。周辺回路15を起動したり、タイマーをチェックしたり、CLKCを使ったパワーマネジメントなど演算処理性能が不要な処理を行うことができる。よってSIMD型超並列プロセッサと同一バス上に構成されていても、SIMD型超並列プロセッサの性能が落ちるという問題はない。
［実施の形態2］
図2から図4は本発明の実施の形態2におけるマルチプロセッサ装置のレイアウトを示した図である。図2は実施の形態1の各モジュールを実際のシリコンウエハ上に構成したレイアウト例である。図3は図2のレイアウト例をCPUバス関連モジュール（CPU1〜8、CPUバス制御）と内部周辺バス関連モジュール（SIMD型超並列プロセッサ31，32，CPU19，内蔵SRAM17，周辺回路15，外部バス制御部18，DMAC16）をそれぞれCPUバス領域20と内部周辺バス領域21にまとめた図である。図4は実施の形態2における電源／GND配線22のイメージ図である。
図2のようなレイアウト構成にすることにより、内部周辺バス14、CPUバス10は図のように最短で結ぶことができるため、高速動作でかつ無理な配線交差による混雑も起こりにくいため、面積が小さくなり低コストになる。また、バス以外の信号線も交差する配線数が減り、配線混雑や長距離配線による速度低下が起こりにくくなるため、低消費電力かつ低コストのLSIを実現することができる。また、バス領域ごとにエリアを分割しているため、電源遮断などの制御をしやすい。
また、内部周辺バス領域21とCPUバス領域20では動作周波数／演算処理能力に差があるため、消費電力に差がある。クロック周波数が速く消費電力の大きいCPUバス領域20は低インピーダンスの配線が必要であり、クロック周波数が遅く消費電力の小さい内部周辺バス領域21は比較的インピーダンスが高めでもよい。消費電力の大きい領域における低インピーダンスの配線は、配線幅を太くしたり、あるいは配線間隔を狭くしたりすることで実現できるが、代償として配線層のうち電源／GND配線22が占める面積が大きくなるために、他の信号線等が配線しにくくなり、結果としてLSI面積の増大、コストの増大や、信号配線迂回による配線容量増で消費電力が増える。それぞれの領域が混在している場合は、安定した動作を保証するためには全体を低インピーダンス配線にする必要があるが、面積が大きくなり高コストとなる。
図3のように消費電力の大きいCPUバス領域20と消費電力の小さい内部周辺バス領域21とに分けた場合、低インピーダンスの電源／GND配線22はCPUバス領域20にだけ適用すればよい。例えば図4のようにCPUバス領域20は太い配線を密に、内部周辺バス領域21は細い配線を疎に配線すればよい。こうすることで、不必要な電源配線をなくして低コストにしながら安定した動作が保証できる。また、電源端子も同様であり、図4のようにCPUバス領域20の電源／GND端子23は密に、内部周辺バス領域21の電源／GND端子23は疎にすればよい。
図4の領域上に引かれている線は電源もしくはGND線で、チップ外縁にある丸は電源又はGND端子である。擬似的に幅の太い配線を数本引いているが、実際はもっと細い配線が数多く引かれる。例えば信号配線の最小幅が0．2μmの製造プロセスでは、CPUバス領域20には1μm幅の配線を4μmピッチで配線し、内部周辺バス領域21では0．4μm幅の配線を100μmピッチで配線する。こうすることで、不必要な電源／GND端子23をなくしながら、且つ安定した動作を保証することができる。図1からCPUバス領域20には外部バスが接続されていないので端子数は少なく、本実施の形態の配置を適用すれば、さほど大きな影響なく実現可能である。
また、本実施の形態では図2のように外部バス1と外部バス2がチップの上下に離れて配置されることになる。外部バス制御部18またはDDR2 I/F13は駆動能力が高いため消費電力が大きく電源ノイズ等を引き起こしやすい。しかし本実施の形態の配置では、大電流源になる外部バス制御部18、DDR2 I/F13、CPUが離れて配置されており局所的な電力集中が起こらないため、発熱も均一化される。また外部バス制御部18、DDR2I/F、CPUはノイズや温度変化に敏感であるが、放して配置することで互いのノイズや発熱の影響が減る。
このように消費電力が大きくノイズに敏感なモジュールを離して配置することで、互いのノイズの影響が減るため、ノイズに対するマージンを少なく見積もって設計することができる。また、全体の消費電力が均一化され局所的な電力集中が起こらないため、電源配線が簡略化でき、さらに局所的な発熱がなく温度変化に対するマージンを少なく見積もって設計することができる。以上から安定した動作を保証しつつ、小面積、低コストで低電力のLSIが実現可能である。
［実施の形態3］
図5は実施の形態1の実際のシリコンウエハ上に構成された各モジュールのレイアウト例である。実施の形態2と比較すると、CPUバス制御モジュールと周辺モジュールの位置関係、および内蔵SRAM17の位置と大きさ、CPU19および2次キャッシュ12の形状が変わっている。
CPUバス制御モジュールと周辺モジュールの位置関係に関して、自動配線ツールを使用したレイアウトでは、図2のように厳密にエリアを分割したまっすぐな配線ではなく、図5のようにCPUバス制御モジュールに対してバスが配線されることが多い。その場合、多少内部周辺バス14との重複が発生するが、実施の形態2とほぼ同様の効果を得ることができる。また、図５のようにそれぞれのCPUと2次キャッシュ12との重心に近い場所にCPUバス制御モジュールを配置した方が良い場合もあり、例えば内蔵SRAM17が実施例2よりも小さくてよく、且つアクセス頻度も少なく動作速度にも余裕がある場合、図5のように柔軟に配置位置を変更した方が全体の面積を抑えることができ、低コスト化することができる。
内蔵SRAM17へのバス配線は、内部周辺バス14から分岐するところに図5のようにバッファ回路24を置く。こうすることで内部周辺バス14の配線長が長くなることによる、内部周辺バス14の速度劣化や電力増を防ぐことができる。内蔵SRAM17へのアクセスは速度に余裕があるため、バッファ回路24の挿入は問題にならない。
［実施の形態4］
図6は本発明の実施の形態4におけるマルチプロセッサ装置を示す構成図である。以下に実施の形態1と異なる点について説明する。CPUバス10と内部周辺バス14がバスブリッジ回路（Bus bridge25）を通して接続されている。よってCPU1〜8は2次キャッシュ12を通してDDR2 I/F13から外部バス1にアクセスできるだけでなく、Bus bridge25を通して内部周辺バス14の資源へもアクセス可能である。従って、経路が遠く周波数も遅いので、データ転送性能は上がらないが、外部バス制御部18を通して別の外部バス2にもアクセスできる。ただし、Bus bridge25を外部バス2および内部周辺バス14へのアクセスは2次キャッシュ12のキャッシングの対象とならない。また、内部周辺バス14に接続される各モジュールも、外部バス制御部18を通して外部バス2にアクセスできるほか、外部バス1へもBus bridgeを通してアクセスできる。
CPU1〜8は同一アーキテクチャのCPUである。1次／2次キャッシュのコヒーレンシーに関しては、1次／2次キャッシュメモリの内容がコヒーレンシ制御されて整合性が取れており、CPUが誤動作する心配がない。またマルチプロセッサ対応OSを使用した場合でも、CPUバス10上には同一アーキテクチャのCPU8個と2次キャッシュ12とBus bridge25しかなく、また、外部バス1へのアクセスは、内部周辺バス14に接続される各モジュールのアクセスは少なくほぼCPU1〜8からのアクセスであるため、高い性能を出せる。
その他の構成、効果は実施の形態1と同様のため説明を省略する。
［実施の形態5］
図7は本発明の実施の形態5におけるマルチプロセッサ装置を示す構成図である。実施の形態1と異なる点は、SIMD型超並列プロセッサ31，32の代わりにDSP41，42が接続されている点である。また、本実施の形態ではCPUバス10と内部周辺バス14のブリッジに2次キャッシュ12を使用したが、実施の形態4のように専用のBus bridge25を使用してもよい。その他の構成、効果は実施の形態1と同様のため説明を省略する。
［実施の形態6］
図8は実施の形態1〜5のCPUのクロック（CPUクロック）とCPUバスクロック（バスクロック）の関係を示したタイミングチャートである。CPUクロックとCPUバスクロックの周波数は、CPUクロックの方がバスクロックより速い場合を考える。図8では、CPUクロックとバスクロックの周波数比が、1:1，2:1，4:1，8:1の場合を例にしている。n分周クロック（n＝1,2,4,8）はCPUクロックを周波数比に従って分周したクロックである。
本発明ではn分周クロックの代わりに、図8のバスクロックをCPUバス10（図1参照）のクロックとしている。n分周クロックを用いる場合のクロック供給回路を図9に、Sync.＋バスクロックを用いる場合のクロック供給回路を図10に示す。図9の分周器、もしくは図10のSync.生成は、どちらもCLKCで生成される。CLKCは通常LSIに1つなので、CPUによってはn分周クロック、もしくはSync.は長い距離を接続することになり、実際はバッファなどが挿入される。
n分周クロックとSync.を比較すると、スイッチング回数（頻度）はどちらも同じだが、n分周クロックはCPUクロックと位相を厳密に合わせる必要があるのに対して、Sync.はその必要がないため、不必要に大きなバッファや無駄な遅延生成用バッファが不要になり、小面積、低コストで低消費電力なLSIを実現できる。
また、CPUバス10のクロックの品質については、図9ではCPUクロックとの分岐点が遠く、かつ分周器が挿入されているn分周クロックに対して、図10のバスクロックはCPUクロックとの分岐点が近く、かつAND回路のみ挿入されている。従ってCPUクロックとの位相差（スキュー）は図10の方が小さくすることができ、より高い周波数で動作することができる。またCPUとCPUバス10間の転送に対して、ホールド保証用のバッファが不要または少なくてすむ。従って、小面積、低コストで低消費電力なLSIを実現できる。
本実施の形態ではCPUとCPUバスクロックとの関係について説明したが、SIMD型超並列プロセッサと内部周辺バス14、CPU19と内部周辺バス14に関しても同様である。
［実施の形態7］
図11は実施の形態1〜6を使用したシステムのソフトウェアのブロック図である。各プロセッサごとにデバイスドライバ（driver）があり、その上位階層にOSがある。CPU1〜8はOS1が制御し、SIMD型超並列プロセッサ31,32とCPU19はOS2が制御する。各OSは例えばOS1がLinuxなどの非リアルタイムOSで、OS2がITRONなどのリアルタイムOSが考えられる。OS1はCPUのアーキテクチャ向けに最適化されており、CPUバス10上には同一アーキテクチャのCPU8個と2次キャッシュ12とBus bridge25しかない。また、外部バス1へのアクセスも内部周辺バス14に接続される各モジュールのアクセスは少なく、ほぼCPU1〜8からのアクセスであるため、高い性能を出せる。また、OS1により1次／2次キャッシュメモリの内容がコヒーレンシ制御されて整合性が取れており、コヒーレンシーの問題も最適に対応できる。一方OS2側もOS1とは独立に外部バス2を持っているので、OS1とのリソースの調整がほとんど無くなり、高い性能が出せる。
図12は図11からさらにCPU19用にOS3を別途持たせたものである。図11の効果があるほか、各OSは単一アーキテクチャのプロセッサしか扱わないため、さらに効率がよい。
本発明の実施の形態1におけるマルチプロセッサ装置を示す構成図である。 本発明の実施の形態2におけるレイアウト図である。 本発明の実施の形態2におけるレイアウト図である。 本発明の実施の形態2におけるレイアウト図である。 本発明の実施の形態3におけるレイアウト図である。 本発明の実施の形態4におけるマルチプロセッサ装置を示す構成図である。 本発明の実施の形態5におけるマルチプロセッサ装置を示す構成図である。 本発明の実施の形態6におけるタイミングチャートである。 従来技術におけるクロック供給回路を示す図である。 本発明の実施の形態6におけるクロック供給回路を示す図である。 本発明の実施の形態7におけるソフトウェアのブロック図である。 本発明の実施の形態7におけるソフトウェアのブロック図である。
符号の説明
1〜8，19 CPU、10 CPUバス、11 CPUバス制御部、12 2次キャッシュ、13 DDR2 I/F、14 内部周辺バス、15 周辺回路、16 DMAC、17 内蔵SRAM、18 外部バス制御部、20 CPUバス領域、21 内部周辺バス領域、22 電源／GND配線、23 電源／GND端子、24 バッファ、25 Bus bridge、31，32 SIMD型超並列プロセッサ、41，42 DSP。

Claims (2)

  1. 複数の第1のプロセッサと、
    それぞれ前記第1のプロセッサと異なる構成の複数の第2のプロセッサと、
    前記複数の第1のプロセッサが接続されている第1のバスと、
    前記複数の第2のプロセッサが接続されている第2のバスと、
    前記第1のバスが接続されている第1の外部バスI/Fと、
    前記第2のバスが接続されている第2の外部バスI/Fと、
    前記第1のバスと前記第2のバスを接続する2次キャッシュと、を一の半導体チップ上に備え、
    前記第1の外部バスI/Fは前記一の半導体チップの第1の端部に配置され、前記第2の外部バスI/Fは前記一の半導体チップの前記第1の端部とは異なる第2の端部に配置され、
    前記2次キャッシュは前記第1のバスと前記第1の外部バスI/Fの間、または前記第2のバスと前記第2のバスI/Fの間に配置され、
    前記複数の第1のプロセッサと前記複数の第2のプロセッサは、前記第1のバスおよび前記複数の第1のプロセッサを含むレイアウト領域と前記第2のバスおよび前記複数の第2のプロセッサを含むレイアウト領域とに分けて前記一の半導体チップ上に配置される
    マルチプロセッサ装置。
  2. 前記複数の第2のプロセッサは、データ処理を行うためのデータ処理プロセッサからなる請求項1記載のマルチプロセッサ装置。
JP2007011367A 2007-01-22 2007-01-22 マルチプロセッサ装置 Active JP5079342B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007011367A JP5079342B2 (ja) 2007-01-22 2007-01-22 マルチプロセッサ装置
US11/970,732 US8200878B2 (en) 2007-01-22 2008-01-08 Multi-processor device with groups of processors consisting of respective separate external bus interfaces
US13/471,968 US8621127B2 (en) 2007-01-22 2012-05-15 Multi-processor device with groups of processors and respective separate external bus interfaces
US14/103,809 US20140101353A1 (en) 2007-01-22 2013-12-11 Multi-processor device
US15/415,079 US10372654B2 (en) 2007-01-22 2017-01-25 Multi-processor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007011367A JP5079342B2 (ja) 2007-01-22 2007-01-22 マルチプロセッサ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011047212A Division JP5432199B2 (ja) 2011-03-04 2011-03-04 マルチプロセッサ装置

Publications (3)

Publication Number Publication Date
JP2008176699A JP2008176699A (ja) 2008-07-31
JP2008176699A5 JP2008176699A5 (ja) 2010-03-04
JP5079342B2 true JP5079342B2 (ja) 2012-11-21

Family

ID=39703656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007011367A Active JP5079342B2 (ja) 2007-01-22 2007-01-22 マルチプロセッサ装置

Country Status (2)

Country Link
US (4) US8200878B2 (ja)
JP (1) JP5079342B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5079342B2 (ja) * 2007-01-22 2012-11-21 ルネサスエレクトロニクス株式会社 マルチプロセッサ装置
US9552206B2 (en) * 2010-11-18 2017-01-24 Texas Instruments Incorporated Integrated circuit with control node circuitry and processing circuitry
WO2012144011A1 (ja) * 2011-04-18 2012-10-26 富士通株式会社 スレッド処理方法、およびスレッド処理システム
US9360915B1 (en) * 2012-04-26 2016-06-07 Marvell International Ltd. Dynamically controlling clocking rate of a processor based on user defined rule
US9542347B2 (en) 2013-03-16 2017-01-10 Intel Corporation Host interface crossbar for sensor hub
US9430414B2 (en) 2013-03-16 2016-08-30 Intel Corporation Bus independent platform for sensor hub peripherals to provide coalescing of multiple reports
US9996400B2 (en) * 2013-05-23 2018-06-12 Renesas Electronics Corporation Multi-CPU system and multi-CPU system scaling method
FR3026869B1 (fr) * 2014-10-07 2016-10-28 Sagem Defense Securite Systeme embarque sur puce a haute surete de fonctionnement
JP6439051B2 (ja) * 2015-08-26 2018-12-19 ルネサスエレクトロニクス株式会社 ライセンス管理に適した半導体装置
EP3436397A4 (en) * 2016-03-27 2020-01-15 Gilbarco Inc. DISPENSER WITH INTEGRATED CONTROL ELECTRONICS
DE102016213724A1 (de) * 2016-07-26 2018-02-01 Festo Ag & Co. Kg Reihenmodul, Funktionsmodulanordnung und modular ausgebildete Steuerungsanordnung
WO2022068503A1 (zh) * 2020-09-30 2022-04-07 华为技术有限公司 电路、芯片和电子设备

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962685A (en) * 1974-06-03 1976-06-08 General Electric Company Data processing system having pyramidal hierarchy control flow
GB8329509D0 (en) * 1983-11-04 1983-12-07 Inmos Ltd Computer
US4565745A (en) * 1984-09-10 1986-01-21 Trw Inc. Metallic stretch fabric
US4885684A (en) * 1987-12-07 1989-12-05 International Business Machines Corporation Method for compiling a master task definition data set for defining the logical data flow of a distributed processing network
JPH03166524A (ja) * 1989-11-24 1991-07-18 Toppan Printing Co Ltd 液晶表示装置
JPH03263854A (ja) 1990-03-14 1991-11-25 Fujitsu Ltd ゲートアレイ型半導体集積回路装置
US5768613A (en) * 1990-07-06 1998-06-16 Advanced Micro Devices, Inc. Computing apparatus configured for partitioned processing
JPH04186866A (ja) * 1990-11-21 1992-07-03 Fujitsu Ltd 半導体装置における電源線の配線方法及び電源配線決定装置
JP2817533B2 (ja) * 1991-09-27 1998-10-30 日本電気株式会社 半導体集積回路装置
JPH05166932A (ja) 1991-12-16 1993-07-02 Hitachi Ltd 半導体集積回路装置
JP3207492B2 (ja) * 1992-03-31 2001-09-10 株式会社東芝 半導体記憶装置
DE69433147D1 (de) * 1993-04-30 2003-10-16 Packard Bell Nec Inc Symmetrisches Mehrprozessorsystem mit vereinheitlichter Umgebung und verteilten Systemfunktionen
JPH0850651A (ja) * 1994-08-05 1996-02-20 Mitsubishi Electric Corp 画像処理ｌｓｉ
JPH0888523A (ja) * 1994-09-16 1996-04-02 Hitachi Ltd 分布定数線路型電力増幅器
US5832216A (en) * 1994-11-04 1998-11-03 Texas Instruments Incorporated Network adapter having single ported memory which is accessible by network and peripheral bus on a time division multiplexed (TDM) basis
US7099949B1 (en) * 1995-10-23 2006-08-29 Imec Vzw Interprocess communication protocol system
JPH09128346A (ja) * 1995-11-02 1997-05-16 Mitsubishi Electric Corp 階層バスシステム
JPH09128325A (ja) * 1995-11-06 1997-05-16 Mitsubishi Electric Corp 階層バス制御方式及びバスブリッジ
JP3869045B2 (ja) * 1995-11-09 2007-01-17 株式会社日立製作所 半導体記憶装置
US5860112A (en) * 1995-12-27 1999-01-12 Intel Corporation Method and apparatus for blending bus writes and cache write-backs to memory
JP3136088B2 (ja) * 1996-02-22 2001-02-19 シャープ株式会社 データ処理装置及びデータ処理方法
US5983332A (en) * 1996-07-01 1999-11-09 Sun Microsystems, Inc. Asynchronous transfer mode (ATM) segmentation and reassembly unit virtual address translation unit architecture
US5790817A (en) * 1996-09-25 1998-08-04 Advanced Micro Devices, Inc. Configurable digital wireless and wired communications system architecture for implementing baseband functionality
KR100568075B1 (ko) * 1996-11-26 2006-10-24 가부시끼가이샤 히다치 세이사꾸쇼 반도체집적회로장치
JP3177464B2 (ja) 1996-12-12 2001-06-18 株式会社日立製作所 入出力回路セル及び半導体集積回路装置
JPH10260952A (ja) * 1997-03-17 1998-09-29 Hitachi Ltd 半導体集積回路装置およびそのデータ処理方法
JPH1139279A (ja) * 1997-07-16 1999-02-12 Mitsubishi Electric Corp マイクロコンピュータおよびマルチチップモジュール
US6449273B1 (en) * 1997-09-04 2002-09-10 Hyundai Electronics America Multi-port packet processor
US6332165B1 (en) * 1997-09-05 2001-12-18 Sun Microsystems, Inc. Multiprocessor computer system employing a mechanism for routing communication traffic through a cluster node having a slice of memory directed for pass through transactions
US7317957B1 (en) 1997-09-24 2008-01-08 Sony Corporation Memory allocation for real-time audio processing
JPH11102349A (ja) * 1997-09-26 1999-04-13 Nec Corp メモリ共有型マルチプロセッサシステムの負荷制御方式
EP0908825B1 (en) * 1997-10-10 2002-09-04 Bull S.A. A data-processing system with cc-NUMA (cache coherent, non-uniform memory access) architecture and remote access cache incorporated in local memory
US6047339A (en) * 1997-10-27 2000-04-04 Emulex Corporation Buffering data that flows between buses operating at different frequencies
WO1999023530A1 (en) 1997-10-31 1999-05-14 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP3900714B2 (ja) 1997-10-31 2007-04-04 セイコーエプソン株式会社 電気光学装置及び電子機器
US6275888B1 (en) * 1997-11-19 2001-08-14 Micron Technology, Inc. Method for configuring peer-to-peer bus bridges in a computer system using shadow configuration registers
US6295568B1 (en) * 1998-04-06 2001-09-25 International Business Machines Corporation Method and system for supporting multiple local buses operating at different frequencies
GB9809201D0 (en) * 1998-04-29 1998-07-01 Sgs Thomson Microelectronics Microcomputer chips with interconnected address and data paths
JPH11353232A (ja) 1998-06-05 1999-12-24 Nec Software Hokuriku Ltd 階層型バス構成マルチプロセッサシステムにおけるキャッシュ制御方法
US6362027B1 (en) * 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
US6467009B1 (en) * 1998-10-14 2002-10-15 Triscend Corporation Configurable processor system unit
US20040030873A1 (en) * 1998-10-22 2004-02-12 Kyoung Park Single chip multiprocessing microprocessor having synchronization register file
US6157977A (en) * 1998-11-24 2000-12-05 Hewlett Packard Company Bus bridge and method for ordering read and write operations in a write posting system
US6661811B1 (en) * 1999-02-12 2003-12-09 Koninklijke Philips Electronics N.V. Method of and apparatus for communicating isochronous data
JP2000276435A (ja) 1999-03-25 2000-10-06 Matsushita Electric Ind Co Ltd データ転送装置及びデータ転送方法
JP2000347933A (ja) * 1999-06-08 2000-12-15 Nec Kofu Ltd バスブリッジ、キャッシュコヒーレンシ制御装置、キャッシュコヒーレンシ制御方法、プロセッサユニット、マルチプロセッサシステム
US6243272B1 (en) * 1999-06-18 2001-06-05 Intel Corporation Method and apparatus for interconnecting multiple devices on a circuit board
US6389526B1 (en) * 1999-08-24 2002-05-14 Advanced Micro Devices, Inc. Circuit and method for selectively stalling interrupt requests initiated by devices coupled to a multiprocessor system
US6587938B1 (en) * 1999-09-28 2003-07-01 International Business Machines Corporation Method, system and program products for managing central processing unit resources of a computing environment
US6557096B1 (en) * 1999-10-25 2003-04-29 Intel Corporation Processors with data typer and aligner selectively coupling data bits of data buses to adder and multiplier functional blocks to execute instructions with flexible data types
US6815841B1 (en) * 1999-11-03 2004-11-09 Littelfuse, Inc. Fuse arrangements and fuse boxes for a vehicle
US6640275B1 (en) * 1999-12-22 2003-10-28 Nortel Networks Limited System and method for data transfer between buses having different speeds
US6925641B1 (en) * 2000-02-04 2005-08-02 Xronix Communications, Inc. Real time DSP load management system
US6633994B1 (en) * 2000-02-22 2003-10-14 International Business Machines Corporation Method and system for optimizing data transfers between devices interconnected by buses operating at different clocking speeds
JP3737333B2 (ja) 2000-03-17 2006-01-18 沖電気工業株式会社 半導体装置
US6643796B1 (en) * 2000-05-18 2003-11-04 International Business Machines Corporation Method and apparatus for providing cooperative fault recovery between a processor and a service processor
JP3455498B2 (ja) * 2000-05-31 2003-10-14 株式会社東芝 プリント基板および情報処理装置
JP4397109B2 (ja) * 2000-08-14 2010-01-13 富士通株式会社 情報処理装置及びクロスバーボードユニット・バックパネル組立体の製造方法
EP1317712A1 (en) * 2000-09-06 2003-06-11 Koninklijke Philips Electronics N.V. Inter-processor communication system
US6820161B1 (en) * 2000-09-28 2004-11-16 International Business Machines Corporation Mechanism for allowing PCI-PCI bridges to cache data without any coherency side effects
US6836839B2 (en) * 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US6526491B2 (en) * 2001-03-22 2003-02-25 Sony Corporation Entertainment Inc. Memory protection system and method for computer architecture for broadband networks
TWI234737B (en) * 2001-05-24 2005-06-21 Ip Flex Inc Integrated circuit device
EP1262998B1 (de) * 2001-05-28 2008-02-06 Infineon Technologies AG Ladungspumpenschaltung und Verwendung einer Ladungspumpenschaltung
US6907480B2 (en) * 2001-07-11 2005-06-14 Seiko Epson Corporation Data processing apparatus and data input/output apparatus and data input/output method
US7921188B2 (en) * 2001-08-16 2011-04-05 Newisys, Inc. Computer system partitioning using data transfer routing mechanism
JP2003108512A (ja) * 2001-09-27 2003-04-11 Elpida Memory Inc データバス配線方法、メモリシステム及びメモリモジュール基板
JP2003256179A (ja) * 2001-12-27 2003-09-10 Canon Inc 画像処理装置及び画像処理方法
US7548586B1 (en) * 2002-02-04 2009-06-16 Mimar Tibet Audio and video processing apparatus
US6789167B2 (en) * 2002-03-06 2004-09-07 Hewlett-Packard Development Company, L.P. Method and apparatus for multi-core processor integrated circuit having functional elements configurable as core elements and as system device elements
US7158925B2 (en) * 2002-04-18 2007-01-02 International Business Machines Corporation Facilitating simulation of a model within a distributed environment
ES2309249T3 (es) * 2002-04-23 2008-12-16 PHOENIX CONTACT GMBH & CO. KG Sistema para la transmision de datos entre instalaciones de microordenador.
EP1367492A1 (en) * 2002-05-31 2003-12-03 Fujitsu Siemens Computers, LLC Compute node to mesh interface for highly scalable parallel processing system
US7395208B2 (en) * 2002-09-27 2008-07-01 Microsoft Corporation Integrating external voices
JP2004134599A (ja) * 2002-10-11 2004-04-30 Renesas Technology Corp 半導体装置、およびそのレイアウト方法
CA2503793A1 (en) * 2002-10-22 2004-05-06 Jason A. Sullivan Systems and methods for providing a dynamically modular processing unit
JP2004246779A (ja) * 2003-02-17 2004-09-02 Nec Corp マルチプロセッサシステム及びデバイス共有方法
US7107382B2 (en) * 2003-04-03 2006-09-12 Emulex Design & Manufacturing Corporation Virtual peripheral component interconnect multiple-function device
US6924714B2 (en) * 2003-05-14 2005-08-02 Anokiwave, Inc. High power termination for radio frequency (RF) circuits
US7805638B2 (en) * 2003-06-18 2010-09-28 Nethra Imaging, Inc. Multi-frequency debug network for a multiprocessor array
US7437521B1 (en) * 2003-08-18 2008-10-14 Cray Inc. Multistream processing memory-and barrier-synchronization method and apparatus
US7516456B2 (en) * 2003-09-25 2009-04-07 International Business Machines Corporation Asymmetric heterogeneous multi-threaded operating system
JP2005107873A (ja) * 2003-09-30 2005-04-21 Oki Electric Ind Co Ltd 半導体集積回路
US20050071534A1 (en) * 2003-09-30 2005-03-31 Dell Products L.P. Chassis expansion using newcard
JP4027874B2 (ja) 2003-10-15 2007-12-26 富士通株式会社 クロック変更回路
US7073971B2 (en) * 2004-02-10 2006-07-11 Egs Electrical Group, Llc Apparatus and methods for detachably mounting devices to rails
JP2005293427A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd データ転送処理装置及びデータ転送処理方法
US7247894B2 (en) * 2004-04-28 2007-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Very fine-grain voltage island integrated circuit
JP2005346582A (ja) * 2004-06-04 2005-12-15 Canon Inc システムｌｓｉ及び画像処理装置
US7200703B2 (en) * 2004-06-08 2007-04-03 Valmiki Ramanujan K Configurable components for embedded system design
EP1619572A1 (en) * 2004-07-23 2006-01-25 Texas Instruments Incorporated System and method of identifying and preventing security violations within a computing system
JP4617782B2 (ja) * 2004-09-01 2011-01-26 株式会社日立製作所 データ専用バスを有する無線機
US7216406B2 (en) * 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
US7219177B2 (en) * 2004-11-23 2007-05-15 Winbond Electronics Corp. Method and apparatus for connecting buses with different clock frequencies by masking or lengthening a clock cycle of a request signal in accordance with the different clock frequencies of the buses
US8205046B2 (en) * 2005-01-31 2012-06-19 Hewlett-Packard Development Company, L.P. System and method for snooping cache information using a directory crossbar
US20070018033A1 (en) * 2005-03-22 2007-01-25 Fanucci Jerome P Precision aerial delivery of payloads
US20060221585A1 (en) * 2005-04-05 2006-10-05 Brench Colin E Apparatus and method for reducing noise coupling
JP4698285B2 (ja) * 2005-05-19 2011-06-08 富士通株式会社 情報処理装置、情報処理方法及びコンピュータプログラム
GB2427486B (en) * 2005-06-23 2010-09-29 Giga Byte Tech Co Ltd Interface system for SATA having fast data access function and method thereof
DE102005029872A1 (de) * 2005-06-27 2007-04-19 Infineon Technologies Ag Speicherzelle, Lesevorrichtung für die Speicherzelle sowie Speicheranordnungen mit einer derartigen Speicherzelle und Lesevorrichtung
US7698493B2 (en) * 2005-08-31 2010-04-13 Ati Technologies, Inc. Methods and apparatus for translating write request messages in a computing system
US7625214B2 (en) * 2005-09-21 2009-12-01 Hewlett-Packard Development Company, L.P. High density power connector with impedance control
DE102005045716A1 (de) * 2005-09-24 2007-04-05 Infineon Technologies Ag Verfahren und Hilfseinrichtung zum Erstellen und Überprüfen des Stromlaufplans für eine zu integrierende Schaltung
US8112513B2 (en) * 2005-11-30 2012-02-07 Microsoft Corporation Multi-user display proxy server
US7902864B1 (en) * 2005-12-01 2011-03-08 Altera Corporation Heterogeneous labs
KR100745369B1 (ko) * 2005-12-22 2007-08-02 삼성전자주식회사 포트상태 시그날링 기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치
KR101300683B1 (ko) * 2006-02-06 2013-08-26 삼성디스플레이 주식회사 액정 표시 장치
JP4784827B2 (ja) * 2006-06-06 2011-10-05 学校法人早稲田大学 ヘテロジニアスマルチプロセッサ向けグローバルコンパイラ
JP5137171B2 (ja) * 2006-07-24 2013-02-06 ルネサスエレクトロニクス株式会社 データ処理装置
US7987464B2 (en) * 2006-07-25 2011-07-26 International Business Machines Corporation Logical partitioning and virtualization in a heterogeneous architecture
US7596650B1 (en) * 2006-09-25 2009-09-29 Intel Corporation Increasing availability of input/output (I/O) interconnections in a system
JP5079342B2 (ja) * 2007-01-22 2012-11-21 ルネサスエレクトロニクス株式会社 マルチプロセッサ装置
JP2008177491A (ja) * 2007-01-22 2008-07-31 Renesas Technology Corp 半導体装置
US7793238B1 (en) * 2008-03-24 2010-09-07 Xilinx, Inc. Method and apparatus for improving a circuit layout using a hierarchical layout description
JP5714564B2 (ja) * 2009-03-30 2015-05-07 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 上部ポストパッシベーション技術および底部構造技術を使用する集積回路チップ

Also Published As

Publication number Publication date
US20170132167A1 (en) 2017-05-11
US8200878B2 (en) 2012-06-12
US8621127B2 (en) 2013-12-31
US10372654B2 (en) 2019-08-06
US20140101353A1 (en) 2014-04-10
JP2008176699A (ja) 2008-07-31
US20120226847A1 (en) 2012-09-06
US20080282012A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
JP5079342B2 (ja) マルチプロセッサ装置
US12399830B2 (en) Scalable system on a chip
CN111684426B (zh) 多节点系统低功率管理
Gwennap Alpha 21364 to ease memory bottleneck
US9552308B2 (en) Early wake-warn for clock gating control
US20100325368A1 (en) Shared memory having multiple access configurations
JP5102789B2 (ja) 半導体装置及びデータプロセッサ
US20110113198A1 (en) Selective searching in shared cache
JP2012252490A (ja) マルチプロセッサおよびそれを用いた画像処理システム
US20030023794A1 (en) Cache coherent split transaction memory bus architecture and protocol for a multi processor chip device
US9207753B2 (en) Multiple-queue multiple-resource entry sleep and wakeup for power savings and bandwidth conservation in a retry based pipeline
US10909056B2 (en) Multi-core electronic system
US7689758B2 (en) Dual bus matrix architecture for micro-controllers
JP5575947B2 (ja) マルチプロセッサ装置
JP5432199B2 (ja) マルチプロセッサ装置
US8560748B2 (en) Information processing system including interrupt processing function
Bhure et al. Design of cache controller for multi-core processor system
Arakawa Multicore SoC for embedded systems
CN120469964A (zh) 片上网络、芯片
Uchiyama et al. Chip Implementations
Fu et al. Agent-Based Memory Access for Many-Core CMPs

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100118

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120829

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5079342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350