JP5088093B2 - Defective bitmap data compression method, defective bitmap display method, and defective bitmap display device - Google Patents
Defective bitmap data compression method, defective bitmap display method, and defective bitmap display device Download PDFInfo
- Publication number
- JP5088093B2 JP5088093B2 JP2007284150A JP2007284150A JP5088093B2 JP 5088093 B2 JP5088093 B2 JP 5088093B2 JP 2007284150 A JP2007284150 A JP 2007284150A JP 2007284150 A JP2007284150 A JP 2007284150A JP 5088093 B2 JP5088093 B2 JP 5088093B2
- Authority
- JP
- Japan
- Prior art keywords
- defective
- logical
- bit
- information
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本発明は不良ビットマップデータの圧縮方法、不良ビットマップ表示方法、及び、不良ビットマップ表示装置に関するものであり、特に、不良ビットに関する論理情報と物量情報の連携を保つとともに、不良モードを分類しながら圧縮するための手法に特徴のある不良ビットマップデータの圧縮方法、不良ビットマップ表示方法、及び、不良ビットマップ表示装置に関するものである。 The present invention relates to a compression method of defective bitmap data, a defective bitmap display method, and a defective bitmap display device, and in particular, keeps the logical information and physical quantity information related to the defective bits and classifies the defective modes. The present invention relates to a method for compressing defective bitmap data, a defective bitmap display method, and a defective bitmap display device, which are characterized by a technique for compression.
従来より、DRAMやSRAM、或いは、フラッシュメモリ等の半導体メモリや半導体メモリを混載したロジック製品のメモリ部分では、どの位置のビットが不良であるかを解析するために、不良ビットマップ(FBM:Fail Bit Map)が用いられている。 Conventionally, in order to analyze which position bit is defective in a memory part of a DRAM or SRAM, or a semiconductor product such as a flash memory or a semiconductor product in which a semiconductor memory is embedded, a failure bit map (FBM: Fail) is analyzed. Bit Map) is used.
この不良ビットマップは、マトリクス状に規則正しく配置されたメモリセルに書き込んだ情報を読み出して、読み出したデータが書き込んだはずのデータと一致するか否かの結果を各メモリセルの物理的な位置に対応させて表示したものであり、不良解析を視覚的に表すものである。 This defective bit map reads the information written in the memory cells regularly arranged in a matrix, and indicates whether or not the read data matches the data that should have been written in the physical position of each memory cell. It is displayed in correspondence, and visually represents the failure analysis.
このような不良ビットマップの不良情報は、半導体チップに搭載されるメモリ規模の増加に伴い増加しており、保存メモリ(フェイルビットマップメモリ)の増加、表示速度の低下をまねくため、データを圧縮するための各種の手法が提案されている。 The defect information of such a defective bitmap is increasing with the increase in the memory size mounted on the semiconductor chip, and the data is compressed in order to increase the storage memory (fail bitmap memory) and decrease the display speed. Various techniques have been proposed to do this.
例えば、メモリ全体を処理せずに、不良ビットのアドレスをX方向、Y方向とも分割して使用メモリの削減を行う方法が提案されている(例えば、特許文献1参照)。
或いは、同一ライン上でアドレスが異なる複数の不良データを一つのデータに置き換えてデータの圧縮を図る方法も提案されている(例えば、特許文献2参照)。
For example, a method has been proposed in which the memory used is reduced by dividing the addresses of defective bits in both the X and Y directions without processing the entire memory (see, for example, Patent Document 1).
Alternatively, a method of compressing data by replacing a plurality of defective data having different addresses on the same line with one data has been proposed (for example, see Patent Document 2).
また、格子状のセルを縦横をそれぞれをN分割し、分割されたブロックを(0001000)というようなbit列で良不良データを保持する方法が提案されている(例えば、特許文献3参照)。
また、メモリセルアレイを複数ブロックに区画化して圧縮することも提案されている(例えば、特許文献4参照)。
In addition, a method has been proposed in which good and bad data is held in a bit string such as (0001000) for a grid-like cell that is divided into vertical and horizontal areas and divided into (0001000).
It has also been proposed to compress a memory cell array into a plurality of blocks (for example, see Patent Document 4).
また、不良群の最初の行における最初と最後の不良セルについてのXY座標、および、最後の行における最初と最後の不良セルについてのXY座標の4点のXY座標より圧縮することも提案されている(例えば、特許文献5参照)。
さらには、メモリセルアレイにおける左下右上原点を用いて圧縮する方法が提案されている(例えば、特許文献6参照)。
Furthermore, a compression method using the lower left and upper right origin in the memory cell array has been proposed (see, for example, Patent Document 6).
しかし、上記の特許文献1の場合には、使用メモリ全体の縮小はできないため、半導体メモリの大容量化にともなって、不良ビットメモリとして使用するメモリも大容量のメモリを必要とするという問題がある。
また、上記の特許文献2の場合には、不良モードの種類によっては圧縮できないという問題がある。
However, in the case of the above-mentioned
Further, in the case of the above-mentioned
また、上記の特許文献3の場合には、N分割して1/N2 に縮小しても、N=100としても圧縮率は10-4であり、Gbitの容量のメモリの場合には膨大なデータ量が必要になるとともに、1ブロック内の不良モードの如何に拘わらず同じ形式に圧縮されるため、不良モードによっては無駄なメモリを使用してしまうという問題がある。
In the case of the above-mentioned
また、上記の特許文献4の場合も、区画化した中に1つでも不良があれば区画全体を不良と表しているため正確な不良モード分類ができないという問題がある。
また、上記の特許文献5の場合には、不良ビットの塊が方形ではなく歪な形をしている場合には正確な形状を表すことができないという問題がある。
Also, in the case of the above-mentioned
In the case of the above-mentioned
さらに、上記の特許文献6の場合には、物理アドレスでの圧縮であるため論理情報との連携が取れていないため論理情報の表示が困難であるという問題があるとともに、論理的に不良モードが異なる場合でも不良塊が1つであると誤った認識をさせる可能性が含まれているという問題がある。
Further, in the case of the above-mentioned
したがって、本発明は、不良ビットに関する論理情報と物量情報のデータを維持しつつ、不良モードを分類しながら効率的に圧縮することを目的とする。 Accordingly, an object of the present invention is to efficiently compress while classifying a failure mode while maintaining data of logical information and physical quantity information regarding the defective bit.
ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記の課題を解決するために、本発明は、不良ビットマップデータの圧縮方法において、不良ビットのデータを論理BITと論理wordの組合せで表される論理情報に変換する論理変換工程と、論理情報をrowと論理Columnの組合せで表される不良ビットの物理的な位置情報に変換する物理変換工程と、物理的な位置情報から不良モードの種類を分類するモード分類工程と、分類したモード毎に不良ビットの群に分離する工程と、分離した不良ビットの群毎に群としての座標情報に変換する工程とを有することを特徴とする。
Now, with reference to FIG. 1, means for solving the problems in the present invention will be described.
See FIG. 1. In order to solve the above-described problem, the present invention provides a logical conversion step of converting defective bit data into logical information represented by a combination of logical BIT and logical word in a compression method of defective bitmap data. A physical conversion step for converting logical information into physical position information of defective bits represented by a combination of row and logical column, and a mode classification step for classifying the types of defective modes from the physical position information. It is characterized by having a step of separating into groups of defective bits for each mode and a step of converting into coordinate information as a group for each group of separated defective bits.
このように、論理情報から不良ビットの物理的な位置情報に変換しているので、不良ビットに関する論理情報と物量情報のデータを維持しつつ、不良ビットマップに論理情報も表示されることになる。
このように、不良ビットの論理情報とこの物理情報は、1対1に対応しているため、物理情報から論理情報を算出することもでき、または、物理情報に論理情報を付加することもできるため、不良ビットマップに論理情報も表示することができる。
Thus, since the logical information is converted into the physical position information of the defective bit, the logical information related to the defective bit and the data of the physical quantity information are maintained, and the logical information is also displayed on the defective bit map. .
As described above, since the logical information of the defective bit and the physical information correspond one-to-one, the logical information can be calculated from the physical information, or the logical information can be added to the physical information. Therefore, logical information can also be displayed on the defective bitmap.
また、物理的な位置情報から不良モードの種類を分類したのち、群としての座標情報(XY座標)に変換する、即ち、圧縮することによって、異なった不良モードの不良ビット群が一つの群として表示されることがないので、不良モード毎の表示を行う時に素早く表示することができる。 In addition, after classifying the types of failure modes from physical position information, they are converted into coordinate information (XY coordinates) as a group, that is, by compressing, the failure bit groups of different failure modes are combined into one group. Since it is not displayed, it can be quickly displayed when displaying each failure mode.
この場合、不良ビットの群毎に群としての座標情報に変換する工程において、不良ビットの群を複数の矩形群に分割して、分割した矩形群毎に対角線上の両端の位置の不良ビットの座標情報に変換することが望ましい。 In this case, in the step of converting into the coordinate information as a group for each group of defective bits, the group of defective bits is divided into a plurality of rectangular groups, and defective bits at positions on both ends of the diagonal line are divided for each divided rectangular group. It is desirable to convert to coordinate information.
この様に、不良ビットの群を矩形、即ち、四角に分割することによって、分割した矩形群を対角線上の両端の位置、具体的には、左下のメモリビットと右上のメモリセルの物理位置で表現することができるため、表示するための情報量が少なく効率的な表現ができる。
また、数学的な圧縮方式のようなデータ圧縮技術により圧縮されたデータとは異なるので、解凍する手間を必要としない。
In this way, by dividing the group of defective bits into rectangles, that is, squares, the divided rectangles are divided into positions at both ends on the diagonal line, specifically, the physical positions of the lower left memory bit and the upper right memory cell. Since it can be expressed, the amount of information to be displayed is small and efficient expression can be achieved.
In addition, since it is different from data compressed by a data compression technique such as a mathematical compression method, it does not require time and effort for decompression.
この場合の不良ビットの群を複数の矩形群に分割する際に、分割された全ての各矩形群が不良ビットの群より小さくする、即ち、不良ビットの群が複数の小さな矩形群になるように分割しても良いし、或いは、不良ビットの群より大きな矩形群と差分の小さな矩形群に分割しても良いものである。
なお、分割された矩形群数は、表示するための情報量が少ない方が効率的であるため、可能なかぎり少ない方が良い。
また、分割は、不良モードの種類に基づき、不良ビットの群を複数の矩形に分割することが望ましい。
In this case, when dividing the group of defective bits into a plurality of rectangular groups, all the divided rectangular groups are made smaller than the group of defective bits, that is, the group of defective bits becomes a plurality of small rectangular groups. Alternatively, it may be divided into a rectangular group larger than a group of defective bits and a rectangular group having a small difference.
Note that the number of divided rectangular groups is more efficient when the amount of information to be displayed is smaller.
In addition, it is desirable to divide the group of defective bits into a plurality of rectangles based on the type of defective mode.
また、物理的な位置情報から不良モードの種類を分類するモード分類工程を、予め経験則に基づいて決定した不良モード分類アルゴリズムにより自動的に分類することが望ましく、モード分類工程を迅速に行うことができる。
なお、この不良モードとは、今までの不良ビット解析によって得られた各種の不良モード、例えば、ブロック不良、Pair bit不良、ワードライン不良、ビットライン不良、単bit不良、クロス不良、或いは、ビットライン一部不良等が挙げられ、これらの不良モードはメモリの大容量化に伴った新しい不良モードが出現する可能性が高いので、経験に基づき、不良モードを決定していく必要がある。
In addition, it is desirable to automatically classify the mode classification process for classifying the types of failure modes from physical location information using a failure mode classification algorithm determined in advance based on empirical rules, so that the mode classification process can be performed quickly. Can do.
This failure mode refers to various failure modes obtained by previous failure bit analysis, for example, block failure, pair bit failure, word line failure, bit line failure, single bit failure, cross failure, or bit failure. There is a partial line failure, and it is highly possible that a new failure mode appears with an increase in memory capacity. Therefore, it is necessary to determine the failure mode based on experience.
また、この様な不良ビットマップデータの圧縮方法は不良モード毎の圧縮方法であるため、圧縮効果だけで無く、不良モードと同じ圧縮方法であるため、このように圧縮したデータを用いて不良ビットマップを表示部に表示する場合、表示速度の改善も行われる。 In addition, since the compression method of such defective bitmap data is a compression method for each defective mode, not only the compression effect but also the same compression method as the defective mode, the defective bit is used using the data compressed in this way. When the map is displayed on the display unit, the display speed is also improved.
また、不良ビットのデータを論理BITと論理wordの組合せで表される論理情報に変換する論理変換手段と、論理情報をrowと論理Columnの組合せで表される不良ビットの物理的な位置情報に変換する物理変換手段と、物理的な位置情報から不良モードの種類を分類するモード分類手段と、分類したモード毎に不良ビットの群に分離する分離手段と、分離した不良ビットの群毎に群としての座標情報に変換する座標情報変換手段と、座標情報に変換した圧縮したデータを用いて不良ビットマップを表示する表示部とを備えることによって、迅速な不良ビットマップの表示が可能な不良ビットマップデータ表示装置を実現することができる。
なお、この場合、上述の一連の圧縮工程はコンピュータ、典型的にはパーソナルコンピュータ内で行い、圧縮結果である不良ビットマップデータの表示はコンピュータに接続された表示部により表示される。
In addition, a logical conversion means for converting defective bit data into logical information represented by a combination of logical BIT and logical word, and logical information as physical position information of the defective bit represented by a combination of row and logical Column. Physical conversion means for conversion, mode classification means for classifying the type of defective mode from physical position information, separation means for separating into groups of defective bits for each classified mode, and group for each group of separated defective bits Defective bit capable of promptly displaying a defective bit map by comprising coordinate information converting means for converting to coordinate information and a display unit for displaying a defective bit map using compressed data converted into coordinate information A map data display device can be realized.
In this case, the above-described series of compression steps is performed in a computer, typically a personal computer, and display of defective bitmap data as a compression result is displayed by a display unit connected to the computer.
本発明によれば、不良ビットに関する論理情報と物量情報のデータを保持しつつ、不良モード毎の圧縮が行われるため、圧縮効果だけで無く、表示速度の改善も行われる。 According to the present invention, since the compression for each defective mode is performed while retaining the logical information and the physical quantity information regarding the defective bits, not only the compression effect but also the display speed is improved.
ここで、図1乃至図3を参照して、本発明の実施の形態を説明する。
再び、図1参照
図1は、本発明の実施の形態の不良ビットマップデータ圧縮方法及び不良ビットマップ表示方法のフローチャートであり、このフローチャートに沿って説明する。
a.まず、不良ビットデータ(Fail data)を論理情報に変換する。
不良ビットデータの測定は、ウェーハ中の複数のチップを測定し、そのチップ中にある一つまたは複数のメモリマクロが測定される。
Here, an embodiment of the present invention will be described with reference to FIGS.
Again see Figure 1
FIG. 1 is a flowchart of a defective bitmap data compression method and a defective bitmap display method according to an embodiment of the present invention, and description will be given along this flowchart.
a. First, defective bit data (Fail data) is converted into logical information.
In the measurement of the defective bit data, a plurality of chips in the wafer are measured, and one or a plurality of memory macros in the chips are measured.
この場合の不良ビットデータは、メモリセルにテストパターンを入力した時の出力が期待された出力が得られたか否かを示すデータであり、これを論理情報に変換する。
この不良ビットデータには、チップの位置を示すデータとメモリマクロを示すデータとが含まれている。
The defective bit data in this case is data indicating whether an output expected to be output when a test pattern is input to the memory cell is obtained, and is converted into logic information.
The defective bit data includes data indicating a chip position and data indicating a memory macro.
図2参照
図2は、不良ビットの論理情報とその物理配置についての説明図であり、論理BITは、物理的にマトリクス配置されているメモリセル群で構成されていて、メモリは複数の論理BITで構成されていることを表した図である。
なお、ここでは、論理BIT、論理Columnを0から順に配置しているが、メモリの種別により昇順、降順以外にも不連続な配置も構成可能であることを付け加えておく。
See Figure 2
FIG. 2 is an explanatory diagram of logical information of a defective bit and its physical arrangement. The logical BIT is composed of a memory cell group physically arranged in a matrix, and the memory is composed of a plurality of logical BITs. FIG.
Here, the logical BIT and the logical column are arranged in order from 0, but it is added that a discontinuous arrangement can be configured in addition to ascending order and descending order depending on the type of memory.
不良ビットデータから変換された論理情報は論理BITと論理wordの組合せで、即ち、チップの位置とメモリマクロ名における(論理BIT,論理word)の形で不良ビットの論理情報が表される。 The logical information converted from the defective bit data is a combination of the logical BIT and the logical word, that is, the logical information of the defective bit in the form of (logic BIT, logical word) in the chip position and the memory macro name.
例えば、図2に示した6個と4個の不良BIT群の論理情報としては、チップ位置とメモリマクロ名とともに、
(論理BIT,論理word)=(1,17),(1,18),(1,22),(1, 23),(1,27),(1,28)
(論理BIT,論理word)=(3,13),(3,18),(3,23),(3, 28)
と表される。
For example, the logical information of the 6 and 4 bad BIT groups shown in FIG. 2 includes the chip position and the memory macro name,
(Logic BIT, logic word) = (1,17), (1,18), (1,22), (1,23), (1,27), (1,28)
(Logic BIT, logic word) = (3, 13 ), (3, 18 ), (3, 23 ), (3, 28 )
It is expressed.
b.次いで、このような論理情報を物理情報に変換するが、この場合の不良ビットについての物理情報はrowと論理Columnの組合せで、即ち、(row,論理Column)の形で表される。
例えば、図2に示した6個と4個の不良BIT群の物理情報としては、それぞれ、
BIT=1(row,論理Column)=(3,1),(3,2),(4,1),(4,2),(5,1),(5,2)
BIT=3(row,論理Column)=(2,2),(3,2),(4,2),(5,2)
に変換される。
この物理情報のrowと論理Columnは、論理BIT内の物理的な位置関係を示している。
なお、ここでは、チップ位置とメモリマクロ名は共通しているため、表示を省略している。
b. Next, such logical information is converted into physical information. In this case, the physical information regarding the defective bit is represented by a combination of row and logical column, that is, in the form of (row, logical column).
For example, the physical information of the 6 and 4 bad BIT groups shown in FIG.
BIT = 1 (row, logical column) = (3,1), (3,2), (4,1), (4,2), (5,1), (5,2)
BIT = 3 (row, logical column) = (2,2), (3,2), (4,2), (5,2)
Is converted to
The row of the physical information and the logical column indicate a physical positional relationship in the logical BIT.
Here, since the chip position and the memory macro name are common , the display is omitted.
c.次いで、不良ビットの物理情報に基づいて、不良モードの分類を行う。
この場合の不良モードとして、今までの不良ビット解析によって得られた各種の不良モード、例えば、ブロック不良、Pair bit不良、ワードライン不良、ビットライン不良、単bit不良、クロス不良、或いは、ビットライン一部不良等が挙げられる。
c. Next, the failure mode is classified based on the physical information of the failure bit.
As a failure mode in this case, various failure modes obtained by the failure bit analysis so far, for example, block failure, pair bit failure, word line failure, bit line failure, single bit failure, cross failure, or bit line Some defects are listed.
d.これらの不良モードは不良ビットのデータを物理変換しているので、変換した物理情報を従来より蓄積した経験則と対比させて決定した不良モード分類アルゴリズムにより自動的に分類する。
この分類後のデータとして、チップ位置、メモリマクロ名、不良モード名、不良モード毎の連番、不良ビットの群となる。
d. Since these defective modes physically convert defective bit data, the converted physical information is automatically classified by a defective mode classification algorithm determined by comparing with the empirical rules accumulated conventionally.
The data after the classification includes a group of a chip position, a memory macro name, a failure mode name, a serial number for each failure mode, and a failure bit.
e.次いで、分離した不良ビット群毎にデータの圧縮を行う。
再び、図2参照
図2に示した、不良ビット群は、同じ不良モードのものが2つある場合であり、合計10個の不良ビットをそのまま指定しようとすると10組のデータが必要になるが、各不良ビット群毎に対角線の両端の不良ビット位置で指定することによって合計4組のデータだけで良く、データ数が減るので圧縮されたことになる。
なお、ここでは、2つの不良モードがともに矩形になっているので、圧縮単位と不良モード分類が同一になる。
e. Next, data compression is performed for each separated defective bit group.
Again see Figure 2
The defective bit group shown in FIG. 2 is a case where there are two defective bit groups having the same defective mode. If a total of ten defective bits are designated as they are, 10 sets of data are required. By specifying the defective bit positions at both ends of the diagonal line every time, only a total of four sets of data are required, and the data is compressed because the number of data is reduced.
Here, since the two failure modes are both rectangular, the compression unit and the failure mode classification are the same.
例えば、図2に示した、不良ビット群は、それぞれ、
(1,3,1)−(1,5,2) (3,2,2)−(3,5,2)
として表現する。
なお、ここでは、( )内の最初の数値が論理BITの値を示し、次の2つの数値は物理情報のrow,論理Columnを表しており、これら2組のデータが対角線の両端を不良ビットの群の左下と右上を表しており、不良ビットの群をこの2組の数値で代表させる。
For example, the defective bit groups shown in FIG.
(1,3,1)-(1,5,2) (3,2,2)-(3,5,2)
Express as
Here, the first numerical value in () indicates the value of the logical BIT, and the next two numerical values indicate the row and logical column of the physical information, and these two sets of data are defective bits at both ends of the diagonal line. The lower left and upper right of the group are represented, and the group of defective bits is represented by these two sets of numerical values.
この場合、不良ビットの群の左下−右上の表現で、四角内のセルを全て表現しているので効率的な表現ができ、かつ、特別に、数学的な圧縮方式のようなデータ圧縮技術により圧縮されたデータではないので、解凍する手間は必要でなくなるので表示速度が早くなる。
また、この物理情報は、物理変換の際に論理情報とともにデータが保持されている。
In this case, the lower left-upper right representation of the group of bad bits represents all the cells in the square, so that it can be expressed efficiently, and specially by a data compression technique such as a mathematical compression method. Since it is not compressed data, the time for decompression is not necessary, so the display speed is increased.
Further, this physical information holds data together with logical information at the time of physical conversion.
但し、不良ビット群が四角で無い場合には、上述の表現は直ちに適用できないので、不良ビット群を複数の四角に分割して、それぞれの分割群について左下−右上で表現する。
この様子を図3を参照して説明する。
However, if the defective bit group is not a square, the above expression cannot be applied immediately, so the defective bit group is divided into a plurality of squares, and each divided group is expressed by the lower left-upper right.
This will be described with reference to FIG.
図3参照
図3は、1つの不良ビット群を複数の矩形に分割し、圧縮する方法の説明図であり、
この場合の不良セルの論理情報は、
(論理BIT,論理word)=(2,17),(3,17),(3,18),(4, 27),(4,28)
で表現されるが、これを2つの矩形、
(2,3,1)−(2,5,1)
(2,4,2)−(2,5,2)
若しくは
(2,3,1)−(2,3,1)
(2,4,1)−(2,5,2)
で表現して圧縮する。
See Figure 3
FIG. 3 is an explanatory diagram of a method of dividing and compressing one defective bit group into a plurality of rectangles,
The logical information of the defective cell in this case is
(Logical BIT, logical word) = (2, 17), (3, 17), (3, 18), (4, 27), (4, 28)
Is represented by two rectangles,
(2,3,1)-(2,5,1)
(2,4,2)-(2,5,2)
Or (2,3,1)-(2,3,1)
(2,4,1)-(2,5,2)
Express by compressing.
上述の工程dの分類後のデータは、
チップ位置、メモリマクロ名、不良モード名、不良モード毎の連番、左下論理情報、右上論理情報
となる。
ただし、このデータは上述の工程dの分類後のデータの一つのデータに対して一つまたは複数のデータとなる。
The data after classification in the above step d is
Chip position, memory macro name, failure mode name, serial number for each failure mode, lower left logical information, upper right logical information.
However, this data becomes one or a plurality of data with respect to one data of the data after classification in the above-mentioned step d.
f.このような不良モード毎のデータ圧縮を全ての不良モードに対して行う。
座標変換を行ったデータは、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリ等のコンピュータで読み取り可能な記録媒体に記録しておく。
f. Such data compression for each failure mode is performed for all failure modes.
The data subjected to coordinate transformation is recorded in a computer-readable recording medium such as a magnetic recording device, an optical disk, a magneto-optical recording medium, or a semiconductor memory.
以上の一連の工程による圧縮をコンピュータ、典型的にはパーソナルコンピュータ内で行ったのち、
g.最後に、記録されたデータ圧縮されたデータを基にして、チップ内のメモリマクロの各メモリセルの配置情報(チップ内のX,Y位置)を基にFBMを表示する。
After performing the above-described series of steps in a computer, typically a personal computer,
g. Finally, based on the recorded data compressed data, the FBM is displayed based on the arrangement information (X and Y positions in the chip) of each memory cell of the memory macro in the chip.
この場合のFBMの表示は、コンピュータに接続されている表示装置に表示する。
この場合、上述のように圧縮したデータを基に表示をするものではあるが、解凍の手間は全く必要なく、そのまま左下−右上で指定される4角の領域のメモリセルを不良ビットとして表示するだけである。
また、連続している不良ビットをチップ内のX,Y座標に変換する回数を減らすことができる。
In this case, the FBM is displayed on a display device connected to the computer.
In this case, although the display is based on the data compressed as described above, there is no need for decompression, and the memory cells in the rectangular area designated by the lower left-upper right are displayed as defective bits. Only.
In addition, the number of times that consecutive defective bits are converted into the X and Y coordinates in the chip can be reduced.
また、表示に際しては、ひとつの圧縮された群が異なるモードへ分離されることがないため、例えば、クロス不良のモードの表示を行う場合、これに属する群のみを表現するだけで良く、処理速度の速い表現が可能となる。 Further, when displaying, since one compressed group is not separated into different modes, for example, when displaying a cross failure mode, it is only necessary to represent only the group belonging to this, and the processing speed Can be expressed quickly.
以上を前提として、次に、図4を参照して本発明の実施例1の不良ビットマップデータの圧縮方法を説明する。
図4参照
図4は、本発明の実施例1の不良ビットマップデータの圧縮方法の説明図であり、ここでは、不良モードがクロス不良の場合を説明する。
なお、クロス不良とは、不良のビットラインと不良ワードラインの交差点に位置するメモリセルの不良によって発生する不良モードである。
Based on the above, next, a compression method of defective bitmap data according to the first embodiment of the present invention will be described with reference to FIG.
See Figure 4
FIG. 4 is an explanatory diagram of a method for compressing defective bitmap data according to the first embodiment of the present invention. Here, a case where the failure mode is a cross failure will be described.
The cross failure is a failure mode caused by a failure of a memory cell located at the intersection of a defective bit line and a defective word line.
まず、上図に示すクロス不良を下図に示すように、3つのブロックに分割し、各ブロック毎に、左下−右上の表現により(X,Y)座標変換する。
例えば、■,▲,●で表されたビット線については、それぞれ、
(0,4,0)−(4,4,4)
(2,5,1)−(2,6,1)
(2,0,1)−(2,3,1)
に変換する。
First, the cross defect shown in the upper diagram is divided into three blocks as shown in the lower diagram, and (X, Y) coordinate transformation is performed for each block using the expression of lower left-upper right.
For example, for bit lines represented by ■, ▲, and ●,
(0,4,0)-(4,4,4)
(2,5,1)-(2,6,1)
(2,0,1)-(2,3,1)
Convert to
次に、図5を参照して本発明の実施例2の不良ビットマップデータの圧縮方法を説明する。
図5参照
図5は、本発明の実施例2の不良ビットマップデータの圧縮方法の説明図であり、ここでは、ビットライン一部不良の場合を説明する。
なお、ビットライン一部とは、周辺回路のドライブ能力に問題がある場合に発生する不良モードであり、ドライブ回路に近い側では良ビットも現れるが、ドライブ回路からはなれた位置のメモリセルは全て不良ビットとなる。
Next, a method for compressing defective bitmap data according to the second embodiment of the present invention will be described with reference to FIG.
See Figure 5
FIG. 5 is an explanatory diagram of a method for compressing defective bitmap data according to the second embodiment of the present invention. Here, a case where a bit line is partially defective will be described.
Note that part of the bit line is a failure mode that occurs when there is a problem with the drive capability of the peripheral circuit, and good bits also appear on the side close to the drive circuit, but all memory cells at locations away from the drive circuit Bad bit.
まず、上図に示すクロス不良を下図に示すように、3つのブロックに分割し、各ブロック毎に、左下−右上の表現により(X,Y)座標変換する。
例えば、■,▲,●で表されたビット線については、それぞれ、
(0,4,0)−(3,4,0)
(3,4,2)−(4,4,0)
(4,4,2)−(4,4,4)
に変換する。
First, the cross defect shown in the upper diagram is divided into three blocks as shown in the lower diagram, and (X, Y) coordinate transformation is performed for each block using the expression of lower left-upper right.
For example, for bit lines represented by ■, ▲, and ●,
(0,4,0)-(3,4,0)
(3,4,2)-(4,4,0)
(4,4,2)-(4,4,4)
Convert to
次に、図6を参照して本発明の実施例3の不良ビットマップデータの圧縮方法を説明する。
図6参照
図6は、本発明の実施例3の不良ビットマップデータの圧縮方法の説明図であり、ここでは、物理的には一群で圧縮可能であるが、実際は異なる原因で不良になっている場合を説明する。
例えば、図6の場合には、論理BIT1はRAM macro内の入出力端子近くの周辺回路またはRAMマクロ外の回路が原因で発生する不良ビット群であり、また、論理BIT2はRAM macro内の周辺回路が原因で発生する不良ビット群である。
Next, a method for compressing defective bitmap data according to the third embodiment of the present invention will be described with reference to FIG.
See FIG.
FIG. 6 is an explanatory diagram of a method for compressing defective bitmap data according to the third embodiment of the present invention. Here, although it is physically compressible as a group, it is actually a case where a defect is caused by a different cause. explain.
For example, in the case of FIG. 6, the logical BIT1 is a group of defective bits caused by a peripheral circuit near the input / output terminal in the RAM macro or a circuit outside the RAM macro, and the logical BIT2 is a peripheral bit in the RAM macro. This is a group of defective bits generated due to a circuit.
この不良ビット群を不良モード毎に分離しないで圧縮した場合には、
(1,0,0)−(2,6,0)
のように簡単に表現することができるが、異なった不良モードが混在することになる。
When this bad bit group is compressed without being separated for each bad mode,
(1,0,0)-(2,6,0)
However, different failure modes are mixed.
そこで、上図に示す不良ビット群を下図に示すように、2つのブロックに分割し、各ブロック毎に、左下−右上の表現により(X,Y)座標変換する。
例えば、■,▲で表されたビット線については、それぞれ、
(1,0,0)−(1,6,4)
(2,0,0)−(2,6,0)
に変換する。
Therefore, the defective bit group shown in the upper diagram is divided into two blocks as shown in the lower diagram, and (X, Y) coordinate conversion is performed for each block by the expression of lower left-upper right.
For example, for bit lines represented by ■ and ▲,
(1,0,0)-(1,6,4)
(2,0,0)-(2,6,0)
Convert to
以上、本発明の実施の形態及び各実施例を説明してきたが、本発明は実施の形態及び各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、上記の実施の形態においては歪んだ形の不良ビット群を複数の小さな四角の群に分割しているが、歪んだ形の不良ビット群を内包する大きな四角と、その差分の小さな四角で表現しても良いものである。 The embodiment and each example of the present invention have been described above, but the present invention is not limited to the configurations and conditions described in the embodiment and each example, and various modifications are possible. For example, in the above embodiment, the distorted defective bit group is divided into a plurality of small square groups, but a large square containing the distorted defective bit group and a square with a small difference therebetween. It may be expressed.
例えば、上述の図3の場合には、
(2,3,1)−(2,5,2)
(2,3,2)−(2,3,2)(良ビットのフラッグ)
と表現しても良いものであり、不良ビット群を内包する大きな四角を表す上記一番目の中から良ビットとして表す領域をその差分の小さな四角として表現するためにフラッグを付けて表せば良い。
For example, in the case of FIG.
(2,3,1)-(2,5,2)
(2,3,2)-(2,3,2) (good bit flag)
The region represented as a good bit from the first representing the large square containing the defective bit group may be represented with a flag in order to represent it as a square with a small difference.
Claims (6)
前記論理情報を、rowと論理Columnの組合せで表される前記不良ビットの物理的な位置情報に変換する物理変換工程と、
前記物理的な位置情報から不良モードの種類を分類するモード分類工程と、
前記分類したモード毎に不良ビットの群に分離する工程と、
前記分離した不良ビットの群毎に前記群としての座標情報に変換する工程とを有することを特徴とする不良ビットマップデータの圧縮方法。 A logical conversion step of converting defective bit data into logical information represented by a combination of logical BIT and logical word ;
A physical conversion step of converting the logical information into physical position information of the defective bit represented by a combination of row and logical column ;
A mode classification step of classifying the types of failure modes from the physical position information;
Separating into groups of defective bits for each classified mode;
And a step of converting the group of the separated defective bits into coordinate information as the group.
前記論理情報を、rowと論理Columnの組合せで表される前記不良ビットの物理的な位置情報に変換する物理変換手段と、
前記物理的な位置情報から不良モードの種類を分類するモード分類手段と、
前記分類したモード毎に不良ビットの群に分離する分離手段と、
前記分離した不良ビットの群毎に前記群としての座標情報に変換する座標情報変換手段と、
前記座標情報に変換した圧縮したデータを用いて不良ビットマップを表示する表示部とを備えたことを特徴とする不良ビットマップデータ表示装置。 Logical conversion means for converting defective bit data into logical information represented by a combination of logical BIT and logical word ;
Physical conversion means for converting the logical information into physical position information of the defective bit represented by a combination of row and logical column ;
Mode classification means for classifying the type of failure mode from the physical position information;
Separating means for separating into groups of defective bits for each classified mode;
Coordinate information conversion means for converting the group of the separated defective bits into coordinate information as the group;
A defective bit map data display device comprising: a display unit that displays a defective bit map using the compressed data converted into the coordinate information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007284150A JP5088093B2 (en) | 2007-10-31 | 2007-10-31 | Defective bitmap data compression method, defective bitmap display method, and defective bitmap display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007284150A JP5088093B2 (en) | 2007-10-31 | 2007-10-31 | Defective bitmap data compression method, defective bitmap display method, and defective bitmap display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009110627A JP2009110627A (en) | 2009-05-21 |
| JP5088093B2 true JP5088093B2 (en) | 2012-12-05 |
Family
ID=40778944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007284150A Expired - Fee Related JP5088093B2 (en) | 2007-10-31 | 2007-10-31 | Defective bitmap data compression method, defective bitmap display method, and defective bitmap display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5088093B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6693081B2 (en) * | 2015-10-22 | 2020-05-13 | 富士通株式会社 | Integrated circuit and integrated circuit test method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164667A (en) * | 1992-03-06 | 2000-06-16 | Hitachi Ltd | Inspection system, analysis unit, and method for manufacturing electronic device |
| JP3237601B2 (en) * | 1998-03-03 | 2001-12-10 | 日本電気株式会社 | Memory LSI inspection apparatus and memory LSI inspection method |
| JP2001357697A (en) * | 2000-06-13 | 2001-12-26 | Advantest Corp | Fail analyzing device |
-
2007
- 2007-10-31 JP JP2007284150A patent/JP5088093B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009110627A (en) | 2009-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4308637B2 (en) | Semiconductor test equipment | |
| CN107039084B (en) | Wafer test method for memory chip with redundant unit | |
| US11288435B1 (en) | Failure analysis apparatus, computer readable recording medium and failure analysis method | |
| JP4435833B2 (en) | Test equipment and selection equipment | |
| US20070247937A1 (en) | Information processing system for calculating the number of redundant lines optimal for memory device | |
| US8099639B2 (en) | Failure analysis method, failure analysis system, and memory macro system | |
| CN101908382B (en) | Data classification analyzing method and device for chip failure | |
| CN107632778B (en) | Nand Flash scanning detection method and system | |
| JP5088093B2 (en) | Defective bitmap data compression method, defective bitmap display method, and defective bitmap display device | |
| KR101314370B1 (en) | Memory device fail summary data reduction for improved redundancy analysis | |
| TW511123B (en) | Method for efficient analysis of semiconductor failures | |
| JP2004355717A (en) | Method for analyzing defect of semiconductor device | |
| KR20230142230A (en) | Dynamic Fault Clustering Method and Apparatus | |
| CN103000548B (en) | Method for detecting integrated circuit manufacturing process defects by using field programmable gate array (FPGA) chip | |
| CN110729018B (en) | Memory Diagnostic Data Compression Method Based on Identifying Dynamic Failure Modes | |
| US20080301508A1 (en) | Semiconductor memory defect analysis method and defect analysis system | |
| CN119071272A (en) | Method, device, storage medium and equipment for classifying grain failure bits | |
| US8143076B2 (en) | Manufacture of defect cards for semiconductor dies | |
| CN116414312A (en) | Method for storing large data volume failure address of chip | |
| JP2009140601A (en) | Inspection device, failure analysis system, and failure analysis method | |
| JP3272238B2 (en) | Failure analysis method for semiconductor device | |
| JP3186126B2 (en) | Semiconductor test equipment and semiconductor test system | |
| JP2000339992A (en) | Semiconductor test equipment | |
| JP2001357696A (en) | Semiconductor memory inspection equipment, inspection method, and recording medium recording inspection program | |
| JP7422893B2 (en) | Prioritizing device, prioritizing method, and storage medium for defect patterns to be inspected |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100702 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120827 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |