JP5090745B2 - 表示装置および表示装置の製造方法 - Google Patents

Description

本発明は、表示装置および表示装置の製造方法に関し、特に、ＴＦＴ液晶表示装置のＴＦＴ基板の製造方法に適用して有効な技術に関するものである。

従来、ＴＦＴ液晶表示装置には、液晶を挟んで封入している一対（２枚）の基板のうちの一方の基板に、前記液晶を駆動させるための画素電極および共通電極（対向電極と呼ぶこともある）を設けているものがある。このとき、前記画素電極および前記共通電極を形成する方法には、たとえば、ある１つの絶縁層の上に成膜したＩＴＯなどの１つの導電膜をエッチングして前記画素電極および前記共通電極を形成する方法と、たとえば、ある１つの導電膜をエッチングして前記共通電極を形成した後、前記共通電極の上に絶縁層および別の導電層を形成し、前記別の導電層をエッチングして前記画素電極を形成する方法とがある。

前記画素電極および前記共通電極を、後者の方法で形成する場合、前記一対の基板のうちの、前記画素電極および前記共通電極を設けるほうの基板（以下、ＴＦＴ基板と呼ぶ）は、たとえば、以下のような手順で製造している。

まず、ガラス基板などの絶縁基板の表面に、たとえば、ＩＴＯなどの光透過率が高い第１の導電膜を成膜し、当該第１の導電膜をエッチングして共通電極を形成する。次に、たとえば、アルミニウムなどの第２の導電膜を成膜し、当該第２の導電膜をエッチングして、走査信号線などを形成する。

次に、たとえば、ＴＦＴのゲート絶縁膜としての機能を有する第１の絶縁層を形成し、続けて、たとえば、アモルファスシリコンなどの半導体材料膜を成膜し、当該半導体材料膜をエッチングして前記ＴＦＴの半導体層を形成する。

次に、たとえば、アルミニウムなどの第３の導電膜を成膜し、当該第３の導電膜をエッチングして映像信号線、前記ＴＦＴのドレイン電極およびソース電極などを形成する。

次に、第２の絶縁層を形成した後、たとえば、ＩＴＯなどの光透過率が高い第４の導電膜を成膜し、当該第４の導電膜をエッチングして画素電極を形成する。このとき、第２の絶縁層は、たとえば、前記ＴＦＴのソース電極の上にスルーホールを形成しておき、画素電極とソース電極が電気的に接続されるようにする。

このような手順でＴＦＴ基板を製造する場合、従来のＴＦＴ基板の製造方法では、一般に、たとえば、前記第１の導電膜をエッチングする工程、前記第２の導電膜をエッチングする工程、前記半導体材料膜をエッチングする工程、前記第３の導電膜をエッチングする工程、前記第２の絶縁層にスルーホールを形成する工程、および前記第４の導電膜をエッチングする工程の各工程において、感光性レジストを露光、現像させたエッチングレジストを形成している。そのため、エッチングレジストを形成する回数が多くなり、製造コストが上昇するといった問題があった。

また、従来のＴＦＴ基板の製造方法では、一般に、ガラス基板などの透光性の基板の表面にクロムなどの遮光材料を用いて露光パターンを形成した露光マスクを用いて、前記感光性レジストを露光している。そのため、露光マスクの位置ずれにより、たとえば、前記絶縁基板の上に形成された映像信号線と共通電極との平面でみた位置関係が、設計時の位置関係からずれてしまうといった問題が起こりやすい。その結果、たとえば、表示装置の画質にむらが生じる、表示装置のさらなる高精細化が難しいといった問題が生じる。

このような問題に対して、近年、たとえば、ドレイン信号線（映像信号線）の形成領域と薄膜トランジスタ（ＴＦＴ）の形成領域に、同一のパターンで半導体層と第１導電層との順次積層体を形成する工程と、第２導電膜を形成した後に、同一のマスクを用いて、前記薄膜トランジスタのドレイン電極とソース電極との分離を図る製造方法が提案されている（たとえば、特許文献１を参照。）。
特開２００１−２０１７６６号公報

前記ＴＦＴ基板の製造方法において、ＴＦＴ基板の製造コストの低減、位置ずれの低減をするためには、前記エッチングレジストを形成する回数は、可能な限り少なくすることが望ましい。

前記絶縁基板の表面の上に前記共通電極、前記絶縁層、前記画素電極が積層されたＴＦＴ基板の製造方法では、前述のように、前記エッチングレジストを形成する工程が通常６回は必要であり、たとえば、前記特許文献１に記載されたような方法を適用しても、前記エッチングレジストを形成する工程は通常５回または４回は必要である。

しかしながら、本願発明者らは、前記絶縁基板の表面の上に前記共通電極、前記絶縁層、前記画素電極が積層されたＴＦＴ基板の製造方法において、前記エッチングレジストを形成する工程をさらに減らすことができると考えている。

本発明の目的は、絶縁基板の表面の上に前記共通電極、前記絶縁層、前記画素電極が積層されたＴＦＴ基板の製造方法において、前記エッチングレジストを形成する工程を最小限にし、ＴＦＴ基板の製造コストを低減することが可能な技術を提供することにある。

本発明の他の目的は、絶縁基板の表面の上に前記共通電極、前記絶縁層、前記画素電極が積層されたＴＦＴ基板の製造方法において、絶縁基板の表面の上に形成された映像信号線などの位置ずれを低減することが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。

本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。

（１）絶縁基板の表面に、複数本の走査信号線と、複数本の映像信号線と、マトリクス状に配置された複数個のＴＦＴおよび画素電極と、共通電極とを有し、前記ＴＦＴは、前記絶縁基板からみて前記走査信号線の上に積層されたゲート絶縁膜と、前記ゲート絶縁膜の上に積層された半導体層と、前記半導体層のドレイン領域の上に積層されたドレイン電極と、前記半導体層のソース領域の上に積層されたソース電極とを有するＭＩＳトランジスタであり、前記画素電極は、スルーホールで前記ソース電極またはドレイン電極に接続されており、前記画素電極と前記共通電極とは、前記絶縁基板の表面に、前記共通電極、絶縁層、前記画素電極の順に積層されており、前記共通電極は第１の導電材料からなり、前記走査信号線は第２の導電材料からなり、前記映像信号線、前記ＴＦＴのドレイン電極およびソース電極は第３の導電材料からなり、前記画素電極は第４の導電材料からなり、前記ゲート絶縁膜は第１の絶縁材料からなり、前記共通電極と前記画素電極との間に介在する前記絶縁層は第２の絶縁材料からなる表示装置であって、前記絶縁基板と前記映像信号線との間には、前記第１の導電材料からなる導電膜、前記第２の導電材料からなる導電膜、前記第１の絶縁材料からなる絶縁膜、前記ＴＦＴの半導体層の形成に用いられる半導体材料膜が介在しており、前記絶縁基板と前記第１の映像信号線との間に介在する前記各導電膜および前記絶縁膜ならびに前記半導体材料膜は、平面でみた形状が、前記映像信号線の平面でみた形状と相似形である表示装置。

（２）前記（１）の表示装置において、１本の映像信号線は、２本の隣接する走査信号線の間毎に分割され、かつ、前記２本の隣接する走査信号線とは平面でみて重ならない複数個の映像信号線分に分割されており、１本の走査信号線を挟んで配置された２つの前記映像信号線分は、前記第４の導電材料からなり、かつ、前記１本の走査信号線と立体的に交差する接続配線とスルーホールで接続されている表示装置。

（３）前記（２）の表示装置において、前記接続配線は、前記２つの映像信号線分と接続するスルーホールとは異なるスルーホールで前記ドレイン電極および前記ソース電極のうちの前記画素電極と接続していないほうの電極に接続している表示装置。

（４）前記（１）乃至（３）のいずれかの表示装置において、前記絶縁基板と前記走査信号線との間には、前記第１の導電材料からなる導電膜が介在しており、前記絶縁基板と前記走査信号線との間に介在する前記導電膜は、前記共通電極および前記絶縁基板と前記映像信号線との間に介在する前記第１の導電材料からなる導電膜とは電気的に絶縁している表示装置。

（５）前記（４）の表示装置において、１本の走査信号線は、複数個の走査信号線分に分割されており、前記複数個の走査信号線分は、前記絶縁基板と前記走査信号線との間に介在する前記第１の導電材料からなる導電膜で電気的に接続されている表示装置。

（６）前記（５）の表示装置において、前記１本の走査信号線は、当該走査信号線にゲートが接続している複数個のＴＦＴの数よりも多い走査信号線分からなり、前記複数個のＴＦＴの前記ゲートは、それぞれ異なる走査信号線分に接続している表示装置。

（７）前記（１）乃至（６）のいずれかの表示装置において、前記複数本の走査信号線と、前記複数本の映像信号線と、前記マトリクス状に配置された複数個のＴＦＴおよび画素電極と、前記共通電極とを有する前記絶縁基板は、一対の基板の間に液晶を挟んだ液晶表示パネルにおける、前記一対の基板のうちの一方の基板である表示装置。

（８）絶縁基板の表面に、複数本の走査信号線と、複数本の映像信号線と、マトリクス状に配置された複数個のＴＦＴおよび画素電極と、共通電極とを形成する表示装置の製造方法であって、前記絶縁基板の表面に、第１の導電膜、第２の導電膜、第１の絶縁膜、半導体膜、第３の導電膜を順次形成する第１の工程と、前記第３の導電膜の上に、第１の領域における厚さが第１の厚さであり、前記第１の領域とは異なる第２の領域における厚さが前記第１の厚さよりも薄い第２の厚さであり、前記第１の領域および前記第２の領域とは異なる第３の領域における厚さが前記第２の厚さよりも薄い第３の厚さであり、前記第１の領域および前記第２の領域ならびに前記第３の領域とは異なる第４の領域における厚さが０（零）である第１の形状のエッチングレジストを形成する第２の工程と、前記第１の形状のエッチングレジストをマスクにして、前記第３の導電膜、前記半導体膜、前記第１の絶縁膜、前記第２の導電膜、および前記第１の導電膜を順次エッチングして前記映像信号線を形成する第３の工程と、前記第１の形状のエッチングレジストの第１の領域および第２の領域ならびに第３の領域の厚さを前記第３の厚さ分だけ薄くして、前記第１の形状のエッチングレジストを、前記第３の領域における厚さを０にした第２の形状に変化させる第４の工程と、前記第２の形状のエッチングレジストをマスクにして、前記第３の導電膜、前記半導体膜、前記第１の絶縁膜、および前記第２の導電膜を順次エッチングして前記共通電極を形成する第５の工程と、前記第２の形状のエッチングレジストの第１の領域および第２の領域の厚さを、前記第２の形状における前記第２の領域の厚さ分だけ薄くして、前記第２の形状のエッチングレジストを、前記第２の領域における厚さを０にした第３の形状に変化させる第６の工程と、前記第３の形状のエッチングレジストをマスクにして、前記第３の導電膜および前記半導体層の表面部分をエッチングし、前記走査信号線と前記ＴＦＴのドレイン電極およびソース電極とを形成するとともに、前記半導体層のドレイン領域およびソース領域を分離する第７の工程と、前記第３の形状のエッチングレジストを除去した後、第２の絶縁層および第４の導電膜を順次形成し、前記第４の導電膜をエッチングして前記画素電極を形成する第８の工程とを有する表示装置の製造方法。

（９）前記（８）の表示装置の製造方法において、前記第３の工程は、１本の映像信号線を、２本の隣接する走査信号線の間毎に分割された映像信号線分として形成し、前記第８の工程は、前記第４の導電膜をエッチングして前記画素電極とともに、１本の走査信号線を挟んで形成された２つの映像信号線および前記ＴＦＴのドレイン電極またはソース電極のいずれか一方の電極をスルーホールで接続する接続配線を形成する表示装置の製造方法。

（１０）前記（８）または（９）の表示装置の製造方法において、前記第５の工程は、１本の走査信号線を複数個の走査信号線分として形成し、前記第１の導電膜で前記複数個の走査信号線分を電気的に接続することで前記１本の走査信号線にする表示装置の製造方法。

本発明の表示装置および表示装置の製造方法によれば、エッチングレジストを形成する工程を最小限の回数にすることができ、表示装置の製造コストを低減することができる。

また、エッチングレジスト形成する工程を最小限の回数にすることができるので、絶縁基板の表面に形成された映像信号線などの位置ずれが起こりにくくなる。そのため、たとえば、映像信号線などの位置ずれによる画質むらが低減できる。また、さらなる高精細化が容易になる。

以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。

図１−１および図１−２、図２−１および図２−２は、本発明に関わる液晶表示装置の概略構成の一例を示す模式図である。
図１−１は、液晶表示装置の概略構成の一例を示す模式ブロック図である。図１−２は、液晶表示パネルの１画素の回路構成の一例を示す模式回路図である。
図２−１は、液晶表示パネルの概略構成の一例を示す模式平面図である。図２−２は、図２−１のＡ−Ａ’線における模式断面図である。

本発明は、たとえば、図１−１に示すように、液晶表示パネル１、データドライバ２、およびゲートドライバ３を有する液晶表示装置に適用される。なお、図１−１では省略しているが、液晶表示装置は、これらのほかに、たとえば、データドライバ２およびゲートドライバ３の動作を制御する制御回路を有するプリント回路板などを有することはもちろんである。

液晶表示パネル１は、複数本の走査信号線ＧＬおよび複数本の映像信号線ＤＬを有する。また、液晶表示パネル１の表示領域ＤＡは、アクティブ素子（スイッチング素子）として用いるＴＦＴおよび前記ＴＦＴのソース電極に接続した画素電極を有する画素の集合で構成されている。このとき、表示領域ＤＡの１つの画素の回路構成は、たとえば、図１−２に示すような構成になっている。

表示領域ＤＡにおける１つの画素は、２本の隣接する走査信号線ＧＬ_ｎ，ＧＬ_ｎ＋１（ｎは１以上の整数）と、２本の隣接する映像信号線ＤＬ_ｍ，ＤＬ_ｍ＋１（ｍは１以上の整数）とで囲まれる領域に相当し、この領域毎にＴＦＴ（Ｔｒ）および画素電極ＰＸが配置されている。このとき、ＴＦＴ（Ｔｒ）は、たとえば、ゲート（Ｇ）が走査信号線ＧＬ_ｎ＋１に接続しており、ドレイン（Ｄ）が映像信号線ＤＬ_ｍに接続している。また、ＴＦＴ（Ｔｒ）のソース（Ｓ）は、画素電極ＰＸに接続している。また、画素電極ＰＸは、共通電極ＣＴおよび液晶ＬＣとともに液晶容量（画素容量と呼ぶこともある）Ｃ_ＬＣを形成している。また、各画素の共通電極ＣＴは、たとえば、共通化配線ＣＬに接続している。

データドライバ２は、液晶表示パネル１の映像信号線ＤＬに接続しており、映像や画像の表示データ（階調電圧信号と呼ぶこともある）を生成して各映像信号線ＤＬに加える駆動回路である。また、ゲートドライバ３は、液晶表示パネル１の走査信号線ＧＬに接続しており、各映像信号線ＤＬに加えられた表示データを画素電極ＰＸに書き込む画素を選択する信号（走査信号）を生成して各走査信号線ＧＬに加える駆動回路である。なお、データドライバ２およびゲートドライバ３は、たとえば、ＴＣＰやＣＯＦなどの半導体パッケージになっているものを液晶表示パネル１に接続していてもよいし、液晶表示パネル１にチップ状のドライバＩＣを直接実装していてもよい。

ところで、液晶表示パネル１は、図２−１および図２−２に示すように、ＴＦＴ基板１０１と対向基板１０２の一対の基板の間に液晶ＬＣを挟んだ構成になっている。このとき、ＴＦＴ基板１０１と対向基板１０２は、表示領域ＤＡの外側にある環状のシール材１０３で接着されており、液晶ＬＣは、ＴＦＴ基板１０１および対向基板１０２ならびにシール材１０３で囲まれた空間に密封されている。

また、液晶表示パネル１が透過型または半透過型の場合、ＴＦＴ基板１０１の外側を向いた面、および対向基板１０２の外側を向いた面には、一対の偏光板１０４Ａ，１０４Ｂが設けられている。またこのとき、たとえば、ＴＦＴ基板１０１と偏光板１０４Ａとの間、対向基板１０２と偏光板１０４Ｂとの間には、それぞれ、１層または複数層の位相差版が設けられていることもある。

なお、液晶表示パネル１が反射型の場合、たとえば、ＴＦＴ基板１０１側の偏光板１０４Ａがなくてもよい。

また、本発明が適用される液晶表示装置（液晶表示パネル１）では、図１−２に示した画素電極ＰＸおよび共通電極ＣＴが、ともにＴＦＴ基板１０１側に形成されている。

図３−１乃至図３−４、図４−１乃至図４−３、図５−１および図５−２は、本発明を適用したＴＦＴ基板の概略構成の一例を示す模式図である。
図３−１は、本発明を適用したＴＦＴ基板における１画素の概略構成の一例を示す模式平面図である。図３−２は、図３−１のＢ−Ｂ’線における模式断面図である。図３−３は、図３−１のＣ−Ｃ’線における模式断面図である。図３−４は、図３−１のＤ−Ｄ’線における模式断面図である。
図４−１は、本発明を適用したＴＦＴ基板における走査信号線および共通電極の信号入力端の概略構成の一例を示す模式平面図である。図４−２は、図４−１のＥ−Ｅ’線における模式断面図である。図４−３は、図４−１のＦ−Ｆ’線における模式断面図である。
図５−１は、本発明を適用したＴＦＴ基板における映像信号線の信号入力端の概略構成の一例を示す模式平面図である。図５−２は、図５−１のＧ−Ｇ’線における模式断面図である。

本発明は、液晶ＬＣを駆動させるための画素電極ＰＸおよび共通電極ＣＴがＴＦＴ基板１０１に設けられている場合、より具体的には、ガラス基板などの絶縁基板の表面に、共通電極ＣＴ、絶縁層、画素電極ＰＸの順に積層されている場合に適用される。そして、本発明が適用されたＴＦＴ基板１０１は、たとえば、図３−１乃至図３−４、図４−１乃至図４−３、図５−１および図５−２に示すような構成になっている。

まず、ＴＦＴ基板１０１の表示領域ＤＡにおける１画素の構成は、たとえば、図３−１乃至図３−４に示すような構成になっており、ガラス基板などの絶縁基板ＳＵＢの表面には、共通電極ＣＴ、走査信号線ＧＬ、第１の絶縁層ＰＡＳ１、半導体層ＳＣ、映像信号線ＤＬ、ドレイン電極ＳＤ１、ソース電極ＳＤ２、第２の絶縁層ＰＡＳ２、および画素電極ＰＸが形成されている。

本発明を適用したＴＦＴ基板１０１において、絶縁基板ＳＵＢと走査信号線ＧＬとの間には、共通電極ＣＴと同じ材料からなる導電膜４０１ｇが介在している。また、絶縁基板ＳＵＢからみて走査信号線ＧＬの上には、ＴＦＴのゲート絶縁膜としての機能を有する第１の絶縁層ＰＡＳ１、半導体層ＳＣ、ドレイン電極ＳＤ１およびソース電極ＳＤ２が形成されている。ソース電極ＳＤ２は、第２の絶縁層ＰＡＳ２を介して形成されている画素電極ＰＸと、スルーホールＴＨ１により接続している。

また、ＴＦＴがｎチャネルＭＯＳトランジスタの場合、半導体層ＳＣは、たとえば、第１のｎ型半導体層ＳＣ１および第２のｎ型半導体層ＳＣ２と、真性あるいは濃度が低いｎ型またはｐ型の半導体材料からなる第３の半導体層ＳＣ３とからなる。このとき、第１のｎ型半導体層ＳＣ１がドレイン領域に相当し、第２のｎ型半導体層ＳＣ２がソース領域に相当する。また、第３の半導体層ＳＣ３はチャネル領域としての機能を有する。

また、本発明を適用したＴＦＴ基板１０１において、絶縁基板ＳＵＢと走査信号線ＧＬとの間に介在している導電膜４０１ｇの平面形状、走査信号線ＧＬの上に積層している第１の絶縁層ＰＡＳ１および第３の半導体層ＳＣ３の平面形状は、走査信号線ＧＬの平面形状と相似形になっている。なお、上記平面形状とは、図３−１に示した平面でみた形状である。また、以下の説明においても、特別な断りがない場合、平面形状というのは、図３−１に示した平面でみた形状のことをさす。

また、本発明を適用したＴＦＴ基板１０１において、１本の映像信号線ＤＬは、２本の隣接する走査信号線ＧＬの間毎に分割されている。このとき、２本の隣接する走査信号線ＧＬの間にある１つの映像信号線を映像信号線分ＤＬｐとすると、１本の走査信号線ＧＬを挟んで配置されている２つの映像信号線分ＤＬｐは、それぞれ、絶縁基板ＳＵＢからみて映像信号線分ＤＬｐの上に第２の絶縁層ＰＡＳ２を介して形成されており、かつ、前記１本の走査信号線ＧＬと立体的に交差する接続配線ＢＲと、スルーホールＴＨ２，ＴＨ３により接続している。すなわち、１本の走査信号線ＧＬを挟んで配置されている２つの映像信号線分ＤＬｐは、前記１本の走査信号線ＧＬと立体的に交差する接続配線ＢＲを介して電気的に接続している。

またこのとき、接続配線ＢＲは、前記１本の走査信号線ＧＬの上に形成されているドレイン電極ＳＤ１とも、スルーホールＴＨ４により接続している。

なお、接続配線ＢＲは、たとえば、画素電極ＰＸと同じ材料（たとえば、ＩＴＯ膜）で形成されている。

また、絶縁基板ＳＵＢと映像信号線分ＤＬｐとの間には、共通電極ＣＴと同じ材料からなる導電層４０１ｄ、走査信号線ＧＬと同じ材料からなる導電層４０２ｄ、第１の絶縁層ＰＡＳ１と同じ材料からなる絶縁膜４０３ｄ、第３の半導体層ＳＣ３の形成に用いる半導体材料と同じ材料からなる半導体膜４０４ｄ、第１のｎ型半導体層ＳＣ１と同じ材料からなるｎ型半導体膜４０５ｄが介在している。また、本発明を適用したＴＦＴ基板１０１において、絶縁基板ＳＵＢと映像信号線分ＤＬｐとの間に介在する２つの導電層４０１ｄ，４０２ｄおよび絶縁層４０３ｄならびに２つの半導体膜４０４ｄ，４０５ｄの平面形状は、映像信号線分ＤＬｐの平面形状と相似形になっている。

また、走査信号線ＧＬの延在方向（ｘ方向）に並んだ複数個の画素の共通電極ＣＴは、たとえば、走査信号線ＧＬと映像信号線分ＤＬｐとの間を通る部分により一体になっている。また、走査信号線ＧＬの延在方向（ｘ方向）に並んだ複数個の画素の共通電極ＣＴを一体化している部分には、走査信号線ＧＬと同じ材料からなる共通化配線ＣＬ、第１の絶縁層ＰＡＳ１と同じ材料からなる絶縁膜４０３ｃ、第３の半導体層ＳＣ３の形成に用いる半導体材料と同じ材料からなる半導体膜４０４ｃが積層している。またこのとき、共通化配線ＣＬの上に積層している絶縁膜４０３ｃおよび半導体膜４０４ｃの平面形状は、共通化配線ＣＬの平面形状と相似形になっている。

次に、ＴＦＴ基板１０１における走査信号線ＧＬおよび共通電極ＣＴの信号入力端が並んでいる箇所の構成は、たとえば、図４−１乃至図４−３に示すような構成になっており、ガラス基板などの絶縁基板ＳＵＢの表面には、走査信号線ＧＬの信号入力端として利用する導電膜４０１ｇ、共通電極ＣＴの信号入力端、第２の絶縁層ＰＡＳ２、およびスルーホールＴＨ５により前記導電膜４０１ｇまたは共通電極ＣＴの信号入力端のいずれかと接続している接続端子ＣＰｇ，ＣＰｃが形成されている。

走査信号線ＧＬの信号入力端として利用する導電膜４０１ｇは、絶縁基板ＳＵＢと走査信号線ＧＬとの間に介在する、共通電極ＣＴと同じ材料からなる導電膜である。また、接続端子ＣＰｇ，ＣＰｃは、たとえば、画素電極ＰＸと同じ材料（たとえば、ＩＴＯ膜）からなる端子である。

最後に、ＴＦＴ基板１０１における映像信号線ＤＬの信号入力端が並んでいる箇所の構成は、たとえば、図５−１および図５−２に示すような構成になっており、映像信号線分ＤＬｐ、第２の絶縁層ＰＡＳ２、およびスルーホールＴＨ６により映像信号線分ＤＬｐと接続している接続端子ＣＰｄが形成されている。また、映像信号線ＤＬの信号入力端が並んでいる箇所においても、絶縁基板ＳＵＢと映像信号線分ＤＬｐとの間には、共通電極ＣＴと同じ材料からなる導電層４０１ｄ、走査信号線ＧＬと同じ材料からなる導電層４０２ｄ、第１の絶縁層ＰＡＳ１と同じ材料からなる絶縁膜４０３ｄ、第３の半導体層ＳＣ３の形成に用いる半導体材料と同じ材料からなる半導体膜４０４ｄ、第１のｎ型半導体層ＳＣ１と同じ材料からなるｎ型半導体膜４０５ｄが介在している。

また、接続端子ＣＰｄは、たとえば、画素電極ＰＸと同じ材料（たとえば、ＩＴＯ膜）からなる端子である。

以下、図３−１乃至図３−４、図４−１乃至図４−３、図５−１および図５−２に示したような構成のＴＦＴ基板１０１の製造方法の一例について、図６−１乃至図６−１４を参照しながら説明する。

図６−１乃至図６−１４は、本発明による一実施例のＴＦＴ基板の製造方法を説明するための模式図である。
図６−１は、本発明による一実施例のＴＦＴ基板の製造方法を説明するにあたって図示する箇所を説明するための模式断面図である。
図６−２は、本実施例のＴＦＴ基板の製造方法における第１の工程を説明するための模式断面図である。図６−３は、本実施例のＴＦＴ基板の製造方法における第２の工程を説明するための模式断面図である。図６−４は、第２の工程におけるエッチングレジストの形成方法における露光方法の一具体例を説明するための模式断面図である。図６−５は、図６−４に示した露光方法で露光して形成されたエッチングレジストの形状の一例を示す模式断面図である。
図６−６は、本実施例のＴＦＴ基板の製造方法における第３の工程を説明するための模式断面図である。図６−７は、本実施例のＴＦＴ基板の製造方法における第４の工程を説明するための模式断面図である。図６−８は、本実施例のＴＦＴ基板の製造方法における第５の工程を説明するための模式断面図である。図６−９は、本実施例のＴＦＴ基板の製造方法における第６の工程を説明するための模式断面図である。図６−１０は、本実施例のＴＦＴ基板の製造方法における第７の工程を説明するための模式断面図である。
図６−１１は、本実施例のＴＦＴ基板の製造方法における第８の工程を説明するための模式断面図である。図６−１２は、本実施例のＴＦＴ基板の製造方法における第９の工程を説明するための模式断面図である。図６−１３は、本実施例のＴＦＴ基板の製造方法における第１０の工程を説明するための模式断面図である。図６−１４は、本実施例のＴＦＴ基板の製造方法における第１１の工程を説明するための模式断面図である。

図３−１乃至図３−４、図４−１乃至図４−３、図５−１および図５−２に示したような構成のＴＦＴ基板１０１の製造方法の各工程における処理（加工）について、図６−１に示した６つの領域を例に挙げ、各領域でどのような処理（加工）が行われるか説明する。

図６−１に示した６つの領域のうちの領域ＡＲ１の断面構成は、走査信号線ＧＬおよびＴＦＴが形成される領域の断面構成を示しており、図３−２に示した断面構成のうちの走査信号線ＧＬおよびＴＦＴが形成されている部分の断面構成に相当する。また、領域ＡＲ２の断面構成は、１本の走査信号線ＧＬを挟んで配置された２つの映像信号線分ＤＬｐを接続している領域の断面構成を示しており、図３−３に示した断面構成に相当する。また、領域ＡＲ３の断面構成は、映像信号線ＤＬの信号入力端の断面構成を示しており、図５−２に示した断面構成に相当する。また、領域ＡＲ４および領域ＡＲ５の断面構成は、走査信号線ＧＬ（および共通電極ＣＴ）の信号入力端の断面構成を示しており、領域ＡＲ４の断面構成は図４−２に示した断面構成に相当し、領域ＡＲ５の断面構成は図４−３に示した断面構成に相当する。また、領域ＡＲ６の断面構成は、共通電極ＣＴおよび画素電極ＰＸが形成される領域の断面構成を示しており、図３−４に示した断面構成のうちの共通電極ＣＴおよび画素電極ＰＸが形成されている部分の断面構成に相当する。

また、図６−１、図６−６乃至図６−１４では、各工程における処理（加工）をわかりやすくするために、積層した導電膜や絶縁膜などのエッチング端面を揃えて示している。

本実施例のＴＦＴ基板１０１の製造方法では、まず、第１の工程として、たとえば、図６−２に示すように、ガラス基板などの絶縁基板ＳＵＢの表面に、第１の導電膜４０１、第２の導電膜４０２、第１の絶縁膜４０３、第１の半導体膜４０４、第２の半導体膜４０５、第３の導電膜４０６を、この順序で形成（成膜）する。第１の導電膜４０１は、共通電極ＣＴなどを形成するための導電膜であり、たとえば、ＩＴＯ膜やＩＺＯ膜などの光透過率が高い導電膜である。第２の導電膜４０２は、走査信号線ＧＬなどを形成するための導電膜であり、たとえば、Ａｌ（アルミニウム）膜である。第１の絶縁膜４０３は、ＴＦＴのゲート絶縁膜などを形成するための絶縁膜であり、たとえば、シリコン窒化膜またはシリコン酸化膜である。第１の半導体膜は、ＴＦＴのチャネル領域を形成するための半導体膜であり、たとえば、真性あるいは濃度が低いｎ型またはｐ型のアモルファスシリコン膜である。第２の半導体膜は、ＴＦＴのドレイン領域およびソース領域を形成するための半導体膜であり、たとえば、濃度が高いｎ型のアモルファスシリコン膜である。第３の導電層は、映像信号線ＤＬ（映像信号線分ＤＬｐ）、ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２を形成するための導電膜であり、たとえば、Ａｌ膜である。

次に、第２の工程として、たとえば、図６−３に示すように、第３の導電膜４０６の上に、第１の厚さである第１の領域ＥＲ１_１、第１の厚さよりも薄い第２の厚さである第２の領域ＥＲ１_２、第２の厚さよりもさらに薄い第３の厚さである第３の領域ＥＲ１_３の３つの領域を有する第１のエッチングレジストＥＲ１を形成する。

第１の形状のエッチングレジストＥＲ１は、たとえば、ハーフ露光と呼ばれる露光技術を応用することで、比較的容易に形成することができる。すなわち、たとえば、図６−４に示すように、ガラス基板ＳＵＢｍの表面に、光６の透過率がほぼ０である第１の領域Ａ１と、光６の透過率がＴ１（＜１）である第２の領域Ａ２と、光６の透過率がＴ２（１＞Ｔ２＞Ｔ１）である第３の領域Ａ３と、光６の透過率がほぼ１である第４の領域Ａ４の４つの領域が得られるような遮光膜Ｍを形成した露光マスクを用いて、第３の導電膜４０６上に塗布した感光性レジスト５を露光する。

このとき、たとえば、第４の領域Ａ４の感光性レジスト５がほぼすべて感光する時間だけ露光すると、第２の領域Ａ２の感光性レジスト５および第３の領域Ａ３の感光性レジスト５は、各領域における光６の透過率の割合に応じて部分的に感光する。そのため、このような露光マスクを用いて露光した感光性レジスト５を現像すると、たとえば、図６−５に示すように、第１の領域Ａ１、第２の領域Ａ２、および第３の領域Ａ３における厚さが異なり、かつ、第４の領域Ａ４における厚さが０になるレジスト膜ＥＲが得られる。

次に、第３の工程として、たとえば、図６−６に示すように、第１の形状のエッチングレジストＥＲ１をマスクにし、第３の導電膜４０６、第２の半導体膜４０５、第１の半導体膜４０４、第１の絶縁膜４０３、第２の導電膜４０２、第１の導電膜４０１の順にエッチングを行う。この第３の工程により、第３の導電膜４０６からなり、かつ、絶縁基板ＳＵＢとの間に、第１の導電膜４０１ｄ、第２の導電膜４０２ｄ、第１の絶縁膜４０３ｄ、第１の半導体膜４０４ｄ、および第２の半導体膜４０５ｄが介在する映像信号線ＤＬ（映像信号線分ＤＬｐ）が形成される。また、第３の工程により、共通電極ＣＴの平面形状が完成する。

次に、第４の工程として、たとえば、図６−７に示すように、第１のエッチングレジストＥＲ１の全体を、第３の領域ＥＲ１_３の厚さ（第３の厚さ）の分だけ薄くして、第１のエッチングレジストＥＲ１を、図６−３に示したような第１の形状から、第１の領域ＥＲ１_１および第２の領域ＥＲ１_２の２つの領域のみを有する第２の形状にする。第１のエッチングレジストＥＲ１を第１の形状から第２の形状にするには、たとえば、Ｏ_２アッシングを行えばよい。

次に、第５の工程として、たとえば、図６−８に示すように、第２の形状にした第１のエッチングレジストＥＲ１をマスクにし、第３の導電膜４０６、第２の半導体膜４０５、第１の半導体膜４０４、第１の絶縁層４０３、第２の導電膜４０２の順にエッチングを行う。この第５の工程により、領域ＡＲ６に、第１の導電膜４０１からなり、かつ、積層していた不要な第３の導電膜４０６、第２の半導体膜４０５、第１の半導体膜４０４、第１の絶縁層４０３、第２の導電膜４０２が除去された共通電極ＣＴが形成される。

次に、第６の工程として、たとえば、図６−９に示すように、第１のエッチングレジストＥＲ１の全体を、第２の形状における第２の領域ＥＲ１_２の厚さの分だけ薄くして、第１のエッチングレジストＥＲ１を、図６−７に示したような第２の形状から、第１の領域ＥＲ１_１のみを有する第３の形状にする。第１のエッチングレジストＥＲ１を第２の形状から第３の形状にするにも、たとえば、Ｏ_２アッシングを行えばよい。

次に、第７の工程として、たとえば、図６−１０に示すように、第３の形状にした第１のエッチングレジストＥＲ１をマスクにし、第３の導電膜４０６、第２の半導体膜４０５の順にエッチングを行う。この第７の工程により、領域ＡＲ１および領域ＡＲ２に、第３の導電膜４０６からなるドレイン電極ＳＤ１およびソース電極ＳＤ２と、第２の半導体膜４０５からなる半導体層ＳＣのドレイン領域ＳＣ１およびソース領域ＳＣ２が形成される。また、第７の工程では、第２の導電膜４０２からなり、絶縁基板ＳＵＢとの間に第１の導電膜４０１ｇが介在し、かつ、第１の絶縁膜４０３ｇおよび第１の半導体膜４０４ｇが積層している走査信号線ＧＬと、絶縁基板ＳＵＢとの間に第１の導電膜４０１ｃが介在し、かつ、第１の絶縁膜４０３ｃおよび第１の半導体膜４０４ｃが積層している共通化配線ＣＬも形成される。

このように、本実施例のＴＦＴ基板１０１の製造方法では、第１の工程から第７の工程まで行うことにより、第１の導電膜４０１からなる共通電極ＣＴ、第２の導電膜４０２からなる複数本の走査信号線ＧＬおよび共通化配線ＣＬ、第１の半導体膜４０４および第２の半導体膜４０５からなるＴＦＴの半導体層ＳＣ、第３の導電膜４０６からなる映像信号線ＤＬ（映像信号線分ＤＬｐ）、ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２が形成される。

従来の一般的なＴＦＴ基板の製造方法の場合、第１の導電膜４０１からなる共通電極ＣＴを形成する工程、第２の導電膜４０２からなる複数本の走査信号線ＧＬおよび共通化配線ＣＬを形成する工程、第１の半導体膜４０４および第２の半導体膜４０５からなるＴＦＴの半導体層ＳＣを形成する工程、第３の導電膜４０６からなる映像信号線ＤＬ（映像信号線分ＤＬｐ）、ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２を形成する工程の各工程において、たとえば、露光マスクを用いたフォトリソグラフィーによりエッチングレジストを形成する工程、エッチング後にエッチングレジストを除去（剥離）する工程を行っていた。

一方、本実施例のＴＦＴ基板の製造方法では、１回のフォトリソグラフィーで形成したエッチングレジストＥＲ１の形状を第１の形状から第２の形状、第２の形状から第３の形状へと変えながらエッチングを行うことで、第１の導電膜４０１からなる共通電極ＣＴ、第２の導電膜４０２からなる複数本の走査信号線ＧＬおよび共通化配線ＣＬ、第１の半導体膜４０４および第２の半導体膜４０５からなるＴＦＴの半導体層ＳＣ、第３の導電膜４０６からなる映像信号線ＤＬ（映像信号線分ＤＬｐ）、ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することができる。

次に、第８の工程として、たとえば、図６−１１に示すように、第２の絶縁層ＰＡＳ２を形成する。第２の絶縁層ＰＡＳ２は、たとえば、シリコン窒化膜またはシリコン酸化膜、あるいは有機系の絶縁膜である。

次に、第９の工程として、たとえば、図６−１２に示すように、第２の絶縁層ＰＡＳ２の上に第２のエッチングレジストＥＲ２を形成し、第２の絶縁層ＰＡＳ２にスルーホールＴＨ１，ＴＨ２，ＴＨ３，ＴＨ４，ＴＨ５，ＴＨ６を形成する。

次に、第２のエッチングレジストＥＲ２を除去（剥離）した後、第１０の工程として、たとえば、図６−１３に示すように、第２の絶縁層ＰＡＳ２の上に第４の導電膜４０７を形成する。第４の導電膜４０７は、たとえば、ＩＴＯ膜やＩＺＯ膜などの光透過率が高い導電膜である。

次に、第１１の工程として、たとえば、図６−１４に示すように、第４の導電膜４０７の上に第３のエッチングレジストＥＲ３を形成し、第４の導電膜４０７のエッチングを行う。この第１１の工程により、ＴＦＴのソース電極ＳＤ２に接続した画素電極ＰＸ、１本の走査信号線ＧＬを挟んで配置された２つの映像信号線分ＤＬｐおよびＴＦＴのドレイン電極ＳＤ１に接続した接続配線ＢＲ、映像信号線ＤＬの接続端子ＣＰｄおよび走査信号線ＧＬの接続端子ＣＰｇならびに共通電極ＣＴの接続端子ＣＰｄが形成される。

第１１の工程の後、第３のエッチングレジストＥＲ３を除去（剥離）すると、図６−１に示したようなＴＦＴ基板１０１が得られる。

このように、本実施例のＴＦＴ基板１０１の製造方法によれば、フォトリソグラフィーでエッチングレジストを形成する回数を３回に減らすことができる。すなわち、フォトリソグラフィーでエッチングレジストを形成する工程および剥離する工程を最小限の回数にすることができる。その結果、ＴＦＴ基板１０１の製造コストを低減できる。また、エッチングレジストを形成する際の露光マスクの位置ずれに起因する映像信号線ＤＬや画素電極ＰＸなどの位置ずれを低減でき、位置ずれによる画質むらの発生を低減できる。また、位置ずれが起こりにくくなるので、高精細化が容易になる。

図７−１乃至図７−３は、本実施例のＴＦＴ基板１０１の製造方法の変形例を説明するための模式図である。
図７−１は、本発明を適用したＴＦＴ基板の変形例の概略構成を示す模式平面図である。図７−２は、図７−１のＨ−Ｈ’線における模式断面図である。図７−３は、図７−１および図７−２に示したＴＦＴ基板の製造方法を説明するための模式断面図である。なお、図７−３は、図７−２と同じ箇所の断面構成を示している。

本実施例のＴＦＴ基板の製造方法では、１回のフォトリソグラフィーで形成した第１のエッチングレジストＥＲ１を第１の形状から第２の形状、第２の形状から第３の形状へと変化させながら、第３の導電膜４０６、第２の半導体膜４０５、第１の半導体膜４０４、第１の絶縁膜４０３、第２の導電膜４０２、第１の導電膜４０１のエッチングを行う。そのため、たとえば、絶縁基板ＳＵＢからみて走査信号線ＧＬの上には、平面形状が走査信号線ＧＬの平面形状と相似形の第１の絶縁膜４０３および第１の半導体膜４０４が残ってしまう。このとき、第１の半導体膜４０４において、ＴＦＴのチャネル領域ＳＣ３として機能するのは、第２の半導体膜（ドレイン領域ＳＣ１およびソース領域ＳＣ２）の近傍の領域のみである。しかしながら、第１の半導体膜４０４がアモルファスシリコン膜である場合、たとえば、隣接するＴＦＴ間でキャリアの移動が起こったり、外光などを受けて電流が流れたりする可能性がある。

そのため、本実施例のＴＦＴ基板１０１の製造方法で走査信号線ＧＬを形成するときには、たとえば、図７−１および図７−２に示すように、１本の走査信号線ＧＬを複数個の走査信号線分ＧＬｐに分割し、絶縁基板ＳＵＢと走査信号線ＧＬとの間に残る第１の導電膜４０１ｇで各走査信号線分ＧＬｐを電気的に接続してもよい。

このとき、１本の走査信号線ＧＬは、当該１本の走査信号線ＧＬにゲートが接続しているＴＦＴの数よりも多い走査信号線分ＧＬｐに分割し、１つの走査信号線分ＧＬｐには１つのＴＦＴのゲートのみが接続されるようにすることが望ましい。このようにすれば、走査信号線ＧＬの上に残る第１の半導体膜も走査信号線分ＧＬｐと同様に分割されるので、隣接するＴＦＴ間でキャリアの移動が起こることを防げる。

なお、図７−１および図７−２に示したように走査信号線ＧＬを分割する場合は、第２の工程においてたとえば、図７−３に示すように、走査信号線ＧＬを形成する領域の中に、第３の領域ＥＲ１_３を有する第１のエッチングレジストＥＲ１を形成すればよい。このようにすると、第４の工程で第１のエッチングレジストＥＲ１を第１の形状から第２の形状に変えたときに、第３の領域ＥＲ１_３のエッチングレジストがなくなる。そのため、第５の工程で第３の導電膜４０６、第２の半導体膜４０５、第１の半導体膜４０４、第１の絶縁膜４０３、第２の導電膜４０２が除去され、複数個の走査信号線分ＧＬｐに分割される。

以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。

たとえば、前記実施例の説明に用いた各図では、第２の絶縁層ＰＡＳ２を形成するときに、各領域における膜厚が均一になるように形成した場合を例に挙げているが、これに限らず、たとえば、画素電極ＰＸなどの形成に用いる第４の導電膜４０７を形成する面が平坦になるように第２の絶縁層ＰＡＳ２を形成してもよいことはもちろんである。

また、前記実施例では、絶縁基板ＳＵＢと映像信号線分ＤＬｐとの間に介在する第１の導電膜４０１ｄが、共通電極ＣＴとは独立したパターンで、電気的に絶縁（孤立）している場合を例に挙げたが、これに限らず、絶縁基板ＳＵＢと映像信号線分ＤＬｐとの間に介在する第１の導電膜４０１ｄが共通電極ＣＴの一部になっていてもよいことはもちろんである。

液晶表示装置の概略構成の一例を示す模式ブロック図である。 液晶表示パネルの１画素の回路構成の一例を示す模式回路図である。 液晶表示パネルの概略構成の一例を示す模式平面図である。 図２−１のＡ−Ａ’線における模式断面図である。 本発明を適用したＴＦＴ基板における１画素の概略構成の一例を示す模式平面図である。 図３−１のＢ−Ｂ’線における模式断面図である。 図３−１のＣ−Ｃ’線における模式断面図である。 図３−１のＤ−Ｄ’線における模式断面図である。 本発明を適用したＴＦＴ基板における走査信号線および共通電極の信号入力端の概略構成の一例を示す模式平面図である。 図４−１のＥ−Ｅ’線における模式断面図である。 図４−１のＦ−Ｆ’線における模式断面図である。 本発明を適用したＴＦＴ基板における映像信号線の信号入力端の概略構成の一例を示す模式平面図である。 図５−１のＧ−Ｇ’線における模式断面図である。 本発明による一実施例のＴＦＴ基板の製造方法を説明するにあたって図示する箇所を説明するための模式断面図である。 本実施例のＴＦＴ基板の製造方法における第１の工程を説明するための模式断面図である。 本実施例のＴＦＴ基板の製造方法における第２の工程を説明するための模式断面図である。 第２の工程におけるエッチングレジストの形成方法における露光方法の一具体例を説明するための模式断面図である。 図６−４に示した露光方法で露光して形成されたエッチングレジストの形状の一例を示す模式断面図である。 本実施例のＴＦＴ基板の製造方法における第３の工程を説明するための模式断面図である。 本実施例のＴＦＴ基板の製造方法における第４の工程を説明するための模式断面図である。 本実施例のＴＦＴ基板の製造方法における第５の工程を説明するための模式断面図である。 本実施例のＴＦＴ基板の製造方法における第６の工程を説明するための模式断面図である。 本実施例のＴＦＴ基板の製造方法における第７の工程を説明するための模式断面図である。 本実施例のＴＦＴ基板の製造方法における第８の工程を説明するための模式断面図である。 本実施例のＴＦＴ基板の製造方法における第９の工程を説明するための模式断面図である。 本実施例のＴＦＴ基板の製造方法における第１０の工程を説明するための模式断面図である。 本実施例のＴＦＴ基板の製造方法における第１１の工程を説明するための模式断面図である。 本発明を適用したＴＦＴ基板の変形例の概略構成を示す模式平面図である。 図７−１のＨ−Ｈ’線における模式断面図である。 図７−１および図７−２に示したＴＦＴ基板の製造方法を説明するための模式断面図である。

符号の説明

１…液晶表示パネル
１０１…ＴＦＴ基板
１０２…対向基板
１０３…シール材
１０４Ａ，１０４Ｂ…偏光板
ＳＵＢ…絶縁基板
ＧＬ，ＧＬ_ｎ，ＧＬ_ｎ＋１…走査信号線
ＧＬｐ…走査信号線分
ＤＬ，ＤＬ_ｍ，ＤＬ_ｍ＋１…映像信号線
ＤＬｐ…映像信号線分
ＳＣ…半導体層
ＳＣ１…ドレイン領域
ＳＣ２…ソース領域
ＳＣ３…チャネル領域
ＳＤ１…ドレイン電極
ＳＤ２…ソース電極
ＰＸ…画素電極
ＣＴ…共通電極
ＣＬ…共通化配線
ＣＰｄ，ＣＰｇ，ＣＰｃ…接続端子
ＰＡＳ１…第１の絶縁層
ＰＡＳ２…第２の絶縁層
２…データドライバ
３…ゲートドライバ
４０１，４０１ｇ，４０１ｄ…第１の導電膜
４０２，４０２ｄ…第２の導電膜
４０３，４０３ｄ，４０３ｃ…第１の絶縁膜
４０４，４０４ｄ，４０４ｃ…第１の半導体膜
４０５，４０５ｄ…第２の半導体膜
４０６…第３の導電膜
４０７…第４の導電膜
５…感光性レジスト
６…光
ＥＲ…エッチングレジスト
ＥＲ１…第１のエッチングレジスト
ＥＲ２…第２のエッチングレジスト
ＥＲ３…第３のエッチングレジスト

Claims (10)

1. 絶縁基板の表面に、複数本の走査信号線と、複数本の映像信号線と、マトリクス状に配置された複数個のＴＦＴおよび画素電極と、共通電極とを有し、
   前記ＴＦＴは、前記絶縁基板からみて前記走査信号線の上に積層されたゲート絶縁膜と、前記ゲート絶縁膜の上に積層された半導体層と、前記半導体層のドレイン領域の上に積層されたドレイン電極と、前記半導体層のソース領域の上に積層されたソース電極とを有するＭＩＳトランジスタであり、
   前記画素電極は、スルーホールで前記ソース電極またはドレイン電極に接続されており、
   前記画素電極と前記共通電極とは、前記絶縁基板の表面に、前記共通電極、絶縁層、前記画素電極の順に積層されており、
   前記共通電極は第１の導電材料からなり、前記走査信号線は第２の導電材料からなり、前記映像信号線、前記ＴＦＴのドレイン電極およびソース電極は第３の導電材料からなり、前記画素電極は第４の導電材料からなり、
   前記ゲート絶縁膜は第１の絶縁材料からなり、前記共通電極と前記画素電極との間に介在する前記絶縁層は第２の絶縁材料からなる表示装置であって、
   前記絶縁基板と前記映像信号線との間には、前記第１の導電材料からなる導電膜、前記第２の導電材料からなる導電膜、前記第１の絶縁材料からなる絶縁膜、前記ＴＦＴの半導体層の形成に用いられる半導体材料膜が介在しており、
   前記絶縁基板と前記第１の映像信号線との間に介在する前記各導電膜および前記絶縁膜ならびに前記半導体材料膜は、平面でみた形状が、前記映像信号線の平面でみた形状と実質的に同一であることを特徴とする表示装置。
2. １本の映像信号線は、２本の隣接する走査信号線の間毎に分割され、かつ、前記２本の隣接する走査信号線とは平面でみて重ならない複数個の映像信号線分に分割されており、
   １本の走査信号線を挟んで配置された２つの前記映像信号線分は、前記第４の導電材料からなり、かつ、前記１本の走査信号線と立体的に交差する接続配線とスルーホールで接続されていることを特徴とする請求項１に記載の表示装置。
3. 前記接続配線は、前記２つの映像信号線分と接続するスルーホールとは異なるスルーホールで前記ドレイン電極および前記ソース電極のうちの前記画素電極と接続していないほうの電極に接続していることを特徴とする請求項２に記載の表示装置。
4. 前記絶縁基板と前記走査信号線との間には、前記第１の導電材料からなる導電膜が介在しており、
   前記絶縁基板と前記走査信号線との間に介在する前記導電膜は、前記共通電極および前記絶縁基板と前記映像信号線との間に介在する前記第１の導電材料からなる導電膜とは電気的に絶縁していることを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置。
5. １本の走査信号線は、複数個の走査信号線分に分割されており、前記複数個の走査信号線分は、前記絶縁基板と前記走査信号線との間に介在する前記第１の導電材料からなる導電膜で電気的に接続されていることを特徴とする請求項４に記載の表示装置。
6. 前記１本の走査信号線は、当該走査信号線にゲートが接続している複数個のＴＦＴの数よりも多い走査信号線分からなり、前記複数個のＴＦＴの前記ゲートは、それぞれ異なる走査信号線分に接続していることを特徴とする請求項５に記載の表示装置。
7. 前記複数本の走査信号線と、前記複数本の映像信号線と、前記マトリクス状に配置された複数個のＴＦＴおよび画素電極と、前記共通電極とを有する前記絶縁基板は、一対の基板の間に液晶を挟んだ液晶表示パネルにおける、前記一対の基板のうちの一方の基板であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の表示装置。
8. 絶縁基板の表面に、複数本の走査信号線と、複数本の映像信号線と、マトリクス状に配置された複数個のＴＦＴおよび画素電極と、共通電極とを形成する表示装置の製造方法であって、
   前記絶縁基板の表面に、第１の導電膜、第２の導電膜、第１の絶縁膜、半導体膜、第３の導電膜を順次形成する第１の工程と、
   前記第３の導電膜の上に、第１の領域における厚さが第１の厚さであり、前記第１の領域とは異なる第２の領域における厚さが前記第１の厚さよりも薄い第２の厚さであり、前記第１の領域および前記第２の領域とは異なる第３の領域における厚さが前記第２の厚さよりも薄い第３の厚さであり、前記第１の領域および前記第２の領域ならびに前記第３の領域とは異なる第４の領域における厚さが０（零）である第１の形状のエッチングレジストを形成する第２の工程と、
   前記第１の形状のエッチングレジストをマスクにして、前記第３の導電膜、前記半導体膜、前記第１の絶縁膜、前記第２の導電膜、および前記第１の導電膜を順次エッチングして前記映像信号線を形成する第３の工程と、
   前記第１の形状のエッチングレジストの第１の領域および第２の領域ならびに第３の領域の厚さを前記第３の厚さ分だけ薄くして、前記第１の形状のエッチングレジストを、前記第３の領域における厚さを０にした第２の形状に変化させる第４の工程と、
   前記第２の形状のエッチングレジストをマスクにして、前記第３の導電膜、前記半導体膜、前記第１の絶縁膜、および前記第２の導電膜を順次エッチングして前記共通電極を形成する第５の工程と、
   前記第２の形状のエッチングレジストの第１の領域および第２の領域の厚さを、前記第２の形状における前記第２の領域の厚さ分だけ薄くして、前記第２の形状のエッチングレジストを、前記第２の領域における厚さを０にした第３の形状に変化させる第６の工程と、
   前記第３の形状のエッチングレジストをマスクにして、前記第３の導電膜および前記半導体層の表面部分をエッチングし、前記走査信号線と前記ＴＦＴのドレイン電極およびソース電極とを形成するとともに、前記半導体層のドレイン領域およびソース領域を分離する第７の工程と、
   前記第３の形状のエッチングレジストを除去した後、第２の絶縁層および第４の導電膜を順次形成し、前記第４の導電膜をエッチングして前記画素電極を形成する第８の工程とを有することを特徴とする表示装置の製造方法。
9. 前記第３の工程は、１本の映像信号線を、２本の隣接する走査信号線の間毎に分割された映像信号線分として形成し、
   前記第８の工程は、前記第４の導電膜をエッチングして前記画素電極とともに、１本の走査信号線を挟んで形成された２つの映像信号線および前記ＴＦＴのドレイン電極またはソース電極のいずれか一方の電極をスルーホールで接続する接続配線を形成することを特徴とする請求項８に記載の表示装置の製造方法。
10. 前記第５の工程は、１本の走査信号線を複数個の走査信号線分として形成し、前記第１の導電膜で前記複数個の走査信号線分を電気的に接続することで前記１本の走査信号線にすることを特徴とする請求項８または請求項９に記載の表示装置の製造方法。

Images