Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5097006B2 - プリント配線基板及びその製造方法 - Google Patents
[go: Go Back, main page]

JP5097006B2 - プリント配線基板及びその製造方法 - Google Patents

プリント配線基板及びその製造方法 Download PDF

Info

Publication number
JP5097006B2
JP5097006B2 JP2008126998A JP2008126998A JP5097006B2 JP 5097006 B2 JP5097006 B2 JP 5097006B2 JP 2008126998 A JP2008126998 A JP 2008126998A JP 2008126998 A JP2008126998 A JP 2008126998A JP 5097006 B2 JP5097006 B2 JP 5097006B2
Authority
JP
Japan
Prior art keywords
wiring
insulating resin
substrate
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008126998A
Other languages
English (en)
Other versions
JP2009277846A (ja
Inventor
誠裕 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008126998A priority Critical patent/JP5097006B2/ja
Publication of JP2009277846A publication Critical patent/JP2009277846A/ja
Application granted granted Critical
Publication of JP5097006B2 publication Critical patent/JP5097006B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9413Dispositions of bond pads on encapsulations

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、プリント配線基板及びその製造方法に係り、特に、複数の半導体素子が埋め込まれたプリント配線基板及びその製造方法に関する。
近年、携帯電話やデジタルカメラ等に代表される携帯電子機器において、製品の小型化、高機能化が急速に進んでいる。それにともない、それらの電子機器に搭載される部品にも、小型化、高機能化、大容量化等が要求されている。半導体パッケージにおいても、上記の流れから、1つのパッケージにIC(Integrated Circuit)チップ等の半導体素子を複数個内包してシステム化するシステムインパッケージ技術が注目を浴びている。
また、パッケージの薄型化という点からは、Siウエハ薄型加工技術が発達してきた。最近では、ICを100μm厚程度まで薄肉化することが可能となったことを受け、プリント配線基板の内部にICチップ等を埋め込む部品内蔵基板技術が注目されている。この部品内蔵基板は、プリント配線基板内部にICチップ等を埋め込むことにより、従来に比べて、相対的に実装面積を増やすことができる。
特許文献1には、複数の半導体装置に対応するサイズのベース板上の接着層上に格子状の埋込材を接着し、埋込材の開口部内における接着層上に、シリコン基板上に再配線、柱状電極及び封止膜を設けてなる半導体構成体を接着し、半導体構成体とその外側の方形枠上の埋込材との間に封止膜を形成し、第1の上層絶縁膜、第2の上層再配線、第3の上層絶縁膜を順次、積層状に形成し、半田ボールを形成し、互いに隣接する半導体構成体間において切断することにより半田ボールを備えた半導体装置が複数個得られることが示されている。
特開2004−95836号公報
ところで、プリント配線基板の中に複数個のICチップ等の半導体素子を埋め込んで製造する場合には、半導体素子の入出力(I/O)パッドピッチを拡大するため再配線層等が素子回路面側に多数積層される。これに対して、半導体素子の素子回路面と反対側である裏面の素子基板面では、再配線層等はほとんど設けられていない。そのため、複数の半導体素子が素子回路面を同じ方向に向けて埋め込まれて多層化される場合には、プリント配線基板の層構成に異方性が生じるためプリント配線基板に反りが生じる可能性がある。
そこで、本発明の目的は、反りを抑制したプリント配線基板及びその製造方法を提供することである。
本発明に係るプリント配線基板は、複数の半導体素子が埋め込まれたプリント配線基板であって、第1絶縁樹脂板と、前記第1絶縁樹脂板の一方の面に設けられる第1導体回路と、前記第1絶縁樹脂板の他方の面から突出して形成され、前記第1絶縁樹脂板を貫通し、前記第1導体回路と接触させた複数の第1貫通電極と、を有する第1配線部材と、第1半導体素子と、前記第1半導体素子の素子回路面に設けられ、素子回路電極と前記第1貫通電極とを接続する第1再配線層と、を有する第1半導体部材と、前記第1半導体部材が埋め込まれ、前記第1配線部材と前記第1半導体部材とを一体化する第1絶縁樹脂基材と、を含む第1配線部と、
第2絶縁樹脂板と、前記第2絶縁樹脂板の一方の面に設けられる第2導体回路と、前記第2絶縁樹脂板の他方の面から突出して形成され、前記第2絶縁樹脂板を貫通し、前記第2導体回路と接触させた複数の第2貫通電極と、を有する第2配線部材と、第2半導体素子と、前記第2半導体素子の素子回路面に設けられ、素子回路電極と前記第2貫通電極とを接続する第2再配線層と、を有する第2半導体部材と、前記第2半導体部材が埋め込まれ、前記第2配線部材と前記第2半導体部材とを一体化する第2絶縁樹脂基材と、を含む第2配線部と、
を備え、
絶縁樹脂シートと、前記絶縁樹脂シートの一方の面に設けられ、前記第1貫通電極と前記第2貫通電極とに接続される導電層と、を有し、一端が前記第1絶縁樹脂基材に埋め込まれ、他端が前記第2絶縁樹脂基材に埋め込まれ、前記一端と前記他端との間の部位を前記第1絶縁樹脂基材及び前記第2絶縁樹脂基材から突出させた接続部材を含み、前記第1配線部と前記第2配線部とは、前記第1半導体素子と前記第2半導体素子との前記素子回路面と反対側の素子基板面を各々対向させて略対称に配置され、前記第1配線部と前記第2配線部との間に、支持部材が接着剤で加熱圧着されて設けられ、前記接続部材は、前記第1配線部と前記第2配線部と前記支持部材との間に中空状の隙間を設けて配置され、前記接続部材の内周面への前記接着剤の流れ込みによる固着を抑えるため、前記中空状の隙間の大きさが前記支持部材の厚みを変えることにより調整されていることを特徴とする。
本発明に係るプリント配線基板において、前記支持部材は、ポリイミド樹脂で成形された樹脂シート、繊維強化樹脂複合材料で成形された複合材料シート、無機材料で成形されたセラミックシート、またはモリブデンやインバー合金を銅で挟持した金属板で形成されていることを特徴とする。
本発明に係るプリント配線基板は、前記第1絶縁樹脂基材に埋め込まれ、前記第1半導体素子と略同じ厚みを有する第1スペーサまたは前記第2絶縁樹脂基材に埋め込まれ、前記第2半導体素子と略同じ厚みを有する第2スペーサを備えることを特徴とする。
本発明に係るプリント配線基板の製造方法は、複数の半導体素子が埋め込まれたプリント配線基板の製造方法であって、絶縁樹脂板と、前記絶縁樹脂板の一方の面に形成される導体回路と、前記絶縁樹脂板の他方の面に設けられる第1接着層と、前記絶縁樹脂板と前記第1接着層とを貫通し、前記導体回路と導通する複数の導電性ペースト電極と、を含む複数の配線基材を成形する配線基材成形工程と、半導体素子と、前記半導体素子の素子回路面に設けられ、素子回路電極と前記導電性ペースト電極とを接続する再配線層と、を含む複数の半導体部材とを成形する半導体部材成形工程と、絶縁樹脂ベース板と、前記絶縁樹脂ベース板の一方の面に設けられる第2接着層と、を含む複数の配線ベース基材とを成形する配線ベース基材成形工程と、絶縁樹脂シートと、前記絶縁樹脂シートの一方の面に形成される導電層と、を有する接続部材を成形する接続部材成形工程と、
を備え、
前記複数の配線ベース基材の第1配線ベース基材と第2配線ベース基材とは、前記接続部材の長さより短い間隔を設けて、前記第2接着層を同じ向きにして配置され、前記接続部材は、一端を前記第1配線ベース基材の第2接着層に、他端を前記第2配線ベース基材の第2接着層に、前記絶縁樹脂シートを向けて積層され、前記複数の半導体部材の第1半導体部材と第2半導体部材とは、前記第1配線ベース基材と前記第2配線ベース基材との第2接着層に、前記素子回路面と反対側の素子基板面を向けて各々積層され、前記複数の配線基材の第1配線基材と第2配線基材とは、各々一端の導電性ペースト電極を前記接続部材の導電層と接触させ、各々所定の導電性ペースト電極を前記再配線層と接触させて、前記第1半導体部材と前記第2半導体部材と前記接続部材とに積層されて配線基材積層体を形成する配線基材積層体形成工程と、
前記配線基材積層体に含まれる第1接着層と第2接着層とを硬化させて、前記第1配線基材と前記第1半導体部材と前記第1配線ベース基材を一体化させた第1配線予備基体と、前記第2配線基材と前記第2半導体部材と前記第2配線ベース基材を一体化させた第2配線予備基体と、前記第1配線予備基体と前記第2配線予備基体とに接続された接続部材と、を含む配線予備成形体を予備成形する配線予備成形体成形工程と、
前記第1配線予備基体と前記第2配線予備基体とに埋め込まれた各々半導体素子の素子基板面を対向させるように前記接続部材を曲げて前記第1配線予備基体と前記第2配線予備基体とを略対称に配置し、前記第1配線予備基体と前記第2配線予備基体との各々絶縁樹脂ベース板を接合する接合工程と、
を有し、
前記接合工程は、前記第1配線予備基体と前記第2配線予備基体との間に支持部材が挟持されて接着剤で加熱圧着され、前記接続部材は、前記第1配線部と前記第2配線部と前記支持部材との間に中空状の隙間を設けて配置され、前記接続部材の内周面への前記接着剤の流れ込みによる固着を抑えるため、前記中空状の隙間の大きさが前記支持部材の厚みを変えることにより調整されることを特徴とする。
本発明に係るプリント配線基板の製造方法において、前記支持部材は、ポリイミド樹脂で成形された樹脂シート、繊維強化樹脂複合材料で成形された複合材料シート、無機材料で成形されたセラミックシート、またはモリブデンやインバー合金を銅で挟持した金属板で形成されていることを特徴とする。
本発明に係るプリント配線基板の製造方法において、前記配線基材成形工程は、一方の面に銅層が設けられた絶縁樹脂板の前記銅層をエッチングして前記導体回路を形成し、前記絶縁樹脂板の他方の面に、前記第1接着層を形成し、前記第1接着層にマスキング層を形成し、前記絶縁樹脂板と前記第1接着層と前記マスキング層とに貫通して、前記導体回路と接続させる接続穴を形成し、前記接続穴に導電性ペーストを充填した後、前記マスキング層を除去して導電性ペースト電極を形成することを特徴とする。
本発明に係るプリント配線基板の製造方法において、前記半導体部材成形工程は、前記半導体素子の素子回路電極位置に第1開口を設けて第1絶縁層を形成し、前記第1開口に導電性材料で前記再配線層を形成し、前記再配線層の所定位置に第2開口を設けて第2絶縁層を形成することを特徴とする。
上記構成におけるプリント配線基板及びその製造方法によれば、配線基板の層構成を略対称にすることができるのでプリント配線基板の反りが抑制される。
以下に、本発明の実施の形態について図面を用いて詳細に説明する。図1は、プリント配線基板10の構成を示す断面図である。
プリント配線基板10は、第1配線部材12aと第1半導体部材14aと第1絶縁樹脂基材16aとを有する第1配線部18aと、第2配線部材12bと第2半導体部材14bと第2絶縁樹脂基材16bとを有する第2配線部18bと、を備えている。
第1配線部12aは、第1絶縁樹脂板20aと、第1絶縁樹脂板20aの一方の面に設けられる第1導体回路22aと、第1絶縁樹脂板20aの他方の面から突出して形成され、第1絶縁樹脂板20aを貫通し、第1導体回路22aと接触させて設けられる複数の第1貫通電極23a、24aと、を有している。
第1絶縁樹脂板20aは、ポリイミド樹脂等の絶縁樹脂材料で成形される。第1絶縁樹脂板20aの一方の面に設けられる第1導体回路22aは、例えば、銅材料や銀材料で形成されたリード配線層で形成される。第1貫通電極23a、24aは、例えば、銅材料や銀材料等の導電性材料で形成される。また、第1配線部材12aの第1導体回路22a側に、更に、他の配線部材26aを積層してもよい。
第1半導体部材14aは、第1半導体素子30aと、第1半導体素子30aの素子回路面に設けられ、素子回路電極31aと第1貫通電極23aとを接続する第1再配線層32aと、各々の第1再配線層32aを絶縁する第1絶縁体34aと、を有している。第1半導体素子30aには、例えば、ICチップ等が用いられる。
第1再配線層32aは、第1半導体素子30aの素子回路面に設けられ、第1半導体素子30aの素子回路電極31aと第1貫通電極23aとに接続される。第1再配線層32aは、第1半導体素子30aと第1配線部材12aとを、端子を再配列して接続するために設けられる。第1再配線層32aは、例えば、銅材料や銀材料等の導電性材料で形成される。
また、第1半導体素子30aの外周を囲むようにして、第1半導体素子30aの厚みと略同じ厚みを有する第1スペーサ36aを配置してもよい。第1スペーサ36aは、例えば、樹脂シートや、一方の面に導体層が設けられた樹脂シート等で形成される。
第1絶縁樹脂基材16aは、第1半導体部材14aが埋め込まれ、第1配線部材12aと第1半導体部材14aとを一体化する機能を有している。また、第1絶縁樹脂基材16aは、第1貫通電極23a、24aの間を絶縁する機能を有している。第1絶縁樹脂基材16aは、例えば、エポキシ樹脂等の絶縁樹脂材料で形成される。また、第1スペーサ36aが用いられる場合には、第1スペーサ36aも第1絶縁樹脂基材16aに埋め込まれる。
第2配線部材12bは、第2絶縁樹脂板20bと、第2絶縁樹脂板20bの一方の面に設けられる第2導体回路22bと、第2絶縁樹脂板20bの他方の面から突出して形成され、第2絶縁樹脂板20bを貫通し、第2導体回路22bと接触させて設けられる複数の第2貫通電極23b、24bと、を有している。第2配線部材12bは、第1配線部材12aと同様にして形成される。また、第2配線部材12bの第2導体回路22b側に、更に、他の配線部材26bを積層してもよい。
第2半導体部材14bは、第2半導体素子30bと、第2半導体素子30bの素子回路面に設けられ、素子回路電極31bと第2貫通電極23bとを接続する第2再配線層32bと、各々の第2再配線層32bを絶縁する第2絶縁体34bと、を有している。第2半導体部材14bは、第1半導体部材14aと同様にして形成される。また、第2半導体素子30bの外周を囲むようにして、第2半導体素子30bの厚みと略同じ厚みを有する第2スペーサ36bを配置してもよい。なお、第2スペーサ36bは、第1スペーサ36aと同様にして形成される。
第2絶縁樹脂基材16bは、第2半導体部材14bが埋め込まれ、第2配線部材12bと第2半導体部材14bとを一体化する機能を有している。また、第2絶縁樹脂基材16bは、第2貫通電極23b、24bの間を絶縁する機能を有している。第2絶縁樹脂基材16bは、第1絶縁樹脂基材16aと同様にしで形成される。
また、第1配線部18aは、第1配線ベース部材38aを有し、第2配線部18bは、第2配線ベース部材38bを有していてもよい。第1配線ベース部材38aと第2配線ベース部材38bとは、例えば、ポリイミド樹脂等の絶縁樹脂材料で成形される。
更に、第1配線ベース部材38aと第2配線ベース部材38bとの間には、支持部材39を設けることができる。支持部材39には、ポリイミド樹脂等の合成樹脂で成形された樹脂シート、繊維強化樹脂複合材料(FRP)で成形された複合材料シート、無機材料等で成形されたセラミックシート、放熱特性に優れた金属材料で成形された金属シート等を用いることができる。また、支持部材39は、半導体素子の主構成物であるシリコンと熱膨張係数が近く、放熱特性に優れる材料で成形されることが好ましく、このような材料には、例えば、モリブデンやインバー合金を銅で挟持した金属板等を用いることができる。
接続部材40は、絶縁樹脂シート42と、絶縁樹脂シート42の一方の面に設けられ、第1配線部材12aの一端に置かれる第1貫通電極24aと、第2配線部材12bの一端に置かれる第2貫通電極24bとに接続される導電層44と、を有している。
絶縁樹脂シート42には、ポリイミド樹脂等の絶縁樹脂材料で形成された可撓性を有する合成樹脂フィルム等が用いられる。そのため、絶縁樹脂シート42は、柔軟性を有しており、例えば、容易に折り曲げられる。導電層44は、例えば、銅材料や銀材料等の導電性材料で形成される。導電層44が、第1配線部材12aの一端に置かれる第1貫通電極24aと、第2配線部材12bの一端に置かれる第2貫通電極24bとに接続されることにより、第1配線部18aと第2配線部18bとが電気的に接続される。
接続部材40は、その一端が第1絶縁樹脂基材16aに埋め込まれて第1配線部18aに連結され、他端が第2絶縁樹脂基材16bに埋め込まれて第2配線部18bに連結される。また、接続部材40は、一端と他端との間の部位を、第1絶縁樹脂基材16a及び第2絶縁樹脂基材16bから突出させて設けられる。また、接続部材40は、例えば、環状に折り曲げられることにより、第1絶縁樹脂基材16a及び第2絶縁樹脂基材16bとの間に中空状の隙間46を空けて設けられる。接続部材40の一端と他端との間の部位は、第1絶縁樹脂基材16a及び第2絶縁樹脂基材16bに埋め込まれて固定されていないので、プリント配線基板10の積層方向である厚み方向の熱膨張等の膨張に対して変形して追従できる。そのため、プリント配線基板10の厚さ方向に生じる熱応力を緩和して、電気的接続の信頼性が向上する。
第1配線部18aと第2配線部18bとは、第1半導体素子30aの素子回路面と反対側の素子基板面と、第2半導体素子30bの素子回路面と反対側の素子基板面とを対向させて設けられる。図1では、第1半導体素子30aは、再配線層32aが設けられた素子回路面を上側に向けて配置され、第2半導体素子30bは、再配線層32bが設けられた素子回路面を下側に向けて配置されており、第1半導体部材16aと第2半導体部材16bとは上下逆向きに埋め込まれている。そのため、第1配線部18aと第2配線部18bとは、支持部材39に対して略対称に配置されるので、プリント配線基板10の反りが抑えられる。
次に、複数の半導体素子が埋め込まれたプリント配線基板10の製造方法について説明する。
図2は、プリント配線基板10の製造方法を示すフローチャートである。プリント配線基板10の製造方法は、配線基材成形工程(S10)と、半導体部材成形工程(S12)と、配線ベース基材成形工程(S14)と、接続部材成形工程(S16)と、配線基材積層体形成工程(S18)と、配線予備成形体成形工程(S20)と、接合工程(S22)と、を備えている。このうち、配線基材成形工程(S10)と、半導体部材成形工程(S12)と、配線ベース基材成形工程(S14)と、接続部材成形工程(S16)とは、特に、順序はなく、例えば、複数の工程を同時に行ってもよい。
配線基材成形工程(S10)は、絶縁樹脂板と、絶縁樹脂板の一方の面に形成される導体回路と、絶縁樹脂板の他方の面に設けられる第1接着層と、絶縁樹脂板と第1接着層とを貫通し、導体回路と導通する複数の導電性ペースト電極と、を含む複数の配線基材を成形する工程である。
配線基材成形工程(S10)は、一方の面に銅層が設けられた絶縁樹脂板をエッチングして導体回路を形成する工程と、絶縁樹脂板の他方の面に第1接着層を形成する工程と、第1接着層にマスキング層を形成する工程と、絶縁樹脂板とマスキング層とを貫通し、導体回路と導通させる接続穴を形成する工程と、接続穴に導電性ペーストを充填した後、マスキング層を除去して導電性ペースト電極を形成する工程と、を有している。
導体回路は、一方の面に銅層が設けられた絶縁樹脂板の銅層をエッチングして形成される。図3は、一方の面に銅層50が設けられた絶縁樹脂板52の構成を示す断面図である。銅層50が設けられた絶縁樹脂板52には、例えば、片面銅張板(CCL:Copper Clad Laminate)が用いられる。
絶縁樹脂板52には、例えば、ポリイミド樹脂で成形されたポリイミド樹脂フィルムが用いられる。ポリイミド樹脂フィルムには、例えば、厚みが25μmのフィルム材が用いられる。絶縁樹脂板52を成形する合成樹脂は、ポリイミド樹脂に限定されることなく、ポリエチレンテレフタレート樹脂、ビスマレイミドトリアジン(BT)樹脂、エポキシ樹脂、フッ素樹脂、フェノール樹脂等の熱可塑性樹脂や熱硬化性樹脂を用いることができる。また、絶縁樹脂板52を成形する合成樹脂には、液晶ポリマー(LCP)等を用いてもよい。また、銅層50は、絶縁樹脂板52の一方の面に、例えば、9μmの厚みで形成される。
片面銅張板には、銅箔にポリイミドワニスを塗布してワニスを硬化させる、いわゆるキャスティング法により成形された片面銅張板を用いてもよいし、ポリイミド樹脂フィルムに導電性シード層をスパッタリング法で形成し、導電性シード層に電解銅めっき法等で銅層を形成して成形した片面銅張板を用いてもよいし、圧延銅箔または電解銅箔と、ポリイミド樹脂フィルムとを接着剤で貼り合わせて成形した片面銅張板を用いてもよい。
導体回路54は、絶縁樹脂板52に設けられた銅層50をエッチングすることにより形成される。図4は、絶縁樹脂板52に形成された導体回路54の構成を示す断面図である。エッチングは、銅層50の表面にフォトリソグラフィ技術によりエッチングレジストを形成した後、塩化第二鉄を主成分とするエッチャントを用いて化学エッチングして行われる。エッチャントは、塩化第二鉄を主成分とするエッチャントに限定されることなく、塩化第二銅を主成分とするエッチャントを用いてもよい。
第1接着層は、絶縁樹脂板52の導体回路面と反対側の他方の面に設けられる。図5は、第1接着層56を設けた状態を示す断面図である。第1接着層56は、例えば、厚みが25μmのエポキシ樹脂系熱硬化性フィルム等の熱硬化性フィルム接着剤で形成される。勿論、第1接着層56は、エポキシ樹脂系熱硬化性フィルム接着剤に限定されることなく、アクリル樹脂系フィルム接着剤や、熱可塑性ポリイミド樹脂系フィルム接着剤等の熱可塑性フィルム接着剤を用いてもよい。また、第1接着層56は、樹脂フィルム接着剤で形成されることに限定されることなく、絶縁樹脂板52の表面にワニス状の樹脂液を塗布して形成されてもよい。
マスキング層は、第1接着層56に設けられる。図6は、マスキング層58を設けた状態を示す断面図である。マスキング層58には、例えば、合成樹脂フィルムが用いられる。合成樹脂フィルムには、例えば、厚みが25μmのポリイミド樹脂フィルムを用いることが好ましい。勿論、合成樹脂フィルムには、ポリイミド樹脂フィルムに限定されることなく、ポリエチレンテレフタレート(PET)樹脂フィルムやポリエチレンナフタレート(PEN)樹脂フィルム等を用いることができる。また、マスキング樹脂フィルムには、UV照射によって接着や剥離が可能な樹脂フィルムを用いてもよい。
ここで、導体回路54が形成された絶縁樹脂板52と、第1接着層56と、マスキング層58とは、加熱圧着されて積層される。加熱圧着には、例えば、真空ラミネータ等を用いて、減圧下の雰囲気中にて、樹脂フィルム接着剤の硬化温度以下の加熱温度で、例えば、0.3MPaの圧力でプレスして加熱圧着される。
接続穴は、絶縁樹脂板52と第1接着層56とマスキング層58とに貫通して、導体回路54と接続させて形成される。図7は、接続穴60を形成した状態を示す断面図である。接続穴60は、絶縁樹脂板52と第1接着層56とマスキング層58とを、例えば、YAGレーザ等でレーザ加工することにより形成される。レーザ加工に用いられるレーザには、YAGレーザに限定されることなく、炭酸ガスレーザやエキシマレーザ等を用いてもよい。また、レーザ加工だけでなく、ドリル加工や化学的エッチング加工により貫通穴を形成してもよい。
次に、接続穴60は、プラズマデスミア処理等でデスミア処理される。プラズマデスミア処理の使用ガスには、CF及びO混合ガス、Arガス等の不活性ガス等を用いることができる。また、デスミア処理には、ドライ処理だけでなく、薬液を用いたウエットデスミア処理を用いてもよい。
導電性ペースト電極は、接続穴60に導電性ペーストを充填した後、マスキング層58を除去して形成される。図8は、接続穴60に導電性ペースト62を充填した状態を示す断面図である。導電性ペースト62は、電気抵抗が小さい金属粒子と、低融点金属粒子と、バインダと、を含んで構成される。電気抵抗が小さい金属粒子には、ニッケル(Ni)、銀(Ag)、銅(Cu)から選択される少なくとも1種類の金属粒子が用いられる。低融点金属粒子には、錫(Sn)、ビスマス(Bi)、インジウム(In)、鉛(Pb)から選択される少なくとも1種類の低融点金属粒子が用いられる。バインダには、エポキシ樹脂を主成分とする材料が用いられる。導電性ペースト62は、例えば、スクリーン印刷法等により接続穴60に充填される。
マスキング層58は、導電性ペースト62を接続穴60に充填した後、除去される。図9は、マスキング層58を除去した状態を示す断面図である。マスキング層58が第1接着層56から除去されることにより、マスキング層58の厚みを有する突起部を含む導電性ペースト電極64が形成される。
以上により配線基材が成形される。図10は、成形された配線基材70を示す断面図である。マスキング層58を除去した後、例えば、所定箇所で切断して分割することにより、複数の配線基材70が成形される。
次に、半導体部材を成形する半導体部材成形工程について説明する。
半導体部材成形工程は、半導体素子の素子回路電極位置に第1開口を設けて第1絶縁層を形成する工程と、第1開口に導電性材料で再配線層を形成する工程と、再配線層の所定位置に第2開口を設けて第2絶縁層を形成する工程とを有している。
図11は、半導体部材の成形方法を示す断面図であり、図11(a)は、ウエハ状半導体素子板72を示す断面図であり、図11(b)は、第1絶縁層74を形成した状態を示す断面図であり、図11(c)は、再配線層76を形成した状態を示す断面図であり、図11(d)は、第2絶縁層78を形成した状態を示す断面図であり、図11(e)は、個片化された半導体部材80を示す断面図である。
ダイジング前のウエハ状半導体素子板72は、図11(a)に示すように、素子回路面に、Alパッド等の素子回路電極82と、パッシベーション層84とを有している。パッシベーション層84は、酸化珪素や窒化珪素等の無機絶縁層で形成される。
第1絶縁層74は、図11(b)に示すように、ウエハ状半導体素子板72の素子回路電極部位に第1開口86を設けて形成される。第1絶縁層74は、例えば、ポリイミド樹脂等の絶縁性樹脂で形成される。第1絶縁層74は、ウエハ状半導体素子板72の素子回路面に、液状の感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィによってコンタクトホールである第1開口86を形成した後、焼成して、例えば、10μmの厚みで形成される。
再配線層76は、図11(c)に示すように、第1開口86に導電性材料で形成される。導電性材料には、銅材料や銀材料等が用いられる。再配線層76は、セミアディティブ法を用いて、素子回路電極82の直上または素子回路電極82の直上と第1絶縁層74の直上とに、例えば、厚み5μmで形成される。
第2絶縁層78は、図11(d)に示すように、再配線層76の所定位置に第2開口88を設けて第2絶縁層78を形成する工程である。第2絶縁層78は、例えば、ポリイミド樹脂等の絶縁性樹脂で形成される。第2絶縁層78は、液状の感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィによってコンタクトホールである第2開口88を形成した後、焼成して、例えば、厚み5μmで形成される。
ここで、第1絶縁層74と第2絶縁層78とにより、上述した第1絶縁体34aと第2絶縁体34bとが形成される。なお、第1絶縁層74と第2絶縁層78とを形成する合成樹脂は、ポリイミド樹脂に限定されることなく、ベンゾシクロブテン(BCB)樹脂、ポリベンゾビスオキサゾール(PBO)樹脂等を用いることができる。また、感光性樹脂は、スピンコートに限定されることなく、カーテンコート、スクリーン印刷、スプレーコート等で塗布されてもよい。第1絶縁層74と第2絶縁層78とは、感光性樹脂フィルムを半導体素子にラミネートして形成してもよい。
プロービングにより検査を行った後、第1絶縁層74、第2絶縁層78及び再配線層76が設けられた素子回路面と反対側の素子基板面を、砥石による研削や、機械的または化学的なポリッシング等することにより、ウエハ状半導体素子板72を、例えば、総厚85μmまで薄型加工する。その後、ダイジングによってウエハ状半導体素子板72を個片化する。それにより、図11(e)に示すように、複数の半導体部材80が成形される。なお、半導体素子の回路には、通常の導電用回路の他、インダクタ、キャパシタ、抵抗等の機能を付与させることができる。
配線ベース基材成形工程(S14)は、配線ベース基材を成形する工程である。図12は、配線ベース基材90の構成を示す断面図である。配線ベース基材90は、絶縁樹脂ベース板92と、絶縁樹脂ベース板92に設けられる第2接着層94とを有している。
絶縁樹脂ベース板92には、絶縁樹脂板52と同様にポリイミド樹脂フィルム等が用いられる。また、第2接着層94には、第1接着層56と同様にエポキシ樹脂系の熱硬化性フィルム接着剤等が用いられる。絶縁樹脂ベース板92と第2接着層94とは、例えば、真空ラミネータ等を用いて、減圧下の雰囲気中にて、樹脂フィルム接着剤の硬化温度以下の加熱温度で、例えば、0.3MPaの圧力でプレスして加熱圧着される。以上により、複数の配線ベース基材90が成形される。
接続部材成形工程(S16)は、接続部材40を成形する工程である。図13は、接続部材40の構成を示す断面図である。接続部材40は、絶縁樹脂シート42と、絶縁樹脂シート42の一方の面に形成される導電層44と、を有している。接続部材40には、銅箔にポリイミドワニスを塗布してワニスを硬化させる、いわゆるキャスティング法により成形された部材を用いてもよいし、ポリイミド樹脂フィルム等の絶縁樹脂シートに導電性シード層をスパッタリング法で形成し、導電性シード層に電解銅めっき法等で銅層を形成して成形した部材を用いてもよいし、圧延銅箔または電解銅箔と、ポリイミド樹脂フィルム等の絶縁樹脂シートと、を接着剤で貼り合わせて成形した部材を用いてもよい。以上により、接続部材40が成形される。
配線基材積層体形成工程(S18)は、配線基材70と半導体部材80と配線ベース基材90と接続部材40と、を積層して、配線基材積層体を形成する工程である。図14は、配線基材積層体100の積層構成を示す断面図である。
まず、第1配線ベース基材90aと第2配線ベース基材90bとは、接続部材40の長さより短い間隔を設けて配置される。また、第1配線ベース基材90aと第2配線ベース基材90bとは、第2接着層94を同じ方向である、例えば、上側に向けて配置される。
接続部材40は、第1配線ベース基材90aと第2配線ベース基材90bとの間に積層される。接続部材40は、その一端が第1配線ベース基材90aの第2接着層94に置かれ、他端が第2配線ベース基材90bの第2接着層94に置かれて積層される。接続部材40は、絶縁樹脂シート42を第2接着層94に接触させて積層される。
次に、第1半導体部材80aが第1配線ベース基材90aに積層され、第2半導体部材80bが第2配線ベース基材90bに積層される。第1半導体部材80aと第2半導体部材80bとは、第1配線ベース基材90aと第2配線ベース基材90bとの第2接着層94に、素子回路面と反対側である素子基板面を向けて積層される。また、第1半導体部材80aと第2半導体部材80bとの周りには、スペーサ102a、102bを積層してもよい。
次に、第1配線基材70aと第2配線基材70bとが、第1半導体部材80aと第2半導体部材80bと接続部材40とに積層される。第1配線基材70aは、一端の導電性ペースト電極64aを接続部材40の導電層44と接触させ、所定の導電性ペースト電極64bを第1半導体部材80aの再配線層76と接触させて積層される。また、第2配線基材70bは、一端の導電性ペーストビア64aを接続部材40の導電層44と接触させ、所定の導電性ペーストビア64bを第2半導体部材80bの再配線層76と接触させて積層される。
ここで、第1配線基材70aと第1半導体部材80aとは、半導体チップ用マウンタ等で位置合わせされ、第1接着層56及び導電性ペースト電極64a、64bに含まれるバインダの硬化温度以下の温度で加熱して予め仮留めしておくことが好ましい。第1配線基材70aと第1半導体部材80aとの積層がより容易になるからである。また、第2配線基材70bと第2半導体部材80bについても、予め仮留めしておくことが好ましい。なお、第1配線基材70aと第2配線基材70bとの上に、更に、他の配線基材104a、104bを積層してもよい。以上により配線基材積層体100が形成される。
配線予備成形体成形工程(S20)は、配線基材積層体100に含まれる第1接着層56と第2接着層94とを硬化させることにより一体化して配線予備成形体を成形する工程である。図15は、配線予備成形体110の構成を示す断面図である。
配線予備成形体110は、配線基材積層体100を、例えば、真空キュアプレス機を用いて1kPa以下の減圧雰囲気中で加熱圧着し一体化して成形される。配線基材積層体100を加熱圧着することにより、半硬化状態の第1接着層56と第2接着層94とを加熱硬化して配線予備成形体110が予備成形される。なお、第1接着層56及び第2接着層94である層間接着剤の硬化と同時に、導電性ペースト電極64の硬化と合金化とを行って上述した貫通電極23a、24a、23b、24bが形成される。なお、第1接着層56と第2接着層94とを加熱圧着によりフローさせて硬化させることにより、上述した第1絶縁樹脂基材16aと第2絶縁樹脂基材16bとが形成される。
配線予備成形体110は、第1配線基材70aと第1半導体部材80aと第1配線ベース基材90aとを一体化した第1配線予備成形基体112aと、第2配線基材70bと第2半導体部材80bと第2配線ベース基材90bとを一体化した第2配線予備成形基体112bと、第1配線予備成形基体112aと第2配線予備成形基体112bとを連結し、電気的に接続する接続部材40とを含んで構成される。図15に示されるように、配線予備成形体110は、接続部材40の一端と他端との間の部位が第1配線予備成形基体112a及び第2配線予備成形基体112bに埋め込まれていないので、接続部材40から折り曲げることができる。なお、図15に示される配線予備成形体110では、接続部材40に2個の配線予備成形基体112a、112bが連結されているが、3個以上の配線予備成形基体が連結されるようにしてもよい。
接合工程(S22)は、接続部材40を曲げて、第1配線予備成形基体112aと第2配線予備成形基体112bとを接合する工程である。図16は、接続部材40を曲げて接合前のセットアップした状態を示す断面図である。配線予備成形体110は、第1配線予備成形基体112aに埋め込まれた第1半導体部材80aにおける第1半導体素子の素子基板面と、第2配線予備成形基体112bに埋め込まれた第2半導体部材80bにおける第2半導体素子の素子基板面とが対向するように、接続部材40を曲げてセットアップされる。したがって、接続部材40は、絶縁樹脂シート42が内周側となり、導電層44が外周側となるように折り曲げられる。
第1配線予備成形基体112aと第2配線予備成形基体112bとの間には、支持部材39が設けられる。上述したように、支持部材39は、絶縁樹脂板52に用いられるポリイミド樹脂フィルム等で形成されることが好ましい。勿論、支持部材39は、例えば、ガラス繊維クロスにエポキシ樹脂系の熱硬化性樹脂を含浸して硬化させたいわゆるガラス繊維強化エポキシ樹脂基板、焼成セラミックス等の硬質基材や、放熱特性に優れた金属材料等で形成されてもよい。また、支持部材39の両面に設けられる接着層114は、例えば、エポキシ樹脂系の熱硬化性フィルム接着剤等で形成される。
ここで、接続部材40は、その内周面への接着剤の流れ込みによる固着を抑えるため、第1配線予備成形基体112aと第2配線予備成形基体112bと支持部材39との間に中空状の隙間46を設けて配置される。なお、中空状の隙間46の大きさは、支持部材39の厚みを変えることにより調整可能である。そして、第1配線予備成形基体112aと第2配線予備成形基体112bと支持部材39とは、例えば、真空キュアプレス機を用いて1kPa以下の減圧雰囲気中で加熱圧着して接合される。
以上により複数の半導体素子が埋め込まれたプリント配線基板10の製造が完了する。なお、上記構成では、第1配線予備成形基体112aと第2配線予備成形基体112bとの間に支持部材39を設けてプリント配線基板10を製造したが、支持部材39を設けないで、第1配線予備成形基体112aと第2配線予備成形基体112bとを接着層114で直接接着して製造してもよい。図17は、支持部材39を設けないで製造したプリント配線基板10を示す断面図である。第1配線予備成形基体112aと第2配線予備成形基体112bとの間に、例えば、エポキシ樹脂系の熱硬化性フィルム接着剤等の接着層114を挟んで、上述した硬化条件で接着剤を硬化させることにより、第1配線予備成形基体112aと第2配線予備成形基体112bとを接合してプリント配線基板を製造することができる。
上記構成によれば、第1配線部と第2配線部とは、第1半導体素子の素子回路面と反対側の素子基板面と、第2半導体素子の素子回路面と反対側の素子基板面とを対向させて配置されることにより、支持部材に対して略対称に配置されるため、多層化されたプリント配線基板の反りが抑えられる。
上記構成によれば、第1配線部と第2配線部とは、第1半導体素子の素子回路面と反対側の素子基板面と、第2半導体素子の素子回路面と反対側の素子基板面とを対向させて配置されることによりスタック段数が抑えられるので、ビアの直上にビアが配置される構造(いわゆるビアオンビア構造)よりも貫通電極であるビアの接続性が向上する。それにより、プリント配線基板の電気的な接続信頼性が向上する。
上記構成によれば、接続部材の導電層が、第1配線部材の一端に置かれる第1貫通電極と、第2配線部材の一端に置かれる第2貫通電極とに接続されることにより、第1配線部と第2配線部とが電気的に接続されるので、ビルドアップ多層配線板で使用されるめっきビアが不要になり、めっき工程中の煩雑なウエットプロセスを省略できるので生産性が向上する。
上記構成によれば、接続部材は、その一端と他端との間の部位を、第1絶縁樹脂基材及び第2絶縁樹脂基材から突出させて、例えば、環状に折り曲げられることにより、第1絶縁樹脂基材及び第2絶縁樹脂基材との間に中空状の隙間を空けて設けられる。そのため、接続部材の一端と他端との間の部位は、第1絶縁樹脂基材及び第2絶縁樹脂基材に埋め込まれていないので、プリント配線基板の積層方向の熱膨張等の膨張に対して変形して追従し、プリント配線基板の厚さ方向に生じる熱応力を緩和して、電気的接続の信頼性を向上させることができる。
上記構成によれば、配線基材に予め導体回路が形成された片面銅張板を用い、層間の電気接続に導電性ペーストを印刷充填して形成したビアである導電性ペーストビアを用いていることにより、従来のビルドアップ方式に比べてめっき工程をより削減できるので、プリント配線基板の生産時間をより短縮して生産性を向上させることができる。
上記構成によれば、配線基材と半導体部材と配線ベース基材と接続部材とは別工程で作製されることにより、各工程で不良品が生じた場合でもその都度排除できるので、プリント配線基板の生産性を向上させることができる。
上記構成によれば、貫通電極の形成に用いられる導電性ペーストに、第1接着層及び第2接着層に使用される層間接着剤の硬化温度程度の低温で合金化する組成を適用することにより、導電性ペースト内の金属粒子同士、また、導体回路を形成する銅の接続パッドと導電性ペースト内の金属粒子が拡散接合し、バルクの金属やめっきによる層間接続と同等の接続信頼性を確保することができる。
本発明の実施の形態において、プリント配線基板の構成を示す断面図である。 本発明の実施の形態において、プリント配線基板の製造方法を示すフローチャートである。 本発明の実施の形態において、一方の面に銅層が設けられた絶縁樹脂板の構成を示す断面図である。 本発明の実施の形態において、絶縁樹脂板に形成された導体回路の構成を示す断面図である。 本発明の実施の形態において、第1接着層を設けた状態を示す断面図である。 本発明の実施の形態において、マスキング層を設けた状態を示す断面図である。 本発明の実施の形態において、接続穴を形成した状態を示す断面図である。 本発明の実施の形態において、接続穴に導電性ペーストを充填した状態を示す断面図である。 本発明の実施の形態において、マスキング層を除去した状態を示す断面図である。 本発明の実施の形態において、成形された配線基材を示す断面図である。 本発明の実施の形態において、半導体部材の成形方法を示す断面図である。 本発明の実施の形態において、配線ベース基材の構成を示す断面図である。 本発明の実施の形態において、接続部材の構成を示す断面図である。 本発明の実施の形態において、配線基材積層体の積層構成を示す断面図である。 本発明の実施の形態において、配線予備成形体の構成を示す断面図である。 本発明の実施の形態において、接続部材を曲げて接合前のセットアップした状態を示す断面図である。 本発明の実施の形態において、支持部材を設けないで製造したプリント配線基板を示す断面図である。
符号の説明
10 プリント配線基板
12a 第1配線部材
12b 第2配線部材
14a、80a 第1半導体部材
14b、80b 第2半導体部材
16a 第1絶縁樹脂基材
16b 第2絶縁樹脂基材
18a 第1配線部
18b 第2配線部
20a 第1絶縁樹脂板
20b 第2絶縁樹脂板
22a 第1導体回路
22b 第2導体回路
23a、24a 第1貫通電極
23b、24b 第2貫通電極
26a、26b 他の配線部材
30a 第1半導体素子
30b 第2半導体素子
32a 第1再配線層
32b 第2再配線層
34a 第1絶縁体
34b 第2絶縁体
36a 第1スペーサ
36b 第2スペーサ
39 支持部材
40 接続部材
42 絶縁樹脂シート
44 導電層
46 中空状の隙間
50 銅層
52 絶縁樹脂板
54 導体回路
56 第1接着層
58 マスキング層
60 接続穴
62 導電性ペースト
64 導電性ペースト電極
70 配線基材
70a 第1配線基材
70b 第2配線基材
72 ウエハ状半導体素子板
74 第1絶縁層
76 再配線層
78 第2絶縁層
80 半導体部材
82 素子回路電極
84 パッシベーション層
86 第1開口
88 第2開口
90 配線ベース基材
90a 第1配線ベース基材
90b 第2配線ベース基材
92 絶縁樹脂ベース板
94 第2接着層
100 配線基材積層体
102a、102b スペーサ部材
104a、104b 他の配線基材
110 配線予備成形体
112a 第1配線予備成形基体
112b 第2配線予備成形基体
114 接着層

Claims (7)

  1. 複数の半導体素子が埋め込まれたプリント配線基板であって、
    第1絶縁樹脂板と、前記第1絶縁樹脂板の一方の面に設けられる第1導体回路と、前記第1絶縁樹脂板の他方の面から突出して形成され、前記第1絶縁樹脂板を貫通し、前記第1導体回路と接触させた複数の第1貫通電極と、を有する第1配線部材と、
    第1半導体素子と、前記第1半導体素子の素子回路面に設けられ、素子回路電極と前記第1貫通電極とを接続する第1再配線層と、を有する第1半導体部材と、
    前記第1半導体部材が埋め込まれ、前記第1配線部材と前記第1半導体部材とを一体化する第1絶縁樹脂基材と、
    を含む第1配線部と、
    第2絶縁樹脂板と、前記第2絶縁樹脂板の一方の面に設けられる第2導体回路と、前記第2絶縁樹脂板の他方の面から突出して形成され、前記第2絶縁樹脂板を貫通し、前記第2導体回路と接触させた複数の第2貫通電極と、を有する第2配線部材と、
    第2半導体素子と、前記第2半導体素子の素子回路面に設けられ、素子回路電極と前記第2貫通電極とを接続する第2再配線層と、を有する第2半導体部材と、
    前記第2半導体部材が埋め込まれ、前記第2配線部材と前記第2半導体部材とを一体化する第2絶縁樹脂基材と、
    を含む第2配線部と、
    を備え、
    絶縁樹脂シートと、前記絶縁樹脂シートの一方の面に設けられ、前記第1貫通電極と前記第2貫通電極とに接続される導電層と、を有し、一端が前記第1絶縁樹脂基材に埋め込まれ、他端が前記第2絶縁樹脂基材に埋め込まれ、前記一端と前記他端との間の部位を前記第1絶縁樹脂基材及び前記第2絶縁樹脂基材から突出させた接続部材を含み、
    前記第1配線部と前記第2配線部とは、前記第1半導体素子と前記第2半導体素子との前記素子回路面と反対側の素子基板面を各々対向させて略対称に配置され
    前記第1配線部と前記第2配線部との間に、支持部材が接着剤で加熱圧着されて設けられ、
    前記接続部材は、前記第1配線部と前記第2配線部と前記支持部材との間に中空状の隙間を設けて配置され、前記接続部材の内周面への前記接着剤の流れ込みによる固着を抑えるため、前記中空状の隙間の大きさが前記支持部材の厚みを変えることにより調整されていることを特徴とするプリント配線基板。
  2. 請求項1に記載のプリント配線基板であって、
    前記支持部材は、ポリイミド樹脂で成形された樹脂シート、繊維強化樹脂複合材料で成形された複合材料シート、無機材料で成形されたセラミックシート、またはモリブデンやインバー合金を銅で挟持した金属板で形成されていることを特徴とするプリント配線基板。
  3. 請求項1または2に記載のプリント配線基板であって、
    前記第1絶縁樹脂基材に埋め込まれ、前記第1半導体素子と略同じ厚みを有する第1スペーサまたは前記第2絶縁樹脂基材に埋め込まれ、前記第2半導体素子と略同じ厚みを有する第2スペーサを備えることを特徴とするプリント配線基板。
  4. 複数の半導体素子が埋め込まれたプリント配線基板の製造方法であって、
    絶縁樹脂板と、前記絶縁樹脂板の一方の面に形成される導体回路と、前記絶縁樹脂板の他方の面に設けられる第1接着層と、前記絶縁樹脂板と前記第1接着層とを貫通し、前記導体回路と導通する複数の導電性ペースト電極と、を含む複数の配線基材を成形する配線基材成形工程と、
    半導体素子と、前記半導体素子の素子回路面に設けられ、素子回路電極と前記導電性ペースト電極とを接続する再配線層と、を含む複数の半導体部材とを成形する半導体部材成形工程と、
    絶縁樹脂ベース板と、前記絶縁樹脂ベース板の一方の面に設けられる第2接着層と、を含む複数の配線ベース基材とを成形する配線ベース基材成形工程と、
    絶縁樹脂シートと、前記絶縁樹脂シートの一方の面に形成される導電層と、を有する接続部材を成形する接続部材成形工程と、
    を備え、
    前記複数の配線ベース基材の第1配線ベース基材と第2配線ベース基材とは、前記接続部材の長さより短い間隔を設けて、前記第2接着層を同じ向きにして配置され、
    前記接続部材は、一端を前記第1配線ベース基材の第2接着層に、他端を前記第2配線ベース基材の第2接着層に、前記絶縁樹脂シートを向けて積層され、
    前記複数の半導体部材の第1半導体部材と第2半導体部材とは、前記第1配線ベース基材と前記第2配線ベース基材との第2接着層に、前記素子回路面と反対側の素子基板面を向けて各々積層され、
    前記複数の配線基材の第1配線基材と第2配線基材とは、各々一端の導電性ペースト電極を前記接続部材の導電層と接触させ、各々所定の導電性ペースト電極を前記再配線層と接触させて、前記第1半導体部材と前記第2半導体部材と前記接続部材とに積層されて配線基材積層体を形成する配線基材積層体形成工程と、
    前記配線基材積層体に含まれる第1接着層と第2接着層とを硬化させて、前記第1配線基材と前記第1半導体部材と前記第1配線ベース基材を一体化させた第1配線予備基体と、前記第2配線基材と前記第2半導体部材と前記第2配線ベース基材を一体化させた第2配線予備基体と、前記第1配線予備基体と前記第2配線予備基体とに接続された接続部材と、を含む配線予備成形体を予備成形する配線予備成形体成形工程と、
    前記第1配線予備基体と前記第2配線予備基体とに埋め込まれた各々半導体素子の素子基板面を対向させるように前記接続部材を曲げて前記第1配線予備基体と前記第2配線予備基体とを略対称に配置し、前記第1配線予備基体と前記第2配線予備基体との各々絶縁樹脂ベース板を接合する接合工程と、
    を有し、
    前記接合工程は、前記第1配線予備基体と前記第2配線予備基体との間に支持部材が挟持されて接着剤で加熱圧着され、
    前記接続部材は、前記第1配線部と前記第2配線部と前記支持部材との間に中空状の隙間を設けて配置され、前記接続部材の内周面への前記接着剤の流れ込みによる固着を抑えるため、前記中空状の隙間の大きさが前記支持部材の厚みを変えることにより調整されることを特徴とするプリント配線基板の製造方法。
  5. 請求項4に記載のプリント配線基板の製造方法であって、
    前記支持部材は、ポリイミド樹脂で成形された樹脂シート、繊維強化樹脂複合材料で成形された複合材料シート、無機材料で成形されたセラミックシート、またはモリブデンやインバー合金を銅で挟持した金属板で形成されていることを特徴とするプリント配線基板の製造方法。
  6. 請求項4または5に記載のプリント配線基板の製造方法であって、
    前記配線基材成形工程は、
    一方の面に銅層が設けられた絶縁樹脂板の前記銅層をエッチングして前記導体回路を形成し、前記絶縁樹脂板の他方の面に、前記第1接着層を形成し、前記第1接着層にマスキング層を形成し、前記絶縁樹脂板と前記第1接着層と前記マスキング層とに貫通して、前記導体回路と接続させる接続穴を形成し、前記接続穴に導電性ペーストを充填した後、前記マスキング層を除去して導電性ペースト電極を形成することを特徴とするプリント配線基板の製造方法。
  7. 請求項4から6のいずれか1つに記載のプリント配線基板の製造方法であって、
    前記半導体部材成形工程は、
    前記半導体素子の素子回路電極位置に第1開口を設けて第1絶縁層を形成し、前記第1開口に導電性材料で前記再配線層を形成し、前記再配線層の所定位置に第2開口を設けて第2絶縁層を形成することを特徴とするプリント配線基板の製造方法。
JP2008126998A 2008-05-14 2008-05-14 プリント配線基板及びその製造方法 Active JP5097006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008126998A JP5097006B2 (ja) 2008-05-14 2008-05-14 プリント配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008126998A JP5097006B2 (ja) 2008-05-14 2008-05-14 プリント配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009277846A JP2009277846A (ja) 2009-11-26
JP5097006B2 true JP5097006B2 (ja) 2012-12-12

Family

ID=41443010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008126998A Active JP5097006B2 (ja) 2008-05-14 2008-05-14 プリント配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5097006B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257467B2 (en) 2009-12-16 2016-02-09 Samsung Electronics Co., Ltd. Image sensor modules, methods of manufacturing the same, and image processing systems including the image sensor modules
DK2750491T3 (da) * 2011-08-23 2019-11-11 Fujikura Ltd Substrat med indbygget komponent og fremgangsmåde til fremstilling af dette

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224889B2 (ja) * 1993-01-13 2001-11-05 イビデン株式会社 プリント配線板とその製造方法
JP3892259B2 (ja) * 2001-09-14 2007-03-14 カシオ計算機株式会社 半導体装置の製造方法
JP2003133518A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体モジュール
JP2003158356A (ja) * 2001-11-20 2003-05-30 Murata Mfg Co Ltd 電子回路装置
JP3888267B2 (ja) * 2002-08-30 2007-02-28 カシオ計算機株式会社 半導体装置およびその製造方法
JP2004127970A (ja) * 2002-09-30 2004-04-22 Denso Corp 多層基板用素板の製造方法およびその素板を用いた多層基板の製造方法

Also Published As

Publication number Publication date
JP2009277846A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
JP4055717B2 (ja) 半導体装置およびその製造方法
CN101288351B (zh) 印刷布线基板及印刷布线基板的制造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
KR100778597B1 (ko) 적층 반도체 장치와 그 제조방법
US7705446B2 (en) Package structure having semiconductor chip embedded therein and method for fabricating the same
JP4073945B1 (ja) 多層配線基板の製造方法
TW200531237A (en) Semiconductor device and method of fabricating the same
JP2002170921A (ja) 半導体装置およびその製造方法
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP2007184636A (ja) 半導体装置
JP5238182B2 (ja) 積層配線基板の製造方法
JP2004119729A (ja) 回路装置の製造方法
KR100639737B1 (ko) 회로 장치의 제조 방법
JP4438389B2 (ja) 半導体装置の製造方法
JP2009146940A (ja) 積層配線基板及びその製造方法
JP5097006B2 (ja) プリント配線基板及びその製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP5385699B2 (ja) 積層配線基板の製造方法
JP5285385B2 (ja) 積層配線基板の製造方法
JP4513302B2 (ja) 半導体装置
JP2009246404A (ja) 半導体装置の製造方法
JP4442181B2 (ja) 半導体装置およびその製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP4209341B2 (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120921

R151 Written notification of patent or utility model registration

Ref document number: 5097006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250