JP5103408B2 - Secret calculation system, secret calculation method, secret calculation program - Google Patents
Secret calculation system, secret calculation method, secret calculation program Download PDFInfo
- Publication number
- JP5103408B2 JP5103408B2 JP2009008998A JP2009008998A JP5103408B2 JP 5103408 B2 JP5103408 B2 JP 5103408B2 JP 2009008998 A JP2009008998 A JP 2009008998A JP 2009008998 A JP2009008998 A JP 2009008998A JP 5103408 B2 JP5103408 B2 JP 5103408B2
- Authority
- JP
- Japan
- Prior art keywords
- secret
- computing device
- concealment
- calculation
- numerical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、暗号応用技術に関し、特に、入出力を明かすことなく論理演算を行う技術に関する。 The present invention relates to a cryptographic application technique, and more particularly to a technique for performing a logical operation without revealing input / output.
非特許文献１では、任意の論理演算において、ビット毎に秘匿化（暗号化）された入力を復元することなく論理演算を行って、論理演算結果の暗号文を出力する方法が提案されている。このように入出力を秘密にした論理演算は、秘匿回路計算と称されている。
Non-Patent
なお、秘匿回路計算の入力としては、例えば、Ｐａｉｌｌｉｅｒ暗号によって秘匿化された数値に対して、当該数値を明かすことなく、当該数値を二進数表記とした桁ごとに暗号化した暗号文（非特許文献２）が挙げられる。 In addition, as an input of the secret circuit calculation, for example, a ciphertext obtained by encrypting each numerical value in binary notation without revealing the numerical value for the numerical value concealed by the Pillar encryption (non-patent Reference 2) can be mentioned.
しかし、非特許文献１に開示された方法では、ビットｂi（ｉ＝１，２，・・・，ｎ）を秘匿化したデータ［ｂi］が与えられた場合に、データ［ｂi］を復号化することなく、例えば、
However, in the method disclosed in
を求めるためには、ｎ−１回のＡＮＤ演算に対する秘匿回路計算が必要になる。 Is required to calculate a secret circuit for n-1 AND operations.
そこで、本発明の目的は、従来の秘匿回路計算の実行回数を削減することができる秘密計算システム、秘密計算方法、秘密計算プログラムを提供することである。 Therefore, an object of the present invention is to provide a secret calculation system, a secret calculation method, and a secret calculation program that can reduce the number of executions of a conventional secret circuit calculation.
本発明の秘密計算システムは、
ビットｂi（ｉ＝１，２，・・・，ｎ）を秘匿化したデータ［ｂi］を入力として、ｂiを復元することなくｂiの論理演算を行い、論理演算結果を出力する秘密計算システムであって、
ＡＮＤ演算を行う場合、
秘密計算装置により、［ｂi］及びｎを基に、
The secret calculation system of the present invention is
Bits b i (i = 1,2, ··· , n) as input data [b i] was concealed, performs logical operations without b i to restore the b i, and outputs the logical operation result A secret computation system,
When performing an AND operation,
Based on [b i ] and n by the secret computing device ,
を計算し、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１、ｔはｎのビット長）を求め、
秘密計算装置により、ｗ j が全て０であれば、
Calculate
[W j ] (j = t, t−1,..., 1, t is a bit length of n) representing the calculation result in binary notation by the concealment numerical binary conversion device ,
If w j is all 0 by the secret computing device ,
を、そうでなければ、 Otherwise
を論理演算結果として出力する。 Is output as a logical operation result.
秘匿回路計算において、ビットｂi（ｉ＝１，２，・・・，ｎ）のＡＮＤ演算を行う場合、従来では、ｎ−１回のＡＮＤ演算に対する秘匿回路計算の実行を必要としていた。 When performing an AND operation on bits b i (i = 1, 2,..., N) in the secret circuit calculation, conventionally, it is necessary to execute the secret circuit calculation for n−1 AND operations.
これに対し、本発明では、［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１）が全て０であるか否かを判断するために、ｔ−１回のＯＲ演算及び１回のＮＯＴ演算に対する秘匿回路計算を実行するだけで済む。いま、 On the other hand, in the present invention, in order to determine whether [w j ] (j = t, t−1,..., 1) is all 0, t−1 times of OR operation and 1 It is only necessary to execute a secret circuit calculation for each NOT operation. Now
であるから、本発明は、従来に比べ秘匿回路計算の実行回数を削減することができるという効果が得られる。 Therefore, the present invention has an effect that the number of executions of the secret circuit calculation can be reduced as compared with the conventional case.
本実施例では、ビットｂi（ｉ＝１，２，・・・，ｎ）を秘匿化したデータ［ｂi］が与えられ、 In this embodiment, data [b i ] in which bits b i (i = 1, 2,..., N) are concealed is given,
を求めるＡＮＤ演算を例に挙げて説明する。 An example of an AND operation for obtaining the above will be described.
先ず、本実施例では、上述の非特許文献２で提案されている技術またはそれに類する技術を利用することを前提とする。 First, in this embodiment, it is assumed that the technique proposed in Non-Patent Document 2 described above or a technique similar thereto is used.
非特許文献２では、Ｐａｉｌｌｉｅｒ暗号によって暗号化された数値に対して、当該数値を明かすことなく、当該数値を二進数表記とした桁ごとに暗号化した暗号文を生成する方法が提案されている。 Non-Patent Document 2 proposes a method of generating a ciphertext in which a numeric value encrypted by a Palier cipher is encrypted for each digit in which the numeric value is expressed in binary notation without revealing the numeric value. .
このように、数値ｚを秘匿化（暗号化）したデータ［ｚ］を入力とし、ｚを二進数表記したときの各桁ｚi（ｚの下位ｉ桁目のビット）を秘匿化したデータ［ｚi］を出力する装置を秘匿化数値二進変換装置と呼ぶことにする。 In this way, data [z] in which the numerical value z is concealed (encrypted) is input, and data in which each digit z i (bit in the lower i-th digit of z) is concealed when z is expressed in binary notation [ A device that outputs z i ] is referred to as a concealed numerical binary conversion device.
また、ビットｂi（ｉ＝１，２，・・・，ｍ）を秘匿化したデータ［ｂi］及びある論理関数ｆを入力として、［ｆ（ｂ1，・・・，ｂm）］を出力するような、非特許文献１に開示された方法またはそれに類する方法を実装した装置を秘匿回路計算装置と呼ぶことにする。
Further, data [b i ] in which bits b i (i = 1, 2,..., M) are concealed and a logical function f are input, and [f (b 1 ,..., B m )]. A device that implements the method disclosed in Non-Patent
本発明では、数値を秘匿化したデータ［ｚ］，［ｚ′］及び秘匿化していない数値ｃについて、［ｚ＋ｚ′］，［ｚ−ｚ′］，［ｃｚ］を計算する機能が必要となるが、非特許文献２の方法では当該機能を満たしている。 In the present invention, it is necessary to have a function of calculating [z + z ′], [z−z ′], and [cz] for the data [z] and [z ′] whose values are concealed and the numerical value c that is not concealed. However, the method of Non-Patent Document 2 satisfies this function.
以上の準備の下、本実施例の秘密計算システム１０は、図１に示すように、上述の秘匿化数値二進変換装置１２及び秘匿回路計算装置１３を有する他、ビット毎に秘匿化されたデータ［ｂi］（ｉ＝１，２，・・・，ｎ）及び論理関数ｆを入力として、［ｆ（ｂ1，・・・，ｂn）］を出力する秘密計算装置１１を有している。
Under the above preparation, the secret calculation system 10 of this embodiment has the above-described concealed numerical
なお、図１においては、説明の簡略化のため、秘匿化数値二進変換装置１２及び秘匿回路計算装置１３をそれぞれ単一の装置としているが、それぞれ複数台の装置で構成しても良い。
In FIG. 1, for simplicity of explanation, the concealment numerical
秘密計算装置１１は、秘匿化数値二進変換装置１２及び秘匿回路計算装置１３とネットワークで接続されていて、秘匿化数値二進変換装置１２及び秘匿回路計算装置１３とネットワークを介してデータの送受信が可能であるものとする。
The
なお、秘密計算装置１１において、［ｂi］（ｉ＝１，２，・・・，ｎ）及び論理関数ｆを入力として、［ｆ（ｂ1，・・・，ｂn）］を出力することは、秘匿回路計算装置１３の機能そのものであるが、本実施例では、秘密計算装置１１の機能を用いることにより、単純に秘匿回路計算装置１３の機能のみを用いるよりも高速に論理演算を可能とすることが目的である。
The
次に、本実施例の秘密計算システム１０の動作について図２を用いて説明する。 Next, the operation of the secret calculation system 10 of this embodiment will be described with reference to FIG.
秘密計算装置１１は、ステップＡ１において、ビットｂi（ｉ＝１，２，・・・，ｎ）を秘匿化したデータ［ｂi］が入力されると、
When the
を出力するために、先ず、ステップＡ２において、［ｂi］及びｎから First, in step A2, from [b i ] and n
を計算し、計算結果を秘匿化数値二進変換装置１２に送信する。
And the calculation result is transmitted to the concealed numerical
その応答として、秘匿化数値二進変換装置１２は、ステップＡ３において、［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１）を求め、［ｗj］を秘密計算装置１１に送信する。
In response, the concealment numerical
ここで、ｗjは、 Where w j is
を二進数表記したときの下位ｊ桁目のビットを表し、ｔはｎのビット長を表すものとする。すると、 Represents the bit in the lower j-th digit in binary notation, and t represents the bit length of n. Then
であり、 And
が成り立つことから、 Because
となり、秘密計算装置１１は、［ｗj］を秘匿回路計算装置１３に送信する。
Thus, the
その応答として、秘匿回路計算装置１３は、ステップＡ４において、
As a response, the secret
を計算し、計算結果を秘密計算装置１１に送信する。その計算結果は、論理演算結果の暗号文として秘密計算装置１１から出力される。
And the calculation result is transmitted to the
以上、ＡＮＤ演算を例に説明したが、ＸＯＲ演算やＯＲ演算であっても同様に処理可能である。 The AND operation has been described above as an example, but the same processing is possible even with an XOR operation or an OR operation.
例えば、ＸＯＲ演算であれば、 For example, if it is an XOR operation,
とすれば良く、秘匿回路計算装置１３は不要である。
The secret
また、ＯＲ演算であれば、 If it is an OR operation,
の代わりに、 Instead of,
とし、 age,
と置き換えて考えれば良い。 You can replace it with
本実施例の期待する効果は、秘匿回路計算装置１３の負荷軽減である。
The expected effect of the present embodiment is to reduce the load on the secret
従来のように、単純に秘匿回路計算装置１３の機能のみを用いて実行する場合は、ｎ−１回のＡＮＤ演算に対する秘匿回路計算が必要となる。
As in the prior art, when only the function of the secret
これに対して、本実施例では、［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１）が全て０であるか否かを判断するために、ｔ−１回のＯＲ演算及び１回のＮＯＴ演算に対する秘匿回路計算を実行するだけで済むため、従来の秘匿回路計算の実行回数を削減することができ、秘匿回路計算装置１３の負荷軽減を図ることができる。
On the other hand, in this embodiment, in order to determine whether or not [w j ] (j = t, t−1,..., 1) is 0, t−1 OR operations are performed. In addition, since it is only necessary to execute the secret circuit calculation for one NOT operation, the number of executions of the conventional secret circuit calculation can be reduced, and the load on the secret
いま、 Now
であるから、ｎが大きくなるにつれて秘匿回路計算装置１３の負荷軽減の効果がより大きくなる。
Therefore, as n increases, the load reduction effect of the secret
本実施例の秘密計算システム１０は、実施例１と比べて、構成自体は同様であるが、秘匿化数値二進変換装置１２を繰り返し利用することで、秘匿回路計算装置１３の負荷を更に軽減する点が異なる。
The secret calculation system 10 of the present embodiment has the same configuration as that of the first embodiment, but further reduces the load on the secret
次に、本実施例の秘密計算システム１０の動作について図３を用いて説明する。ここでは、ビットｂi（ｉ＝１，２，・・・，ｎ）を秘匿化したデータ［ｂi］が与えられ、 Next, the operation of the secret calculation system 10 of this embodiment will be described with reference to FIG. Here, data [b i ] in which bits b i (i = 1, 2,..., N) are concealed is given,
を求めるＯＲ演算を例に挙げて説明する。 An example of an OR operation for obtaining the above will be described.
秘密計算装置１１は、ステップＢ１において、ビットｂi（ｉ＝１，２，・・・，ｎ）を秘匿化したデータ［ｂi］が入力されると、
When the
を出力するために、先ず、ステップＢ２において、［ｂi］及びｎから First, in step B2, from [b i ] and n
を計算し、計算結果を秘匿化数値二進変換装置１２に送信する。
And the calculation result is transmitted to the concealed numerical
その応答として、秘匿化数値二進変換装置１２は、ステップＢ３において、［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１）を求め、［ｗj］を秘密計算装置１１に送信する。
As a response, the concealment numerical
ここで、ｗjは、 Where w j is
を二進数表記したときの下位ｊ桁目のビットを表し、ｔはｎのビット長を表すものとする。このとき、 Represents the bit in the lower j-th digit in binary notation, and t represents the bit length of n. At this time,
であるから、 Because
が成り立つ。 Holds.
これを踏まえ、秘密計算装置１１は、ステップＢ４において、［ｗj］及びｔから
Based on this, the
を計算し、計算結果を秘匿化数値二進変換装置１２に送信する。
And the calculation result is transmitted to the concealed numerical
その応答として、秘匿化数値二進変換装置１２は、ステップＢ５において、［ｅk］（ｋ＝ｐ，ｐ−１，・・・，１）を求め、［ｅk］を秘密計算装置１１に送信する。
In response, the concealment numerical
ここで、ｅkは、 Where e k is
を二進数表記したときの下位ｋ桁目のビットを表し、ｐはｔのビット長を表すものとする。このとき、 Represents the bit in the lower k-th digit when p is represented in binary, and p represents the bit length of t. At this time,
となり、 And
が成り立つことから、 Because
となり、秘密計算装置１１は、［ｅk］を秘匿回路計算装置１３に送信する。
Thus, the
その応答として、秘匿回路計算装置１３は、ステップＢ６において、
As a response, the secret
を計算し、計算結果を秘密計算装置１１に送信する。その計算結果は、論理演算結果の暗号文として秘密計算装置１１から出力される。
And the calculation result is transmitted to the
本実施例では、［ｅk］（ｋ＝ｐ，ｐ−１，・・・，１）が全て０であるか否かを判断するために、 In this embodiment, in order to determine whether [e k ] (k = p, p−1,..., 1) is all 0,
回の秘匿回路計算を実行するだけで済むため、実施例１よりも更に秘匿回路計算装置１３の負荷軽減が見込める。
Since it is only necessary to execute the secret circuit calculation once, the load of the secret
以上、ＯＲ演算を例に説明したが、ＡＮＤ演算やＸＯＲ演算であっても同様に処理可能である。 The OR operation has been described above as an example, but the same processing can be performed even with an AND operation or an XOR operation.
例えば、ＡＮＤ演算であれば、 For example, if it is an AND operation,
の代わりに、 Instead of,
とし、 age,
と置き換えて考えれば良い。 You can replace it with
以上、本発明を実施例を参照して説明したが、本発明は上記実施例に限定されものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。 The present invention has been described with reference to the embodiments. However, the present invention is not limited to the above embodiments. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the present invention.
例えば、実施例２では、秘匿化数値二進変換装置１２を二度利用したが、三度以上利用する方法やその効果は明らかである。
For example, in the second embodiment, the concealment numerical
また、実施例１，２では、秘密計算装置１１と秘匿化数値二進変換装置１２及び秘匿回路計算装置１３とを分離して構成したが、秘密計算装置１１の内部に秘匿化数値二進変換装置１２及び秘匿回路計算装置１３の機能を設けた構成としても良い。更に、この場合、その秘密計算装置１１にて行われる秘密計算方法を、コンピュータに実行させるためのプログラムに適用しても良い。また、そのプログラムを記憶媒体に格納することも可能であり、ネットワークを介して外部に提供することも可能である。
In the first and second embodiments, the
１０ 秘密計算システム
１１ 秘密計算装置
１２ 秘匿化数値二進変換装置
１３ 秘匿回路計算装置
DESCRIPTION OF SYMBOLS 10
Claims (11)
ＡＮＤ演算を行う場合、
秘密計算装置により、［ｂi］及びｎを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１、ｔはｎのビット長）を求め、
秘密計算装置により、ｗ j が全て０であれば、
When performing an AND operation,
Based on [b i ] and n by the secret computing device ,
[W j ] (j = t, t−1,..., 1, t is a bit length of n) representing the calculation result in binary notation by the concealment numerical binary conversion device ,
If w j is all 0 by the secret computing device ,
秘密計算装置により、［ｂi］及びｎを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１、ｔはｎのビット長）を求め、
秘密計算装置により、ｗ1を論理演算結果として出力する、請求項１に記載の秘密計算システム。 When performing an XOR operation,
Based on [b i ] and n by the secret computing device ,
[W j ] (j = t, t−1,..., 1, t is a bit length of n) representing the calculation result in binary notation by the concealment numerical binary conversion device ,
The secret calculation system according to claim 1 , wherein w 1 is output as a logical operation result by a secret calculation device .
秘密計算装置により、［ｂi］及びｎを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１、ｔはｎのビット長）を求め、
秘密計算装置により、ｗ j が全て０であれば、
Based on [b i ] and n by the secret computing device ,
[W j ] (j = t, t−1,..., 1, t is a bit length of n) representing the calculation result in binary notation by the concealment numerical binary conversion device ,
If w j is all 0 by the secret computing device ,
ＡＮＤ演算を行う場合、
秘密計算装置により、［ｂi］及びｎを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１、ｔはｎのビット長）を求め、
秘密計算装置により、［ｗj］及びｔを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｅk］（ｋ＝ｐ，ｐ−１，・・・，１、ｐはｔのビット長）を求め、
秘密計算装置により、ｅ k が全て０であれば、
When performing an AND operation,
Based on [b i ] and n by the secret computing device ,
[W j ] (j = t, t−1,..., 1, t is a bit length of n) representing the calculation result in binary notation by the concealment numerical binary conversion device ,
Based on [w j ] and t by the secret computing device ,
[E k ] (k = p, p−1,..., 1, p is a bit length of t) representing the calculation result in binary notation by the concealment numerical binary conversion device ,
If e k is all 0 by the secret computing device ,
秘密計算装置により、［ｂi］及びｎを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１、ｔはｎのビット長）を求め、
秘密計算装置により、［ｗj］及びｔを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｅk］（ｋ＝ｐ，ｐ−１，・・・，１、ｐはｔのビット長）を求め、
秘密計算装置により、ｅ k が全て０であれば、
Based on [b i ] and n by the secret computing device ,
[W j ] (j = t, t−1,..., 1, t is a bit length of n) representing the calculation result in binary notation by the concealment numerical binary conversion device ,
Based on [w j ] and t by the secret computing device ,
[E k ] (k = p, p−1,..., 1, p is a bit length of t) representing the calculation result in binary notation by the concealment numerical binary conversion device ,
If e k is all 0 by the secret computing device ,
ＡＮＤ演算を行う場合、
秘密計算装置により、［ｂi］及びｎを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１、ｔはｎのビット長）を求めるステップと、
秘密計算装置により、ｗ j が全て０であれば、
When performing an AND operation,
Based on [b i ] and n by the secret computing device ,
A step of obtaining [w j ] (j = t, t−1,..., 1, t is a bit length of n) in binary notation by the concealment numerical binary conversion device ;
If w j is all 0 by the secret computing device ,
秘密計算装置により、［ｂi］及びｎを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１、ｔはｎのビット長）を求めるステップと、
秘密計算装置により、ｗ1を論理演算結果として出力するステップと、を有する請求項６に記載の秘密計算方法。 When performing an XOR operation,
Based on [b i ] and n by the secret computing device ,
A step of obtaining [w j ] (j = t, t−1,..., 1, t is a bit length of n) in binary notation by the concealment numerical binary conversion device ;
The secret calculation method according to claim 6, further comprising a step of outputting w 1 as a logical operation result by a secret calculation device .
秘密計算装置により、［ｂi］及びｎを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１、ｔはｎのビット長）を求めるステップと、
秘密計算装置により、ｗ j が全て０であれば、
Based on [b i ] and n by the secret computing device ,
A step of obtaining [w j ] (j = t, t−1,..., 1, t is a bit length of n) in binary notation by the concealment numerical binary conversion device ;
If w j is all 0 by the secret computing device ,
ＡＮＤ演算を行う場合、
秘密計算装置により、［ｂi］及びｎを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１、ｔはｎのビット長）を求めるステップと、
秘密計算装置により、［ｗj］及びｔを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｅk］（ｋ＝ｐ，ｐ−１，・・・，１、ｐはｔのビット長）を求めるステップと、
秘密計算装置により、ｅ k が全て０であれば、
When performing an AND operation,
Based on [b i ] and n by the secret computing device ,
A step of obtaining [w j ] (j = t, t−1,..., 1, t is a bit length of n) in binary notation by the concealment numerical binary conversion device ;
Based on [w j ] and t by the secret computing device ,
A step of obtaining [e k ] (k = p, p−1,..., 1, p is a bit length of t) in binary notation by the concealment numerical binary conversion device ;
If e k is all 0 by the secret computing device ,
秘密計算装置により、［ｂi］及びｎを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｗj］（ｊ＝ｔ，ｔ−１，・・・，１、ｔはｎのビット長）を求めるステップと、
秘密計算装置により、［ｗj］及びｔを基に、
秘匿化数値二進変換装置により、当該計算結果を二進数表記した［ｅk］（ｋ＝ｐ，ｐ−１，・・・，１、ｐはｔのビット長）を求めるステップと、
秘密計算装置により、ｅ k が全て０であれば、
Based on [b i ] and n by the secret computing device ,
A step of obtaining [w j ] (j = t, t−1,..., 1, t is a bit length of n) in binary notation by the concealment numerical binary conversion device ;
Based on [w j ] and t by the secret computing device ,
A step of obtaining [e k ] (k = p, p−1,..., 1, p is a bit length of t) in binary notation by the concealment numerical binary conversion device ;
If e k is all 0 by the secret computing device ,
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009008998A JP5103408B2 (en) | 2009-01-19 | 2009-01-19 | Secret calculation system, secret calculation method, secret calculation program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009008998A JP5103408B2 (en) | 2009-01-19 | 2009-01-19 | Secret calculation system, secret calculation method, secret calculation program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010164899A JP2010164899A (en) | 2010-07-29 |
| JP5103408B2 true JP5103408B2 (en) | 2012-12-19 |
Family
ID=42581085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009008998A Expired - Fee Related JP5103408B2 (en) | 2009-01-19 | 2009-01-19 | Secret calculation system, secret calculation method, secret calculation program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5103408B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9535658B2 (en) | 2012-09-28 | 2017-01-03 | Alcatel Lucent | Secure private database querying system with content hiding bloom filters |
| JP5506961B1 (en) * | 2012-11-19 | 2014-05-28 | 日本電信電話株式会社 | Notation conversion device, method, and program |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4702777B2 (en) * | 2005-04-21 | 2011-06-15 | 日本電信電話株式会社 | Secret logic calculation method and apparatus, and program |
-
2009
- 2009-01-19 JP JP2009008998A patent/JP5103408B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010164899A (en) | 2010-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6391900B1 (en) | Homomorphic reasoning apparatus, homomorphic reasoning method, homomorphic reasoning program, and secret information processing system | |
| CN113518092B (en) | Set intersection method for realizing multi-party privacy | |
| González-Serrano et al. | Training support vector machines with privacy-protected data | |
| KR20200047002A (en) | Method for comparing ciphertext using homomorphic encryption and apparatus for executing thereof | |
| JP6962578B2 (en) | Cryptographic processing system, cryptographic processing device, cryptographic processing program, and cryptographic processing method | |
| CN104429019A (en) | Secret sharing system, data distribution device, distributed data conversion device, secret sharing method, and program | |
| JP4979068B2 (en) | Secret function calculation method and apparatus, and program | |
| CN111512592A (en) | Conversion key generation device, ciphertext conversion device, confidential information processing system, conversion key generation method, conversion key generation program, ciphertext conversion method, and ciphertext conversion program | |
| JP6575532B2 (en) | Encryption device, decryption device, encryption processing system, encryption method, decryption method, encryption program, and decryption program | |
| CN113922944B (en) | A quantum homomorphic encryption and decryption method based on multi-valued single quantum states | |
| CN114422130B (en) | A quantum encryption method based on quantum power function confusion | |
| JP6135804B1 (en) | Information processing apparatus, information processing method, and program | |
| CN117242740A (en) | Ciphertext conversion system, conversion key generation method, and conversion key generation program | |
| Raj et al. | Enhancement of security mechanism for confidential data using AES-128, 192 and 256bit encryption in cloud | |
| WO2018211675A1 (en) | Bit decomposition secure computation apparatus, bit combining secure computation apparatus, method and program | |
| JP2010049213A (en) | Encrypting device, decrypting device, cipher communication system, method and program | |
| Manikandan et al. | On dual encryption with RC6 and combined logistic tent map for grayscale and DICOM | |
| Salam et al. | ShiftMod cipher: A symmetrical cryptosystem scheme | |
| JP5103408B2 (en) | Secret calculation system, secret calculation method, secret calculation program | |
| Liu et al. | An efficient ckks-fhew/tfhe hybrid encrypted inference framework | |
| US20220103534A1 (en) | Information processing system and information processing method | |
| Jin et al. | Generic and practical key establishment from lattice | |
| CN112740618A (en) | Signature device, verification device, signature system, signature method, signature program, verification method, and verification program | |
| Alrehaili et al. | Cloud computing security challenges | |
| Muhammed et al. | Improved cloud-based N-primes model for symmetric-based fully homomorphic encryption using residue number system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5103408 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |