Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5104782B2 - 薄膜光変換素子の製造装置及び製造方法 - Google Patents
[go: Go Back, main page]

JP5104782B2 - 薄膜光変換素子の製造装置及び製造方法 - Google Patents

薄膜光変換素子の製造装置及び製造方法 Download PDF

Info

Publication number
JP5104782B2
JP5104782B2 JP2009042979A JP2009042979A JP5104782B2 JP 5104782 B2 JP5104782 B2 JP 5104782B2 JP 2009042979 A JP2009042979 A JP 2009042979A JP 2009042979 A JP2009042979 A JP 2009042979A JP 5104782 B2 JP5104782 B2 JP 5104782B2
Authority
JP
Japan
Prior art keywords
flexible substrate
film
belt
film forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009042979A
Other languages
English (en)
Other versions
JP2010199325A (ja
Inventor
辰実 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2009042979A priority Critical patent/JP5104782B2/ja
Publication of JP2010199325A publication Critical patent/JP2010199325A/ja
Application granted granted Critical
Publication of JP5104782B2 publication Critical patent/JP5104782B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Description

本発明は、帯状可撓性基板を用いた、光エネルギーを電気エネルギーに変換する太陽電池などの薄膜光電変換素子の製造装置及び製造方法に関する。
この種の薄膜光電変換素子の製造方法及び製造装置としては、成膜を断続的に行い、成膜時には基板を停止してシール材を介して密着する壁により気密の成膜室を形成してその中で成膜する。そして、成膜室壁および裏面に接触している接地電極を退避させ、浮かした基板を搬送することにより、基板に損傷を与えることなく次の成膜位置まで移動させるようにした薄膜光電変換装素子の製造方法及び製造装置が知られている(例えば、特許文献1参照)。
このような薄膜光電変換素子の製造方法及び製造装置では、通常、非晶質太陽電池のN型層、I型層、P型層の各非晶質薄膜を形成する化学蒸着装置のステップ式のロール・ツー・ロール型プラズマ化学蒸着装置(以下、第1従来例と称す)としては、図6及び図7に示すように、1層部の非晶質薄膜を形成する成膜機構として、帯状可撓性基板100の搬送方向と直交する方向に、接地電極を支持する第1挟持部101と高周波電極を支持する第2挟持部102とを帯状可撓性基板100を挟んで相対移動可能に配置し、第1挟持部101及び第2挟持部102の外周側に、成膜面113を囲むようにシール材114を配設し、帯状可撓性基板100の停止状態で、第1挟持部101及び第2の挟持部102のシール材114を帯状可撓性基板100に接触させることにより気密性を有する成膜室を形成するようにしている。
そして、上記構成を有する成膜機構をN型層、I型層、P型層用に3つ直列に配置し、これら間に帯状可撓性基板100を順次成膜位置に停止させながら搬送する。
この場合には、上流側の成膜機構でN型層を成膜し、次いで、下流側の次の成膜機構でN型層上にI型層を成膜し、最後に最下流側の成膜機構でI型層状にP型層を形成する。
このとき、帯状可撓性基板100に対する成膜位置は、第1挟持部101及び第2挟持部102のシール材114が成膜面に接触することから、成膜面に傷を付けないようにするには、図7に示すように、シール材114の接触位置より大きなピッチで帯状可撓性基板100を搬送しながら成膜する必要があり、成膜位置を搬送方向に連続させることはできず、少なくとも搬送方向にシール材が接触する所定間隔だけ開けて成膜位置を形成ことになる。このため、帯状可撓性基板の利用効率を高めるには限界があるという未解決の課題がある。
これに対して、図8に示すように、帯状可撓性基板100を連続的に搬送して、3つの成膜機構でN型層、I型層及びP型層を順次成膜する連続搬送式のロール・ツー・ロール型プラズマ化学蒸着装置が知られている(以下、第2従来例と称す)。この第2従来例では、予め裏面電極を形成した帯状可撓性基板をロール仕込み室40Aの巻き戻しロール110から引出して、N型層を成膜する第1の成膜室41A、I型層を成膜する第2の成膜室41B及びP型層を成膜する第3の成膜室41Cの順に通過させてロール取り出し室40Bの巻取りロール111に巻き取るようにしている。帯状可撓性基板100には、第1の成膜室41AでN型層が成膜され、第2の成膜室41BでI型層が成膜され、最後に第3の成膜室41CでP型層が成膜されて、各非晶質薄膜層が積層される。
また、各成膜室41A〜41Cには、接地電極50A及び高周波電極50Bが備えられており、これら電極間に形成される高周波電界により導入口50Cから成膜室に導入された反応ガスを励起してプラズマ状態にする。反応が済んだ不要なガスは排気口50Dから外部に排気される。ただし、各成膜室には、成膜する薄膜層の種類に応じた反応ガスが導入される。なお、この図8では、説明を省略するが、各成膜室41A〜41Cの接続部には不活性ガスがながれており、これにより各成膜室41A〜41Cでの処理を分離する。
図8に示す第2従来例の装置を用いて、帯状可撓性基板100の主面に対して、N型層、I型層及びP型層の各非晶質薄膜層をこの順に積層させる場合、先ず、ロール仕込み室40Aに近い成膜室41Aから順にN型層、I型層及びP型層を成膜するための反応ガスを導入する。そして、ロール仕込み室40Aに収納された帯状可撓性基板100を送り出して、先ず、N型の非晶質シリコン層を形成するための成膜室41Aを通過させる。N型層が成膜された基板領域は、続いてI型層を成膜するための成膜室41Bに導かれて、先のN型層に積そうしてI型層が成膜される。このN型層とI型層の積層された基板領域は、続いてP型層を成膜するための成膜室41Cに導かれて、先のN型層、I型層に積層してP型層が成膜される。以上により、N型層、I型層及びP型層の各相が順次積層して成膜される。
この第2従来例によると、帯状可撓性基板100に積層される各非晶質薄膜層の成膜範囲は、図9(a)及び(b)に示すようになる。連続的に成膜を行うため、成膜面113が連続して材料の利用効率は高い。しかし、成膜中に帯状可撓性基板100を電極面に対して所定の膜質を得るために
距離を確保することが必要であるが、搬送しながらの成膜であるため、帯状可撓性基板100を第1従来例のようにヒータ及び包括型成膜室の接触部分で抑えることができず、非接触で位置決めをするため、帯状可撓性基板100のシワや振動により電極との距離を確保することが難しいという未解決の課題がある。
特許第3079830号公報
しかしながら、上記第1従来例では各非晶質薄膜の成膜を正確に行うことがはできるが、帯状可撓性基板の利用効率は低下し、上記第2従来例では、逆に帯状可撓性基板の利用効率は高めることはできるが、帯状可撓性基板を搬送しながらの成膜により帯状可撓性基板のしわや振動により電極との距離を確保ことが困難で正確な成膜を行うことができないという未解決の課題があり、正確な成膜を行いながら帯状可撓性基板の利用効率を高めることはできないものであった。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、帯状可撓性基板の広範囲な成膜範囲を確保して帯状可撓性基板の利用効率に優れ、且つ帯状可撓性基板と電極面との距離を高精度で確保することができ、高品質な積層薄膜を得ることができる薄膜光電変換素子の製造装置及び製造方法を提供することを目的としている。
上記目的を達成するために、請求項1に係る薄膜光電変換素子の製造装置は、帯状可撓性基板上に複数の異なる性質の薄膜を積層して少なくとも光電変換層を形成する薄膜光電変換素子の製造装置であって、真空室内に直列に配列された複数の成膜機構と、該複数の成膜機構に対して、前記帯状可撓性基板をその成膜面を停止させながら順次搬送する基板搬送部とを備え、前記各成膜機構は、前記帯状可撓性基板の搬入部及び搬出部に前記成膜面に非接触となる開口部を有し、前記帯状可撓性基板の停止時に、当該帯状可撓性基板の前記成膜面の搬送方向と直交する方向の両外側の表裏面を挟持して成膜を行う成膜動作と、少なくとも前記帯状可撓性基板の成膜面の外側の表裏面から離間して前記帯状可撓性基板の搬送を許容する解放動作とを行うように構成されている。
この構成によると、成膜機構に帯状可撓性基板の搬入口及び搬出口に成膜面に非接触な開口部を形成したので、ステップ式のロール・ツー・ロール型式を採用しながら、帯状可撓性基板に連続した成膜面を形成することができ、帯状可撓性基板の利用効率を高めながら、成膜機構の成膜位置で帯状可撓性基板を停止させた状態で、開口部を除く部分でシール部材を接触させることができ、成膜面と成膜面側の電極との距離を正確に位置決めすることができる。
また、請求項2に係る薄膜光電変換素子の製造装置は、前記成膜機構は、前記帯状可撓性基板の成膜面を挟んで相対移動可能な一対の電極収容部と、前記一対の電極収納部のそれぞれを個別に形成する周壁の前記帯状可撓性基板の搬入部及び搬出部に形成した前記成膜面に非接触となる開口部と、前記周壁の前記帯状可撓性基板との対向面における前記成膜面の搬送方向と直行する方向の両外側に形成された前記帯状可撓性基板の表裏に接触して挟持するシール材と、前記一対の電極収容部を、前記シール材が前記帯状可撓性基板の成膜面の搬送方向と直行する外側を挟持して成膜を行う成膜位置と前記一対の電極収容部の少なくとも前記シール材が前記帯状可撓性基板から離間する解放位置との間で相対移動させる相対移動制御部とを備えていることを特徴としている。
この構成によると、成膜機構で、帯状可撓性基板が停止している成膜時に、帯状可撓性基板の搬入部及び搬出部に開口部が形成されて成膜面と非接触とされているので、帯状可撓性基板を搬送方向に任意のピッチで搬送しても、成膜面が傷つくことはない。
また、請求項3に係る薄膜光電変換素子の製造装置は、請求項2に係る発明において、前記成膜機構は、一対の電極収容部が前記成膜位置にある状態で、前記帯状可撓性基板の成膜面に対向する電極と、当該電極とは前記帯状可撓性基板の反対側で当該帯状可撓性基板と接触する電極との間に高周波電圧を印加して成膜するように構成されていることを特徴としている。
この構成によると、一対の電極収容部が成膜位置にある状態で、成膜面とは反対側の電極が帯状可撓性基板と接触しているので、成膜面側で対向する電極と帯状可撓性基板との間の距離を高精度で位置決めすることができ、良質な成膜を得ることができる。
また、請求項4に係る薄膜光電変換素子の製造装置は、請求項1乃至3の何れか1項に係る発明において、前記複数の成膜機構は所定間隔を保って直列に配列され、前記基板搬送部は、前記成膜機構の成膜を行う電極の搬送方向長さと等しいピッチ以下のピッチで前記帯状可撓性基板を搬送することを特徴としている。
この構成によると、成膜機構の成膜を行う電極の搬送方向長さと等しいピッチ以下のピッチで帯状可撓性基板を搬送することにより、帯状可撓性基板上に連続した成膜を積層して形成することができる。
また、請求項5に係る薄膜光電変換素子の製造装置は、請求項1乃至3の何れか1項に係る発明において、前記複数の成膜機構は所定間隔を保って直列に配列され、前記基板搬送部は、前記成膜機構の成膜を行う電極の搬送方向長さを等分割したピッチで前記帯状可撓性基板を搬送することを特徴としている。
この構成によると、成膜機構の成膜を行う電極を等分した長さと等しいピッチで帯状可撓性基板を搬送することにより、帯状可撓性基板上に連続した成膜の厚さを一様に形成することができ、膜質の均一化を図ることができる。
また、請求項6に係る薄膜光電変換素子の製造方法は、帯状可撓性基板上に複数の異なる性質の薄膜を積層して少なくとも光電変換層を形成する薄膜光電変換素子の製造方法であって、前記帯状可撓性基板を直列に配列された複数の成膜機構の成膜位置に搬送して停止させる搬送ステップと、前記成膜機構の成膜位置で停止された前記帯状可撓性基板を、その成膜面の搬入部及び搬出部で当該成膜面と非接触となる開口部を除く周壁に形成したシール材で前記成膜面の搬送方向と直交する方向の両外側を表裏面で挟持して、当該成膜面に成膜する成膜ステップと、成膜面の成膜が完了した時点で前記シール材を介する挟持状態を解除して、成膜面を所定ピッチで搬送して停止させるステップとを繰り返して異なる性質の薄膜を積層した光電変換層を形成することを特徴としている。
この構成とすることにより、ステップ式のロール・ツー・ロール型式を採用しながら、帯状可撓性基板に連続した成膜面を形成することができ、帯状可撓性基板の利用効率を高めながら、成膜機構の成膜位置で帯状可撓性基板を停止させた状態で、開口部を除く部分でシール部材を接触させることができ、成膜面と成膜面側の電極との距離を正確に位置決めすることができる。
また、請求項7に係る薄膜光電変換素子の製造方法は、請求項6に係る発明において、前記成膜ステップは、シール材による挟持状態で、前記可撓性基板の成膜面に対向する電極と該電極とは当該帯状可撓性基板を挟んで反対側に配設された前記帯状可撓性基板に接触する電極との間に高周波電圧を印加して成膜することを特徴としている。
この構成によると、シール材による挟持状態で、成膜面とは反対側の電極が帯状可撓性基板と接触しているので、成膜面側で対向する電極と帯状可撓性基板との間の距離を高精度で位置決めすることができ、良質な成膜を得ることができる。
また、請求項8に係る薄膜光電変換素子の製造方法は、請求項6又は7に係る発明において、前記複数の成膜機構が所定間隔を保って直列に配列され、前記帯状可撓性基板を成膜機構の電極の搬送方向長さ以下のピッチで搬送することを特徴としている。
この構成によると、成膜を行う電極の搬送方向長さと等しいピッチ以下のピッチで帯状可撓性基板を搬送することにより、帯状可撓性基板上に連続した成膜を積層して形成することができる。
また、請求項9に係る薄膜光電変換素子の製造方法は、請求項6又は7に係る発明において、前記複数の成膜機構が所定間隔を保って直列に配列され、前記帯状可撓性基板を成膜機構の電極の搬送方向長さを等分割したピッチで搬送することを特徴としている。
この構成によると、成膜を行う電極を等分した長さと等しいピッチで帯状可撓性基板を搬送することにより、帯状可撓性基板上に連続した成膜の厚さを一様に形成することができ、膜質の均一化を図ることができる。
本発明によれば、成膜機構に帯状可撓性基板の搬入部及び搬出部に成膜面に非接触となる開口部を形成したので、帯状可撓性基板を所定ピッチで間欠的に搬送しながら、成膜を行うことが可能となり、帯状可撓性基板に連続した成膜面を形成して利用効率を高めることができるとともに、成膜時にシール材が開口部を除く帯状可撓性基板の表裏に接触するので、帯状可撓性基板の位置決めを行うことができ、成膜面とこれに対向する電極との距離を高精度に保持することができ、良質な薄膜を形成することができるという効果が得られる。
本発明の第1の実施形態を示す説明図であって、(a)は前面板を取り外した状態の正面図、(b)は右側面板を取り外した状態の側面図である。 成膜機構の一例を示す解放状態を示す断面図である。 成膜機構の一例を示す共通接地電極を帯状可撓性基板に接触させた状態を示す断面図である。 成膜機構の一例を示す成膜状態を示す断面図である。 帯状可撓性基板の成膜状態を示す説明図であって、(a)は正面図、(b)は側面図である。 第1従来例を示す成膜機構の断面図である。 第1従来例における帯状可撓性基板の成膜状態を示す説明図であって、(a)は正面図、(b)は側面図である。 第2従来例を示す断面図である。 第2従来例における帯状可撓性基板の成膜状態を示す説明図であって、(a)は正面図、(b)は側面図である。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は本発明の薄膜光電変換素子の製造装置を示す全体構成図であって、図中、1は上下方向に延長する真空室である。この真空室1内には、上端部に帯状可撓性基板2を巻装して送り出す送出ロール3が配設された基板送出室4が形成され、下端部に送り出しロール3から送り出された帯状可撓性基板2を巻き取る巻取ロール5が配設された基板巻取室6が形成されている。送出ロール3から送り出された帯状可撓性基板2はガイドロール7によって案内され、巻取ロール5に巻き取られる帯状可撓性基板2はガイドロール8によって案内されている。
そして、基板送出室4及び基板巻取室6間に帯状可撓性基板2を挿通する3つの成膜機構10A、10B及び10Cが直列に配設されている。各成膜機構10A〜10Cのそれぞれは、図2に示すように、帯状可撓性基板2の搬送路を挟んで対向する固定挟持部材11と可動挟持部材12とを有する。固定挟持部材11は、真空室1の背面板部に固定支持された絶縁部材で形成された電極収容部21と、この電極収容部21内に非接触状態で配置された高周波電極22と、この高周波電極22を支持する導電性支持部材23と、反応ガス導入管24とを備えている。
電極収容部21は、反応ガス導入管24によって真空室1の背面板部に固定支持されており、帯状可撓性基板2と平行な方形の底板部21aとこの底板部21aの外周縁から前方に延長する4つの周壁21b〜21eとを有し、底板部21a及び周壁21b〜21eで囲まれる前方を開放した電極収容空間21fが形成されている。ここで、周壁21bの帯状可撓性基板2の搬送方向の対向壁21b及び21cには、図1(b)に示すように、帯状可撓性基板2の搬入部及び搬出部に帯状可撓性基板2の裏面と非接触となる開口部21g及び21hが形成されている。また、帯状可撓性基板2の搬送方向と直交する方向の周壁21d及び21eの長さは図2に示すように、帯状可撓性部材2の側縁間距離よりも短く設定されて上端面が帯状可撓性基板2に接触可能に形成され、この上端面にOリング等のシール材21iが配設されている。
高周波電極22は、帯状可撓性基板2の成膜面に対向する面積を有する方形板状に形成されており、真空室1の背面板部に配設された導電性支持部材23によって電極収容部21の電極収容空間21内に帯状可撓性基板2と対向して支持されている。この高周波電極22の前面は後述するように成膜位置で帯状可撓性基板2との間に所定間隔を保持する位置に設定されている。そして、導電性支持部材23に一端が接地された高周波電源25の他端が接続されている。
また、可動挟持部材2は、図2に示すように、固定挟持部材11の電極収容部21と対向する電極収容部31と、この電極収容部31内に配設されたヒータを内装する共通接地電極32と、電極収容部31を帯状可撓性基板2に対して進退移動させる第1の移動機構33と、共通接地電極32を帯状可撓性基板2に対して進退移動させる第2の移動機構34とを備えている。
電極収容部31は、前述した固定挟持部材11の電極収容部21と同様に、帯状可撓性基板2と平行な底板部31aと、この底板部31aの周囲から右方に延長する周壁31b〜31eとを有し、底板部31a及び周壁31b〜31eで囲まれる前方を開放した電極収容空間31fが形成されている。ここで、周壁31bの帯状可撓性基板2の搬送方向の対向壁31b及び31cには、図1(b)に示すように、帯状可撓性基板2の搬入部及び搬出部に帯状可撓性基板2の裏面と非接触となる開口部31g及び31hが形成されている。また、帯状可撓性基板2の搬送方向と直交する方向の周壁31d及び31eの長さは図2に示すように、帯状可撓性部材2の側縁間距離よりも短く設定されて上端面が帯状可撓性基板2に接触可能に形成され、この上端面にOリング等のシール材31iが配設されている。
そして、電極収容部31がその前端面に配設された支持筒部31jが真空室1の正面板部を貫通して外方に延長され、その先端が第1の移動機構33に連結されている。
共通接地電極32は前述した高周波電極22と同一の大きさの方形板状に形成され、その前端に配設された支持円柱部32aが支持筒部31jを貫通して真空室1の外側に延長し、第2の移動機構34に連結されている。
第1の移動機構33及び第2の移動機構34は、図2に示すように、空気圧シリンダチューブ35とこのシリンダチューブ35内に配設されたピストン36と、このピストン36に連結されたピストンロッド37とで構成され、ピストンロッド37がそれぞれ支持筒部31j及び支持円柱部32aに連結されている。
そして、第1の移動機構33によって、電極収容部31が、図2に示す帯状可撓性基板2に所定間隔を保って対向する解放位置と、図4に示す周壁31d及び31eのシール材31iが帯状可撓性部材2を介して電極収容部21の周壁21d及び21eのシール材21iと接触する成膜位置との間で移動される。
また、第2の移動機構34によって、共通接地電極32が図2に示す背面が帯状可撓性基板2に対して所定間隔を保って対向する解放位置と、図3及び図4に示す背面が帯状可撓性基板2に接触して帯状可撓性基板2を高周波電極22に対して所定間隔を保つ位置に位置決めする基板接触位置との間で移動される。
なお、成膜機構10Aには、N型層を成膜する反応ガスが供給可能とされ、成膜機構10BにはI型層を成膜する反応ガスが供給可能とされ、成膜機構10CにはP型層を成膜する反応ガスが供給可能とされている。また、成膜機構10A〜10Cの高周波電極22の帯状可撓性基板2の搬送方向の配置関係は、図5に示すように、隣接する高周波電極22間の距離Laが高周波電極22の帯状可撓性基板2の搬送方向の長さLbの半分の長さに設定されている。また、帯状可撓性基板2は送出ロール3及び巻取ロール5によって高周波電極22の帯状可撓性基板2の搬送方向の長さLbの半分のピッチずつ間欠的に搬送される。
次に、上記実施形態の動作を説明する。
先ず、送出ロール3から送り出した帯状可撓性基板2を、各成膜機構10A〜10Cを図2に示す解放位置とした状態で対向する高周波電極22及び共通接地電極32間を挿通させて巻取ロール5に巻き取る状態にセットする。そして、帯状可撓性基板2を停止させた状態で、各成膜機構10A〜10Cで同時に、第2の移動機構34を作動させて共通接地電極32の背面を帯状可撓性基板2の成膜面とは反対側の裏面に接触させて、帯状可撓性基板2を高周波電極22側に押しながら前進させる。そして、図3に示す帯状可撓性基板2の成膜面と高周波電極22との間の距離が所定距離となる接触位置まで移動させる。このとき、共通接地電極32に内装するヒータによって帯状可撓性基板2を成膜に必要な温度まで加熱する。
次いで、第1の移動機構33を作動させて、電極収容部31をその周壁31d及び31eの端面に形成したシール材31iと帯状可撓性基板2を介して電極収容部21の周壁21d及び21eの端面に形成したシール材21iとで帯状可撓性基板2を挟持する成膜位置まで移動させる。この状態で、シール材21i及び31iによって成膜室が形成され、帯状可撓性基板2が共通接地電極32に沿って平滑化され、帯状可撓性基板2と高周波電極22との間が所定距離に保持される。そして、形成された成膜室に反応ガス導入管24から成膜機構10AではN型層に対応する反応ガスを、成膜機構10BではI型層に対応する反応ガスを、成膜機構10CではP型層に対応する反応ガスをそれぞれ個別に供給するとともに、高周波電極22及び共通接地電極32間に高周波電源25から高周波電圧を印加することにより、プラズマCVDによるa−Si系薄膜の成膜が行われる。
そして、成膜が終了すると、第1の移動機構33及び第2の移動機構34を原位置に復帰させることにより、共通接地電極32を帯状可撓性基板2から離間させるとともに、電極収容部31を帯状可撓性電極2から離間させて解放位置に復帰させると、帯状可撓性基板2が高周波電極22及び共通接地電極32間に非接触状態で対向する位置に復帰する。
この解放位置で、送出ロール3及び巻取ロール5で帯状可撓性基板2を高周波電極22の帯状可撓性基板2の搬送方向の長さLbの半分のピッチだけ下降させて停止させ、再度成膜機構10A〜10Cで上記の成膜処理を実行する。
このように帯状可撓性基板2を高周波電極22の帯状可撓性基板2の搬送方向の長さLbの半分のピッチずつ間欠的に移動させて且つ成膜機構10A〜10Cで成膜を繰り返すことにより、図5に示すように、成膜機構10Aで成膜されたP型層は高周波電極の半分のピッチで搬送されることにより、成膜機構10Aの高周波電極22に合計して2ステップ分留まることになり、1回の成膜で形成される膜厚の2倍の厚さとなる。また、高周波電極22の半分のピッチで帯状可撓性基板2が搬送されるので、帯状可撓性基板2に連続したP型層が形成されることになる。そして、次に、成膜機構10Bに搬送されることにより、この成膜機構10Bでも合計して2ステップ分留まることから1回の成膜で形成される膜厚の2倍の厚さのI型層が成膜される。続いて、成膜機構10Cに搬送されることにより、同様に合成して2ステップ分留まることから1回の成膜で形成される膜厚の2倍の厚さのP型層が成膜されて、薄膜光電変換素子が形成される。
このとき、電極収容部21及び31の周壁21d,21e及び31d,31eで挟まれる帯状可撓性基板2の部分は、成膜面の外側であり、帯状可撓性基板2の成膜面は開口部21g,21hが形成されているので非接触であり、接触により汚染の心配がなく所望の膜厚を確保することができる。
なお、上記実施形態においては、帯状可撓性基板2を高周波電極22の帯状可撓性基板2の搬送方向の長さLbの半分のピッチで間欠的に搬送する場合について説明したが、これに限定されるものではなく、高周波電極22の帯状可撓性基板2の搬送方向の長さLb以下のピッチであれば、任意のピッチで帯状可撓性基板2を搬送して帯状可撓性基板2状に連続した成膜を行って薄膜光電変換素子を形成することができる。
さらに、帯状可撓性基板2の搬送ピッチを高周波電極22の帯状可撓性基板2の搬送方向の長さLbの等分ピッチとすることで、帯状可撓性基板2の被成膜部分は高周波電極22に対して成膜されるために滞在する時間が等しくなり、均一な膜厚を確保することができる。
さらに、N型層、I型層及びP型層を成膜する成膜機構10A、10B及び10Cの高周波電極22の帯状可撓性基板2の搬送方向の長さLbを送りピッチに対して異なる整数倍とすることで、成膜時間を変えることができる。
なお、上記実施形態においては、真空室1が上下方向に延長して、帯状可撓性基板2を鉛直方向に搬送する場合について説明したが、これに限定されるものではなく、伸空室1を水平方向に延長して、帯状可撓性基板2を水平方向に搬送し、成膜機構10A〜10Cを通過させるようにしてもよい。
また、上記実施形態においては、1つの帯状可撓性基板2に成膜する場合について説明したが、2つの帯状可撓性基板2を成膜する場合には両帯状可撓性基板2間に高周波電極を個別に固定配置し、これらの高周波電極の外側にそれぞれ共通接地電極を可動可能に配設するようにすればよい。
1…真空室、2…帯状可撓性基板、3…送出ロール、4…基板送出室、5…巻取ロール、6…巻取ロール、7,8…ガイドロール、11…固定挟持部材、12…可動挟持部材、21…電極収容部、21g,21h…開口部、21i…シール材、22…高周波電極、23…導電性支持部材、24…反応ガス導入管、31…電極収容部、31f,31h…開口部、31i…シール材、32…共通接地電極、33…第1の移動機構、34…第2の移動機構

Claims (9)

  1. 帯状可撓性基板上に複数の異なる性質の薄膜を積層して少なくとも光電変換層を形成する薄膜光電変換素子の製造装置であって、
    真空室内に直列に配列された複数の成膜機構と、該複数の成膜機構に対して、前記帯状可撓性基板をその成膜面を停止させながら順次搬送する基板搬送部とを備え、
    前記各成膜機構は、前記帯状可撓性基板の搬入部及び搬出部に前記成膜面に常時非接触となる開口部を有し、前記帯状可撓性基板の停止時に、当該帯状可撓性基板の前記成膜面の搬送方向と直交する方向の両外側の表裏面を挟持して成膜を行う成膜動作と、少なくとも前記帯状可撓性基板の成膜面の外側の表裏面から離間して前記帯状可撓性基板の搬送を許容する解放動作とを行うように構成されている
    ことを特徴とする薄膜光電変換素子の製造装置。
  2. 前記成膜機構は、前記帯状可撓性基板の成膜面を挟んで相対移動可能な一対の電極収容部と、
    前記一対の電極収納部のそれぞれを個別に形成する周壁の前記帯状可撓性基板の成膜面を横切る当該帯状可撓性基板の搬入部及び搬出部に形成した前記成膜面に非接触となる開口部と、
    前記周壁の前記帯状可撓性基板との対向面における前記成膜面の搬送方向と直行する外側に形成された前記帯状可撓性基板の表裏に接触して挟持するシール材と、
    前記一対の電極収容部を、前記シール材が前記帯状可撓性基板の成膜面の搬送方向と直行する方向の両外側を挟持して成膜を行う成膜位置と前記一対の電極収容部の少なくとも前記シール材が前記帯状可撓性基板から離間する解放位置との間で相対移動させる相対移動制御部と
    を備えていることを特徴とする請求項1に記載の薄膜光電変換素子の製造装置。
  3. 前記成膜機構は、一対の電極収容部が前記成膜位置にある状態で、前記帯状可撓性基板の成膜面に対向する電極と、当該電極とは前記帯状可撓性基板の反対側で当該帯状可撓性基板と接触する電極との間に高周波電圧を印加して成膜するように構成されていることを特徴とする請求項2に記載の薄膜光電変換素子の製造装置。
  4. 前記複数の成膜機構は所定間隔を保って直列に配列され、前記基板搬送部は、前記成膜機構の成膜を行う電極の搬送方向長さと等しいピッチ以下のピッチで前記帯状可撓性基板を搬送することを特徴とする請求項1乃至3の何れか1項に記載の薄膜光電変換素子の製造装置。
  5. 前記複数の成膜機構は所定間隔を保って直列に配列され、前記基板搬送部は、前記成膜機構の成膜を行う電極の搬送方向長さを等分割したピッチで前記帯状可撓性基板を搬送することを特徴とする請求項1乃至3の何れか1項に記載の薄膜光電変換素子の製造装置。
  6. 帯状可撓性基板上に複数の異なる性質の薄膜を積層して少なくとも光電変換層を形成する薄膜光電変換素子の製造方法であって、
    前記帯状可撓性基板を直列に配列された複数の成膜機構の成膜位置に搬送して停止させる搬送ステップと、
    前記成膜機構の成膜位置で停止された前記帯状可撓性基板を、その成膜面の搬入部及び搬出部で当該成膜面と非接触となる開口部除く周壁に形成したシール材で前記成膜面の搬送方向と直交する方向の両外側を表裏面で挟持して、当該成膜面に成膜する成膜ステップと、
    成膜面の成膜が完了した時点で前記シール材を介する挟持状態を解除して、成膜面を所定ピッチで搬送して停止させるステップとを繰り返して異なる性質の薄膜を積層した光電変換層を形成することを特徴とする薄膜光電変換素子の製造方法。
  7. 前記成膜ステップは、前記シール材による挟持状態で、前記可撓性基板の成膜面に対向する電極と該電極とは当該帯状可撓性基板を挟んで反対側に配設された前記帯状可撓性基板に接触する電極との間に高周波電圧を印加して成膜することを特徴とする請求項6に記載の薄膜光電変換素子の製造方法。
  8. 前記複数の成膜機構が所定間隔を保って直列に配列され、前記帯状可撓性基板を成膜機構の電極の搬送方向長さ以下のピッチで搬送することを特徴とする請求項6又は7に記載の薄膜光電変換素子の製造方法。
  9. 前記複数の成膜機構が所定間隔を保って直列に配列され、前記帯状可撓性基板を成膜機構の電極の搬送方向長さを等分割したピッチで搬送することを特徴とする請求項6又は7に記載の薄膜光電変換素子の製造方法。
JP2009042979A 2009-02-25 2009-02-25 薄膜光変換素子の製造装置及び製造方法 Expired - Fee Related JP5104782B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009042979A JP5104782B2 (ja) 2009-02-25 2009-02-25 薄膜光変換素子の製造装置及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009042979A JP5104782B2 (ja) 2009-02-25 2009-02-25 薄膜光変換素子の製造装置及び製造方法

Publications (2)

Publication Number Publication Date
JP2010199325A JP2010199325A (ja) 2010-09-09
JP5104782B2 true JP5104782B2 (ja) 2012-12-19

Family

ID=42823746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009042979A Expired - Fee Related JP5104782B2 (ja) 2009-02-25 2009-02-25 薄膜光変換素子の製造装置及び製造方法

Country Status (1)

Country Link
JP (1) JP5104782B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431961B2 (en) 2011-02-03 2013-04-30 Micron Technology, Inc. Memory devices with a connecting region having a band gap lower than a band gap of a body region

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166419B2 (ja) * 1993-07-05 2001-05-14 富士電機株式会社 薄膜製造装置
JPH0963970A (ja) * 1995-08-30 1997-03-07 Fuji Electric Co Ltd 薄膜素子の製造装置および製造方法
JPH1041237A (ja) * 1996-05-20 1998-02-13 Fuji Electric Co Ltd 成膜装置および太陽電池
JP2751919B2 (ja) * 1996-06-14 1998-05-18 日本電気株式会社 フィルム材固定機構
JP4126810B2 (ja) * 1999-06-25 2008-07-30 富士電機ホールディングス株式会社 薄膜太陽電池の製造装置
JP2001110729A (ja) * 1999-10-06 2001-04-20 Mitsubishi Heavy Ind Ltd 半導体素子の連続製造装置
JP4314932B2 (ja) * 2003-08-27 2009-08-19 富士電機システムズ株式会社 薄膜製造装置および薄膜製造方法

Also Published As

Publication number Publication date
JP2010199325A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
JP5182610B2 (ja) 薄膜太陽電池の製造装置
US11610764B2 (en) Plasma source and method of operating the same
JP4985209B2 (ja) 薄膜太陽電池の製造装置
US20110262641A1 (en) Inline chemical vapor deposition system
JP5104782B2 (ja) 薄膜光変換素子の製造装置及び製造方法
KR20150116765A (ko) 투명 가스 배리어 필름의 제조 방법, 투명 가스 배리어 필름의 제조 장치 및 유기 일렉트로루미네센스 디바이스
JPH0927459A (ja) 半導体素子の製造装置
US6447612B1 (en) Film-forming apparatus for forming a deposited film on a substrate, and vacuum-processing apparatus and method for vacuum-processing an object
JP5029041B2 (ja) プラズマcvd装置、及び、薄膜製造方法
JP5292696B2 (ja) プラズマcvd装置、薄膜製造方法、及び、積層基板
JP5023914B2 (ja) 薄膜製造装置及び薄膜製造方法
JP4780474B2 (ja) 薄膜積層体の製造方法および製造装置
JP2008031505A (ja) 成膜装置および成膜方法
US8986795B2 (en) Manufacturing method of functional film
CN106086822B (zh) 适于批处理的卷对卷真空镀膜反应装置
JP2005072408A (ja) 薄膜製造装置および薄膜製造方法
CN107532289B (zh) 成膜方法
JP2001035798A (ja) 成膜装置
JP6471623B2 (ja) 成膜装置及び成膜方法
JP7286477B2 (ja) 薄膜形成装置
JP2003273385A (ja) マスク位置あわせ及びフォトリソグラフ工程を必要としない多層薄膜パターンの形成方法
JP2005123492A (ja) 基板処理装置及び基板処理方法
JP5071010B2 (ja) 光電変換素子の製造方法および製造装置
JP2010189757A (ja) 薄膜製造方法および薄膜製造装置
JP2008111144A (ja) 成膜装置および成膜方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20110214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees