Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5113375B2 - 窒化物半導体装置 - Google Patents
[go: Go Back, main page]

JP5113375B2 - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP5113375B2
JP5113375B2 JP2006335598A JP2006335598A JP5113375B2 JP 5113375 B2 JP5113375 B2 JP 5113375B2 JP 2006335598 A JP2006335598 A JP 2006335598A JP 2006335598 A JP2006335598 A JP 2006335598A JP 5113375 B2 JP5113375 B2 JP 5113375B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
group iii
anode electrode
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006335598A
Other languages
English (en)
Other versions
JP2008147552A (ja
Inventor
忠義 出口
敦 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2006335598A priority Critical patent/JP5113375B2/ja
Publication of JP2008147552A publication Critical patent/JP2008147552A/ja
Application granted granted Critical
Publication of JP5113375B2 publication Critical patent/JP5113375B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、III−V族窒化物半導体装置に関し、特に、耐圧が高く、且つオン抵抗が低い、大電力用のスイッチング素子として好適な窒化物半導体装置に関する。
半導体装置からなる大電力用のスイッチング素子では、耐圧が高く、且つオン抵抗が低いことが求められる。そのため、パワーMOSFET(Metal Oxide Semiconductor FET)や、バイポーラトランジスタとMOSFETとを複合したIGBT(Insulated Gate Bipolar Transistor ;絶縁ゲート型バイポーラトランジスタ)がスイッチング素子として使用されている。また一方で、耐圧が高く、且つオン抵抗が低い半導体装置として、SiC半導体装置やIII−V族窒化物半導体装置が知られている。その中でもIII−V族窒化物半導体の物性の長所を活かした電子デバイスの具体的な応用が望まれており、ショットキーバリアダイオードの開発が報告されている(非特許文献1)。
吉田他、「低オン電圧動作 GaN−FESBD」、電気学会研究会資料、社団法人電気学会、2004、EDD−04−69、p17−21
耐圧が高く、且つオン抵抗の低い半導体装置として開発が行われているIII−V族窒化物半導体装置は、開発途上にあり、その物性の長所を十分に活かした報告例は非常に少ない。本発明は、耐圧が高く、且つオン電圧の低い、III−V族窒化物半導体装置を提供することを目的とする。
上記課題を解決するために、本願請求項1に係る発明は、基板上に、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる第1のIII−V族窒化物半導体層と、該第1のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2のIII−V族窒化物半導体層と、該第2のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、前記第1及び第2のIII−V族窒化物半導体層よりも成膜温度の低い膜であって、微結晶構造からなる第3のIII−V族窒化物半導体層が順に積層された窒化物半導体装置において、前記第3及び第2のIII−V族窒化物半導体層の一部を凹状に欠き、該凹部内に露出した前記第1のIII−V族窒化物半導体層にショットキー接合する第1アノード電極と、該第1アノード電極と同一あるいは異なる金属からなり、前記第3のIII−V族窒化物半導体層にショットキー接合すると共に前記第1アノード電極に電気的に接続する第2アノード電極とを備え、前記第1アノード電極と前記第1のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第2アノード電極と前記第3のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さより低いことを特徴とする。
本願請求項2に係る発明は、基板上に、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる第1のIII−V族窒化物半導体層と、該第1のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2のIII−V族窒化物半導体層と、該第2のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、前記第1及び第2のIII−V族窒化物半導体層よりも成膜温度の低い膜であって、微結晶構造からなる第3のIII−V族窒化物半導体層が順に積層された窒化物半導体装置において、前記第3のIII−V族窒化物半導体層にショットキー接合する第1アノード電極と、該第1アノード電極と異なる金属からなり、前記第1アノード電極に接触する部分以外の前記第3のIII−V族窒化物半導体層にショットキー接合すると共に前記第1アノード電極に電気的に接続する第2アノード電極とを備え、前記第1アノード電極と前記第3のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第2アノード電極と前記第3のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さより低いことを特徴とする。
本願請求項3に係る発明は、請求項1又は2いずれか記載の窒化物半導体装置において、前記第2及び第3のIII−V族窒化物半導体層は、前記第1のIII−V族窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを有することを特徴とする
本願請求項4に係る発明は、請求項1乃至3いずれか記載の窒化物半導体装置において、前記基板と前記第1のIII−V族窒化物半導体層との間に、前記第1のIII−V族窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体からなる第4のIII−V族窒化物半導体層を備えたことを特徴とする。
本発明の窒化物半導体装置は、低い順方向バイアスの条件では、ショットキーバリアの高さの低いショットキー接合に電流が流れ、低いオン電圧特性となるとともに、順方向バイアスが高くなると、ショットキーバリアの高さの高いショットキー接合にも電流が流れ、大きな電流を流すことができる。また、低い逆方向バイアスの条件では逆方向のリーク電流が少なく、高い逆方向バイアスの条件では、高いショットキーバリアの接合のみが機能することになり、高い耐圧特性が得られることになる。特に本発明の窒化物半導体装置では、高い絶縁性の微結晶構造の第3のIII−V族窒化物半導体層にショットキー接合が形成されるため、低い逆方向バイアス条件での逆方向のリーク電流を非常に少なくすることができる。
ショットキーバリアの高さが異なる接合を形成するために、窒化物半導体層の一部を除去し、あるいは選択成長により凹部を形成して第1のIII−V族窒化物半導体層及び第3のIII−V族窒化物半導体層にそれぞれ接合するアノード電極を形成すれば良く、簡便に形成することができる。特に本発明の窒化物半導体装置では、高い絶縁性の微結晶構造の第3のIII−V族窒化物半導体層に形成されるショットキーバリアの高さは、通常の成膜温度(成長温度)で形成した窒化物半導体層に形成されるショットキーバリアの高さより高くなる。その結果、ショットキーバリアの高さの差が大きくなり、より高い耐圧特性が得られることになる。
また、第3のIII−V族窒化物半導体層の直下に第2のIII−V族窒化物半導体層が積層した構造となっているため、自発分極とピエゾ分極の効果がさらに大きくなり、ショットキーバリアの高さが高くなる。
さらにショットキーバリアの高さが異なる接合を形成するために、第3のIII−V族窒化物半導体層に接合するアノード電極を異なる金属で形成すれば良く、簡便に形成することができる。
また、第4のIII−V族窒化物半導体層を備えた、いわゆるHEMT構造の窒化物半導体層を用いて本発明のショットキーバリアダイオードを形成して2次元電子ガスをキャリアとする場合には、さらにオン電圧が低く、順方向電流が大きい、良好な順方向電圧特性が得られた。
本発明の窒化物半導体装置は、基板上に、第1及び第2のIII−V族窒化物半導体層と高い絶縁性の微結晶構造の第3のIII−V族窒化物半導体層が積層形成されており、第1及び第3のIII−V族窒化物半導体層それぞれに接合する、あるいは第3のIII−V族窒化物半導体層に接合する第1アノード電極と第2アノード電極を構成する電極金属を適宜選択することによって、第1及び第2アノード電極のショットキーバリアの高さが異なるように構成している。またカソード電極は、第1、第2または第3のIII−V族窒化物半導体層に接合する構造となっている。
このような構造の窒化物半導体装置では、第1及び第2アノード電極とカソード電極との間に順方向バイアスを印加する場合、順方向バイアスが小さい最初の段階では、第1のIII−V族窒化物半導体層とショットキーバリアの高さの低い接合を形成する第1アノード電極が主に機能することによって、低いオン電圧で電流が流れることになる。さらに順方向バイアスが大きくなると、第2アノード電極にも電流が流れ、大電流が流れることになる。
また第1及び第2アノード電極とカソード電極との間に逆方向バイアスを印加する場合、低い逆方向バイアスの条件では、第3のIII−V族窒化物半導体層が絶縁性の高い微結晶構造となっているため、逆方向のリーク電流が減少する。さらに逆方向バイアスが大きくなると、ショットキーバリアの高い接合を形成する第2アノード電極のみが機能することになり、高い耐圧特性が得られることになる。以下、本発明の窒化物半導体装置について、スイッチング素子として用いることができるショットキーバリアダイオードを例にとり、詳細に説明する。
図1、図2は本発明の第1の実施例のHEMT構造を利用した電界効果型ショットキーバリアダイオード10aであり、図1はその断面図を、図2はその製造工程をそれぞれ示している。図2に示すように、半絶縁性あるいは絶縁性の炭化珪素(SiC)からなる基板11上に、MOCVD(Metal-Organic Chemical Vapor Deposition)法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13(第4のIII−V族窒化物半導体層に相当)、厚さ25nmのノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキー層14(第1のIII−V族窒化物半導体層に相当)、厚さ5nmのノンドープの窒化ガリウム(GaN)からなるキャップ層15(第2のIII−V族窒化物半導体層に相当)、キャップ層15の成膜温度より600℃程度低い温度で成膜され、微結晶構造からなり、絶縁性の高い厚さ5nmの窒化ガリウム(GaN)からなる低温成長キャップ層16(第3のIII−V族窒化物半導体層に相当)が順次積層した構造の半導体基板を用意する(図2a)。このような半導体基板では、窒化ガリウムからなるチャネル層13と窒化アルミニウムガリウムからなるショットキー層14とのヘテロ接合面近傍に、2次元電子ガス(キャリア)が発生する。
次に、低温成長キャップ層16上にチタン(Ti)/アルミニウム(Al)の積層体等からなるカソード電極17をパターン形成し、850℃、30秒の急速加熱を行い、低温成長キャップ層16にオーミック接合を形成する。ここでカソード電極17は、低温成長キャップ層16及びキャップ層15をエッチング除去し、ショットキー層14にオーミック接触する構造とすることも可能であるが、成膜後の微結晶構造のままの低温成長キャップ層16上にオーミック電極を形成することにより、微結晶粒界にオーミック電極を構成する金属が侵入し、コンタクト抵抗率の低い(10-6Ω・cm2台)オーミック電極を得ることができ、好ましい。
次に、第1アノード電極の形成予定領域が開口するようにフォトレジストをパターン形成し、塩素系ガスを用いたRIE等のドライエッチングにより、露出する低温成長キャップ層16及びキャップ層15を全てエッチングして、ショットキー層14を露出する凹部18を形成する(図2b)。
その後、チタン(Ti)/アルミニウム(Al)の積層体等からなる第1アノード電極19を、凹部18内のショットキー層14上にパターン形成する(図2c)。さらに第1アノード電極19上及び低温成長キャップ層16の上に、第1アノード電極19と電気的に接続するよう白金(Pt)/金(Au)の積層体等からなる第2アノード電極20をパターン形成し、低温成長キャップ層16との間にショットキー接合を形成する(図2d)。
このような構造の電界効果型ショットキーバリアダイオード10aでは、第1アノード電極19を構成するTiとショットキー層14を構成するAlGaNとの接合により、高さ約0.3eVのショットキーバリアが形成される。一方、第2アノード電極を構成するPtと低温成長キャップ層16を構成する低温成長GaNとの接合により、高さ約2.0eVのショットキーバリアが形成される。このショットキーバリアの高さは、通常の温度で成長したGaNとPtとの接合により形成されるショットキー接合のショットキーバリアの高さと比較して、1.2eV程度高くなっている。
このようにショットキーバリアの高さが異なる第1アノード電極19及び第2アノード電極20とカソード電極17との間に順方向バイアスを印加すると、0.1〜0.3Vのオン電圧で、順方向電流が急激に増大する良好な立ち上りが観測された。また、逆方向バイアスを印加すると、約650Vという大きな耐圧が観測され、耐圧が高く、且つオン抵抗の低いショットキーバリアダイオードであることが確認された。
一般的に、このような構造のショットキーバリアダイオードにおいて、TiとAlGaNとの接合の順方向電流の立ち上りに必要なオン電圧は、0.3〜0.5V程度である。一方、Ptと本発明の低温成長のGaNとの接合のオン電圧は2.0〜2.5V程度である。
本実施例に係るショットキーバリアダイオード10aでは、順方向電流の立ち上りの最初の段階では、ショットキー層14(AlGaN)とショットキー接合する第1アノード電極19(Ti)が主に機能することによって、ショットキーバリアダイオード10aのオン電圧が、ショットキー層14と第1のアノード電極19のオン抵抗に近い値となっていると考えられる。更に、チャネル層13とショットキー層14とのヘテロ接合面近傍に発生する2次元電子ガスがキャリアとなって順方向電流の増大に寄与しているものと考えられる。その後、順方向バイアスが2.0〜2. 5V程度に達すると、第1アノード電極19及び第2アノード電極20の両方がアノード電極として機能し、さらに大きな電流を流すことができるようになる。
また、第1アノード電極19及び第2アノード電極20とカソード電極17との間に逆方向バイアスを印加したところ、約650Vという大きな耐圧が観測された。一般的には、互いにショットキー接合したTi電極とAlGaN層との間に−10Vの逆方向バイアスを印加した場合、10-5〜10-3A程度の逆方向リーク電流が発生する。一方、Pt電極と低温成長のGaN層とをショットキー接合させた場合の逆方向リーク電流は、それよりも2桁以上小さく、約500V程度の耐圧が得られる。
本実施例に係るショットキーバリアダイオード10aでは、逆方向バイアスが−10V程度以下の最初の段階では、ショットキー層14が高い絶縁性により、逆方向リーク電流がほとんど発生しない。逆方向バイアスが−10V程度より大きくなると、キャリアとなる2次元電子ガスは、第2アノード電極20と低温成長キャップ層16との接合により形成される空乏層により、ほとんど存在しない状態となり、わずかに発生する逆方向リーク電流の流出が阻止される。さらに逆方向バイアスが大きくなると、第2アノード電極20と低温成長キャップ層16との接合により形成される空乏層が広がり、第2アノード電極20のみがアノード電極として機能するようになり、キャップ層15を備えることにより、約650Vの耐圧という高耐圧を実現したことになる。
次に図1に示す構造のショットキーバリアダイオードを、別の製造方法により形成する第2の実施例について説明する。第1の実施例同様、半絶縁性あるいは絶縁性の炭化珪素(SiC)からなる基板11上に、MOCVD法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13(第4のIII−V族窒化物半導体層に相当)、厚さ25nmのノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキー層14(第1のIII−V族窒化物半導体層に相当)が順次積層した構造の半導体基板を用意する。
次に、ショットキー層14上の第1アノード電極形成予定領域に、キャップ層を選択成長させるためにSiO2からなるマスク材を形成し、その後、厚さ5nmのノンドープの窒化ガリウム(GaN)からなるキャップ層15(第2の窒化物半導体層に相当)、キャップ層15の成膜温度より600℃程度低い温度で成膜され、微結晶構造からなり、絶縁性が高い厚さ5nmの窒化ガリウム(GaN)からなる低温成長キャップ層16(第3の窒化物半導体層に相当)を積層形成する。その後、マスク材を除去することにより、第1の実施例で説明した凹部18を形成することができる。以下、第1の実施例で説明した工程に従い、カソード電極17、第1アノード電極19及び第2アノード電極20を形成し、本発明のショットキーバリアダイオードを形成することができる。
このようにエッチングによらず、ノンドープGaNキャップ層15および低温成長キャップ層16を選択成長させる場合であっても、上述の第1の実施例同様、低いオン電圧特性と高い耐圧特性の窒化物半導体装置を形成することができる。
図3は本発明の第3の実施例のショットキーバリアダイオード10bである。第1の実施例同様、半絶縁性あるいは絶縁性の炭化珪素(SiC)からなる基板11上に、MOCVD法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13(第4のIII−V族窒化物半導体層に相当)、厚さ25nmのノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキー層14(第1のIII−V族窒化物半導体層に相当)、厚さ5nmのノンドープの窒化ガリウム(GaN)からなるキャップ層15(第2のIII−V族窒化物半導体層に相当)、キャップ層15の成膜温度より600℃程度低い温度で成膜され、微結晶構造からなり、絶縁性が高い厚さ5nmの窒化ガリウム(GaN)からなる低温成長キャップ層16(第3のIII−V族窒化物半導体層に相当)が順次積層した構造の半導体基板を用意する。その後、凹部を形成し、ショットキー層14と低温成長キャップ層16とにショットキー接合を形成するように、チタン(Ti)/アルミニウム(Al)からなるアノード電極を形成する。図3に示すように、本実施例のアノード電極は、ショットキー層14に接合する第1アノード電極19と、低温成長キャップ層16に接合する第2アノード電極20とが一体となって形成されている。このような構造では、前述の第1の実施例で説明した異なる金属からなる場合と比較して、第1アノード電極19とショットキー層14との間のショットキーバリアの高さと、第2アノード電極20と低温成長キャップ層16との間のショットキーバリアの高さの差が小さくなる。しかし、微結晶構造の低温成長キャップ層16に接合するショットキー接合のショットキーバリアの高さは、通常の成長温度で形成した窒化物半導体層に接合するショットキー接合のショットキーバリアの高さより高くなり、低いオン電圧特性と高い耐圧特性が得られる。なお凹部18は、第2の実施例で説明したように選択成長法により形成することもできる。
本実施例では、第1アノード電極19と第2アノード電極20を同時に形成することができ、アノード電極の形成工程を削減できる利点がある。
図4は本発明の第4の実施例のショットキーバリアダイオード10cである。第1の実施例同様、半絶縁性あるいは絶縁性の炭化珪素(SiC)からなる基板11上に、MOCVD法等により、厚さ200nm程度の窒化アルミニウム(AlN)からなるバッファ層12、厚さ2.5μmのノンドープ窒化ガリウム(GaN)からなるチャネル層13、厚さ25nmのノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキー層14(第1の窒化物半導体層に相当)、厚さ5nmのノンドープの窒化ガリウム(GaN)からなるキャップ層15(第2の窒化物半導体層に相当)、キャップ層15の成膜温度より600℃程度低い温度で成膜され、微結晶構造からなり、絶縁性が高い厚さ5nmの窒化ガリウム(GaN)からなる低温成長キャップ層16(第3の窒化物半導体層に相当)が順次積層した構造の半導体基板を用意する。その後、凹部を形成することなく、Tiからなる第1アノード電極19と、Ptからなる第2アノード電極20を、微結晶構造の低温成長キャップ層16上に形成する。このような構造では、第1アノード電極19と低温成長キャップ層16との間の接合のショットキーバリアの高さが、前述の第1の実施例に比べて少し高くなることになるが、第1及び第2アノード電極19、20を構成する電極金属を適宜選択してショットキーバリアの高さの異なる接合を形成することで、第1の実施例同様、相対的に低いオン電圧特性と高い耐圧特性が得られることになる。
本実施例では、凹部18を形成する必要がないので、凹部18の形成工程を削減できる利点がある。
以上本発明の実施例について説明したが、本発明はこれらに限定されるものでないことはいうまでもない。例えば、HEMT構造の窒化物半導体装置の代わりに、不純物が添加された窒化物半導体層を能動層(チャネル層)とし、その上に上述の微結晶構造からなる低温成長キャップ層16が形成されたいわゆるFET構造の窒化物半導体装置とすることができる。また、窒化物半導体層は、GaN/AlGaN系に限定されるものではなく、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層で形成することができる。
またアノード電極を構成する金属材料は、接合を形成するIII−V族窒化物半導体層の種類に応じて適宜選択すればよい。たとえば上記実施例で説明した窒化物半導体層の場合には、第1アノード電極を構成する金属材料はTiに限定されず、例えばアルミニウム(Al)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)や銀(Ag)等、第2アノード電極より相対的に低いショットキーバリアを形成する金属であればよい。また、第2アノード電極を構成する金属材料はPtに限定されず、例えばニッケル(Ni)、パラジウム(Pd)やAu(金)等、第1アノード電極より相対的に高いショットキーバリアを形成する金属を選択すればよい。なお、高速スイッチング素子として用いるためには、第1アノード電極のショットキーバリアの高さが0.8eVより低く、第2アノード電極のショットキーバリアの高さが0.8eVより高い組合せを選択すると、低いオン電圧で高い耐圧特性が得られ、好ましい。
また基板1は、炭化珪素基板の代りに、サファイア基板やシリコン基板を用いてもよい。なお、サファイア基板を用いる場合、バッファ層12は低温成長の窒化ガリウム(GaN)を用いる方が望ましい。
なお本発明の低温成長キャップ層16について微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列化した構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望の絶縁特性が得られる範囲で、成長温度を制御することによって得られるものである。第3の窒化物半導体層の成長温度は、第2の窒化物半導体層の成長温度より500℃程度以上低い温度に設定すると、アノード電極に高いショットキーバリアを形成することができ、リーク電流の低減や逆方向耐圧の向上に効果がある。さらに電流コラプスの抑制にも好適である。
本発明の第1の実施例に係る窒化物半導体装置の説明図である。 本発明の第1の実施例に係る窒化物半導体装置の製造方法を説明する図である。 本発明の第3の実施例に係る窒化物半導体装置の説明図である。 本発明の第4の実施例に係る窒化物半導体装置の説明図である。
符号の説明
10:ショットキーバリアダイオード、11;基板、12;バッファ層、13;チャネル層、14;ショットキー層、16;キャップ層、16;低温成長キャップ層、17;カソード電極、18;凹部、19;第1アノード電極、20;第2アノード電極

Claims (4)

  1. 基板上に、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる第1のIII−V族窒化物半導体層と、該第1のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2のIII−V族窒化物半導体層と、該第2のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、前記第1及び第2のIII−V族窒化物半導体層よりも成膜温度の低い膜であって、微結晶構造からなる第3のIII−V族窒化物半導体層が順に積層された窒化物半導体装置において、
    前記第3及び第2のIII−V族窒化物半導体層の一部を凹状に欠き、該凹部内に露出した前記第1のIII−V族窒化物半導体層にショットキー接合する第1アノード電極と、該第1アノード電極と同一あるいは異なる金属からなり、前記第3のIII−V族窒化物半導体層にショットキー接合すると共に前記第1アノード電極に電気的に接続する第2アノード電極とを備え、
    前記第1アノード電極と前記第1のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第2アノード電極と前記第3のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さより低いことを特徴とする窒化物半導体装置。
  2. 基板上に、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも1つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むV族元素で構成されたIII−V族窒化物半導体層からなる第1のIII−V族窒化物半導体層と、該第1のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、アルミニウムを含まない第2のIII−V族窒化物半導体層と、該第2のIII−V族窒化物半導体層上に積層した前記III−V族窒化物半導体層からなり、前記第1及び第2のIII−V族窒化物半導体層よりも成膜温度の低い膜であって、微結晶構造からなる第3のIII−V族窒化物半導体層が順に積層された窒化物半導体装置において、
    前記第3のIII−V族窒化物半導体層にショットキー接合する第1アノード電極と、該第1アノード電極と異なる金属からなり、前記第1アノード電極に接触する部分以外の前記第3のIII−V族窒化物半導体層にショットキー接合すると共に前記第1アノード電極に電気的に接続する第2アノード電極とを備え、
    前記第1アノード電極と前記第3のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さが、前記第2アノード電極と前記第3のIII−V族窒化物半導体層との間で形成される接合のショットキーバリアの高さより低いことを特徴とする窒化物半導体装置。
  3. 請求項1又は2いずれか記載の窒化物半導体装置において、前記第2及び第3のIII−V族窒化物半導体層は、前記第1のIII−V族窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを有することを特徴とする窒化物半導体装置。
  4. 請求項1乃至3いずれか記載の窒化物半導体装置において、前記基板と前記第1のIII−V族窒化物半導体層との間に、前記第1のIII−V族窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−V族窒化物半導体からなる第4のIII−V族窒化物半導体層を備えたことを特徴とする窒化物半導体装置。
JP2006335598A 2006-12-13 2006-12-13 窒化物半導体装置 Expired - Fee Related JP5113375B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006335598A JP5113375B2 (ja) 2006-12-13 2006-12-13 窒化物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006335598A JP5113375B2 (ja) 2006-12-13 2006-12-13 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2008147552A JP2008147552A (ja) 2008-06-26
JP5113375B2 true JP5113375B2 (ja) 2013-01-09

Family

ID=39607364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006335598A Expired - Fee Related JP5113375B2 (ja) 2006-12-13 2006-12-13 窒化物半導体装置

Country Status (1)

Country Link
JP (1) JP5113375B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5209018B2 (ja) * 2010-09-30 2013-06-12 株式会社東芝 窒化物半導体装置
WO2014009863A1 (en) * 2012-07-09 2014-01-16 Visic Technologies Ltd. Planar semiconductor heterojunction diode
KR101331650B1 (ko) * 2012-10-29 2013-11-20 삼성전기주식회사 반도체 소자

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4327114B2 (ja) * 2005-02-28 2009-09-09 新日本無線株式会社 窒化物半導体装置
JP4925596B2 (ja) * 2005-03-25 2012-04-25 新日本無線株式会社 窒化物半導体装置
JP5082392B2 (ja) * 2006-11-06 2012-11-28 住友電気工業株式会社 ショットキバリアダイオード

Also Published As

Publication number Publication date
JP2008147552A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
US10707324B2 (en) Group IIIA-N HEMT with a tunnel diode in the gate stack
JP4221697B2 (ja) 半導体装置
CN104541373B (zh) 用于使用工程化衬底的氮化镓电子器件的方法和系统
JP2008193123A (ja) 半導体装置
JP2010206020A (ja) 半導体装置
JP2005086171A (ja) 半導体装置及びその製造方法
WO2019150526A1 (ja) 半導体装置およびその製造方法
JP2021533556A (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
TWI641133B (zh) 半導體單元
JP6213520B2 (ja) ヘテロ接合半導体装置及びその製造方法
JP4327114B2 (ja) 窒化物半導体装置
JP5757746B2 (ja) 窒化物半導体装置
CN103579331A (zh) 氮化物基半导体器件及其制造方法
JP2005311029A (ja) 窒化物半導体装置及びその製造方法
JP2009060065A (ja) 窒化物半導体装置
JP5113375B2 (ja) 窒化物半導体装置
JP2014110311A (ja) 半導体装置
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
JP5055773B2 (ja) 半導体素子
JP5415668B2 (ja) 半導体素子
JP4925596B2 (ja) 窒化物半導体装置
JP2008166639A (ja) 整流素子およびそれを用いた電力変換装置
JP4850423B2 (ja) 窒化物半導体装置
JP2007165590A (ja) 窒化物半導体装置
CN118231457A (zh) 集成p-n层的高电子迁移率晶体管器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5113375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees