JP5114465B2 - 両方向性電圧安定化を提供するディスプレイ装置 - Google Patents

Description

本発明は、ディスプレイ装置、より具体的には、両方向性電圧安定化メカニズムを有する液晶ディスプレイ装置に関する。

液晶ディスプレイ（ＬＣＤ）装置は、低輻射、薄型及び低電力消費を特徴とし、徐々に従来の陰極線管ディスプレイ（ＣＲＴ）装置に取って代わりつつあり、例えばノートブック型コンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、フラットパネル型テレビ受像機、又は携帯電話機等の電子機器で幅広く用いられている。従来のＬＣＤ装置は、外部駆動チップを用いてパネルの画素を駆動することで画像を表示する。素子の数を減らし且つ製造費用を削減するために、ゲート・オン・アレイ（ＧＯＡ）技術が開発されている。この技術では、ゲートドライバは、画素が配置されているパネル上に直接に製造される。

図１を参照すると、関連技術のＬＣＤ装置１００の上面図が示されている。ＬＣＤ装置１００はＧＯＡ技術を用いて製造されており、表示領域１８０及び非表示領域１９０を有する。シフトレジスタ１１０、ソースドライバ１３０、クロック発生器１４０及び電源１５０は、非表示領域１９０に配置され、画像を表示するために表示領域１８０にある画素（図１には図示せず。）を駆動する。

図２を参照すると、ＬＣＤ装置１００の略ブロック図が示されている。図２は、単に、表示領域１８０に配置されている複数のゲートラインＧＬ（１）〜ＧＬ（Ｎ）と、非表示領域１９０に配置されているシフトレジスタ１１０、クロック発生器１４０、及び電源１５０とを含む、ＬＣＤ装置１００の部分構造を表す。クロック発生器１４０は、シフトレジスタ１１０を動作させるための開始パルス信号ＶＳＴ及びクロック信号ＣＬＫ１〜ＣＬＫｍを供給することができる。電源１５０は、シフトレジスタ１１０を動作させるためのバイアス電圧ＶＳＳを供給することができる。シフトレジスタ１１０は、複数の直列結合されているシフトレジスタユニットＳＲ（１）〜ＳＲ（Ｎ）を有する。シフトレジスタユニットは、夫々、パルス発生器ＰＧ（１）〜ＰＧ（Ｎ）及び低レベル安定化装置ＬＬＳ（１）〜ＬＬＳ（Ｎ）を有する。シフトレジスタユニットＳＲ（１）〜ＳＲ（Ｎ）の出力端は、夫々、対応するゲートラインＧＬ（１）〜ＧＬ（Ｎ）の第１端Ｌ（１）〜Ｌ（Ｎ）に結合されている。クロック信号ＣＬＫ１〜ＣＬＫｍ及び開始パルス信号ＶＳＴに基づいて、シフトレジスタ１１０は、ゲート駆動信号ＧＳ（１）〜ＧＳ（Ｎ）を、夫々、シフトレジスタユニットＳＲ（１）〜ＳＲ（Ｎ）を介して対応するゲートラインＧＬ（１）〜ＧＬ（Ｎ）に順次に出力することができる。

図３を参照すると、複数のシフトレジスタユニットＳＲ（１）〜ＳＲ（Ｎ）の中の関連技術のｎ段目シフトレジスタユニットＳＲ（ｎ）が表されている。なお、ｎは、１からＮの間の整数である。シフトレジスタユニットＳＲ（ｎ）は、パルス発生器ＰＧ（ｎ）及び低レベル安定化装置ＬＬＳ（ｎ）を有する。シフトレジスタユニットＳＲ（ｎ）の入力端は、前段のシフトレジスタユニットＳＲ（ｎ−１）の出力端に結合されている。シフトレジスタユニットＳＲ（ｎ）の出力端は、ゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）に結合されている。

パルス発生器ＰＧ（ｎ）はトランジスタＴ１、Ｔ２、Ｔ９及びＴ１０を有し、クロック信号ＣＬＫｎと、前段のシフトレジスタユニットＳＲ（ｎ−１）から送信されたゲート駆動信号ＧＳ（ｎ−１）とに基づいてゲート駆動信号ＧＳ（ｎ）を生成することができる。低レベル安定化装置ＬＬＳ（ｎ）は、トランジスタＴ３、Ｔ４及びＴ１１〜Ｔ１４を有する。トランジスタＴ１１〜Ｔ１４は、クロック信号ＣＬＫｎ及びノードＱ（ｎ）の電圧レベルに基づいてトランジスタＴ３及びＴ４のゲートへの制御信号を出力することができるプルダウン制御回路１１を形成する。従って、各自のゲート電圧に基づいて、トランジスタＴ３は、ノードＱ（ｎ）と低レベルバイアス電圧ＶＳＳとの間の信号伝送経路を制御することができ、一方、トランジスタＴ４は、ゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）と低レベルバイアス電圧ＶＳＳとの間の信号伝送経路を制御することができる。

図１に示されるように、シフトレジスタユニットＳＲ（ｎ）のパルス発生器ＰＧ（ｎ）及び低レベル安定化装置ＬＬＳ（ｎ）はいずれも、非表示領域１９０内であって且つ表示領域１８０に対して同じ側に配置される。シフトレジスタユニットＳＲ（ｎ）の出力期間の間、関連技術のＬＣＤ装置１００のゲートラインＧＬ（ｎ）は、第１端Ｌ（ｎ）で、パルス発生器ＰＧ（ｎ）によって生成されたゲート駆動信号ＧＳ（ｎ）を受信する。シフトレジスタユニットＳＲ（ｎ）の出力期間を除く他の期間の間、関連技術のＬＣＤ装置１００におけるゲートラインＧＬ（ｎ）の電圧レベルは、低レベル安定化装置ＬＬＳ（ｎ）のトランジスタＴ３及びＴ４を用いて保たれる。関連技術のＬＣＤ装置１００は、単方向性電圧安定化構造を導入する。この構造で、ノードＱ（ｎ）は、ターンオンしたトランジスタＴ３を介して低レベルバイアス電圧ＶＳＳにプルダウンされ、それによって、トランジスタＴ２をオフし、ゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）がクロック信号ＣＬＫｎによって影響を及ぼされることを防ぐ。一方、ゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）は、ターンオンしたトランジスタＴ４を介して低レベルバイアス電圧ＶＳＳにプルダウンされ、それによって、信号入力側から低レベルにゲート駆動信号ＧＳ（ｎ）を保つ。

ＬＣＤ装置の駆動回路で、トランジスタのチャネル幅／長さ比は、どれくらい大きい駆動が必要とされるかに基づいて決定される。大きいチャネル幅／長さ比を有するトランジスタほど高い駆動能力を提供するが、占有する回路空間は大きくなる。一般に、プルダウン回路１１は、チャネル幅／長さ比が小さいトランジスタＴ１１〜Ｔ１４を導入し、トランジスタＴ３の制御信号を生成するための十分な駆動を提供することができる。従って、ＬＣＤ装置で小型化又はリム縮減を行う場合に、パネルサイズに対する主な影響は、主として、トランジスタＴ１〜Ｔ４のチャネル幅／長さ比Ｗ／Ｌ１〜Ｗ／Ｌ４に因る。

関連技術のＬＣＤ装置１００で、パルス発生器ＰＧ（ｎ）はトランジスタＴ１により入力信号を受信し、ゲートラインＧＬ（ｎ）を駆動するためのゲート駆動信号ＧＳ（ｎ）をトランジスタＴ２により出力するので、トランジスタＴ２は、トランジスタＴ１よりもずっと高い駆動能力を提供する必要がある。低レベル安定化装置ＬＬＳ（ｎ）はトランジスタＴ３によりノードＱ（ｎ）の電圧レベルを保ち、トランジスタＴ４により全体の出力の電圧レベルを保つので、トランジスタＴ４は、トランジスタＴ３よりずっと高い駆動能力を提供する必要がある。一般に、Ｗ／Ｌ１は約３００であり、Ｗ／Ｌ２は約２０００であり、Ｗ／Ｌ３は約４０であり、Ｗ／Ｌ４は約３００である。図３中のキャパシタＣ_Ｄは、より大きいトランジスタＴ１の寄生キャパシタであってよい。

図１に示されるように、表示領域の周囲の非表示領域は、駆動回路の位置にかかわらずダミー空間を有する。関連技術のＬＣＤ装置１００は、単一方向性駆動及び安定化構造を導入する。この構造で、シフトレジスタユニットＳＲ（ｎ）のパルス発生器ＰＧ（ｎ）及び低レベル安定化装置ＬＬＳ（ｎ）はいずれも、表示領域１８０に対して同じ側にある非表示領域１９０のダミー空間に配置される。トランジスタＴ１〜Ｔ４は大きな回路空間を占有するので、リム縮減は有効にＬＣＤ装置１００で行われ得ない。

米国特許第７４５６９１３号明細書 米国特許第６９７０２７４号明細書 米国特許公開第２００６／００６１５３５号明細書

本発明は、関連技術に伴う問題を鑑み、小型化可能な、両方向性安定化メカニズムを有するＬＣＤ装置及びシフトレジスタを提供することを目的とする。

本発明は、両方向性安定化メカニズムを有するＬＣＤ装置であって、複数の並列ゲートラインが配置される表示領域と、第１領域及び第２領域を有し、前記第１領域及び前記第２領域は前記表示領域に対して対向する側に配置される非表示領域と、直列に結合される複数のシフトレジスタユニットを有し、該複数のシフトレジスタユニットのうち一のシフトレジスタユニットは前記複数のゲートラインの中の対応するゲートラインを駆動するシフトレジスタとを有するＬＣＤ装置を提供する。前記シフトレジスタユニットは、前記第１領域に配置される第１回路と、前記第２領域に配置される第２回路とを有する。前記第１回路は、入力信号に基づいて駆動信号を生成するパルス発生器であって、前記入力信号を受信する入力端、前記対応するゲートラインの第１端に結合され、前記駆動信号を出力する出力端、及びノードを有する前記パルス発生器と、第１制御信号に基づいて前記ノードの電圧レベルを保つ第１チャネル幅／長さ比を有する第１トランジスタであって、前記ノードに結合される第１端、第１電圧を受ける第２端、及び前記第１制御信号を受信する制御端を有する前記第１トランジスタとを有する。前記第２回路は、第２制御信号に基づいて前記対応するゲートラインの第２端での電圧レベルを保つ第２チャネル幅／長さ比を有する第２トランジスタであって、前記対応するゲートラインの前記第２端に結合される第１端、第２電圧を受ける第２端、及び前記第２制御信号を受信する制御端を有する前記第２トランジスタを有する。前記第１チャネル幅／長さ比は、前記第２チャネル幅／長さ比より小さく、前記第１回路のレイアウト面積は、前記第２回路のレイアウト面積より大きい。

本発明は、更に、両方向性安定化メカニズムを提供し、且つ、複数の負荷を駆動するよう直列に結合される複数のシフトレジスタユニットを有するシフトレジスタを提供する。前記複数のシフトレジスタユニットのうち一のシフトレジスタユニットは、第１領域に配置される第１回路と、第２領域に配置される第２回路とを有する。前記第１回路は、入力信号に基づいて駆動信号を生成するパルス発生器であって、前記入力信号を受信する入力端、前記複数の負荷のうち対応する負荷の第１端に結合され、前記駆動信号を出力する出力端、及びノードを有する前記パルス発生器と、第１制御信号に基づいて前記ノードの電圧レベルを保つ第１チャネル幅／長さ比を有する第１トランジスタであって、前記ノードに結合される第１端、第１電圧を受ける第２端、及び前記第１制御信号を受信する制御端を有する前記第１トランジスタとを有する。前記第２回路は、第２制御信号に基づいて前記対応する負荷の第２端での電圧レベルを保つ第２チャネル幅／長さ比を有する第２トランジスタであって、前記対応する負荷の前記第２端に結合される第１端、第２電圧を受ける第２端、及び前記第２制御信号を受信する制御端を有する前記第２トランジスタを有する。前記第１チャネル幅／長さ比は、前記第２チャネル幅／長さ比より小さく、前記第１回路のレイアウト面積は、前記第２回路のレイアウト面積より大きい。

本発明の上記の及び他の目的は、種々の図に表される望ましい実施形態についての以下の詳細な記載を読むことで、当然に、当業者に明らかになるであろう。

本発明の実施形態によれば、小型化可能な、両方向性安定化メカニズムを有するＬＣＤ装置及びシフトレジスタを提供することが可能になる。

関連技術のＬＣＤ装置の上面図である。 関連技術のＬＣＤ装置の略ブロック図である。 関連技術のｎ段目シフトレジスタユニットを表す図である。 本発明に従うＬＣＤ装置の上面図である。 本発明に従うＬＣＤ装置の略ブロック図である。 本発明の第１実施例に従うＬＣＤ装置のｎ段目出力を表す図である。 本発明の第２実施例に従うＬＣＤ装置のｎ段目出力を表す図である。 本発明の第３実施例に従うＬＣＤ装置のｎ段目出力を表す図である。 本発明の第４実施例に従うＬＣＤ装置のｎ段目出力を表す図である。 本発明の実施例に従うＬＣＤ装置の動作を表す例となるタイミング図である。

図４を参照すると、本発明に従うＬＣＤ装置２００の上面図が示されている。ＬＣＤ装置２００はＧＯＡ技術を用いて製造されており、表示領域２８０及び非表示領域２９０を有する。第１駆動回路２１０、第２駆動回路２２０、ソースドライバ２３０、クロック発生器２４０及び電源２５０は、非表示領域２９０に配置されている。第１駆動回路２１０及び第２駆動回路２２０は、表示領域２８０に対して対向する側に位置し、画像を表示するために表示領域２８０にある画素（図４には図示せず。）を駆動する。

図５を参照すると、本発明に従うＬＣＤ装置２００の略ブロック図が示されている。図５は、単に、表示領域２８０に配置されている複数のゲートラインＧＬ（１）〜ＧＬ（Ｎ）と、非表示領域２９０に配置されている第１駆動回路２１０、第２駆動回路２２０、クロック発生器２４０、及び電源２５０とを含む、ＬＣＤ装置２００の部分構造を表す。クロック発生器２４０は、第１駆動回路２１０及び第２駆動回路２２０を動作させるための開始パルス信号ＶＳＴ及びクロック信号ＣＬＫ１〜ＣＬＫｍを供給することができる。電源２５０は、第１駆動回路２１０及び第２駆動回路２２０を動作させるためのバイアス電圧（例えば、ＶＳＳ、ＶＤＤ１又はＶＤＤ２）を供給することができる。第１駆動回路２１０は、複数の直列結合されているシフトレジスタユニットＳＲ（１）〜ＳＲ（Ｎ）を有する。シフトレジスタユニットは、夫々、パルス発生器ＰＧ（１）〜ＰＧ（Ｎ）及び低レベル安定化装置ＬＬＳＬ（１）〜ＬＬＳＬ（Ｎ）を有する。シフトレジスタユニットＳＲ（１）〜ＳＲ（Ｎ）の出力端は、夫々、対応するゲートラインＧＬ（１）〜ＧＬ（Ｎ）の第１端Ｌ（１）〜Ｌ（Ｎ）に結合されている。第２駆動回路２２０は、対応するゲートラインＧＬ（１）〜ＧＬ（Ｎ）の第２端Ｒ（１）〜Ｒ（Ｎ）に各自結合されている複数の低レベル安定化装置ＬＬＳＲ（１）〜ＬＬＳＲ（Ｎ）を有する。

図６を参照すると、本発明の第１実施例に従うＬＣＤ装置２００のｎ段目出力が表されている。図６は、第１駆動回路２１０に含まれる複数のシフトレジスタユニットＳＲ（１）〜ＳＲ（Ｎ）の中のｎ段目シフトレジスタユニットＳＲ（ｎ）と、第２駆動回路２２０に含まれるｎ段目低レベル安定化装置ＬＬＳＲ（ｎ）と、ゲートラインＧＬ（ｎ）とを示す。なお、ｎは、１からＮの間の整数である。本発明の第１実施例に従うシフトレジスタユニットＳＲ（ｎ）は、パルス発生器ＰＧ（ｎ）及び低レベル安定化装置ＬＬＳＬ（ｎ）を有する。シフトレジスタユニットＳＲ（ｎ）の入力端は、前段のシフトレジスタユニットＳＲ（ｎ−１）の出力端に結合されている。シフトレジスタユニットＳＲ（ｎ）の出力端は、ゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）に結合されている。

パルス発生器ＰＧ（ｎ）はトランジスタＴ１、Ｔ２、Ｔ９及びＴ１０を有し、クロック信号ＣＬＫｎと、前段のシフトレジスタユニットＳＲ（ｎ−１）から送信されたゲート駆動信号ＧＳ（ｎ−１）とに基づいてゲート駆動信号ＧＳ（ｎ）を生成することができる。低レベル安定化装置ＬＬＳＬ（ｎ）は、トランジスタＴ３及びＴ１１〜Ｔ１４を有する。トランジスタＴ１１〜Ｔ１４は、クロック信号ＣＬＫｎ及びノードＱ（ｎ）の電圧レベルに基づいてトランジスタＴ３のゲートへの制御信号を出力することができるプルダウン制御回路１１を形成する。このように、トランジスタＴ３は、自身のゲート電圧に基づいて、ノードＱ（ｎ）と低レベルバイアス電圧ＶＳＳとの間の信号伝送経路を制御することができる。低レベル安定化装置ＬＬＳＲ（ｎ）は、トランジスタＴ４及びＴ２１〜Ｔ２４を有する。トランジスタＴ２１〜Ｔ２４は、クロック信号ＣＬＫｎと、ゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）での電圧レベルとに基づいて、トランジスタＴ４のゲートへの制御信号を出力することができるプルダウン制御回路２１を形成する。このように、トランジスタＴ４は、自身のゲート電圧に基づいて、ゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）と低レベルバイアス電圧ＶＳＳとの間の信号伝送経路を制御することができる。

図４及び図６に示されるように、第１駆動回路２１０及び第２駆動回路２２０は、非表示領域２９０内であって且つ表示領域２８０に対して対向する側に配置される。シフトレジスタユニットＳＲ（ｎ）の出力期間の間、ＬＣＤ装置２００のゲートラインＧＬ（ｎ）は、第１端Ｌ（ｎ）で、パルス発生器ＰＧ（ｎ）によって生成されたゲート駆動信号ＧＳ（ｎ）を受信する。シフトレジスタユニットＳＲ（ｎ）の出力期間を除く他の期間の間、ＬＣＤ装置２００は、ゲートラインＧＬ（ｎ）の電圧レベルが第１駆動回路２１０のトランジスタＴ３及び第２駆動回路２２０のトランジスタＴ４を夫々用いて両方の側から保たれる両方向性安定化構造を導入する。ＬＣＤ装置２００は、ターンオンしたトランジスタＴ３を用いてゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）で電圧安定化を提供し、それによって、トランジスタＴ２をオフし、ゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）がクロック信号ＣＬＫｎによって影響を及ぼされることを防ぐ。ＬＣＤ装置２００は、ターンオンしたトランジスタＴ４を用いてゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）で電圧安定化を提供し、それによって、ゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）を低レベルバイアス電圧ＶＳＳにプルダウンする。言い換えると、ゲート駆動信号ＧＳ（ｎ）は、信号入力側に対して反対の側から低レベルに保たれる。

上述されるように、パルス発生器ＰＧ（ｎ）はトランジスタＴ１により入力信号を受信し、ゲートラインＧＬ（ｎ）を駆動するためのゲート駆動信号ＧＳ（ｎ）をトランジスタＴ２により出力するので、トランジスタＴ２は、トランジスタＴ１よりもずっと高い駆動能力を提供する必要がある。低レベル安定化装置ＬＬＳＬ（ｎ）はトランジスタＴ３によりノードＱ（ｎ）の電圧レベルを保ち、トランジスタＴ４により全体の出力の電圧レベルを保つので、トランジスタＴ４は、トランジスタＴ３よりずっと高い駆動能力を提供する必要がある。図６中のキャパシタＣ_Ｄは、より大きいトランジスタＴ１の寄生キャパシタであってよい。一般に、プルダウン回路１１及び２１は、チャネル幅／長さ比が小さいトランジスタを導入し、トランジスタＴ３及びＴ４の制御信号を生成するための十分な駆動を提供することができる。本発明の第１実施例で、トランジスタＴ１のチャネル幅／長さ比Ｗ／Ｌ１は約３００であってよく、トランジスタＴ２のチャネル幅／長さ比Ｗ／Ｌ２は約２０００であってよく、トランジスタＴ３のチャネル幅／長さ比Ｗ／Ｌ３は約４０であってよく、トランジスタＴ４のチャネル幅／長さ比Ｗ／Ｌ４は約３００であってよい。なお、これらの値は、単にトランジスタのＴ１〜Ｔ４のチャネル幅／長さ比Ｗ／Ｌ１〜Ｗ／Ｌ４の間の関係を表し、本発明の適用範囲を限定しない。

図４に示されるように、表示領域の周囲の非表示領域は、駆動回路の位置にかかわらずダミー空間を有する。本発明の第１実施例で、ノードＱ（ｎ）をプルダウンする第１駆動回路２１０は、非表示領域２９０のダミー空間内に、表示領域２８０の第１の側に隣接して配置され、一方、ゲート出力を安定化させる第２駆動回路２２０は、表示領域２９０のダミー空間内に、表示領域２８０の第２の側に隣接して配置される。この場合に、表示領域２８０の第１及び第２の側は、表示領域２８０に対して２つの対向する側である。第１駆動回路２１０のパルス発生器ＰＧ（ｎ）は、ゲート駆動信号ＧＳ（ｎ）を生成するための高い駆動能力を備えた出力トランジスタＴ２を用いるので、第１駆動回路２１０は第２駆動回路２２０より大きい。しかし、電圧安定化のためのトランジスタＴ３及びＴ４の中で、チャネル幅／長さ比が大きい方のトランジスタＴ４は、本発明の第１実施例において、非表示領域２９０のダミー空間内に、表示領域２８０の第２の側に隣接して配置される。従って、第１駆動回路２１０の回路レイアウト面積は大いに縮減され、リム縮減は有効にＬＣＤ装置２００で行われ得る。

図７を参照すると、本発明の第２実施例に従うＬＣＤ装置２００のｎ段目出力が表されている。図７は、第１駆動回路２１０に含まれる複数のシフトレジスタユニットＳＲ（１）〜ＳＲ（Ｎ）の中のｎ段目シフトレジスタユニットＳＲ（ｎ）と、第２駆動回路２２０に含まれるｎ段目低レベル安定化装置ＬＬＳＲ（ｎ）と、ゲートラインＧＬ（ｎ）とを示す。なお、ｎは、１からＮの間の整数である。本発明の第１実施例及び第２実施例は同様の配置を有するが、第１駆動回路２１０に含まれる低レベル安定化装置ＬＬＳＬ（ｎ）の構造が異なる。本発明の第２実施例に従う低レベル安定化装置ＬＬＳＬ（ｎ）は、プルダウン制御回路１１から送信される制御信号に基づいてゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）と低レベルバイアス電圧ＶＳＳとの間の信号伝送経路を制御するためのトランジスタＴ５を更に有する。シフトレジスタユニットＳＲ（ｎ）の出力期間を除く他の期間の間、本発明の第２実施例に従うＬＣＤ装置２００は、ゲートラインＧＬ（ｎ）の電圧レベルが、第１駆動回路２１０のトランジスタＴ３及びＴ５と、第２駆動回路２２０のトランジスタＴ４とを夫々用いて、ゲートラインＧＬ（ｎ）の両側から保たれる両方向性安定化構造を導入する。本発明の第２実施例に従うＬＣＤ装置２００は、ターンオンしたトランジスタＴ３を用いてゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）で電圧安定化を提供し、それによって、トランジスタＴ２をオフし、ゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）が非出力期間の間クロック信号ＣＬＫｎによって影響を及ぼされることを防ぐ。本発明の第２実施例に従うＬＣＤ装置２００は、ターンオンしたトランジスタＴ４を用いてゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）で電圧安定化を提供し、それによって、ゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）を低レベルバイアス電圧ＶＳＳにプルダウンする。言い換えると、ゲート駆動信号ＧＳ（ｎ）は、信号入力側に対して反対の側から低レベルに保たれる。

図４に示されるように、表示領域の周囲の非表示領域は、駆動回路の位置にかかわらずダミー空間を有する。本発明の第２実施例で、ノードＱ（ｎ）をプルダウンし且つ一部のゲート出力を安定化させる第１駆動回路２１０は、非表示領域２９０のダミー空間内に、表示領域２８０の第１の側に隣接して配置され、一方、一部のゲート出力を安定化させる第２駆動回路２２０は、表示領域２９０のダミー空間内に、表示領域２８０の第２の側に隣接して配置される。この場合に、表示領域２８０の第１及び第２の側は、表示領域２８０に対して２つの対向する側である。第２駆動回路２２０のトランジスタＴ４は、信号入力側に対して反対の側からゲート出力を安定化させることができるので、第１駆動回路２１０のトランジスタＴ３は、より小さいチャネル幅／長さ比を有するトランジスタＴ５を導入することができる。従って、第１駆動回路２１０の回路レイアウト面積は大いに縮減され、リム縮減は有効にＬＣＤ装置２００で行われ得る。本発明の第２実施例で、トランジスタＴ１のチャネル幅／長さ比Ｗ／Ｌ１は約３００であってよく、トランジスタＴ２のチャネル幅／長さ比Ｗ／Ｌ２は約２０００であってよく、トランジスタＴ３のチャネル幅／長さ比Ｗ／Ｌ３は約４０であってよく、トランジスタＴ４のチャネル幅／長さ比Ｗ／Ｌ４は約ｘであってよく、トランジスタＴ５のチャネル幅／長さ比Ｗ／Ｌ５は約（３００−ｘ）であってよい。ｘの値は、トランジスタＴ４及びＴ５によって行われるゲート安定化の割合を決定する。本発明の望ましい実施形態では、ｘは、有効に第１駆動回路２１０の回路レイアウト面積を最小限にするように（３００−ｘ）より大きい。なお、これらの値は、単にトランジスタのＴ１〜Ｔ５のチャネル幅／長さ比Ｗ／Ｌ１〜Ｗ／Ｌ５の間の関係を表し、本発明の適用範囲を限定しない。

図８を参照すると、本発明の第３実施例に従うＬＣＤ装置２００のｎ段目出力が表されている。図８は、第１駆動回路２１０に含まれる複数のシフトレジスタユニットＳＲ（１）〜ＳＲ（Ｎ）の中のｎ段目シフトレジスタユニットＳＲ（ｎ）と、第２駆動回路２２０に含まれるｎ段目低レベル安定化装置ＬＬＳＲ（ｎ）と、ゲートラインＧＬ（ｎ）とを示す。なお、ｎは、１からＮの間の整数である。本発明の第１実施例及び第３実施例は同様の配置を有するが、第１駆動回路２１０に含まれる低レベル安定化装置ＬＬＳＬ（ｎ）及び第２駆動回路２２０に含まれる低レベル安定化装置ＬＬＳＲ（ｎ）の各構造が異なる。本発明の第３実施例に従う低レベル安定化装置ＬＬＳＬ（ｎ）は、トランジスタＴ３１、Ｔ３２、及びＴ１１〜Ｔ１４を有する。Ｔ１１及びＴ１２は、電圧ＶＤＤ１及びノードＱ（ｎ）の電圧レベルに基づいてトランジスタＴ３１のゲートへの制御信号を出力することができるプルダウン制御回路１１を形成する。このようにして、トランジスタＴ３１は、自身のゲート電圧に基づいて、ノードＱ（ｎ）と低レベルバイアス電圧ＶＳＳとの間の信号伝送経路を制御することができる。トランジスタＴ１３及びＴ１４は、電圧ＶＤＤ２とノードＱ（ｎ）の電圧レベルに基づいてトランジスタＴ３２のゲートへの制御信号を出力することができるプルダウン制御回路１２を形成する。このようにして、トランジスタＴ３２は、自身のゲート電圧に基づいて、ノードＱ（ｎ）と低レベルバイアス電圧ＶＳＳとの間の信号伝送経路を制御することができる。本発明の第３実施例に従う低レベル安定化装置ＬＬＳＲ（ｎ）は、トランジスタＴ４１、Ｔ４２、及びＴ２１〜Ｔ２４を有する。トランジスタＴ２１及びＴ２２は、電圧ＶＤＤ１及びゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）の電圧レベルに基づいてトランジスタＴ４１のゲートへの制御信号を出力することができるプルダウン制御回路２１を形成する。このようにして、トランジスタＴ４１は、自身のゲート電圧に基づいて、ゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）と低レベルバイアス電圧ＶＳＳとの間の信号伝送経路を制御することができる。トランジスタＴ２３及びＴ２４は、電圧ＶＤＤ２とゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）の電圧レベルに基づいてトランジスタＴ４２のゲートへの制御信号を出力することができるプルダウン制御回路２２を形成する。このようにして、トランジスタＴ４２は、自身のゲート電圧に基づいて、ゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）と低レベルバイアス電圧ＶＳＳとの間の信号伝送経路を制御することができる。

シフトレジスタユニットＳＲ（ｎ）の出力期間を除く他の期間の間、本発明の第３実施例におけるゲートラインＧＬ（ｎ）の電圧レベルは、第１駆動回路２１０のトランジスタＴ３１及びＴ３２と、第２駆動回路２２０のトランジスタＴ４１及びＴ４２とを用いて、ゲートラインＧＬ（ｎ）の両側から保たれる。本発明の第３実施例に従うＬＣＤ装置２００は、ターンオンしたトランジスタＴ３１又はＴ３２を用いてゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）で電圧安定化を提供し、それによって、トランジスタＴ２をオフし、ゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）が非出力期間の間クロック信号ＣＬＫｎによって影響を及ぼされることを防ぐ。本発明の第３実施例に従うＬＣＤ装置２００は、ターンオンしたトランジスタＴ４１又はＴ４２を用いてゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）で電圧安定化を提供し、それによって、ゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）を低レベルバイアス電圧ＶＳＳにプルダウンする。言い換えると、ゲート駆動信号ＧＳ（ｎ）は、信号入力側に対して反対の側から低レベルに保たれる。

本発明の第３実施例で、パルス発生器ＰＧ（ｎ）はトランジスタＴ１により入力信号を受信し、ゲートラインＧＬ（ｎ）を駆動するためのゲート駆動信号ＧＳ（ｎ）をトランジスタＴ２により出力するので、トランジスタＴ２は、トランジスタＴ１よりもずっと高い駆動能力を提供する必要がある。低レベル安定化装置ＬＬＳＬ（ｎ）はトランジスタＴ３１又はＴ３２によりノードＱ（ｎ）の電圧レベルを保ち、低レベル安定化装置ＬＬＳＲ（ｎ）はトランジスタＴ４１又はＴ４２により全体の出力の電圧レベルを保つので、トランジスタＴ４１及びＴ４２は、トランジスタＴ３１及びＴ３２よりずっと高い駆動能力を提供する必要がある。一般に、プルダウン回路１１、１２、２１及び２２は、チャネル幅／長さ比が小さいトランジスタを導入し、トランジスタＴ３１、Ｔ３２、Ｔ４１及びＴ４２の制御信号を生成するための十分な駆動を提供することができる。本発明の第３実施例で、トランジスタＴ１のチャネル幅／長さ比Ｗ／Ｌ１は約３００であってよく、トランジスタＴ２のチャネル幅／長さ比Ｗ／Ｌ２は約２０００であってよく、トランジスタＴ３１及びＴ３２のチャネル幅／長さ比Ｗ／Ｌ３は約４０であってよく、トランジスタＴ４１及びＴ４２のチャネル幅／長さ比Ｗ／Ｌ４は約３００であってよい。なお、これらの値は、単にトランジスタのＴ１、Ｔ２、Ｔ３１、Ｔ３２、Ｔ４１及びＴ４２のチャネル幅／長さ比Ｗ／Ｌ１〜Ｗ／Ｌ４の間の関係を表し、本発明の適用範囲を限定しない。

図４に示されるように、表示領域の周囲の非表示領域は、駆動回路の位置にかかわらずダミー空間を有する。本発明の第３実施例で、ノードＱ（ｎ）をプルダウンする第１駆動回路２１０は、非表示領域２９０のダミー空間内に、表示領域２８０の第１の側に隣接して配置され、一方、ゲート出力を安定化させる第２駆動回路２２０は、表示領域２９０のダミー空間内に、表示領域２８０の第２の側に隣接して配置される。この場合に、表示領域２８０の第１及び第２の側は、表示領域２８０に対して２つの対向する側である。第１駆動回路２１０のパルス発生器ＰＧ（ｎ）は出力駆動信号ＧＳ（ｎ）を生成するための出力トランジスタＴ２を用いるので、第１駆動回路２１０は第２駆動回路２２０より大きい。なお、電圧安定化のためのトランジスタＴ３１、Ｔ３２、Ｔ４１及びＴ４２の中で、チャネル幅／長さ比が大きい方のトランジスタＴ４１及びＴ４２は、本発明の第３実施例において、非表示領域２９０のダミー空間内に、表示領域２８０の第２の側に隣接して配置される。従って、第１駆動回路２１０の回路レイアウト面積は大いに縮減され、リム縮減は有効にＬＣＤ装置２００で行われ得る。

図９を参照すると、本発明の第４実施例に従うＬＣＤ装置２００のｎ段目出力が表されている。図９は、第１駆動回路２１０に含まれる複数のシフトレジスタユニットＳＲ（１）〜ＳＲ（Ｎ）の中のｎ段目シフトレジスタユニットＳＲ（ｎ）と、第２駆動回路２２０に含まれるｎ段目低レベル安定化装置ＬＬＳＲ（ｎ）と、ゲートラインＧＬ（ｎ）とを示す。なお、ｎは、１からＮの間の整数である。本発明の第３実施例及び第４実施例は同様の配置を有するが、第１駆動回路２１０に含まれる低レベル安定化装置ＬＬＳＬ（ｎ）の構造が異なる。本発明の第４実施例に従う低レベル安定化装置ＬＬＳＬ（ｎ）は、プルダウン制御回路１１及び１２から夫々送信される制御信号に基づいてゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）と低レベルバイアス電圧ＶＳＳとの間の信号伝送経路を制御するためのトランジスタＴ５１及びＴ５２を更に有する。シフトレジスタユニットＳＲ（ｎ）の出力期間を除く他の期間の間、本発明の第４実施例に従うＬＣＤ装置２００は、ゲートラインＧＬ（ｎ）の電圧レベルが、第１駆動回路２１０のトランジスタＴ３１、Ｔ３２、Ｔ５１又はＴ５２と、第２駆動回路２２０のトランジスタＴ４１又はＴ４２とを用いて、ゲートラインＧＬ（ｎ）の両側から保たれる両方向性電圧安定化メカニズムを導入する。本発明の第４実施例に従うＬＣＤ装置２００は、ターンオンしたトランジスタＴ３１又はＴ３２を用いてゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）で電圧安定化を提供し、それによって、トランジスタＴ２をオフし、ゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）が非出力期間の間クロック信号ＣＬＫｎによって影響を及ぼされることを防ぐ。一方、ゲートラインＧＬ（ｎ）の第１端Ｌ（ｎ）は、ターンオンしたトランジスタＴ５１又はＴ５２により低電圧レベルＶＳＳにプルダウンされる。言い換えると、ゲート駆動信号ＧＳ（ｎ）は、信号入力側から低レベルに保たれる。本発明の第４実施例に従うＬＣＤ装置２００は、ターンオンしたトランジスタＴ４１又はＴ４２を用いてゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）で電圧安定化を提供し、それによって、ゲートラインＧＬ（ｎ）の第２端Ｒ（ｎ）を低レベルバイアス電圧ＶＳＳにプルダウンする。言い換えると、ゲート駆動信号ＧＳ（ｎ）は、信号入力側に対して反対の側から低レベルに保たれる。

図４に示されるように、表示領域の周囲の非表示領域は、駆動回路の位置にかかわらずダミー空間を有する。本発明の第４実施例で、ノードＱ（ｎ）をプルダウンし且つ一部のゲート出力を安定化させる第１駆動回路２１０は、非表示領域２９０のダミー空間内に、表示領域２８０の第１の側に隣接して配置され、一方、一部のゲート出力を安定化させる第２駆動回路２２０は、表示領域２９０のダミー空間内に、表示領域２８０の第２の側に隣接して配置される。この場合に、表示領域２８０の第１及び第２の側は、表示領域２８０に対して２つの対向する側である。第２駆動回路２２０のトランジスタＴ４１及びＴ４２は、信号入力側に対して反対の側からゲート出力を安定化させることができるので、第１駆動回路２１０は、より小さいチャネル幅／長さ比を有するトランジスタＴ５１及びＴ５２を用いることができる。従って、第１駆動回路２１０の回路レイアウト面積は大いに縮減され、リム縮減は有効にＬＣＤ装置２００で行われ得る。本発明の第４実施例で、トランジスタＴ１のチャネル幅／長さ比Ｗ／Ｌ１は約３００であってよく、トランジスタＴ２のチャネル幅／長さ比Ｗ／Ｌ２は約２０００であってよく、トランジスタＴ３１及びＴ３２のチャネル幅／長さ比Ｗ／Ｌ３は約４０であってよく、トランジスタＴ４１及びＴ４２のチャネル幅／長さ比Ｗ／Ｌ４は約ｘであってよく、トランジスタＴ５１及びＴ５２のチャネル幅／長さ比Ｗ／Ｌ５は約（３００−ｘ）であってよい。ｘの値は、トランジスタＴ４１、Ｔ４２、Ｔ５１及びＴ５２によって行われるゲート安定化の割合を決定する。本発明の望ましい実施形態では、ｘは、有効に第１駆動回路２１０の回路レイアウト面積を最小限にするように（３００−ｘ）より大きい。なお、これらの値は、単にトランジスタのＴ１、Ｔ２、Ｔ３１、Ｔ３２、Ｔ４１、Ｔ４２、Ｔ５１及びＴ５２のチャネル幅／長さ比Ｗ／Ｌ１〜Ｗ／Ｌ５の間の関係を表し、本発明の適用範囲を限定しない。

本発明の各実施例で示されるトランジスタは、薄膜トランジスタ（ＴＦＴ）スイッチ、又は同様の機能を提供する他の素子であってよい。

図１０を参照すると、本発明の実施例に従うＬＣＤ装置２００の動作を表す例となるタイミング図が示されている。図１０は、クロック信号ＣＬＫｎ及びＣＬＫｎ−１、開始パルス信号ＶＳＴ、ゲート駆動信号ＧＳ（１）〜ＧＳ（ｎ）、及びノードＱ（ｎ）の波形を表す。

本発明は、両方向性電圧安定化メカニズムを有するＬＣＤ装置を提供する。駆動回路は、非表示領域のダミー空間内であって且つ表示領域に対して２つの対向する側に配置される。従って、信号入力側での回路レイアウト面積は大いに縮減され、リム縮減が有効に行われ得る。

当業者は、本発明の実施形態に従う方法及び装置の多数の変形及び代替が、本発明の教示を維持しながら行われ得ることに容易に想到するであろう。

１１，２１ プルダウン制御回路
２００ ＬＣＤ装置
２１０ 第１駆動回路
２２０ 第２駆動回路
２３０ ソースドライバ
２４０ クロック発生器
２５０ 電源
２８０ 表示領域
２９０ 非表示領域
ＣＬＫ１〜ＣＬＫｍ クロック信号
ＧＬ（１）〜ＧＬ（Ｎ） ゲートライン
Ｌ（１）〜Ｌ（Ｎ） ゲートラインの第１端
ＬＬＳＬ（１）〜ＬＬＳＬ（Ｎ），ＬＬＳＲ（１）〜ＬＬＳＲ（Ｎ） 低レベル安定化装置
ＰＧ（１）〜ＰＧ（Ｎ） パルス発生器
Ｒ（１）〜Ｒ（Ｎ） ゲートラインの第２端
ＳＲ（１）〜ＳＲ（Ｎ） シフトレジスタユニット
Ｔ１〜Ｔ５，Ｔ１１〜Ｔ１４，Ｔ２１〜Ｔ２４，Ｔ３１，Ｔ３２，Ｔ４１，Ｔ４２，Ｔ５１，Ｔ５２ トランジスタ
ＶＳＴ 開始パルス信号
Ｗ／Ｌ１〜Ｗ／Ｌ５ チャネル幅／長さ比

Claims (20)

1. 両方向性安定化を提供するＬＣＤ装置であって、
   複数の並列ゲートラインが配置される表示領域と、
   第１領域及び第２領域を有し、前記第１領域及び前記第２領域は前記表示領域に対して対向する側に配置される非表示領域と、
   直列に結合される複数のシフトレジスタユニットを有し、該複数のシフトレジスタユニットのうち一のシフトレジスタユニットは前記複数のゲートラインの中の対応するゲートラインを駆動し且つ前記第１領域に配置される第１回路及び前記第２領域に配置される第２回路を有するシフトレジスタと
   を有し、
   前記第１回路は、
   入力信号に基づいて駆動信号を生成するパルス発生器であって、前記入力信号を受信する入力端と、前記対応するゲートラインの第１端に結合され、前記駆動信号を出力する出力端と、クロック信号を前記出力端に供給する第７トランジスタの制御端に接続されるノードとを有する前記パルス発生器と、
   第１制御信号に基づいて前記ノードの電圧レベルを保つ第１チャネル幅／長さ比を有する第１トランジスタであって、前記ノードに結合される第１端と、第１電圧を受ける第２端と、前記第１制御信号を受信する制御端とを有する前記第１トランジスタと
   を有し、
   前記第２回路は、
   第２制御信号に基づいて前記対応するゲートラインの第２端での電圧レベルを保つ第２チャネル幅／長さ比を有する第２トランジスタであって、前記対応するゲートラインの前記第２端に結合される第１端と、第２電圧を受ける第２端と、前記第２制御信号を受信する制御端とを有する前記第２トランジスタ
   を有し、
   前記第１チャネル幅／長さ比は、前記第２チャネル幅／長さ比より小さく、
   前記第１回路のレイアウト面積は、前記第２回路のレイアウト面積より大きい、ＬＣＤ装置。
2. 前記第１回路は、前記第１制御信号を生成するために前記第１トランジスタの制御端に結合される第１制御回路を更に有し、
   前記第２回路は、前記第２制御信号を生成するために前記第２トランジスタの制御端に結合される第２制御回路を更に有する、請求項１記載のＬＣＤ装置。
3. 前記第１制御回路は、前記クロック信号及び前記ノードの電圧レベルに応答して前記ノードを前記第１電圧に接続するよう前記第１トランジスタを作動させるプルダウン制御回路を有し、
   前記第２制御回路は、前記クロック信号及び前記対応するゲートラインの第２端の電圧レベルに応答して前記対応するゲートラインを前記第２電圧に接続するよう前記第２トランジスタを作動させるプルダウン制御回路を有する、請求項２記載のＬＣＤ装置。
4. 前記第１回路は、第５チャネル幅／長さ比を有する第５トランジスタを更に有し、
   前記第５トランジスタは、
   前記対応するゲートラインの第１端に結合される第１端と、
   第３電圧を受ける第２端と、
   第３制御信号を受信する制御端と
   を有し、
   前記第５チャネル幅／長さ比は、前記第２チャネル幅／長さ比より小さい、請求項１記載のＬＣＤ装置。
5. 前記シフトレジスタユニットは、
   前記第１制御信号及び前記第３制御信号を生成するために前記第１トランジスタ及び前記第５トランジスタの各制御端に結合される第１制御回路と、
   前記第２制御信号を生成するために前記第２トランジスタの制御端に結合される第２制御回路と
   を更に有する、請求項４記載のＬＣＤ装置。
6. 前記第１電圧及び前記第３電圧は同じ電圧レベルを有する、請求項４記載のＬＣＤ装置。
7. 前記パルス発生器は、
   当該パルス発生器の入力端に結合される第１端と、前記ノードに結合される第２端と、制御端とを有する第６トランジスタと、
   クロック信号を受信する第１端と、当該パルス発生器の出力端に結合される第２端と、前記ノードに結合される制御端とを有する前記第７トランジスタと、
   当該パルス発生器の出力端に結合される第１端と、前記第１電圧を受ける第２端と、次段のシフトレジスタユニットによって生成される駆動信号を受信する制御端とを有する第８トランジスタと、
   前記ノードと当該パルス発生器の出力端との間に結合されるキャパシタと
   を更に有する、請求項１記載のＬＣＤ装置。
8. 前記第６トランジスタの制御端は、当該第６トランジスタの第１端に結合される、請求項７記載のＬＣＤ装置。
9. 前記第１電圧及び前記第２電圧は同じ電圧レベルを有する、請求項１記載のＬＣＤ装置。
10. 前記パルス発生器の入力端は、前記入力信号を受信するために前段のシフトレジスタユニットに結合される、請求項１記載のＬＣＤ装置。
11. 両方向性安定化を提供し、且つ、複数の負荷を駆動するよう直列に結合される複数のシフトレジスタユニットを有するシフトレジスタであって、
    前記複数のシフトレジスタユニットのうち一のシフトレジスタユニットは、第１領域に配置される第１回路及び第２領域に配置される第２回路を有し、
    前記第１回路は、
    入力信号に基づいて駆動信号を生成するパルス発生器であって、前記入力信号を受信する入力端と、前記複数の負荷のうち対応する負荷の第１端に結合され、前記駆動信号を出力する出力端と、クロック信号を前記出力端に供給する第７トランジスタの制御端に接続されるノードとを有する前記パルス発生器と、
    第１制御信号に基づいて前記ノードの電圧レベルを保つ第１チャネル幅／長さ比を有する第１トランジスタであって、前記ノードに結合される第１端と、第１電圧を受ける第２端と、前記第１制御信号を受信する制御端とを有する前記第１トランジスタと
    を有し、
    前記第２回路は、
    第２制御信号に基づいて前記対応する負荷の第２端での電圧レベルを保つ第２チャネル幅／長さ比を有する第２トランジスタであって、前記対応する負荷の前記第２端に結合される第１端と、第２電圧を受ける第２端と、前記第２制御信号を受信する制御端とを有する前記第２トランジスタ
    を有し、
    前記第１チャネル幅／長さ比は、前記第２チャネル幅／長さ比より小さく、
    前記第１回路のレイアウト面積は、前記第２回路のレイアウト面積より大きい、シフトレジスタ。
12. 前記第１回路は、前記第１制御信号を生成するために前記第１トランジスタの制御端に結合される第１制御回路を更に有し、
    前記第２回路は、前記第２制御信号を生成するために前記第２トランジスタの制御端に結合される第２制御回路を更に有する、請求項１１記載のシフトレジスタ。
13. 前記第１制御回路は、前記クロック信号及び前記ノードの電圧レベルに応答して前記ノードを前記第１電圧に接続するよう前記第１トランジスタを作動させるプルダウン制御回路を有し、
    前記第２制御回路は、前記クロック信号及び前記対応するゲートラインの第２端の電圧レベルに応答して前記対応するゲートラインを前記第２電圧に接続するよう前記第２トランジスタを作動させるプルダウン制御回路を有する、請求項１２記載のシフトレジスタ。
14. 前記第１回路は、第３制御信号に基づいて前記対応する負荷の第１端の電圧レベルを保つ第５チャネル幅／長さ比を有する第５トランジスタを更に有し、
    前記第５トランジスタは、
    前記対応する負荷の前記第１端に結合される第１端と、
    第３電圧を受ける第２端と、
    前記第３制御信号を受信する制御端と
    を有し、
    前記第５チャネル幅／長さ比は、前記第２チャネル幅／長さ比より小さい、請求項１１記載のシフトレジスタ。
15. 前記シフトレジスタユニットは、
    前記第１制御信号及び前記第３制御信号を生成するために前記第１トランジスタ及び前記第５トランジスタの各制御端に結合される第１制御回路と、
    前記第２制御信号を生成するために前記第２トランジスタの制御端に結合される第２制御回路と
    を更に有する、請求項１４記載のシフトレジスタ。
16. 前記第１電圧及び前記第３電圧は同じ電圧レベルを有する、請求項１４記載のシフトレジスタ。
17. 前記パルス発生器は、
    前記入力信号を受信する第１端と、前記ノードに結合される第２端と、制御端とを有する第６トランジスタと、
    クロック信号を受信する第１端と、当該パルス発生器の出力端に結合される第２端と、前記ノードに結合される制御端とを有する前記第７トランジスタと、
    当該パルス発生器の出力端に結合される第１端と、前記第１電圧を受ける第２端と、次段のシフトレジスタユニットによって生成される駆動信号を受信する制御端とを有する第８トランジスタと、
    前記ノードと当該パルス発生器の出力端との間に結合されるキャパシタと
    を更に有する、請求項１１記載のシフトレジスタ。
18. 前記第６トランジスタの制御端は、当該第６トランジスタの第１端に結合される、請求項１７記載のシフトレジスタ。
19. 前記第１電圧及び前記第２電圧は同じ電圧レベルを有する、請求項１１記載のシフトレジスタ。
20. 前記パルス発生器の入力端は、前記入力信号を受信するために前段のシフトレジスタユニットに結合される、請求項１１記載のシフトレジスタ
    

Images