JP5116531B2 - 微小角度トグル書き込み線を有する磁気抵抗ランダムアクセスメモリデバイス及びそのアレイ - Google Patents

Description

本発明は、磁気抵抗ランダムアクセスメモリデバイスに関し、特に微小角度トグル書き込み線を有するトグルモード磁気抵抗ランダムアクセスメモリデバイスに関する。

データを保存するために電荷を使用する従来のメモリデバイスと比較して、磁気抵抗ランダムアクセスメモリ（以下M-RAM）デバイスは、データを磁気的に保存する。磁気的にデータを保存する利点は、不揮発性、高速動作、書換耐性を含む点である。M-RAMデバイスは、従来のメモリデバイスを凌駕するこれらの利点を有しながらも、その商業化の目処に関しては、未だ、消費電力、エラー率、及びメモリ状態の安定性を改善する技術が、さらに発展するかどうかにかかっている。

磁気的にデータを読み書きするために、M-RAMデバイスは、安定した２つの磁化方向の間で変化する磁気モーメントベクトルを有するように構成される。
各安定方向は、M-RAMデバイスが取り得る２つのメモリ状態の１つに対応し、異なる電気抵抗を有する。書き込み動作において磁界が印加されると、目的の方向に磁気モーメントベクトルが変化する。また、保存データの読み込みは、M-RAMデバイスから電流の電気抵抗を測定し、それに応じたメモリ状態を判定する。

いくつかの先行技術に関する文献において、既にM-RAMデバイスに関する改善が開示されている。例えば、Savtchenkoらにより米国特許第６５４５９０６号明細書において、トグルモードとして公知であるM-RAMへの書き込みに方法に関する改善が研究され開示されている。トグルモード書き込み動作は、M-RAMデバイスへの書き込みに回転磁界を利用して、メモリ状態の安定性及び書き込み動作の選択性を改善する。さらに、消費電力に関して改善されたトグルモードM-RAMデバイスが、米国特許第６６３３４９８号明細書及び米国特許第６５１５３４１号明細書において開示されている。開示されたデバイスは、M-RAMデバイスの磁性材料に影響する追加のバイアス磁界を備え、磁気モーメントベクトルの方向を変化させるのに要する電力を低減する。

メモリ状態の安定性及び消費電力の改善にも関わらず、M-RAMデバイスに追加バイアス磁界を使用することで、新たな問題が生じることになる。この追加バイアス磁界は、スイッチ磁界を低減するだけでなく、書き込み動作時の回転磁界にも影響を与えるため、エラー率が著しく増加する。その結果、スイッチ磁界を低減し書き込み時の低エラー率を実現するトグルモードM-RAMデバイスに関するニーズが存在する。

上記目的を達成するために、請求項１に係る発明は、第１面上の第１方向に沿って延びる第１書き込み線と、前記第１面に平行な第２面上において前記第１方向と直交しない第２方向に沿って延びる第２書き込み線と、スイッチング可能な磁化状態を有し、前記第１書き込み線と前記第２書き込み線との間で、前記第１書き込み線及び前記第２書き込み線が同一面上に位置する場合に、前記第１書き込み線と前記第２書き込み線とが交差する交差領域に配列される磁気抵抗メモリ素子とを備え、前記第１書き込み線は、第１書き込み電流が印加されると、第１磁界（H-磁界）を前記磁気抵抗メモリ素子に印加するように設けられ、前記第２書き込み線は、第２書き込み電流が印加されると、第２磁界（H-磁界）を前記磁気抵抗メモリ素子に印加するように設けられ、前記第１書き込み線及び前記第２書き込み線はそれぞれ、前記磁気抵抗メモリ素子における磁化容易軸に対して４５度未満の方向を有し、前記第１磁界及び前記第２磁界がそれぞれ所定の処理で前記磁気抵抗メモリ素子に印加される場合に、前記第１磁界と前記第２磁界とを合成した磁界が、前記メモリ素子の磁化状態をスイッチングするために十分な大きさであり、前記磁気抵抗メモリ素子がトグルモードメモリ素子であり、前記トグルモードメモリ素子はフリーSAF（合成反強磁性）層と、ピンドSAF層と、前記フリーSAF層と前記ピンドSAF層との間に配列されたトンネルバリア層とを備え、前記フリーSAF層及び前記ピンドSAF層のそれぞれは、互いに逆向きの磁気モーメントベクトルを有し、前記互いに逆向きの磁気モーメントベクトルのそれぞれは、前記磁気抵抗メモリ素子の磁化状態を定義する前記第１磁界及び前記第２磁界が印加されていない場合に、前記磁気抵抗メモリ素子の磁化容易軸に沿って配向し、前記フリーSAF層における前記磁気モーメントベクトルは、前記磁気抵抗メモリ素子の磁化状態をスイッチングするように、前記所定の処理で印加される第１磁界及び第２磁界に対して反平行の方向に一致する磁気抵抗メモリ素子周りに回転するように設けられ、前記ピンドSAF層は、前記磁化容易軸に沿って向き、前記所定の処理で前記磁気抵抗メモリ素子に前記第１磁界及び前記第２磁界が印加されるとき、前記磁気抵抗メモリ素子の磁化状態のスイッチングに要する前記第１磁界及び前記第２磁界の大きさを減少するために、前記フリーSAF層における前記磁気モーメントベクトルにバイアス磁界を印加するように設けられたフリンジング磁界を有することを特徴とする。

また、請求項２に係る発明は、前記第１磁界の方向は前記第２磁界の方向に直交せず、前記第１磁界は、前記フリーSAF層に第１印加磁界を与える前記バイアス磁界と合成され、前記第２磁界は、前記フリーSAF層に第２印加磁界を与える前記バイアス磁界と合成され、前記第１印加磁界の方向は、前記第２印加磁界の方向と実質的に直交していることを特徴とする。

また、請求項３に係る発明は、前記磁化容易軸は、前記第１方向と前記第２方向との交差により形成される鋭角内を通過することを特徴とする。

また、請求項４に係る発明は、前記磁化容易軸が、前記第１方向と前記第２方向との交差により形成される鋭角を２等分することを特徴とする。

また、請求項５に係る発明は、前記所定の処理は、前記第１書き込み電流のみ印加するステップと、前記第１書き込み電流及び前記第２書き込み電流の両方を印加するステップと、前記第２書き込み電流のみ印加するステップと、どちらも印加しないステップとを有することを特徴とする。

また、請求項６に係る発明は、前記フリーSAF層における前記磁気モーメントベクトルの方向を保持するために操作可能なクラッド構造を備えることを特徴とする。

また、請求項７に係る発明は、磁気抵抗ランダムアクセスメモリデバイスのアレイであって、それぞれがスイッチング可能な磁化状態を有する、縦横に配列した複数の磁気抵抗メモリ素子と、第１面上のそれぞれの第１書き込み線に対応する横列に沿って延びる第１書き込み線と、前記第１面と平行な第２面上のそれぞれの第２書き込み線に対応する縦列に沿って延びる第２書き込み線と、前記第１書き込み線及び前記第２書き込み線が同一面上に位置する場合に、前記第１書き込み線が前記第２書き込み線と直交しないで交差するそれぞれの交差領域において、前記複数の磁気抵抗メモリ素子のそれぞれが、前記第１書き込み線及び前記第２書き込み線のそれぞれの組（ペア）の間に設置され、各前記第１書き込み線は、第１書き込み電流が印加されると、第１磁界（H-磁界）を前記磁気抵抗メモリ素子に印加するように設けられ、各前記第２書き込み線は、第２書き込み電流が印加されると、第２磁界（H-磁界）を前記磁気抵抗メモリ素子に印加するように設けられ、前記第１書き込み線及び前記第２書き込み線はそれぞれ、前記磁気抵抗メモリ素子における磁化容易軸に対して４５度未満の方向を有し、前記第１磁界及び前記第２磁界がそれぞれ所定の処理で前記磁気抵抗メモリ素子に印加される場合に、前記第１磁界と前記第２磁界とを合成した磁界が、前記メモリ素子の磁化状態をスイッチングするために十分な大きさであり、前記磁気抵抗メモリ素子がトグルモードメモリ素子であり、前記トグルモードメモリ素子はフリーSAF（合成反強磁性）層と、ピンドSAF層と、前記フリーSAF層と前記ピンドSAF層との間に配列されたトンネルバリア層とを備え、前記フリーSAF層及び前記ピンドSAF層のそれぞれは、互いに逆向きの磁気モーメントベクトルを有し、前記互いに逆向きの磁気モーメントベクトルのそれぞれは、前記磁気抵抗メモリ素子の磁化状態を定義する前記第１磁界及び前記第２磁界が印加されていない場合に、前記磁気抵抗メモリ素子の磁化容易軸に沿って配向し、前記フリーSAF層における前記磁気モーメントベクトルは、前記磁気抵抗メモリ素子の磁化状態をスイッチングするように、前記所定の処理で印加される第１磁界及び第２磁界に対して反平行の方向に一致する磁気抵抗メモリ素子周りに回転するように設けられ、前記ピンドSAF層は、前記磁化容易軸に沿って向き、前記所定の処理で前記磁気抵抗メモリ素子に前記第１磁界及び前記第２磁界が印加されるとき、前記磁気抵抗メモリ素子の磁化状態のスイッチングに要する前記第１磁界及び前記第２磁界の大きさを減少するために、前記フリーSAF層における前記磁気モーメントベクトルにバイアス磁界を印加するように設けられたフリンジング磁界を有することを特徴とする。

また、請求項８に係る発明は、前記第１書き込み線及び前記第２書き込み線のうちの１つがジグザグ状の書き込み線を備える、または、前記第１書き込み線及び前記第２書き込み線の両方がジグザグ状の書き込み線を備え、前記ジグザグは、各前記磁気抵抗メモリ素子に対応する横列または縦列に沿う各前記磁気抵抗メモリ素子の間、または、２つ以上毎の前記磁気抵抗メモリ素子に対応する横列または縦列に沿う２つ以上毎の前記磁気抵抗メモリ素子の間に位置していることを特徴とする。

また、請求項９に係る発明は、前記所定の処理は、前記第１書き込み電流のみ印加するステップと、前記第１書き込み電流及び前記第２書き込み電流の両方を印加するステップと、前記第２書き込み電流のみ印加するステップと、どちらも印加しないステップとを有することを特徴とする。

本明細書において開示されるのは、微小角度トグル書き込み線を有し、トグルモードスイッチングM-RAMデバイスのスイッチング方法に関する。また、開示された方式に基づいて構築されたM-RAMデバイスのレイアウトも開示されている。一般的に述べると、開示された方式は、各デバイスの磁化状態を変化させるために必要な閾値を低減するバイアス磁界を用いたトグルモードM-RAMデバイスをスイッチングするために使用される、直交しないで並んでいるトグルモード書き込み線に関して記載されている。従来のトグルモード書き込み線が、デバイスのスイッチングを最適化するために、所望の直交方向に印加された磁界を用いているのに対し、バイアス磁界の使用は、この直交方向に影響を与える。本明細書で開示される２本の書き込み線が直交して並んでいることにより、デバイスの両方の線に印加される正味の磁界が、所望どおり、再び実質直交するようにして、バイアス磁界の弊害を補正可能である。

一実施態様では、トグルモードM-RAMデバイスが開示されている。本実施形態では、M-RAMデバイスは、第２方向は第１方向と直交せず、第１面上における第１方向に沿って延びる第１書き込み線と、第１面に平行な第２面上における第２方向に沿って延びる第２書き込み線とを備えている。また、M-RAMデバイスは、磁気抵抗メモリ素子を備え、その磁気抵抗メモリは、スイッチング可能な磁化状態を有し、第１書き込み線及び第２書き込み線が同一面上に位置する場合に第１書き込み線及び第２書き込み線が交差する交差領域において、第１書き込み線と第２書き込み線との間に設けられる。本実施形態では、第１書き込み線は、第１書き込み電流を印加すると、第１磁界（H-磁界）をメモリ素子に印加するように構成され、第２書き込み線は、第２書き込み電流を印加すると、第２磁界（H-磁界）をメモリ素子に印加するように構成され、所定の処理でメモリ素子に対して印加される場合、第１磁界及び第２磁界を合成した磁界は、磁気抵抗メモリ素子の磁化状態をスイッチングするために十分な大きさである。

別の実施態様では、トグルモードM-RAMデバイスのアレイが開示されている。本実施形態では、アレイは、横列と縦列とに並べられた複数の磁気抵抗メモリ素子から構成され、それぞれはスイッチング可能な磁化状態を有する。また、アレイは、第１面上のそれぞれの第１書き込み線に対応する横列に沿って延びる第１書き込み線と、同様に第１面と平行な第２面上のそれぞれの第２書き込み線に対応する縦列に沿って延びる第２書き込み線とを備える。本実施形態では、第１書き込み線及び第２書き込み線が同一面上に位置する場合に、第１書き込み線が第２書き込み線と直交しないで交差するそれぞれの交差領域において、複数の磁気抵抗メモリ素子のそれぞれが、第１書き込み線及び第２書き込み線のそれぞれの組（ペア）の間に設置される。また、本実施形態では、各第１書き込み線は、第１書き込み電流を印加すると、第１磁界をメモリ素子に印加するように構成され、各第２書き込み線は、第２書き込み電流を印加すると、第２磁界をメモリ素子に印加するように構成され、所定の処理でメモリ素子に対して印加される場合、第１磁界及び第磁界を合成した磁界は、複数の磁気抵抗メモリ素子のうちの１つの磁化状態をスイッチングするために十分な大きさである。

さらに別の実施形態では、M-RAMデバイスをスイッチングするトグルモードの方法が開示されている。本実施形態において、その方法は、メモリ素子に第１磁界を印加するために、第１面上における第１方向の第１書き込み線を通過する第１書き込み電流を供給するステップと、メモリ素子に第２磁界を印加するために、第１面に平行な第２面上における第１方向と直交しない第２方向の第２書き込み線を通過する第２書き込み電流を供給するステップとを備える。本方法では、所定の処理で磁気抵抗メモリ素子に対して印加される場合、第１磁界及び第２磁界を合成した磁界は、磁気抵抗メモリ素子の磁化状態をスイッチングするために十分な大きさである。また、本方法では、磁気抵抗メモリ素子は、第１書き込み線と第２書き込み線とが同一面上の場合、第１書き込み線と第２書き込み線とが交差する位置である交差領域において、第１書き込み線と第２書き込み線との間に設置される。

図１は、MTJ（磁気トンネル接合）積層１０と、第１書き込み線５０と、第２書き込み線６０とを備える従来の単純なトグルモードM-RAMデバイス１００の概略斜視図である。図１に示された実施形態において、MTJ積層１０は、第１書き込み線５０と第２書き込み線６０とに接触せずに、第１書き込み線５０と第２書き込み線６０との間に単に位置している。別の実施形態では、MTJ積層１０は、第１書き込み線５０と第２書き込み線６０の一方または両方に電気的に接続され得る。また、MTJ積層１０は、直方形を有するとして図１に示されているが、特定の設計要求に応じて他の形状及び大きさで構築され得る。

図２は、図１に示されたM-RAMデバイス１００のMTJ積層１０の詳細な概略図である。MTJ積層１０は、磁気モーメントまたは磁化方向に応じてデータを保存することに使用可能なM-RAMデバイスの磁性材料である。MTJ積層１０は、M-RAMデバイス１００において使用される書き込みタイプに応じて、３つの層を有することもできる。また、トグルモード書き込みに設計されたM-RAMデバイス（トグルモードM-RAMデバイス）の場合、MTJ積層１０は、フリーSAF（合成反強磁性）層２０と、ピンドSAF層３０と、トンネルバリア層４０とを備えても良い。

さらに、フリーSAF（合成反強磁性）層２０は、第１強磁性サブ層２２と、反強磁性接合スペーサーサブ層２６と、第２強磁性サブ層２４とを有する反強磁性結合構造を備えても良い。第１強磁性サブ層２２は磁気モーメントベクトル９２を有し、第２強磁性サブ層２４は磁気モーメントベクトル９４を有する。反強磁性接合スペーサーサブ層２６は、磁気モーメントベクトル９２と磁気モーメントベクトル９４とが逆平行方向に整列可能であるため、第１強磁性サブ層２２と第２強磁性サブ層２４との間の強磁性結合を打ち消す。磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、合成ベクトル（Mfベクトル）を有しても良く、好適には、合成ベクトルは、合成ベクトルの磁気モーメントベクトルの全体磁化に比較して相対的に小さいのが良い。これにより、フリーSAF層２０のほぼ釣り合った状態が可能である。

印加磁界がない場合、ほぼ釣り合ったフリーSAF層２０の磁気異方性によりMfベクトルと磁気モーメントベクトル９２及び磁気モーメントベクトル９４は第１安定方向に整列する。印加磁界がある場合、ほぼ釣り合ったフリーSAF層２０の磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、印加磁界にほぼ直交する新たな方向に回転することにより応答する。この応答は、単一強磁性層構造の応答またはMfベクトルが単に印加磁界に追随する釣り合いの取れていないSAF構造の応答と対照をなす。トグルモード書き込み操作において、磁気モーメントベクトル９２及び磁気モーメントベクトル９４を１８０度回転させるように、異なる方向の磁界を発生及び操作することができる。この新たな方向は、磁気モーメントベクトル９２及び磁気モーメントベクトル９４が自分自身の有する第１安定方向に対して逆平行だとしても、第２安定方向である。トグルモードM-RAMデバイスが異なる２つのメモリ状態を有することができるように、第１安定方向及び第２安定方向が存在する。トグルモード書き込み操作については、後でさらに詳細に説明する。

フリーSAF層２０における反強磁性接合構造は、Ni, Fe, Co, Ru, Cr, CoFe, CoFeB, CoNiFeB, Gd₂₃Fe₇₇, Gd₂₄Fe₇₆, Tb₁₉Fe₈₁, Tb₂₁Fe₇₉, Dy₁₇Fe₈₃及びDy₂₁Fe₇₉などの強磁性材料である。これは、単に可能な材料の代表的なリストであり、反強磁性接合構造は、ここに明確に示した材料だけでなく、他の強磁性材料を含有しても良い。フリーSAF層２０は、複数の反強磁性接合構造を備えても良い。例えば、フリーSAF層２０の実施形態では、Nは２より大きな整数において、N-1反強磁性接合スペーサーサブ層により隔てられているN強磁性サブ層を備えても良い。上記の実施形態は、スイッチング体積を増加し、MTJ積層１０のサイズが減少する場合は都合が良い可能性がある。また、いくつかの追加的な構造は、異なる設計のニーズに適合するように、フリーSAF層２０内の強磁性サブ層に追加されても良い。例えば、クラッド構造は、強磁性層の磁化状態を保持するために加えられても良い。クラッド構造は、磁気還流機構をもたらすソフト磁性材料を備え、それによって減磁界の形成を阻止する。

フリーSAF層２０と同様のピンドSAF層３０は、ピンド強磁性サブ層３２と、反強磁性接合スペーサーサブ層３６と、固定強磁性サブ層３４とを有する反強磁性接合構造を備えても良い。ピンド強磁性サブ層３２は磁気モーメントベクトル９６を有し、固定強磁性サブ層３４は磁気モーメントベクトル９８を有する。磁気モーメントベクトル９６及び磁気モーメントベクトル９８は、反強磁性接合スペーサーサブ層３６の影響のために、逆平行方向に整列する。磁気モーメントベクトル９６及び磁気モーメントベクトル９８は、合成ベクトル（Mpベクトル）を有しても良いが、MpベクトルはMTJ積層１０の底のピンドSAF層３０に外部から付着されるピニング反強磁性層５により固定される。最終的に、Mpベクトルと磁気モーメントベクトル９６及び磁気モーメントベクトル９８とは、印加磁界に応じて回転せず、そのためピンドSAF層３０は、ほぼ釣り合った状態である必要はない。

Mpベクトルの固定方向は、ピンドSAF層３０の磁気異方性により定まる２つの安定方向のうちの１つである。この固定方向は、印加磁界により影響を受けないMfベクトルの方向に対して平行または逆平行のどちらかが可能である。

ピンドSAF層３０の反強磁性接合構造は、Ni, Fe, Co, Ru, Cr, CoFe, CoFeB, CoNiFeB, Gd₂₃Fe₇₇, Gd₂₄Fe₇₆, Tb₁₉Fe₈₁, Tb₂₁Fe₇₉, Dy₁₇Fe₈₃及びDy₂₁Fe₇₉などの強磁性材料を含有しても良い。これは、単に可能な材料の代表的なリストであり、反強磁性接合構造は、ここに明確に示した材料だけでなく、他の強磁性材料を含有しても良い。さらに、NiFe+CoB及び他の適用可能な組み合わせなど、２つ以上の反強磁性接合構造も良い。

トンネルバリア層４０は、フリーSAF層２０とピンドSAF層３０との間に挟まれる。トンネルバリア層４０の材料は、トンネル接合を形成する電気的に絶縁特性を有する材料を含有しても良い。そのような材料の例として、酸化アルミニウムが挙げられるが、MgO, AlN, TaN, Ta₂O₅でも良い。電子は、フリーSAF層２０の磁気モーメントベクトルの方向に対して反応する磁気抵抗をもたらすため、トンネルバリア層４０をすり抜ける。MTJ積層１０の磁気抵抗は、磁気モーメントベクトル９２及び磁気モーメントベクトル９４が１つの特定の安定方向である場合にはより高くなり、その他の安定方向に変化した場合にはより低くなる。従来技術を用いてMTJ積層１０の磁気抵抗を測定することにより、トグルモードM-RAMデバイスのメモリ状態を判断することができる。

MTJ積層１０の磁化方向は、磁化容易軸９０として図１に示されている。磁化容易軸９０は、磁気モーメントベクトル９６及び磁気モーメントベクトル９８の安定方向にインラインの磁気異方性軸である。印加磁界がない場合、磁化容易軸９０も、フリーSAF層２０の磁気モーメントベクトル９２及び磁気モーメントベクトル９４の安定方向にインラインとなる。磁界５４または磁界６４などの印加磁界がある場合、磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、磁化容易軸９０から離れるように回転することが可能であるが、一旦印加磁界が除去されると、磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、再び磁化容易軸９０に沿って整列し、各々の元々の配置に対して平行または逆平行方向のどちらかである。上記で説明したように、ピンドSAF層３０の磁気モーメントベクトル９６及び磁気モーメントベクトル９８のそれぞれは、印加磁界が存在する場合においても、磁化容易軸９０に対して方向を変えないために、１つの安定方向に固定される。

図１に示された第１書き込み線５０及び第２書き込み線６０は、電流が印加されると磁界を発生し得る導電体である。パルス電流５２が、図１に示される方向に第１書き込み線５０を流れると、磁界５４が発生する。同様に、パルス電流６２が、図１に示される方向に第２書き込み線６０を流れると、磁界６４が発生する。磁界５４及び磁界６４は、パルス電流５２及びパルス電流６２対してそれぞれ直交し、物理で言うところの「右手の法則」が、第１書き込み線５０及び第２書き込み線６０の方向（例えば、X及びY方向）に平行に延びるMTJ積層１０の面上の磁界５４及び磁界６４の方向を規定している。MTJ積層１０の面上において、磁界５４及び磁界６４の方向の例が図１に示されている。

トグルモードM-RAMデバイスのメモリ状態をスイッチング可能な印加磁界を発生するために、従来の技術は図１に示されるアーキテクチャの配置を採用する。図に示されたアーキテクチャでは、第１書き込み線５０及び第２書き込み線６０が、上記で説明した２次元平面に平行である。さらに、MTJ積層１０は、第１書き込み線５０と第２書き込み線６０との交差領域の第１書き込み線５０と第２書き込み線６０との間に設置される。本明細書で使用されている「交差領域」の用語は、第１書き込み線５０及び第２書き込み線６０が重なり合い、且つX-Y方向に延びた同一面上に第１書き込み線５０及び第２書き込み線６０が形成される場合に交差する３次元空間において隣接する領域を言う。この３次元空間において、重なり合う第１書き込み線５０及び第２書き込み線６０は、第１書き込み線５０及び第２書き込み線６０の両方に平行で、X-Y方向に延びた２次元平面上に直交するように投影され得る、その結果、実在の第１書き込み線５０及び第２書き込み線６０が実際に交差していなくとも、第１書き込み線５０及び第２書き込み線６０の正射影は交差する。

正射影は、対象の点から投影面に描かれた線が直交することで形成される対象の２次元のグラフィック表現として、当業者にとって既知である。そのような第１書き込み線５０及び第２書き込み線６０の正射影は、図３に示される従来のトグルモードM-RAMデバイス１００の平面図により示される。図３において、図１の従来のアーキテクチャは、第１書き込み線５０及び第２書き込み線６０の両方に平行な２次元平面上の第１書き込み線５０及び第２書き込み線６０の正射影と、同一面上の磁化容易軸９０の正射影とにより２次元的に表される。従って、実線が第１書き込み線５０及び第２書き込み線６０の正射影を表し、点線が磁化容易軸９０の正射影を表している。ここから説明を簡潔にするため、特に断りの無い限り、本明細書において、互いにまたは磁化容易軸９０に関連する第１書き込み線５０及び第２書き込み線６０の方向への言及は、それらの正射影の方向を示しているものとする。

図３に示されるアーキテクチャにおいて、第１書き込み線５０及び第２書き込み線６０は、互いに対して９０度に向き合っている。MTJ積層１０と自由回転する磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、直交する書き込み線の交点を通過して、第１書き込み線５０及び第２書き込み線６０のどちらかに対して４５度をなす磁化容易軸９０にインラインに位置する。

このアーキテクチャにおいて、パルス電流５２が第１書き込み線５０に流されると、電流５２は図３に示される方向の磁界５４を発生する。同様に、パルス電流６２が第２書き込み線６０に流されると、電流６２は図３に示される方向の磁界６４を発生する。磁界５４及び磁界６４は、磁気モーメントベクトル９２及び磁気モーメントベクトル９４の第１安定方向及び第２安定方向との間において、トグルモードスイッチング技術による所定の処理で磁界５４及び磁界６４が印加されると、磁気モーメントベクトル９２と磁気モーメントベクトル９４とを変えることができる。

図４に所定の処理による、磁気モーメントベクトル９２及び磁気モーメントベクトル９４の第１安定方向及び第２安定方向との間において、磁気モーメントベクトル９２と磁気モーメントベクトル９４とを変えるトグルモード書き込み動作を示す。図に示された書込み動作は、第１書き込み線５０を流れるパルス電流５２と、第２書き込み線６０を流れる遅延したパルス電流６２とを流すステップを備える。第１書き込み線５０及び第２書き込み線６０の交差する場所において、２つのパルス電流５２及パルス電流６２は共に、順次的な時間周期（t₀-t₄）で回転磁界を発生する。そのような印加磁界に応じて、フリーSAF層２０の磁気モーメントベクトル９２及び磁気モーメントベクトル９４は１８０度回転し、第１安定方向から第２安定方向へと変わる。トグルモード書込み操作は、特定の磁気抵抗状態（高いまたは低い）が、どちらかの状態にあるかに関係なく第１安定方向に一致することで、磁気モーメントベクトル９２及び磁気モーメントベクトル９４がある安定方向から別の安定方向に変わることを保証する。その結果、第１書き込み線５０及び第２書き込み線６０は、２つ以上の方向に電流を流す必要がない。

図４は、また、異なる時間周期における印加磁界と磁気モーメントベクトル９２及び磁気モーメントベクトル９４との方向をも示す。書込み操作が始まる前（t₀時間期間）に、パルス電流５２及びパルス電流６２は印加されず、そのため印加磁界はない。よって、磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、磁化容易軸９０に沿う磁気モーメントベクトル９２及び磁気モーメントベクトル９４の第１安定方向に並んだままである。

書き込み操作の第１時間期間（t₁時間期間）内において、この時間期間の印加磁界を唯一構成するパルス電流５２が印加されて磁界５４を発生する。印加磁界の方向は、図４のt₁時間期間の方向７０で表される。方向７０は、磁界５４の方向と同一であり、磁化容易軸９０に対して４５度となる。印加磁界に応じて、磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、実質的に逆平行方向を維持する一方で、印加磁界の方向７０に対してほぼ直交するように、磁化容易軸９０から離れるように回転する。図に示される実施形態において、磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、時間期間t₀から時間期間t₁の間に互いにほぼ逆平行に見え得ることは良く知られている。これは、フリーSAF層２０の磁気モーメントベクトル９２及び磁気モーメントベクトル９４のより小さな結合により起きている可能性がある。しかしながら、この結合が十分大きければ、磁気モーメントベクトル９２及び磁気モーメントベクトル９４は全部揃って逆平行方向を維持する。磁気モーメントベクトル９２及び磁気モーメントベクトル９４の新たな方向は、図４のt₁時間期間に示されている。磁気モーメントベクトル９２及び磁気モーメントベクトル９４のこの新たな方向は、印加磁界における磁気エネルギーの総計を減少し、エネルギー安定状態ではない。t₁時間期間内に印加磁界が除去されると、磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、磁化容易軸９０にインラインな第１安定方向に戻る。

書き込み操作の第２時間期間（t₂時間期間）内において、図４のタイミング図に示されるパルス電流５２が維持され、パルス電流６２が印加される。パルス電流５２及びパルス電流６２は、同時にそれぞれ、磁界５４及び磁界６４を発生し、図４のt₂時間期間に示されるような方向７０’を有する印加磁界を形成するように組み合わせる。方向７０’は、磁化容易軸９０にインラインであり、元の方向７０に対して４５度をなす。図に示されたように、印加磁界は方向７０から方向７０’に時計回りに回転して行き、これにより、磁気モーメントベクトル９２及び磁気モーメントベクトル９４も、印加磁界７０’の方向に対する直交方向を保持するため、時計回りに回転する。

書き込み操作の第３時間期間（t₃時間期間）内において、タイミング図に示されるように、パルス電流６２が保持され、パルス電流５２は遮断される。従って、磁界５４は除去され、新たな方向７０’’を有する印加磁界を唯一で構成するために、磁界６４が残される。方向７０’’は、磁化容易軸９０の反対側の方向７０に対して９０度をなす。印加磁界がさらに方向７０’から方向７０’’に回転すると、磁気モーメントベクトル９２及び磁気モーメントベクトル９４も、図４のt₃時間期間に示される方向に時計回りに回転することにより対応する。この時間期間内の図に示された方向において、磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、印加磁界が除去されても第１安定方向に戻らないような方向である第２安定方向に十分近い（例、t₀時間期間に示される第１安定方向に対してそれぞれが逆平行）。それよりむしろ、磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、第２安定方向に時計回りに回転し続けようとする。

書込み動作を終了するには、パルス電流６２が遮断され、t₃時間期間において唯一の印加磁界として残る磁界６４が、第４時間期間（t₄時間期間）内に除去される。t₄時間期間の終わりまでに、磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、図４に示されるように１８０度回転し、これがトグルモードM-RAMデバイス１００のメモリ状態におけるスイッチングに一致する。従って、「スイッチング磁界」の用語は、１８０度回転させ第１安定方向から第２安定方向に磁気モーメントベクトル９２及び磁気モーメントベクトル９４を変えるために十分大きな大きさを有する回転磁界を説明するために使用される。

トグルモードスイッチング磁界の大きさを減少することは、そのような減少がスイッチング磁界を発生するために必要なエネルギーを減少し、トグルモードM-RAMデバイスの消費電力を低下することになるために望ましい。これを実現するための方法の１つは、磁化容易軸９０に沿って向き、かつ磁気モーメントベクトル９２及び磁気モーメントベクトル９４に作用するバイアス磁界を導入する従来型のアプローチである。都合の良いことに、そのようなバイアス磁界は、MTJ積層１０に何も追加することなく発生可能である。上述したピンドSAF層３０は、Mpベクトルを有し、Mpベクトルの大きさは、磁化容易軸９０に沿って並びフリーSAF層２０内のバイアス磁界として機能するフリンジング磁界を発生するように調整され得る。いくつかの可能性のある調整として、MTJ積層１０の形状及び大きさを変更することが挙げられ、またはピンドSAF層３０の組成を変更することも挙げられる。

バイアス磁界は、スイッチング磁界を減少するが、不都合なことに、書き込み動作中の印加磁界に対して阻害し得る。上述したように、バイアス磁界は、磁化容易軸９０に沿って導入され、その方向は図５の方向７５により表される。しかしながら、このバイアス磁界は、従来のトグルモードM-RAMデバイスにより発生される回転する印加磁界を阻害し、印加磁界を方向７０，７０’及び７０’’から方向８０，８０’及び８０’’にそれぞれ回転させ得る。t₁時間期間内において、方向７５のバイアス磁界は、方向７０の磁界５４と組み合わされ、所望の方向７０よりむしろ方向８０に時計回りに印加磁界を回転する。同様に、t₃時間期間内において、方向７５のバイアス磁界は、方向７０’’の磁界と組み合わせさせ、所望の方向７０’’よりむしろ方向８０’’に反時計回りに印加磁界を回転する。t₂時間期間内において、バイアス磁界は、直交する第１書き込み線５０と第２書き込み線６０とを通過するパルス電流５２及びパルス電流６２により発生される磁界と組み合わせ、新たな方向８０’に印加磁界を回転する。パルス電流５２及びパルス電流６２の大きさが実質的に同一であれば、印加磁界の新たな方向８０’は、図５に示されるバイアスフリー方向７０’とほぼ同様であり得る。本明細書で説明した実施形態に関して、パルス電流５２及びパルス電流６２が、同一の大きさを有すると考えると、方向７０’及び方向８０’は実質的にほぼ同一であると考えられる。しかし、パルス電流５２及びパルス電流６２の大きさは、他の実施形態では異なることがあり得る。例えば、消費電力が増大する結果であっても、パルス電流６２の大きさは、パルス電流５２の大きさより高く調整されても良い。

上記で説明したように、バイアス磁界による目的の磁界に関する阻害は、トグルモード書き込み動作に悪影響を与える可能性があり、そのため、トグルモード書き込み動作が書き込みエラーとなるような正味の印加磁界となり得る。バイアス磁界は、t₃時間期間において、方向８０’’ に反時計回りに印加磁界を回転させるので、対応する磁気モーメントベクトル９２及び磁気モーメントベクトル９４は、第２安定方向まで十分に回転しない。それどころか、より高いエネルギー状態、すなわちより不安定な方向に留まる。これは、印加磁界が除去されると、第２安定方向に変化するよりも第１安定方向に戻る磁気モーメントベクトル９２及び磁気モーメントベクトル９４の確率を増加する。t₁時間期間において、時計回りの方向に類似の問題が発生し得る。従って、ある時間期間において、印加磁界の方向が、所望の方向７０及び方向７０’から次第に離れるように回転するので、書き込みエラーの確率が増大する。

本明細書において開示された方式は、印加磁界をバイアスフリーである所望の方向７０，７０’及び７０’’に戻せることができれば、バイアス磁界の悪影響を減少することができるという認識に基づいている。図６は、本明細書で開示された方式により構築された、微小角トグル書き込み線（SATWL）により印加磁界の方向を是正するM-RAMデバイス６００の１実施形態の斜視図である。本実施形態では、いくつかのSATWL M-RAMデバイス６００のアーキテクチャは、X-Y-Z空間に示されるように、図１に示される従来のM-RAMデバイス１００のアーキテクチャと類似している。さらに詳細に述べると、SATWL M-RAMデバイス６００に関するMTJ積層１０は、従来のトグルモードM-RAMデバイス１００に関して開示されているようにすることで、同様の材料及び構造により構築され得る。また、ピンドSAF層３０は、上記で説明したように、フリーSAF層２０内のバイアス磁界を発生し得る。

しかしながら、開示された方式によれば、図６に示される新規なM-RAMデバイス６００は、互いに関連する第１書き込み線５０及び第２書き込み線６０のユニークな方向を備えている。従来のトグルモードM-RAMデバイスにおいて見られたような、第１書き込み線５０及び第２書き込み線６０が直交せずに、X-Y平面において２つの鋭角を実際に形成する。しかしながら、Z-X平面またはZ-Y平面において、第１書き込み線５０及び第２書き込み線６０は、図６に示されるように平行かもしれず、またはそうでなければ、別の実施形態において平行でないかもしれない。

図７は、本明細書で開示される発明を用いて構築したSATWL M-RAMデバイス６００の上面図である。図に示される実施形態では、第１書き込み線５０は、第１書き込み線５０と第２書き込み線６０との投影された交点の間の角度が９０度でないため、第２書き込み線６０がX-Y平面上を反時計回りに回転する間、X-Y平面上を時計回りに回転する。第１書き込み線５０と第２書き込み線６０との間の直交しない角度が、他の実施形態と異なるように形成され、例えば、第１書き込み線５０は、第２書き込み線６０が反時計回りに回転する間、従来のM-RAMデバイス１００に見られるような元の位置に留まり得るし、逆もまた同様である。第１書き込み線５０及び第２書き込み線６０は、交換可能であり、そのため、開示されたSATWL M-RAMアーキテクチャは、この開示において説明される方式により改良され得る。例えば、第２書き込み線６０が直交しない角度を形成するために時計回りに回転する間、第１書き込み線５０が反時計回りに回転し得る。

X-Y平面上の直交しない配置のため、第１書き込み線５０及び第２書き込み線６０は２つの鋭角を形成し、それぞれに対する測定角度はΘとして表される。また、第１書き込み線５０及び第２書き込み線６０は２つの鈍角を形成し、その測定角度は１８０°−Θとして表される。

図７に示されるように、MTJ積層１０は、磁化容易軸９０が第１書き込み線５０及び第２書き込み線６０により形成される鋭角を２つのΘ／２を有する角度に分けて通過するような方向、すなわち２等分線の方向に向けられる。本明細書で開示される実施形態において、磁化容易軸９０は、図７に示されるような同一の方向を有するものとする。しかしながら、他の実施形態では、第１角度が第１書き込み線５０で形成され、第２角度が第２書き込み線６０で形成されるように、磁化容易軸９０が方向付けられ得る。パルス電流５２及びパルス電流６２が異なる大きさを有し異なる大きさの磁界を発生する場合、この磁化容易軸９０の方向は望ましいものである。

図７に示されるように、SATWL M-RAMデバイス６００の直交しないアーキテクチャは、パルス電流５２及びパルス電流６２により発生される磁界の方向を変更する。すなわち、磁界５４及び磁界６４の新たな方向は、第１書き込み線５０及び第２書き込み線６０の交差領域における印加磁界の方向を正す。SATWLアーキテクチャの第１書き込み線５０を通過するパルス電流５２は、方向７２は方向７０から反時計回りに回転するため、方向７０に変えて方向７２の磁界５４を発生する。第２書き込み線６０を通過するパルス電流６２は、同様に、方向７０’’に変えて新たな方向７２’’の磁界６４を発生する。しかしながら、方向７２とは違い、方向７２’’は、方向７０’’からの時計回りの回転を表している。

トグルモード書き込み動作中、磁界５４及び磁界６４の新たな方向７２及び方向７２’’は、バイアス磁界により生じる阻害を補償し得る。図７に示されるt₁時間期間内において、方向７２の磁界５４は、バイアス磁界（方向７５）の時計回りの引張りを弱め得ることから、SATWL M-RAMデバイス６００の補正した正味の印加磁界は、方向８０から方向８２となる。また、方向７２’’の磁界６４は、同様に、t₃時間期間内において、バイアス磁界の反時計回りの引張りを弱め得ることから、SATWL M-RAMデバイス６００の補正した正味の印加磁界は、方向８０’’から方向８２’’となる。

補正された方向８２及び方向８２’’は、実質的にバイアスフリーの方向７０及び方向７０’’と同様であるのが望ましい。この範囲の補正が実現するかどうかは、ここで開示されている直交しない第１書き込み線５０と第２書き込み線６０との間の測定角度であるΘの選択次第である。所望のΘの選択を図に示すため、図７に示されるX-Y空間が先ず定義される。印加磁界のバイアスフリーの方向７０に直交する軸がX方向のベクトル成分を有していないため、X方向は方向７０に直交する軸によりにより定義される。他方で、印加磁界のバイアスフリーの方向７０’’に直交する軸がY方向のベクトル成分を有していないため、Y方向は方向７０’’に直交する軸により定義される。このX-Y空間において、X軸及びY軸は直交し、各軸は磁化容易軸９０と４５度の角度をなす。

方向７０と実質的に同一である方向８２に関して、方向８２の補正された印加磁界は、例えば、方向７５のバイアス磁界のX成分など、ほぼ釣り合ったX成分ベクトルを有することから、Θが選択される。X-Y空間において、方向７５のバイアス磁界のX成分ベクトルは、次のように表せることができる。

上記の式において、B_biasはバイアス磁界の大きさである。方向７２の磁界５４のX成分ベクトルは、次のように表すことができる。

上記の式において、B₅₄は磁界５４の大きさである。また、所望のΘは、次の等式（１）を満たすものである。

同様に、方向７０’’と実質的に同一である方向８２’’に関して、方向８２’’の補正された印加磁界は、X-Y空間において、ほぼ釣り合ったY成分ベクトルを有することから、Θが選択される。方向７５のバイアス磁界のY成分ベクトルは、次のように表せることができる。

方向７２’’の磁界６４のY成分ベクトルは、次のように表される。

上記の式において、B₆₄は磁界６４の大きさである。また、所望のΘは、次の等式（２）を満たすものである。

Θの選択に関して支配的な等式が２つあるが、補正された方向８２及び方向８２’’の両方がバイアスフリーの方向７０及び方向７０’’と実質的に同一になる１つのΘを選択することは可能である。パルス電流５２及びパルス電流６２が同一の大きさを有する実施形態の場合、B₅₄及びB₆₄も同様に同一の値となる。このことで、最終的に、等式（１）及び等式（２）の両方の右辺は、次の式にまとめられる。

上記の式において、BはB₅₄及びB₆₄の両方の値である。さらに、等式１及び等式２の両方の左辺は、次の式にまとめられる。

なぜなら、sin45o及びcos45oは両方とも0.707と等しいからである。そのため、上記から導き出せる等式３に基づいてΘを選択できる。

この場合、バイアス磁界及び磁界の大きさによって、Θはゼロより大きく９０より小さい値を有することができる。当然であるが、実施形態によっては、印加されるパルス電流５２及びパルス電流６２は等しくなく、個々の等式を当て嵌めることができる。

パルス電流５２及びパルス電流６２が異なる大きさを有する実施形態において、所望のΘの選択は、t₃時間期間内における方向８２’’が実質的に方向７０’’と同一になることを優先して導き出され得る。この導出方法は、他の時間期間内におけるバイアス磁界からの阻害は、書き込みエラーの確率に関して重大な影響を有していないという前提に基づいている。印加磁界を除去する直前の磁気モーメントベクトル９２及び磁気モーメントベクトル９４のエネルギー状態及び安定性が、主に書き込みエラーの確率に関与する。しかしながら、別の実施形態では、他の導出方法を使用せざるを得ない場合がある。

図８は、開示された方式で構築された複数のSATWL M-RAMデバイス（１つを８１０）から構成されるメモリ配列８００（その中の１つに８１０）の部分概略図である。この実施形態では、各SATWL M-RAMデバイス８１０内の各MTJ積層は、前の実施形態で示された長方形の代わりに、楕円形状を有するように示されている。しかしながら、異なる形状を有することは、各MTJ積層を書き込み線の間に如何に方向付けるかを変更することではない。前の実施形態のように、各MTJ積層の磁化容易軸が、直交しない書き込み線により形成される鋭角を今回も通過する。

図８に示される実施形態では、SATWL M-RAMデバイス８１０が、横列と縦列とに並んでいる。この格子状のアレイ８００を作製するために、直線書き込み線の組（１つを８５０）は、ジグザグのまたは互い違いの書き込み線の組（１つを８６０）と一緒に使用され得る。水平または垂直のどちらか、アレイ８００の１次元に沿って、書き込み線８５０の第１組は、直線かつ平行であり、従ってSATWL M-RAMデバイス８１０は並んだ状態である。しかしながら、アレイ８００のもう一方の次元では、書き込み線８６０の第２組は、SATWL M-RAMデバイス８１０を縦列横列とも平行で直線に並んだ状態に保つため、ジグザグになっている。開示された方式によると、書き込み線の２組は、各SATWL M-RAMデバイス（MTJ積層）８１０の交差領域において、直交して並んでいない。従って、図８に示されるように、各垂直書き込み線８６０は、各SATWL M-RAMデバイス８１０の間で、角度Θで水平の各直線書き込み線８５０と交差した後、隣り合う縦の列と交わらないようにジグザグになっている。他の実施形態では、直線書き込み線８５０は垂直向き、ジグザグ書き込み線８６０は水平向きでもよい。

図９は、縦横の列に並べたSATWL M-RAMデバイス（１つを９１０）を備える格子状のメモリアレイ９００の別の実施形態を示している。本実施形態では、２つの組のジグザグ書き込み線（それぞれの組の書き込み線の１つを９５０，９６０）は、メモリアレイ９００を構築するために使用される。第１組の書き込み線９５０は、アレイ９００の１つの次元に沿ってジグザグになっており、さらに、第２組の書き込み線９６０もアレイ９００のもう一方の次元に沿ってジグザグになっている。SATWL M-RAMデバイス９１０は、書き込み線９５０及び書き込み線９６０が互いに角度Θで交差する第１組の書き込み線９５０及び第２組の書き込み線９６０の各交差領域に設置され得る。SATWL M-RAMデバイス９１０は、横列及び縦列ともに直線に並ぶために、書き込み線９５０及び書き込み線９６０がジグザグになっている箇所は、アレイ９００の両方の次元に均等に間隔があけられている。さらに、書き込み線５０及び書き込み線６０がジグザグでない実施形態において、直交しない書き込み線５０及び書き込み線６０の組は、縦横の列ともに直線に並ぶデバイスの配列になり得ないが、代わりに直交しない書き込み線５０及び書き込み線６０に沿って並ぶ。

図８に示されるアレイ８００及び図９に示されるアレイ９００に加えて、開示された新規のSATWL M-RAMデバイスが他のタイプのアレイとして、望ましい設計に従い並べられている。例えば、図１０は、図８及び図９に示された実施形態より高密度なSATWL M-RAMデバイス（１つを１０１０）を有するメモリアレイ１０００を示された図である。本実施形態では、SATWL M-RAMデバイス１０１０は、１つの次元に平行な直線の書き込み線の１組（１つを１０５０）と、もう一方の次元のジグザグの書き込み線の１組（１つを１０６０）に沿って並べられている。図８に示された実施形態と比較して、ジグザグな書き込み線１０６０は、直線の書き込み線１０５０それぞれにおける交差領域を通過した後、ジグザグせず（例えば、横の列のSATWL M-RAMデバイス１０１０）、むしろ２つ毎の直線の書き込み線１０５０における交差領域を通過した後、ジグザグする。このような方法による並べ方により、直線の書き込み線１０５０は、他の配置により構築されるものより、おそらく高密度なM-RAMデバイスを有するメモリ配列１０００を作製するために、密に収容され得る。

ここで開示された方式に係る微小角度トグル書き込み線を有するトグルモードM-RAMデバイスの様々な実施形態は、上記で説明され、それら開示されたものは単なる例として取り上げたものであり、それのみに限定されるものではない。また、特許請求の範囲は、ここで開示された方式を実現するために調整された如何なる実施形態をも範囲に含まれるように広く解釈されるものである。従って、発明の範囲は、上記で例示した如何なる実施形態よっても制限されるものではないが、特許請求の範囲及びこの開示から考えられるそれらと等価なものによってのみ定義される。さらに、上記の利点及び機能は、説明した実施形態に記述されているが、上記の利点のいずれかまたはすべてを実現する工程及び構造に対する特許請求の範囲の適用を制限するものではない。

従来の単純なトグルモードM-RAMデバイスの概略斜視図である。 図１に示されたM-RAMデバイスMTJの積層の詳細な断面図である。 図１に示された従来のトグルモードM-RAMデバイスの平面図である。 従来のトグルモードM-RAMデバイスにおいて磁気モーメントベクトルの第１及び第２安定方向との間で、磁気モーメントベクトルをスイッチングするためのトグルモード書込み操作の図である。 磁化容易軸に沿って導入されたバイアス磁界の影響に基づく、図１の従来のM-RAMデバイスにおける正味の印加磁界の図である。 本明細書において開示された方式に係る構築されたM-RAMデバイスの１実施形態の斜視図である。 一旦バイアス磁界の影響が開示された方式により補正される場合のこの新規なM-RAMデバイスにおける正味の印加磁界と同様に、図６のM-RAMデバイスの上面図を示した図である。 開示された方式に係るSATWL M-RAMデバイスを備えるメモリアレイの一実施形態の部分外略図である。 開示された方式に係るSATWL M-RAMデバイスを備えるメモリアレイの別の実施形態の部分外略図である。 SATWL M-RAMデバイスを高密度化する開示された方式に係るメモリアレイのさらに別の実施形態の図である。

符号の説明

１０ 磁気抵抗メモリ素子（MTJ積層）
２０ フリーSAF層
３０ ピンドSAF層
５０ 第１書き込み線
５２ 第１書き込み電流
５４ 第１磁界
６０ 第２書き込み線
６２ 第２書き込み電流
６４ 第２磁界
９０ 磁化容易軸
９２，９４，９６，９８ 磁気モーメントベクトル
１００ トグルモードM-RAMデバイス
６００，８１０，９１０，１０１０ SATWL M-RAMデバイス
８００，９００，１０００ アレイ
８５０，１０５０ 直線の書き込み線
８６０，９６０，１０６０ ジグザグの書き込み線

Claims (9)

1. 第１面上の第１方向に沿って延びる第１書き込み線と、
   前記第１面に平行な第２面上において前記第１方向と直交しない第２方向に沿って延びる第２書き込み線と、
   スイッチング可能な磁化状態を有し、前記第１書き込み線と前記第２書き込み線との間で、前記第１書き込み線及び前記第２書き込み線が同一面上に位置する場合に、前記第１書き込み線と前記第２書き込み線とが交差する交差領域に配列される磁気抵抗メモリ素子とを備え、
   前記第１書き込み線は、第１書き込み電流が印加されると、第１磁界（H-磁界）を前記磁気抵抗メモリ素子に印加するように設けられ、
   前記第２書き込み線は、第２書き込み電流が印加されると、第２磁界（H-磁界）を前記磁気抵抗メモリ素子に印加するように設けられ、
   前記第１書き込み線及び前記第２書き込み線はそれぞれ、前記磁気抵抗メモリ素子における磁化容易軸に対して４５度未満の方向を有し、前記第１磁界及び前記第２磁界がそれぞれ所定の処理で前記磁気抵抗メモリ素子に印加される場合に、前記第１磁界と前記第２磁界とを合成した磁界が、前記メモリ素子の磁化状態をスイッチングするために十分な大きさであり、
   前記磁気抵抗メモリ素子がトグルモードメモリ素子であり、
   前記トグルモードメモリ素子は、
   フリーSAF（合成反強磁性）層と、
   ピンドSAF層と、
   前記フリーSAF層と前記ピンドSAF層との間に配列されたトンネルバリア層とを備え、
   前記フリーSAF層及び前記ピンドSAF層のそれぞれは、互いに逆向きの磁気モーメントベクトルを有し、前記互いに逆向きの磁気モーメントベクトルのそれぞれは、前記磁気抵抗メモリ素子の磁化状態を定義する前記第１磁界及び前記第２磁界が印加されていない場合に、前記磁気抵抗メモリ素子の磁化容易軸に沿って配向し
   前記フリーSAF層における前記磁気モーメントベクトルは、前記磁気抵抗メモリ素子の磁化状態をスイッチングするように、前記所定の処理で印加される第１磁界及び第２磁界に対して反平行の方向に一致する磁気抵抗メモリ素子周りに回転するように設けられ、
   前記ピンドSAF層は、前記磁化容易軸に沿って向き、前記所定の処理で前記磁気抵抗メモリ素子に前記第１磁界及び前記第２磁界が印加されるとき、前記磁気抵抗メモリ素子の磁化状態のスイッチングに要する前記第１磁界及び前記第２磁界の大きさを減少するために、前記フリーSAF層における前記磁気モーメントベクトルにバイアス磁界を印加するように設けられたフリンジング磁界を有する
   ことを特徴とする磁気抵抗ランダムアクセスメモリデバイス。
2. 前記第１磁界の方向は前記第２磁界の方向に直交せず、
   前記第１磁界は、前記フリーSAF層に第１印加磁界を与える前記バイアス磁界と合成され、
   前記第２磁界は、前記フリーSAF層に第２印加磁界を与える前記バイアス磁界と合成され、
   前記第１印加磁界の方向は、前記第２印加磁界の方向と実質的に直交している
   ことを特徴とする請求項１に記載の磁気抵抗ランダムアクセスメモリデバイス。
3. 前記磁化容易軸は、前記第１方向と前記第２方向との交差により形成される鋭角内を通過する
   ことを特徴とする請求項１に記載の磁気抵抗ランダムアクセスメモリデバイス。
4. 前記磁化容易軸が、前記第１方向と前記第２方向との交差により形成される鋭角を２等分する
   ことを特徴とする請求項３に記載の磁気抵抗ランダムアクセスメモリデバイス。
5. 前記所定の処理は、
   前記第１書き込み電流のみ印加するステップと、
   前記第１書き込み電流及び前記第２書き込み電流の両方を印加するステップと、
   前記第２書き込み電流のみ印加するステップと、
   どちらも印加しないステップとを有する
   ことを特徴とする請求項１に記載の磁気抵抗ランダムアクセスメモリデバイス。
6. 前記フリーSAF層における前記磁気モーメントベクトルの方向を保持するために操作可能なクラッド構造を備える
   ことを特徴とする請求項１に記載の磁気抵抗ランダムアクセスメモリデバイス。
7. 磁気抵抗ランダムアクセスメモリデバイスのアレイであって、
   それぞれがスイッチング可能な磁化状態を有する、縦横に配列した複数の磁気抵抗メモリ素子と、
   第１面上のそれぞれの第１書き込み線に対応する横列に沿って延びる第１書き込み線と、
   前記第１面と平行な第２面上のそれぞれの第２書き込み線に対応する縦列に沿って延びる第２書き込み線と、
   前記第１書き込み線及び前記第２書き込み線が同一面上に位置する場合に、前記第１書き込み線が前記第２書き込み線と直交しないで交差するそれぞれの交差領域において、前記複数の磁気抵抗メモリ素子のそれぞれが、前記第１書き込み線及び前記第２書き込み線のそれぞれの組（ペア）の間に設置され、
   各前記第１書き込み線は、第１書き込み電流が印加されると、第１磁界（H-磁界）を前記磁気抵抗メモリ素子に印加するように設けられ、
   各前記第２書き込み線は、第２書き込み電流が印加されると、第２磁界（H-磁界）を前記磁気抵抗メモリ素子に印加するように設けられ、
   前記第１書き込み線及び前記第２書き込み線はそれぞれ、前記磁気抵抗メモリ素子における磁化容易軸に対して４５度未満の方向を有し、前記第１磁界及び前記第２磁界がそれぞれ所定の処理で前記磁気抵抗メモリ素子に印加される場合に、前記第１磁界と前記第２磁界とを合成した磁界が、前記メモリ素子の磁化状態をスイッチングするために十分な大きさであり、
   前記磁気抵抗メモリ素子がトグルモードメモリ素子であり、
   前記トグルモードメモリ素子は、
   フリーSAF（合成反強磁性）層と、
   ピンドSAF層と、
   前記フリーSAF層と前記ピンドSAF層との間に配列されたトンネルバリア層とを備え、
   前記フリーSAF層及び前記ピンドSAF層のそれぞれは、互いに逆向きの磁気モーメントベクトルを有し、前記互いに逆向きの磁気モーメントベクトルのそれぞれは、前記磁気抵抗メモリ素子の磁化状態を定義する前記第１磁界及び前記第２磁界が印加されていない場合に、前記磁気抵抗メモリ素子の磁化容易軸に沿って配向し
   前記フリーSAF層における前記磁気モーメントベクトルは、前記磁気抵抗メモリ素子の磁化状態をスイッチングするように、前記所定の処理で印加される第１磁界及び第２磁界に対して反平行の方向に一致する磁気抵抗メモリ素子周りに回転するように設けられ、
   前記ピンドSAF層は、前記磁化容易軸に沿って向き、前記所定の処理で前記磁気抵抗メモリ素子に前記第１磁界及び前記第２磁界が印加されるとき、前記磁気抵抗メモリ素子の磁化状態のスイッチングに要する前記第１磁界及び前記第２磁界の大きさを減少するために、前記フリーSAF層における前記磁気モーメントベクトルにバイアス磁界を印加するように設けられたフリンジング磁界を有する
   ことを特徴とする磁気抵抗ランダムアクセスメモリデバイスのアレイ。
8. 前記第１書き込み線及び前記第２書き込み線のうちの１つがジグザグ状の書き込み線を備える、または、前記第１書き込み線及び前記第２書き込み線の両方がジグザグ状の書き込み線を備え、
   前記ジグザグは、各前記磁気抵抗メモリ素子に対応する横列または縦列に沿う各前記磁気抵抗メモリ素子の間、または、２つ以上毎の前記磁気抵抗メモリ素子に対応する横列または縦列に沿う２つ以上毎の前記磁気抵抗メモリ素子の間に位置している
   ことを特徴とする請求項７に記載の磁気抵抗ランダムアクセスメモリデバイスのアレイ。
9. 前記所定の処理は、
   前記第１書き込み電流のみ印加するステップと、
   前記第１書き込み電流及び前記第２書き込み電流の両方を印加するステップと、
   前記第２書き込み電流のみ印加するステップと、
   どちらも印加しないステップとを有する
   ことを特徴とする請求項７に記載の磁気抵抗ランダムアクセスメモリデバイスのアレイ。

Images