JP5116567B2 - 光受信装置 - Google Patents

Description

この発明は、差動位相通信方式において必要なプリコーダ回路を後段側に配置し、内部で保持している位相状態を回転できるようにしたプリコーダ回路を含む光受信装置に関するものである。

従来、光通信分野では、光強度変調−直接検波方式（ＩＭ−ＤＤ：Ｉｎｔｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ−Ｄｉｒｅｃｔ Ｄｅｔｅｃｔｉｏｎ）という、２値の単純な変調方式が長らく使用されてきた。しかし、周波数の利用効率の向上とスペクトルの狭窄化の観点から、多値位相変調技術を取り入れようとする動きが活発になっている。光通信における位相変調ではデバイスが高速であるため、無線通信などで使用されるコヒーレント検波が難しく、受信器の設計が容易である遅延検波を用いる差動位相変調方式が主流となっている。例えば、４位相を用いる方式は、差動４位相変調（ＤＱＰＳＫ：Ｄｉｆｆｅｒｅｎｔｉａｌ Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）と呼ばれ、研究開発が盛んに行われている。

遅延検波では、送信側で光信号の前後シンボルの位相差に情報系列を割り当てる。受信側では、１シンボル遅延させた信号と元信号を掛けることにより元の位相差を抽出する。送信側において、シンボル間の位相差に情報系列を割り当てる処理を、プリコーダを用いて行う。

ＤＱＰＳＫ方式を適用した従来の光送信器について図１１を参照しながら説明する。図１１は、ＤＱＰＳＫ方式を適用した従来の光送信器の構成を示す図である（例えば、特許文献１参照）。

ＤＱＰＳＫ方式では、図１１に示すように、まず送信情報Ｉ_ｋ、Ｑ_ｋをプリコーダ（ＰＲＥＣＯＤＥＲ）９５により変換してη_ｋ、ρ_ｋとして出力する。これを、光ＤＱＰＳＫエンコーダ（ＥＮＣＯＤＥＲ）を用いて、光の４位相状態に変換して送信する。具体的には、ＤＦＢレーザ９１から出力される光信号を、このη_ｋ（Ｉチャネル）、ρ_ｋ（Ｑチャネル）を元に光変調器ＰＭ（Ｐｈａｓｅ Ｍｏｄｕｌａｔｏｒ）９２、ＰＭ９３を用いて光の位相状態として変調して送信する。

図１１に示すように送信器を構成することにより、光通信にＤＱＰＳＫ方式を適用することが可能となり、各種信号劣化要因への耐性を強化し、周波数の利用効率を上げて通信速度の高速化が図れる。

特開２００６−２４５６４７号公報（第３頁、図３）

ＤＱＰＳＫにおけるプリコーダでは、処理したＩチャネル及びＱチャネルの２つ信号を組み合わせて意味を持たせているため、両信号の位相を合わせて光エンコーダに出力しなければならない。しかし、光通信では信号のシンボルレートが数十ギガビットと超高速であるため、入力信号間に数十ピコ秒程度の極めて小さい誤差しか許容できない。

通常、フレーマなど電気処理を行うＬＳＩ内部のデジタル回路は数百ＭＨｚ以下の速度で動作しており、シンボルレートにまで速度を上昇させるため、時分割多重（ＭＵＸ：Ｍｕｌｔｉｐｌｅｘｅｒ）回路を使用する。ＤＱＰＳＫでは、Ｉチャネル、Ｑチャネルを別々のＭＵＸで多重することになるが、このような構成では２つのＭＵＸ間でビット多重位置の同期が取れず、１ビット以上の差が発生することがある。

上記のように、光通信におけるＤＱＰＳＫ方式では、送信側においてプリコーダを適用するために、Ｉチャネル、Ｑチャネル間の位相差を精度良く合わせるようデバイスを設計しなくてはならず、製作コストが高くなるという問題点があった。

この発明は、上述のような課題を解決するためになされたもので、その目的は、差動符号化処理回路を受信側に配置することで、送信側においてＩ／Ｑチャネル入力のビットずれに対する処置を施さずに、受信側のデジタル回路のみで対処し、コストを抑制することができるプリコーダ回路を含む光受信装置を得るものである。

この発明に係る光受信装置は、受信した光信号の１シンボル前後の位相差を検知するデコード手段と、前記デコード手段によって検知された前記位相差に基づき復元データ系列を生成するプリコーダ回路とを備える光受信装置であって、前記プリコーダ回路は、１シンボル前の光信号絶対位相に前記位相差を加算して次のシンボルの光信号絶対位相を算出する差動符号化演算部と、前記差動符号化演算部の出力をシンボルレートで１クロック分遅延させるフィードバックレジスタと、前記フィードバックレジスタの出力をそのまま前記差動符号化演算部へ出力するか、外部からの位相指定信号に従い、前記フィードバックレジスタの出力の位相を回転させて前記差動符号化演算部へ出力する位相指定回路とを有するものである。

この発明に係る光受信装置は、プリコーダ回路を受信側に配置することで、送信側においてＩ／Ｑチャネル入力のビットずれに対する処置を施さずに、内部で保持している位相状態を回転できるようにし、コストを抑制することができるという効果を奏する。

実施の形態１．
この発明の実施の形態１に係るプリコーダ回路について図１から図７までを参照しながら説明する。図１は、この発明の実施の形態１に係るプリコーダ回路及び受信装置を含む光ＤＱＰＳＫ通信系の構成を示すブロック図である。なお、各図中、同一符号は同一又は相当部分を示す。

図１において、光ＤＱＰＳＫ通信系は、光ＤＱＰＳＫエンコーダ１と、光ファイバ伝送路２と、光ＤＱＰＳＫデコーダ３と、後段配置差動プリコーダ回路４と、フレーム同期回路５とが設けられている。なお、光ＤＱＰＳＫデコーダ３、プリコーダ回路４、及びフレーム同期回路５から受信装置が構成されている。

図２は、この発明の実施の形態１に係るプリコーダ回路の構成を示すブロック図である。

図２において、プリコーダ回路４は、１シンボル前の光信号絶対位相に位相差を加算して次のシンボルの光信号絶対位相を算出する差動符号化演算部４１と、この差動符号化演算部４１の出力をシンボルレートで１クロック分遅延させるフィードバックレジスタ４２と、このフィードバックレジスタ４２の出力をそのまま差動符号化演算部４１へ出力するか、外部からの位相指定信号に従い、フィードバックレジスタ４２の出力の位相を回転させて差動符号化演算部４１へ出力する位相指定回路４３とが設けられている。

図３は、この発明の実施の形態１に係るプリコーダ回路内の位相指定回路の構成を示す図である。

図３において、位相指定回路４３は、セレクタ４３１と、インバータ４３２と、セレクタ４３３とが設けられている。

つぎに、この実施の形態１に係るプリコーダ回路の動作について図面を参照しながら説明する。

図２に示すプリコーダ回路４において、差動符号化演算部４１は、入力される２ビット差分データ系列と、位相指定回路４３の２ビット出力を入力して差動符号化を施す。フィードバックレジスタ４２は、差動符号化演算部４１からの２ビット出力をシンボルレートで１クロック分遅延させて、位相指定回路４３へ出力する。位相指定回路４３は、フィードバックレジスタ４２からの出力をそのまま通すか、外部からの位相指定信号に従い、２ビット復元データ系列を出力する。

ここで、入力２ビット差分データ系列をｂ_Ｉ（ｎ）、ｂ_Ｑ（ｎ）、差動符号化演算部４１の出力である復元データ系列をｄ_Ｉ（ｎ）、ｄ_Ｑ（ｎ）、復元データ系列の１シンボル前の信号位相データに相当するフィードバックレジスタ４２の出力をｄ_Ｉ（ｎ−１）、ｄ_Ｑ（ｎ−１）とすると、差動符号化演算部４１は、例えば以下の式（１）、（２）に示される演算を行う回路である。これは、１シンボル前の光信号絶対位相に位相差を加算して、次のシンボルの光信号絶対位相を算出する動作に相当する。

続いて、図１に示す光ＤＱＰＳＫ通信系の動作について説明する。図４は、光ＤＱＰＳＫエンコーダによる入力データ系列の光信号位相へのマッピングを示す図である。光ＤＱＰＳＫエンコーダ１は、電気信号である２ビット入力データ系列Ｉｉｎ及びＱｉｎを、送信する光信号絶対位相Φ（ｎ）の４状態にマッピングする。例えば、このマッピングは、図４のように割り当てられる。

光ＤＱＰＳＫエンコーダ１により生成された光信号は、光ファイバ伝送路２を通じて伝送される。受信装置側の光ＤＱＰＳＫデコーダ３では、まず受信した光信号の１シンボル前後の位相差Θ（ｎ）に変換し、それを電気信号に復元して差分データ系列ｂ_Ｉ（ｎ）、ｂ_Ｑ（ｎ）として出力する。この光ＤＱＰＳＫデコーダ３における光信号絶対位相φ（ｎ）とその１シンボル前の光信号絶対位相φ（ｎ−１）、得られる位相差Θ（ｎ）（＝φ（ｎ）−φ（ｎ−１））及び差分データ系列ｂ_Ｉ、ｂ_Ｑの対応を図５に示す。

通常の光ＤＱＰＳＫ通信系において、送信側に配置したプリコーダ回路を使用して生成した光信号を光ＤＱＰＳＫデコーダで処理した場合、上記の位相差を得る処理により元の入力データ系列が復元される。これに対して、図１の構成のようにプリコーダ回路４を光ＤＱＰＳＫデコーダ３の後段に配置した場合でも、位相差に相当する差分データ系列とプリコーダ回路４内のフィードバックレジスタ４２に保持される１シンボル前の光信号絶対位相を加算することにより光信号の絶対位相、すなわち入力データ系列が復元される。

しかし、実際にはプリコーダ回路４から出力される復元データ系列は元の入力データ系列に必ずしも一致するとは限らない。これは、光ＤＱＰＳＫデコーダ３は、あくまで位相差のみを出力し、光信号の絶対位相を検出できず、さらにプリコーダ回路４内のフィードバックレジスタ４２の初期値が光信号絶対位相の初期値に一致するとは限らないからである。ＤＱＰＳＫでは４通りのシンボル（１／４π、３／４π、５／４π、７／４π）が存在するため、初期値の関係が不確定である場合、同一の差分データ系列から４パタンの復元データ系列を取りうる可能性がある。

図６は、光信号位相の初期値の不確定性から生じる４通りの復元データ系列の例を示している。式（１）及び式（２）に示す差動符号化演算部４１の処理に従い、差分データ系列ｂ_Ｉ（ｎ）、ｂ_Ｑ（ｎ）及び１シンボル前の光信号絶対位相に相当するフィードバックレジスタ４２の出力ｄ_Ｉ（ｎ−１）、ｄ_Ｑ（ｎ−１）から次シンボルのｄ_Ｉ（ｎ）、ｄ_Ｑ（ｎ）を算出している。

通常、光通信で使用されるデータ系列のフレームフォーマットには、フレーム区切りを見つけるためのフレーム同期パタンが付加されている。フレーム同期回路５は、復元データ系列ｄ_Ｉ（ｎ）、ｄ_Ｑ（ｎ）からフレーム同期パタンを検出する。

フレーム同期回路５は、一定時間、フレーム同期パタンを検索して、検出できない場合、位相指定信号をプリコーダ回路４に通知する。プリコーダ回路４内の位相指定回路４３は、図３に示すように、フィードバックレジスタ４２の出力ｄ_Ｉ（ｎ−１）、ｄ_Ｑ（ｎ−１）の位相を回転させてｄ_Ｉ’（ｎ−１）、ｄ_Ｑ’（ｎ−１）として差動符号化演算部４１へ出力する。

図３において、位相指定回路４３は、通常は、フィードバックレジスタ４２の出力ｄ_Ｉ（ｎ−１）、ｄ_Ｑ（ｎ−１）をそのままｄ_Ｉ’（ｎ−１）、ｄ_Ｑ’（ｎ−１）として出力する。位相指定信号が通知されると、セレクタ４３１、４３３が、ｄ_Ｑ（ｎ−１）及びインバータ４３２によるｄ_Ｉ（ｎ−１）の論理反転信号を、それぞれｄ_Ｉ’（ｎ−１）、ｄ_Ｑ’（ｎ−１）として出力するよう選択する。

この位相指定回路４３の入力ｄＩ（ｎ−１）、ｄＱ（ｎ−１）と位相指定信号が通知された場合の出力及び対応する光信号絶対位相を図７に示す。位相指定回路４３の動作は、光信号絶対位相を−１／２πだけ回転させる操作に相当する。

フィードバックレジスタ４２の初期値と光信号絶対位相の初期値が一致しない場合、フレーム同期回路５でフレーム同期パタンを発見できない。この時、位相指定回路４３で、位相を回転させていくことで、前述の４つの復元パタンをそれぞれ再現していくことができる。正しい初期値にあったデータ系列になった場合、フレーム同期回路５はフレーム同期パタンを検出するので、位相指定信号を止めることで、入力データ系列と同一のデータ系列を復元データ系列として得ることができる。

以上のように、後段に配置したプリコーダ回路４とフレーム同期回路５を組み合わせて、送信した情報系列を復元できるようにすることで、ＤＱＰＳＫ通信系などの送信側において複数チャネル入力があるシステムで、ＭＵＸなど送信側デバイスでビットずれに対して精度良く設計する必要がなくなるため、安価にＤＰＱＳＫ通信系を構成できるという効果がある。

実施の形態２．
この発明の実施の形態２に係る受信装置について図８を参照しながら説明する。図８は、この発明の実施の形態２に係る受信装置の構成を示す図である。

上記の実施の形態１では、後段に配置したプリコーダ回路４とフレーム同期回路５を組み合わせて、送信した情報系列を復元できるようにした受信装置を説明したが、この実施の形態２では、図８に示す通り、異なる位相を指定できる複数のプリコーダ回路４−１、４−２、４−３、４−４を備え、フレーム同期回路５Ａで正しくフレーム同期が取れたプリコーダ回路の出力をセレクタ６により選択するようにしても同じ効果が得られる。

すなわち、この発明の実施の形態２に係る受信装置は、光ＤＱＰＳＫデコーダ３と、異なる位相を指定でき、並列接続された複数のプリコーダ回路４−１、４−２、４−３、４−４と、複数のプリコーダ回路４−１〜４−４の複数の出力のうち正しくフレーム同期が取れたプリコーダ回路の出力を検出するフレーム同期回路５Ａと、このフレーム同期回路５Ａからの位相指定信号に従い、正しくフレーム同期が取れたプリコーダ回路の出力を選択するセレクタ６とが設けられている。

なお、複数のプリコーダ回路４−１、４−２、４−３、４−４として、図２に示すプリコーダ回路４や、図１０に示すプリコーダ回路４Ａが該当する。

実施の形態３．
この発明の実施の形態３に係る受信装置について図９を参照しながら説明する。図９は、この発明の実施の形態３に係る受信装置を含む光ＤＱＰＳＫ通信系の構成を示すブロック図である。

上記の実施の形態１では、後段に配置したプリコーダ回路４とフレーム同期回路５を組み合わせて、送信した情報系列を復元できるようにした受信装置を説明したが、この実施の形態３では、図９に示す通り、光ＤＱＰＳＫデコーダ３とプリコーダ回路４の間の正相信号（ｂ_Ｉ）と直行位相信号（ｂ_Ｑ）に可変遅延回路７を付加する。この構成では、実施の形態１と同じ効果が得られるとともに、光ＤＱＰＳＫ通信系において正相信号と直行位相信号がずれた場合に修正できるという効果もある。

すなわち、この発明の実施の形態３に係る受信装置は、４位相差動符号化方式であり、光ＤＱＰＳＫデコーダ３と、後述するプリコーダ回路に入力する正相信号と直行位相信号のずれを修正する可変遅延回路７と、プリコーダ回路４と、フレーム同期回路５とが設けられている。

実施の形態４．
この発明の実施の形態４に係るプリコーダ回路について図１０を参照しながら説明する。図１０は、この発明の実施の形態４に係るプリコーダ回路の構成を示す図である。

上記の実施の形態１では、後段に配置したプリコーダ回路４とフレーム同期回路５を組み合わせて、送信した情報系列を復元できるようにした受信装置を説明したが、図１０に示す通り、プリコーダ回路４Ａにおいて、ｎビット並列化差動符号化演算部４１Ａを時分割分離後の並列化受信入力に対応させ、その並列出力のうち１ビットをフィードバックレジスタ４２に入力し、その出力を位相指定回路４３に入力するようにしても同じ効果が得られる。

すなわち、この発明の実施の形態４に係るプリコーダ回路は、１シンボル前の光信号絶対位相に位相差を加算して次のシンボルの光信号絶対位相を算出するｎビット並列化差動符号化演算部４１Ａと、この差動符号化演算部４１Ａの並列出力のうち１ビットをシンボルレートで１クロック分遅延させるフィードバックレジスタ４２と、このフィードバックレジスタ４２の出力をそのまま差動符号化演算部４１Ａへ出力するか、外部からの位相指定信号に従い、フィードバックレジスタ４２の出力の位相を回転させて差動符号化演算部４１Ａへ出力する位相指定回路４３とが設けられている。

この発明の実施の形態１に係るプリコーダ回路及び受信装置を含む光ＤＱＰＳＫ通信系の構成を示すブロック図である。 この発明の実施の形態１に係るプリコーダ回路の構成を示すブロック図である。 この発明の実施の形態１に係るプリコーダ回路内の位相指定回路の構成を示す図である。 光ＤＱＰＳＫエンコーダによる入力データ系列の光信号位相へのマッピングを示す図である。 光ＤＱＰＳＫデコーダにおける１シンボル前後の光信号絶対位相、位相差及び差分データ系列の関係を示す図である。 光信号位相の初期値の不確定性から生じる４通りのデータ系列の例を示す図である。 位相指定回路の入出力関係を示す図である。 この発明の実施の形態２に係る受信装置の構成を示す図である。 この発明の実施の形態３に係る受信装置を含む光ＤＱＰＳＫ通信系の構成を示すブロック図である。 この発明の実施の形態４に係るプリコーダ回路の構成を示す図である。 ＤＱＰＳＫ方式を適用した従来の光送信器の構成を示す図である。

符号の説明

１ 光ＤＱＰＳＫエンコーダ、２ 光ファイバ伝送路、３ 光ＤＱＰＳＫデコーダ、４ プリコーダ回路、４Ａ プリコーダ回路、５ フレーム同期回路、５Ａ フレーム同期回路、６ セレクタ、７ 可変遅延回路、４１ 差動符号化演算部、４１Ａ ｎビット並列化差動符号化演算部、４２ フィードバックレジスタ、４３ 位相指定回路、４３１ セレクタ、４３２ インバータ、４３３ セレクタ。

Claims (6)

1. 受信した光信号の１シンボル前後の位相差を検知するデコード手段と、
   前記デコード手段によって検知された前記位相差に基づき復元データ系列を生成するプリコーダ回路と
   を備える光受信装置であって、
   前記プリコーダ回路は、
   １シンボル前の光信号絶対位相に前記位相差を加算して次のシンボルの光信号絶対位相を算出する差動符号化演算部と、
   前記差動符号化演算部の出力をシンボルレートで１クロック分遅延させるフィードバックレジスタと、
   前記フィードバックレジスタの出力をそのまま前記差動符号化演算部へ出力するか、外部からの位相指定信号に従い、前記フィードバックレジスタの出力の位相を回転させて前記差動符号化演算部へ出力する位相指定回路と
   を有する
   ことを特徴とする光受信装置。
2. 受信した光信号の１シンボル前後の位相差を検知するデコード手段と、
   前記デコード手段によって検知された前記位相差に基づき復元データ系列を生成するプリコーダ回路と
   を備える光受信装置であって、
   前記プリコーダ回路は、
   １シンボル前の光信号絶対位相に前記位相差を加算して次のシンボルの光信号絶対位相を算出するｎビット並列化差動符号化演算部と、
   前記差動符号化演算部の並列出力のうち１ビットをシンボルレートで１クロック分遅延させるフィードバックレジスタと、
   前記フィードバックレジスタの出力をそのまま前記差動符号化演算部へ出力するか、外部からの位相指定信号に従い、前記フィードバックレジスタの出力の位相を回転させて前記差動符号化演算部へ出力する位相指定回路と
   を有する
   ことを特徴とする光受信装置。
3. 前記位相指定回路は、２入力を持ち、一つの入力をそのまま出力し、もう一つの入力を反転して出力する
   ことを特徴とする請求項１又は２記載の光受信装置。
4. 前記プリコーダ回路の出力からフレーム同期パタンを検出できない場合には、位相指定信号を前記プリコーダ回路に通知するフレーム同期回路
   をさらに備えることを特徴とする請求項１、２又は３記載の光受信装置。
5. 前記プリコーダ回路は、異なる位相を指定でき、並列接続された複数のプリコーダ回路で構成され、
   前記複数のプリコーダ回路の複数の出力のうち正しくフレーム同期が取れたプリコーダ回路の出力を検出するフレーム同期回路と、
   前記フレーム同期回路からの位相指定信号に従い、正しくフレーム同期が取れたプリコーダ回路の出力を選択するセレクタと
   をさらに備えることを特徴とする請求項１、２又は３記載の光受信装置。
6. ４位相差動符号化方式であり、
   前記プリコーダ回路の前段に配置され、前記プリコーダ回路に入力する正相信号と直行位相信号のずれを修正する可変遅延回路
   をさらに備えたことを特徴とする請求項４記載の光受信装置。

Images