JP5117112B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5117112B2 JP5117112B2 JP2007145808A JP2007145808A JP5117112B2 JP 5117112 B2 JP5117112 B2 JP 5117112B2 JP 2007145808 A JP2007145808 A JP 2007145808A JP 2007145808 A JP2007145808 A JP 2007145808A JP 5117112 B2 JP5117112 B2 JP 5117112B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- tin
- semiconductor device
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/495—Capacitive arrangements or effects of, or between wiring layers
- H10W20/496—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/922—Bond pads being integral with underlying chip-level interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/922—Bond pads being integral with underlying chip-level interconnections
- H10W72/9223—Bond pads being integral with underlying chip-level interconnections with redistribution layers [RDL]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
この発明は、多層配線構造を有する半導体装置に関する。
たとえば、集積度の高いＬＳＩなどの半導体装置には、半導体基板上に複数の配線層を積層した、いわゆる多層配線構造が採用されている。
このような多層配線構造が採用された半導体装置において、配線抵抗を低減させるため、配線材料として、従来から用いられてきたＡｌ（アルミニウム）に代えて、より導電性の高いＣｕ（銅）を適用することが検討されている。
このような多層配線構造が採用された半導体装置において、配線抵抗を低減させるため、配線材料として、従来から用いられてきたＡｌ（アルミニウム）に代えて、より導電性の高いＣｕ（銅）を適用することが検討されている。
Ｃｕ配線材料を用いた多層配線構造では、Ｓｉ（シリコン）からなる半導体基板上に、ＳｉＯ２（酸化シリコン）からなる第１の絶縁膜が積層されている。第１の絶縁膜の表層部には、所定の配線パターンに対応した微細な配線溝が形成されている。配線溝には、絶縁膜へのＣｕの拡散を防止するためのＴａ系（タンタル系）のバリア膜を介して、第１のＣｕ配線が埋設されている。
第１の絶縁膜の上には、ＳｉＯ２からなる第２の絶縁膜が積層されている。第２の絶縁膜には、所定の配線パターンに対応した微細な配線溝が形成されている。さらに、第２の絶縁膜には、配線溝と第１のＣｕ配線とが対向する部分において、ビアホールが貫通形成されている。これら配線溝およびビアホールには、絶縁膜へのＣｕの拡散を防止するためのＴａ系（タンタル系）のバリア膜を介して、第２のＣｕ配線が一括して埋設されている。これにより、第２のＣｕ配線は、第１のＣｕ配線と電気的に接続される。これにより、Ｃｕ配線を用いた多層配線構造が形成されている。
そして、第２の絶縁膜の上には、ＳｉＯ２からなる第３の絶縁膜が積層されている。第３の絶縁膜上には、Ａｌ（アルミニウム）からなる、所定の配線パターンのＡｌ配線が形成されている。さらに第３の絶縁膜には、Ａｌ配線と第２Ｃｕ配線とが対向する部分において、ビアホールが貫通形成されている。Ａｌ配線と第２Ｃｕ配線とは、ビアホールに設けられるＷ（タングステン）プラグを介して電気的に接続される。
Ｗプラグと第３の絶縁膜との間には、たとえば、ＷプラグがＷＦ６ガス（六フッ化タングステンガス）を用いたＣＶＤ法で形成される場合において、ＷＦ６ガスが第３の絶縁膜へ拡散するのを防止するためのバリア膜が設けられる。このバリア膜の材料として、Ｔｉ系材料を用いると、そのバリア膜と第２のＣｕ配線とが接する部分でＣｕとＴｉとが反応し、第２のＣｕ配線の腐食を生じることがある。第２のＣｕ配線の腐食を生じると、いわゆるエレクトロマイグレーションを生じるおそれがある。
そこで、Ｗプラグと第３の絶縁膜との間に介在されるバリア膜として、Ｃｕとの反応性に乏しいＴａ系材料を用いることが提案されている（たとえば、特許文献１参照）。
特開２００１−９３９７６号公報
ところが、Ｔａ系材料を用いたバリア膜により、絶縁膜へのＷＦ６ガスの拡散を防止するには、バリア膜の膜厚を厚くする必要がある。しかし、バリア膜の膜厚が厚いと、Ｗプラグのアスペクト比が高くなり、バリア膜とＷプラグとの接触面積が狭くなる。その上、Ｔａ系材料とＷとの密着性は、必ずしも高くない。そのため、半導体装置に外力が加わることなどによって、バリア膜の膜剥がれが生じ、いわゆるストレスマイグレーションを生じるおそれがある。
そこで、この発明の目的は、ストレスマイグレーション耐性およびエレクトロマイグレーション耐性に優れ、下部配線と上部配線との接続信頼性の高い半導体装置を提供することにある。
上記目的を達成するための請求項１記載の発明は、Ｃｕを主成分とする下部配線と、前記下部配線上に形成された絶縁膜と、前記絶縁膜上に形成された上部配線と、前記絶縁膜を貫通し、前記下部配線と前記上部配線とを電気的に接続するためのＷからなるＷプラグと、前記下部配線と前記Ｗプラグとの間に介在されたバリア層と、を含み、前記バリア層は、前記下部配線に接するＴａ膜と、前記Ｗプラグに接するＴｉＮ膜と、前記Ｔａ膜と前記ＴｉＮ膜との間に介在されたＴａＮ膜と、前記ＴａＮ膜と前記ＴｉＮ膜との間に介在されたＴｉ膜とを備える、半導体装置である。
この構成によれば、Ｃｕを主成分とする下部配線上には、絶縁膜が形成されている。絶縁膜の上には、上部配線が形成されている。下部配線と上部配線とは、絶縁膜を貫通するＷ（タングステン）からなるＷプラグにより、電気的に接続されている。下部配線とＷプラグとの間には、バリア層が介在されている。そして、このバリア層は、下部配線に接するＴａ膜およびＷプラグに接するＴｉＮ膜を備えている。
バリア層は、Ｗプラグに接する部分がＴｉＮ膜である。そのため、たとえば、ＷプラグがＷＦ６ガス（六フッ化タングステンガス）を用いたＣＶＤ法で形成される場合において、ＷＦ６ガスが絶縁膜へ拡散し、絶縁膜を腐食させてしまうことを防止することができる。
また、ＷプラグがＷとの密着性に優れるＴｉＮ膜に接しているため、バリア層とＷプラグとの密着性を向上させることができる。一方、下部配線がＣｕとの密着性に優れるＴａ膜に接しているため、バリア層と下部配線との密着性を向上させることができる。そのため、バリア層の層剥がれを防止することができる。したがって、ストレスマイグレーションの発生を防止することができる。さらに、ＴｉＮ膜とＣｕを主成分とする下部配線とが接さず、また、ＴａはＣｕとの反応性に乏しいため、下部配線の腐食を生じることもない。したがって、エレクトロマイグレーションの発生を防止することができる。
また、ＷプラグがＷとの密着性に優れるＴｉＮ膜に接しているため、バリア層とＷプラグとの密着性を向上させることができる。一方、下部配線がＣｕとの密着性に優れるＴａ膜に接しているため、バリア層と下部配線との密着性を向上させることができる。そのため、バリア層の層剥がれを防止することができる。したがって、ストレスマイグレーションの発生を防止することができる。さらに、ＴｉＮ膜とＣｕを主成分とする下部配線とが接さず、また、ＴａはＣｕとの反応性に乏しいため、下部配線の腐食を生じることもない。したがって、エレクトロマイグレーションの発生を防止することができる。
その結果、下部配線と上部配線との接続信頼性を向上させることができる。
また、前記バリア層は、前記Ｔａ膜と前記ＴｉＮ膜との間に介在されたＴａＮ膜を備える。
ＴａＮは、Ｔａに比べて、たとえば、ＳｉＯ２（酸化シリコン）などの絶縁材料へのＣｕの拡散を防止する能力（Ｃｕ拡散防止性能）に優れている。そのため、Ｔａ膜とＴｉＮ膜との間にＴａＮ膜が介在される構成にすることによって、下部配線のＣｕが絶縁膜へ拡散することを防止することができる。
また、前記バリア層は、前記Ｔａ膜と前記ＴｉＮ膜との間に介在されたＴａＮ膜を備える。
ＴａＮは、Ｔａに比べて、たとえば、ＳｉＯ２（酸化シリコン）などの絶縁材料へのＣｕの拡散を防止する能力（Ｃｕ拡散防止性能）に優れている。そのため、Ｔａ膜とＴｉＮ膜との間にＴａＮ膜が介在される構成にすることによって、下部配線のＣｕが絶縁膜へ拡散することを防止することができる。
前記バリア層は、前記ＴａＮ膜と前記ＴｉＮ膜との間に介在されたＴｉ膜を備えている。Ｔｉは、ＴａＮおよびＴｉＮに対して優れた密着性を有する。そのため、ＴａＮ膜とＴｉＮ膜との間にＴｉ膜が介在された構成にすることによって、ＴａＮ膜とＴｉＮ膜との密着性を向上させることができる。その結果、バリア層の層剥がれを一層防止することができる。
また、Ｔｉは、Ｔａに対しても優れた密着性を有するので、請求項４記載のように、バリア層の構成を、Ｔａ膜とＴｉＮ膜との間にＴｉ膜が介在された構成にすることによっても、バリア層の層剥がれを一層防止することができる。
さらに、請求項２記載のように、前記上部配線は、Ａｌを主成分とするＡｌ配線であってもよい。
請求項３記載の発明は、前記下部配線の一部からなる下部電極と、前記下部電極上に形成された容量膜と、前記容量膜上に形成された上部電極とをさらに含む、請求項１または２に記載の半導体装置である。
請求項４記載の発明は、前記絶縁膜上に形成された第２上部配線をさらに含み、前記上部電極と前記第２上部配線とは、前記絶縁膜に貫通形成されたタングステンからなる上部コンタクトを介して電気的に接続されている、請求項３に記載の半導体装置である。
請求項５記載の発明は、前記上部コンタクトと前記第２上部配線との間には、前記上部コンタクトの側から順に積層されたＴｉ膜およびＴｉＮ膜からなる２層積層構造を有するバリア層が介在されている、請求項４に記載の半導体装置である。
請求項６記載の発明は、前記第２上部配線は、Ａｌを主成分とするＡｌ配線である、請求項４または５に記載の半導体装置である。
請求項７記載の発明は、前記上部電極は、ＴｉＮ膜からなる、請求項３〜６のいずれか一項に記載の半導体装置である。
請求項８記載の発明は、前記上部配線は、その下面に被着されたＴｉＮバリア膜およびこのＴｉＮ膜に被着されたＴｉバリア膜を備える２層構造のバリア膜と、その上面に被着されたＴｉＮバリア膜とで挟まれている、請求項１〜７のいずれか一項に記載の半導体装置である。
請求項９記載の発明は、前記第２上部配線は、その下面に被着されたＴｉＮバリア膜およびこのＴｉＮ膜に被着されたＴｉバリア膜を備える２層構造のバリア膜と、その上面に被着されたＴｉＮバリア膜とで挟まれている、請求項４〜６のいずれか一項に記載の半導体装置である。
請求項１０記載の発明は、前記Ｔａ膜、前記Ｔａｎ膜および前記ＴｉＮ膜のそれぞれの厚さが、２〜２０ｎｍであり、前記Ｔｉ膜の厚さが、３〜３０ｎｍである、請求項１〜９のいずれか一項に記載の半導体装置である。
請求項１１記載の発明は、前記上部配線上に形成された層間絶縁膜と、前記層間絶縁膜上に積層された表面保護膜と、前記表面保護膜および前記層間絶縁膜を貫通して形成され、前記上部配線を電極パッドとして露出させるパッド開口とをさらに含む、請求項１〜１０のいずれか一項に記載の半導体装置である。
請求項１２記載の発明は、前記下部配線と前記絶縁膜との間に介在された拡散防止膜をさらに含む、請求項１〜１１のいずれか一項に記載の半導体装置である。
請求項１３記載の発明は、前記拡散防止膜は、ＳｉＣからなる、請求項１２に記載の半導体装置である。
さらに、請求項２記載のように、前記上部配線は、Ａｌを主成分とするＡｌ配線であってもよい。
請求項３記載の発明は、前記下部配線の一部からなる下部電極と、前記下部電極上に形成された容量膜と、前記容量膜上に形成された上部電極とをさらに含む、請求項１または２に記載の半導体装置である。
請求項４記載の発明は、前記絶縁膜上に形成された第２上部配線をさらに含み、前記上部電極と前記第２上部配線とは、前記絶縁膜に貫通形成されたタングステンからなる上部コンタクトを介して電気的に接続されている、請求項３に記載の半導体装置である。
請求項５記載の発明は、前記上部コンタクトと前記第２上部配線との間には、前記上部コンタクトの側から順に積層されたＴｉ膜およびＴｉＮ膜からなる２層積層構造を有するバリア層が介在されている、請求項４に記載の半導体装置である。
請求項６記載の発明は、前記第２上部配線は、Ａｌを主成分とするＡｌ配線である、請求項４または５に記載の半導体装置である。
請求項７記載の発明は、前記上部電極は、ＴｉＮ膜からなる、請求項３〜６のいずれか一項に記載の半導体装置である。
請求項８記載の発明は、前記上部配線は、その下面に被着されたＴｉＮバリア膜およびこのＴｉＮ膜に被着されたＴｉバリア膜を備える２層構造のバリア膜と、その上面に被着されたＴｉＮバリア膜とで挟まれている、請求項１〜７のいずれか一項に記載の半導体装置である。
請求項９記載の発明は、前記第２上部配線は、その下面に被着されたＴｉＮバリア膜およびこのＴｉＮ膜に被着されたＴｉバリア膜を備える２層構造のバリア膜と、その上面に被着されたＴｉＮバリア膜とで挟まれている、請求項４〜６のいずれか一項に記載の半導体装置である。
請求項１０記載の発明は、前記Ｔａ膜、前記Ｔａｎ膜および前記ＴｉＮ膜のそれぞれの厚さが、２〜２０ｎｍであり、前記Ｔｉ膜の厚さが、３〜３０ｎｍである、請求項１〜９のいずれか一項に記載の半導体装置である。
請求項１１記載の発明は、前記上部配線上に形成された層間絶縁膜と、前記層間絶縁膜上に積層された表面保護膜と、前記表面保護膜および前記層間絶縁膜を貫通して形成され、前記上部配線を電極パッドとして露出させるパッド開口とをさらに含む、請求項１〜１０のいずれか一項に記載の半導体装置である。
請求項１２記載の発明は、前記下部配線と前記絶縁膜との間に介在された拡散防止膜をさらに含む、請求項１〜１１のいずれか一項に記載の半導体装置である。
請求項１３記載の発明は、前記拡散防止膜は、ＳｉＣからなる、請求項１２に記載の半導体装置である。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る半導体装置の構成を示す図解的な断面図である。
この半導体装置１は、たとえば、Ｓｉ（シリコン）からなる半導体基板２上に、第１配線層３、第２配線層４および第３配線層５が、半導体基板２側からこの順に積層された多層配線構造を有する。
図１は、この発明の第１の実施形態に係る半導体装置の構成を示す図解的な断面図である。
この半導体装置１は、たとえば、Ｓｉ（シリコン）からなる半導体基板２上に、第１配線層３、第２配線層４および第３配線層５が、半導体基板２側からこの順に積層された多層配線構造を有する。
半導体基板２の表層部には、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの機能素子（図示せず）が作り込まれている。
第１配線層３は、半導体基板２上に積層されたＳｉＯ２（酸化シリコン）からなる層間膜６と、この層間膜６上に積層されたＳｉＣ（炭化シリコン）からなる拡散防止膜１０と、この拡散防止膜１０上に積層されたＳｉＯ２からなる層間膜１１とを備えている。
第１配線層３は、半導体基板２上に積層されたＳｉＯ２（酸化シリコン）からなる層間膜６と、この層間膜６上に積層されたＳｉＣ（炭化シリコン）からなる拡散防止膜１０と、この拡散防止膜１０上に積層されたＳｉＯ２からなる層間膜１１とを備えている。
層間膜１１および拡散防止膜１０には、これらの膜を膜厚方向に貫通する、所定パターンの配線溝１２が形成されている。
層間膜６には、半導体基板２と配線溝１２とが対向する部分に、層間膜６を膜厚方向に貫通する、コンタクトホール７が形成されている。半導体基板２の表面におけるコンタクトホール７に臨む部分は、機能素子に対する電気接続のためのコンタクトとして機能する。 配線溝１２の側面および底面には、Ｔａ系バリア膜１３が被着されている。Ｔａ系バリア膜１３は、たとえば、配線溝１２の側面および底面に被着されたＴａ膜からなる単層構造、または、このＴａＮ膜とＴａＮ膜に被着されたＴａ膜とからなる２層構造を有している。
層間膜６には、半導体基板２と配線溝１２とが対向する部分に、層間膜６を膜厚方向に貫通する、コンタクトホール７が形成されている。半導体基板２の表面におけるコンタクトホール７に臨む部分は、機能素子に対する電気接続のためのコンタクトとして機能する。 配線溝１２の側面および底面には、Ｔａ系バリア膜１３が被着されている。Ｔａ系バリア膜１３は、たとえば、配線溝１２の側面および底面に被着されたＴａ膜からなる単層構造、または、このＴａＮ膜とＴａＮ膜に被着されたＴａ膜とからなる２層構造を有している。
Ｔａ系バリア膜１３が被着された配線溝１２には、Ｃｕ（銅）を主成分とする金属からなるＣｕ配線１４が埋設されている。
コンタクトホール７の側面および半導体基板２におけるコンタクトホール７内に臨む部分（コンタクト）には、ＴｉＮ（窒化チタン）からなるＴｉＮバリア膜８が被着されている。
コンタクトホール７の側面および半導体基板２におけるコンタクトホール７内に臨む部分（コンタクト）には、ＴｉＮ（窒化チタン）からなるＴｉＮバリア膜８が被着されている。
ＴｉＮバリア膜８が被着されたコンタクトホール７には、Ｗ（タングステン）からなるＷプラグ９が埋設されている。このＷプラグ９は、コンタクトホール７を埋め尽くし、その上面が層間膜６の上面と面一をなしている。このＷプラグ９により、Ｃｕ配線１４と半導体基板２のコンタクトとが電気的に接続される。
第２配線層４は、層間膜１１上に積層されたＳｉＣからなる拡散防止膜１５と、この拡散防止膜１５の上に積層されたＳｉＯ２からなる層間膜１６と、この層間膜１６上に積層されたＳｉＣからなるエッチストップ膜１７と、このエッチストップ膜１７の上に積層されたＳｉＯ２からなる層間膜１８とを備えている。
第２配線層４は、層間膜１１上に積層されたＳｉＣからなる拡散防止膜１５と、この拡散防止膜１５の上に積層されたＳｉＯ２からなる層間膜１６と、この層間膜１６上に積層されたＳｉＣからなるエッチストップ膜１７と、このエッチストップ膜１７の上に積層されたＳｉＯ２からなる層間膜１８とを備えている。
層間膜１８およびエッチストップ膜１７には、これらの膜を膜厚方向に貫通する、所定パターンの配線溝２０が形成されている。
層間膜１６および拡散防止膜１５には、Ｃｕ配線１４と配線溝２０とが対向する部分に、これらの膜を膜厚方向に貫通する、ビアホール１９が形成されている。
配線溝２０の側面および底面、ならびにビアホール１９の側面およびＣｕ配線１４におけるビアホール１９内に臨む部分には、Ｔａ系バリア膜２１が被着されている。
層間膜１６および拡散防止膜１５には、Ｃｕ配線１４と配線溝２０とが対向する部分に、これらの膜を膜厚方向に貫通する、ビアホール１９が形成されている。
配線溝２０の側面および底面、ならびにビアホール１９の側面およびＣｕ配線１４におけるビアホール１９内に臨む部分には、Ｔａ系バリア膜２１が被着されている。
Ｔａ系バリア膜２１は、たとえば、配線溝２０の側面および底面、ならびにビアホール１９の側面およびＣｕ配線１４におけるビアホール１９内に臨む部分に被着されたＴａ膜からなる単層構造、または、このＴａＮ膜とＴａＮ膜に被着されたＴａ膜とからなる２層構造を有している。
Ｔａ系バリア膜２１が被着されたビアホール１９および配線溝２０には、Ｃｕを主成分とする金属からなるＣｕ配線２３（下部配線）が埋設されている。このＣｕ配線２３は、配線溝２０を埋め尽くし、その上面が層間膜１８の上面と面一をなしている。また、Ｃｕ配線２３は、ビアホール１９を埋め尽くしている。これにより、Ｃｕ配線２３は、Ｔａ系バリア膜２１を介して、Ｃｕ配線１４と電気的に接続されている。
Ｔａ系バリア膜２１が被着されたビアホール１９および配線溝２０には、Ｃｕを主成分とする金属からなるＣｕ配線２３（下部配線）が埋設されている。このＣｕ配線２３は、配線溝２０を埋め尽くし、その上面が層間膜１８の上面と面一をなしている。また、Ｃｕ配線２３は、ビアホール１９を埋め尽くしている。これにより、Ｃｕ配線２３は、Ｔａ系バリア膜２１を介して、Ｃｕ配線１４と電気的に接続されている。
第３配線層５は、層間膜１８上に積層されたＳｉＣからなる拡散防止膜２４と、この拡散防止膜２４の上に積層されたＳｉＯ２からなる層間膜２７（絶縁膜）と、この層間膜２７上に積層されたＳｉＯ２からなる層間膜３８とを備えている。
層間膜３８には、Ａｌ（アルミニウム）を主成分とする金属（たとえば、Ａｌ―Ｃｕ合金）からなる、所定パターンのＡｌ配線３６（上部配線）が形成されている。Ａｌ配線３６は、その下面に被着されたＴｉＮからなるＴｉＮバリア膜３５およびこのＴｉＮバリア膜３５に被着されたＴｉからなるＴｉバリア膜３４を備える２層構造のバリア膜と、その上面に被着されたＴｉＮからなるＴｉＮバリア膜３７とで挟まれている（以下、特記しない限り、単に「Ａｌ配線３６」という場合には、このＡｌ配線を指すものとする。）。なお、Ｔｉバリア膜３４およびＴｉＮバリア膜３５を備える２層構造のバリア膜に代えて、ＴｉＮからなる１層のバリア膜が形成されていてもよい。
層間膜３８には、Ａｌ（アルミニウム）を主成分とする金属（たとえば、Ａｌ―Ｃｕ合金）からなる、所定パターンのＡｌ配線３６（上部配線）が形成されている。Ａｌ配線３６は、その下面に被着されたＴｉＮからなるＴｉＮバリア膜３５およびこのＴｉＮバリア膜３５に被着されたＴｉからなるＴｉバリア膜３４を備える２層構造のバリア膜と、その上面に被着されたＴｉＮからなるＴｉＮバリア膜３７とで挟まれている（以下、特記しない限り、単に「Ａｌ配線３６」という場合には、このＡｌ配線を指すものとする。）。なお、Ｔｉバリア膜３４およびＴｉＮバリア膜３５を備える２層構造のバリア膜に代えて、ＴｉＮからなる１層のバリア膜が形成されていてもよい。
層間膜２７および拡散防止膜２４には、Ｃｕ配線２３とＡｌ配線３６とが対向する部分において、これらの膜を膜厚方向に貫通する、ビアホール２８が形成されている。
ビアホール２８の側面およびＣｕ配線２３におけるビアホール２８内に臨む部分には、導電性の積層バリア膜３０が被着されている。なお、積層バリア膜３０の具体的構成については、図２を参照して、後に詳説する。
ビアホール２８の側面およびＣｕ配線２３におけるビアホール２８内に臨む部分には、導電性の積層バリア膜３０が被着されている。なお、積層バリア膜３０の具体的構成については、図２を参照して、後に詳説する。
積層バリア膜３０が被着されたビアホール２８には、ＷからなるＷプラグ３２が埋設されている。このＷプラグ３２は、ビアホール２８を埋め尽くし、その上面が層間膜２７の上面と面一をなしている。このＷプラグ３２により、Ａｌ配線３６とＣｕ配線２３とが電気的に接続される。
層間膜３８の上には、ＳｉＮからなる表面保護膜３９が積層されている。層間膜３８および表面保護膜３９には、Ａｌ配線３６を、外部との電気接続のための電極パッドとして露出させるパッド開口４０が形成されている。
層間膜３８の上には、ＳｉＮからなる表面保護膜３９が積層されている。層間膜３８および表面保護膜３９には、Ａｌ配線３６を、外部との電気接続のための電極パッドとして露出させるパッド開口４０が形成されている。
また、この半導体装置１は、ＭＩＭキャパシタ４１を備えている。
ＭＩＭキャパシタ４１は、Ｃｕ配線２３の一部からなる下部電極２２と、拡散防止膜２４の一部からなる、拡散防止膜としての機能およびキャパシタ容量膜としての機能を合わせ持つ容量膜２５と、この容量膜２５の上に積層されたＴｉＮからなる上部電極２６とを備えている。上部電極２６は、容量膜２５を挟んで、下部電極２２と対向している。これにより、Metal（下部電極２２）−Insulator（容量膜２５）−Metal（上部電極２６）からなるＭＩＭ構造が形成されている。また、容量膜２５および上部電極２６は、層間膜２７により被覆されている。
ＭＩＭキャパシタ４１は、Ｃｕ配線２３の一部からなる下部電極２２と、拡散防止膜２４の一部からなる、拡散防止膜としての機能およびキャパシタ容量膜としての機能を合わせ持つ容量膜２５と、この容量膜２５の上に積層されたＴｉＮからなる上部電極２６とを備えている。上部電極２６は、容量膜２５を挟んで、下部電極２２と対向している。これにより、Metal（下部電極２２）−Insulator（容量膜２５）−Metal（上部電極２６）からなるＭＩＭ構造が形成されている。また、容量膜２５および上部電極２６は、層間膜２７により被覆されている。
一方、層間膜３８には、ＭＩＭキャパシタ４１と対向する部分において、Ａｌを主成分とする金属（たとえば、Ａｌ―Ｃｕ合金）からなる、所定パターンのＡｌ配線５５が形成されている。Ａｌ配線５５は、その下面に被着されたＴｉＮからなるＴｉＮバリア膜５４およびこのＴｉＮバリア膜５４に被着されたＴｉからなるＴｉバリア膜５３を備える２層構造のバリア膜と、その上面に被着されたＴｉＮからなるＴｉＮバリア膜５６とで挟まれている（以下、特記しない限り、単に「Ａｌ配線５５」という場合には、このＡｌ配線を指すものとする。）。なお、Ｔｉバリア膜５３およびＴｉＮバリア膜５４を備える２層構造のバリア膜に代えて、ＴｉＮからなる１層のバリア膜が形成されていてもよい。
層間膜２７には、ＭＩＭキャパシタ４１とＡｌ配線５５とが対向する部分において、層間膜２７を膜厚方向に貫通する、コンタクトホール２９が形成されている。
コンタクトホール２９の側面および上部電極２６におけるコンタクトホール２９内に臨む部分には、導電性の積層バリア膜３１が被着されている。積層バリア膜３１は、たとえば、積層バリア膜３０と同じ材料からなる。
コンタクトホール２９の側面および上部電極２６におけるコンタクトホール２９内に臨む部分には、導電性の積層バリア膜３１が被着されている。積層バリア膜３１は、たとえば、積層バリア膜３０と同じ材料からなる。
積層バリア膜３１が被着されたコンタクトホール２９には、Ｗからなる上部コンタクト３３が埋設されている。この上部コンタクト３３は、コンタクトホール２９を埋め尽くし、その上面が層間膜２７の上面と面一をなしている。この上部コンタクト３３により、Ａｌ配線５５と上部電極２６とが電気的に接続される。
図２は、図１における円Ａで囲まれる部分の拡大図である。
図２は、図１における円Ａで囲まれる部分の拡大図である。
次に、図２を参照して、積層バリア膜３０の具体的な構成について説明する。
積層バリア膜３０は、Ｃｕ配線２３とＷプラグ３２との間に介在され、複数の層が積層されてなる積層構造を有している。この実施形態では、積層バリア膜３０は、Ｔａバリア膜４２と、ＴａＮバリア膜４３と、Ｔｉバリア膜４４と、ＴｉＮバリア膜４５とからなる４層積層構造を有している。
積層バリア膜３０は、Ｃｕ配線２３とＷプラグ３２との間に介在され、複数の層が積層されてなる積層構造を有している。この実施形態では、積層バリア膜３０は、Ｔａバリア膜４２と、ＴａＮバリア膜４３と、Ｔｉバリア膜４４と、ＴｉＮバリア膜４５とからなる４層積層構造を有している。
Ｔａバリア膜４２は、Ｔａからなり、ビアホール２８の側面およびＣｕ配線２３の上面に被着されている。Ｔａバリア膜４２は、Ｃｕ配線２３の上面に被着されることにより、Ｃｕ配線２３に接している。Ｔａバリア膜４２の膜厚は、たとえば、２ｎｍ〜２０ｎｍである。
ＴａＮバリア膜４３は、ＴａＮからなり、Ｔａバリア膜４２の上に積層されている。ＴａＮバリア膜４３の膜厚は、たとえば、２ｎｍ〜２０ｎｍである。
ＴａＮバリア膜４３は、ＴａＮからなり、Ｔａバリア膜４２の上に積層されている。ＴａＮバリア膜４３の膜厚は、たとえば、２ｎｍ〜２０ｎｍである。
Ｔｉバリア膜４４は、Ｔｉからなり、ＴａＮバリア膜４３の上に積層されている。Ｔｉバリア膜４４の膜厚は、たとえば、３ｎｍ〜３０ｎｍである。
ＴｉＮバリア膜４５は、ＴｉＮからなり、Ｔｉバリア膜４４の上に積層されている。また、ＴｉＮバリア膜４５は、積層バリア膜３０の最上層をなし、Ｗプラグ３２の表面に接触形成されている。また、ＴｉＮバリア膜４５の膜厚は、たとえば、２ｎｍ〜２０ｎｍである。
ＴｉＮバリア膜４５は、ＴｉＮからなり、Ｔｉバリア膜４４の上に積層されている。また、ＴｉＮバリア膜４５は、積層バリア膜３０の最上層をなし、Ｗプラグ３２の表面に接触形成されている。また、ＴｉＮバリア膜４５の膜厚は、たとえば、２ｎｍ〜２０ｎｍである。
図３Ａ〜３Ｑは、半導体装置１の製造方法を工程順に示す図解的な断面図である。
次に、半導体装置１の製造方法について、図３Ａ〜３Ｑを参照して説明する。
半導体装置１の製造に際しては、まず、図３Ａに示すように、半導体基板２の上に、たとえば、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、層間膜６が形成される。
次に、半導体装置１の製造方法について、図３Ａ〜３Ｑを参照して説明する。
半導体装置１の製造に際しては、まず、図３Ａに示すように、半導体基板２の上に、たとえば、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、層間膜６が形成される。
次いで、公知のフォトリソグラフィ技術およびエッチング技術（たとえば、ドライエッチング）により、層間膜６にコンタクトホール７が形成される。コンタクトホール７が形成された後には、コンタクトホール７の内部を含む層間膜６の表面全域に、たとえば、ＣＶＤ法により、ＴｉＮバリア膜８が被着される。ＴｉＮバリア膜８の形成に際して、ＣＶＤ法を用いることにより、コンタクトホール７の開口径が小さい場合でも、ＴｉＮバリア膜８をカバレッジよく層間膜６に被着させることができる。
その後、たとえば、ＷＦ６ガス（六フッ化タングステンガス）を用いたＣＶＤ法（以下、この方法を「Ｗ−ＣＶＤ法」という。）により、ＴｉＮバリア膜８の上に、ＷからなるＷ膜が被着される。
次いで、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、Ｗ膜およびＴｉＮバリア膜８が研磨される。この研磨処理は、Ｗ膜およびＴｉＮバリア膜８のコンタクトホール７外に形成されている不要部分がすべて除去される。これにより、Ｗ膜が、Ｗプラグ９となる。そして、たとえば、ＣＶＤ法により、Ｗプラグ９の上面を含む層間膜６上に、拡散防止膜１０および層間膜１１が形成される。
次いで、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、Ｗ膜およびＴｉＮバリア膜８が研磨される。この研磨処理は、Ｗ膜およびＴｉＮバリア膜８のコンタクトホール７外に形成されている不要部分がすべて除去される。これにより、Ｗ膜が、Ｗプラグ９となる。そして、たとえば、ＣＶＤ法により、Ｗプラグ９の上面を含む層間膜６上に、拡散防止膜１０および層間膜１１が形成される。
続いて、図３Ｂに示すように、公知のフォトリソグラフィ技術およびエッチング技術（たとえば、ドライエッチング）により、層間膜１１および拡散防止膜１０を貫通する、所定パターンの配線溝１２が形成される。
次いで、図３Ｃに示すように、配線溝１２の内部を含む層間膜１１の表面全域に、たとえば、ＣＶＤ法により、Ｔａ系バリア膜１３が被着される。Ｔａ系バリア膜１３が被着された後には、たとえば、めっき法により、Ｔａ系バリア膜１３の上に、Ｃｕを主成分とする金属からなるＣｕ膜５７が形成される。このＣｕ膜５７は、配線溝１２を埋め尽くし、Ｔａ系バリア膜１３の表面全域を覆う厚みで形成される。
次いで、図３Ｃに示すように、配線溝１２の内部を含む層間膜１１の表面全域に、たとえば、ＣＶＤ法により、Ｔａ系バリア膜１３が被着される。Ｔａ系バリア膜１３が被着された後には、たとえば、めっき法により、Ｔａ系バリア膜１３の上に、Ｃｕを主成分とする金属からなるＣｕ膜５７が形成される。このＣｕ膜５７は、配線溝１２を埋め尽くし、Ｔａ系バリア膜１３の表面全域を覆う厚みで形成される。
次に、図３Ｄに示すように、ＣＭＰ法により、Ｃｕ膜５７およびＴａ系バリア膜１３が研磨される。これにより、Ｃｕ膜５７は、配線溝１２に埋設された部分がＣｕ配線１４となる。こうして、第１配線層３が得られる。
Ｃｕ配線１４が形成された後には、図３Ｅに示すように、たとえば、ＣＶＤ法により、Ｃｕ配線１４の上面を含む層間膜１１上に、拡散防止膜１５、層間膜１６、エッチストップ膜１７および層間膜１８が、この順に形成される。
Ｃｕ配線１４が形成された後には、図３Ｅに示すように、たとえば、ＣＶＤ法により、Ｃｕ配線１４の上面を含む層間膜１１上に、拡散防止膜１５、層間膜１６、エッチストップ膜１７および層間膜１８が、この順に形成される。
続いて、図３Ｆに示すように、公知のフォトリソグラフィ技術およびエッチング技術（たとえば、ドライエッチング）を用いた、いわゆるデュアルダマシン形成技術により、層間膜１８およびエッチストップ膜１７を貫通する所定パターンの配線溝２０、ならびに、層間膜１６および拡散防止膜１５を貫通するビアホール１９が形成される。
次いで、図３Ｇに示すように、配線溝２０の内部を含む層間膜１８の表面全域に、たとえば、ＣＶＤ法により、Ｔａ系バリア膜２１が被着される。
次いで、図３Ｇに示すように、配線溝２０の内部を含む層間膜１８の表面全域に、たとえば、ＣＶＤ法により、Ｔａ系バリア膜２１が被着される。
Ｔａ系バリア膜２１が被着された後には、たとえば、めっき法により、Ｔａ系バリア膜２１の上に、Ｃｕを主成分とする金属からなるＣｕ膜５８が形成される。このＣｕ膜５８は、配線溝２０を埋め尽くし、Ｔａ系バリア膜２１の表面全域を覆う厚みで形成される。
次に、図３Ｈに示すように、ＣＭＰ法により、Ｃｕ膜５８およびＴａ系バリア膜２１が研磨される。これにより、Ｃｕ膜５８は、配線溝２０に埋設された部分がＣｕ配線２３となる。こうして、第２配線層４が得られる。
次に、図３Ｈに示すように、ＣＭＰ法により、Ｃｕ膜５８およびＴａ系バリア膜２１が研磨される。これにより、Ｃｕ膜５８は、配線溝２０に埋設された部分がＣｕ配線２３となる。こうして、第２配線層４が得られる。
Ｃｕ配線２３が形成された後には、図３Ｉに示すように、たとえば、ＣＶＤ法により、Ｃｕ配線２３の上面を含む層間膜１８上に、拡散防止膜２４（容量膜２５）およびＴｉＮ膜６０が、この順に形成される。
続いて、図３Ｊに示すように、公知のフォトリソグラフィ技術およびエッチング技術（たとえば、ドライエッチング）により、ＴｉＮ膜６０がエッチングされ、拡散防止膜２４上でエッチングを停止させる。これにより、ＭＩＭキャパシタ４１が形成される。
続いて、図３Ｊに示すように、公知のフォトリソグラフィ技術およびエッチング技術（たとえば、ドライエッチング）により、ＴｉＮ膜６０がエッチングされ、拡散防止膜２４上でエッチングを停止させる。これにより、ＭＩＭキャパシタ４１が形成される。
次に、図３Ｋに示すように、たとえば、ＣＶＤ法により、ＭＩＭキャパシタ４１上の領域を含む拡散防止膜２４の上に、層間膜２７が形成される。
次いで、公知のフォトリソグラフィ技術およびエッチング技術（たとえば、ドライエッチング）により、層間膜２７および拡散防止膜２４を貫通してＣｕ配線２３の上面に達するビアホール２８と、層間膜２７を貫通して上部電極２６の上面に達するコンタクトホール２９とが形成される。
次いで、公知のフォトリソグラフィ技術およびエッチング技術（たとえば、ドライエッチング）により、層間膜２７および拡散防止膜２４を貫通してＣｕ配線２３の上面に達するビアホール２８と、層間膜２７を貫通して上部電極２６の上面に達するコンタクトホール２９とが形成される。
ビアホール２８およびコンタクトホール２９が形成された後には、図３Ｍに示すように、これらのホールの内部を含む層間膜２７の表面全域に、たとえば、ＣＶＤ法により、ＴａからなるＴａ膜、ＴａＮからなるＴａＮ膜、ＴｉからなるＴｉ膜およびＴｉＮからなるＴｉＮ膜が積層されてなる積層バリア膜６１が形成される。積層バリア膜６１の形成に際して、ＣＶＤ法を用いることにより、ビアホール２８およびコンタクトホール２９の開口径が小さい場合でも、積層バリア膜６１をカバレッジよく層間膜２７に被着させることができる。その後、たとえば、Ｗ−ＣＶＤ法により、積層バリア膜６１の上に、ＷからなるＷ膜６２が被着される。
続いて、図３Ｎに示すように、ＣＭＰ法により、Ｗ膜６２および積層バリア膜６１が研磨される。これにより、積層バリア膜６１は、ビアホール２８の側面およびＣｕ配線２３の上面に被着した部分が積層バリア膜３０となり、コンタクトホール２９の側面および上部電極２６の上面に被着した部分が積層バリア膜３１となる。また、Ｗ膜６２は、ビアホール２８内に残存した部分がＷプラグ３２となり、コンタクトホール２９内に残存した部分が上部コンタクト３３となる。
次いで、図３Ｏに示すように、たとえば、スパッタ法により、層間膜２７上に、ＴｉからなるＴｉ膜、ＴｉＮからなるＴｉＮ膜、Ａｌを主成分とする金属からなるＡｌ膜およびＴｉＮからなるＴｉＮ膜が順に形成される。これにより、Ｔｉ膜、ＴｉＮ膜、Ａｌ膜およびＴｉＮ膜からなる積層膜が形成される。
次いで、この積層膜が、公知のフォトリソグラフィ技術およびエッチング技術（たとえば、ドライエッチング）により、所定パターンに形成される。これにより、層間膜２７の上に、Ａｌ配線３６およびＡｌ配線５５が形成される。
次いで、この積層膜が、公知のフォトリソグラフィ技術およびエッチング技術（たとえば、ドライエッチング）により、所定パターンに形成される。これにより、層間膜２７の上に、Ａｌ配線３６およびＡｌ配線５５が形成される。
続いて、図３Ｐに示すように、Ａｌ配線３６およびＡｌ配線５５上の領域を含む層間膜２７の上に、たとえば、ＣＶＤ法により、層間膜３８が形成される。これにより、第３配線層５が得られる。さらに、層間膜３８の上に、たとえば、ＣＶＤ法により、表面保護膜３９が形成される。
そして、図３Ｑに示すように、公知のフォトリソグラフィ技術およびエッチング技術（たとえば、ドライエッチング）により、表面保護膜３９および層間膜３８を貫通して、Ａｌ配線３６を露出させるパッド開口４０が形成される。
そして、図３Ｑに示すように、公知のフォトリソグラフィ技術およびエッチング技術（たとえば、ドライエッチング）により、表面保護膜３９および層間膜３８を貫通して、Ａｌ配線３６を露出させるパッド開口４０が形成される。
こうして、第１配線層３、第２配線層４および第３配線層５の３層構造からなる、半導体装置１が得られる。
以上のように、この半導体装置１において、積層バリア膜３０は、Ｗプラグ３２に接する部分がＴｉＮバリア膜４５である。そのため、積層バリア膜３０上へのＷＦ６ガスの供給時（図３Ｍ参照）に、ＷＦ６ガスが層間膜２７へ拡散し、層間膜２７を腐食させてしまうことを防止することができる。
以上のように、この半導体装置１において、積層バリア膜３０は、Ｗプラグ３２に接する部分がＴｉＮバリア膜４５である。そのため、積層バリア膜３０上へのＷＦ６ガスの供給時（図３Ｍ参照）に、ＷＦ６ガスが層間膜２７へ拡散し、層間膜２７を腐食させてしまうことを防止することができる。
また、Ｗプラグ３２が、積層バリア膜３０における、Ｗとの密着性に優れるＴｉＮバリア膜４５に接している。そのため、積層バリア膜３０とＷプラグ３２との密着性を向上させることができる。一方、Ｃｕ配線２３が、積層バリア膜３０における、Ｃｕとの密着性に優れるＴａバリア膜４２に接している。そのため、積層バリア膜３０とＣｕ配線２３との密着性を向上させることができる。そのため、積層バリア膜３０の膜剥がれを防止することができる。したがって、ストレスマイグレーションの発生を防止することができる。また、ＴｉＮバリア膜４５とＣｕ配線２３とが接さず、また、ＴａはＣｕとの反応性に乏しいため、Ｃｕ配線２３の腐食を生じることもない。したがって、エレクトロマイグレーションの発生を防止することができる。
その結果、Ｃｕ配線２３（第２配線層４）とＡｌ配線３６（第３配線層５）との接続信頼性を向上させることができる。
また、Ｔａバリア膜４２とＴｉＮバリア膜４５との間には、ＴａＮバリア膜４３が介在されている。ＴａＮは、Ｔａに比べて、たとえば、ＳｉＯ２などの絶縁材料へのＣｕの拡散を防止する能力（Ｃｕ拡散防止性能）に優れている。そのため、Ｃｕ配線２３のＣｕが層間膜２７へ拡散することを防止することができる。
また、Ｔａバリア膜４２とＴｉＮバリア膜４５との間には、ＴａＮバリア膜４３が介在されている。ＴａＮは、Ｔａに比べて、たとえば、ＳｉＯ２などの絶縁材料へのＣｕの拡散を防止する能力（Ｃｕ拡散防止性能）に優れている。そのため、Ｃｕ配線２３のＣｕが層間膜２７へ拡散することを防止することができる。
また、ＴａＮバリア膜４３とＴｉＮバリア膜４５との間には、Ｔｉバリア膜４４が介在されている。Ｔｉは、ＴａＮおよびＴｉＮに対して優れた密着性を有する。そのため、ＴａＮバリア膜４３とＴｉＮバリア膜４５との密着性を向上させることができる。その結果、積層バリア膜３０の膜剥がれを一層防止することができる。
図４は、この発明の第２の実施形態に係る半導体装置４７の構成を示す図解的な断面図である。この図４において、図１に示される各部に対応する部分には、図１の場合と同一の参照符号を付して示している。
図４は、この発明の第２の実施形態に係る半導体装置４７の構成を示す図解的な断面図である。この図４において、図１に示される各部に対応する部分には、図１の場合と同一の参照符号を付して示している。
図４に示す構成において、半導体装置４７は、ＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package）技術が適用された半導体装置である。
半導体装置４７において、層間膜３８には、Ａｌ配線３６に達する貫通孔４６が形成されている。Ａｌ配線３６は、貫通孔４６に臨む部分が、貫通孔４６を介して露出している。また、Ａｌ配線３６には、貫通孔４６を介して層間膜３８の表面上に引き回された、Ａｌを主成分とするＡｌ再配線４８が接続されている。Ａｌ再配線４８は、層間膜３８の表面上に引き回された部分が、ＳｉＮからなる表面保護膜４９に被覆されている。
半導体装置４７において、層間膜３８には、Ａｌ配線３６に達する貫通孔４６が形成されている。Ａｌ配線３６は、貫通孔４６に臨む部分が、貫通孔４６を介して露出している。また、Ａｌ配線３６には、貫通孔４６を介して層間膜３８の表面上に引き回された、Ａｌを主成分とするＡｌ再配線４８が接続されている。Ａｌ再配線４８は、層間膜３８の表面上に引き回された部分が、ＳｉＮからなる表面保護膜４９に被覆されている。
表面保護膜４９の上には、ポリイミドからなる保護膜５０が積層されている。保護膜５０および表面保護膜４９には、これらの膜を膜厚方向に貫通する接続開口６３が形成されている。Ａｌ再配線４８は、接続開口６３に臨む部分が、接続開口６３を介して露出している。
この露出したＡｌ再配線４８には、接続開口６３を介して、Ｃｕを主成分とする材料からなるポスト５１が接続されている。
この露出したＡｌ再配線４８には、接続開口６３を介して、Ｃｕを主成分とする材料からなるポスト５１が接続されている。
ポスト５１は、Ａｌ再配線４８と接続される側とは反対側の端部が、保護膜５０から突出している。そして、このポスト５１の突出した部分には、外部との電気接続のための半田バンプ５２が接続されている。
この図４に示す構成によっても、図１に示す半導体装置１と同様の作用および効果を奏することができる。
この図４に示す構成によっても、図１に示す半導体装置１と同様の作用および効果を奏することができる。
また、図１に示す半導体装置１および図４に示す半導体装置４７では、Ａｌ配線３６（上部配線）とＣｕ配線２３（下部配線）とを接続するためのプラグとして、ＷからなるＷプラグ３２が採用されている。
図５Ａ〜Ｂは、Ｗプラグにより接続されるＡｌ配線（上部配線）とＣｕ配線（下部配線）との接続構造の形成方法を説明するための図解的な断面図である。
図５Ａ〜Ｂは、Ｗプラグにより接続されるＡｌ配線（上部配線）とＣｕ配線（下部配線）との接続構造の形成方法を説明するための図解的な断面図である。
上部配線と下部配線とをＷプラグを用いて接続するには、たとえば、まず、ＳｉＯ２からなる層間膜６４の表層部に、バリア膜６５（たとえば、上記実施形態におけるＴａ系バリア膜２１）を介して、Ｃｕを主成分とするＣｕ配線６６（下部配線）が埋設される。
次いで、層間膜６４の上に、ＳｉＣからなる拡散防止膜６７およびＳｉＯ２からなる層間膜６８が積層される。次に、層間膜６８および拡散防止膜６７におけるＣｕ配線６６に対向する部分に、これらの膜を貫通するビアホール７４が形成される。
次いで、層間膜６４の上に、ＳｉＣからなる拡散防止膜６７およびＳｉＯ２からなる層間膜６８が積層される。次に、層間膜６８および拡散防止膜６７におけるＣｕ配線６６に対向する部分に、これらの膜を貫通するビアホール７４が形成される。
その後、ビアホール７４の内部を含む層間膜６８の表面全域に、たとえば、ＣＶＤ法により、バリア膜（たとえば、上記実施形態における積層バリア膜６１）およびＷ膜（たとえば、上記実施形態におけるＷ膜６２）が積層される。
バリア膜およびＷ膜が積層された後には、ＣＭＰ法により、これらの膜の層間膜６８外の全ての部分が研磨される。これにより、ビアホール７４内に残存したバリア膜がバリア膜６９となり、ビアホール７４内に残存したＷ膜がＷプラグ７０となる。Ｗプラグ７０は、層間膜６８の表面に対して凹んだ凹部７２を有する形状に形成される。
バリア膜およびＷ膜が積層された後には、ＣＭＰ法により、これらの膜の層間膜６８外の全ての部分が研磨される。これにより、ビアホール７４内に残存したバリア膜がバリア膜６９となり、ビアホール７４内に残存したＷ膜がＷプラグ７０となる。Ｗプラグ７０は、層間膜６８の表面に対して凹んだ凹部７２を有する形状に形成される。
次いで、層間膜６８の上にＡｌ膜７１がスパッタされる。Ｗプラグ７０に凹部７２が形成されているため、Ａｌ膜７１は、凹部７２の直上部分に凹部７３を有する形状に形成される。
そして、このＡｌ膜７１がフォトリソグラフィ技術により、所定の配線パターンにパターニングされて、図５Ｂに示すように、所定パターンのＡｌ配線７５（上部配線）が得られる。このＡｌ膜７１のパターニングに際しては、Ａｌ膜７１の凹部７３を目印として、Ａｌ膜７１をパターニングすることができる。
そして、このＡｌ膜７１がフォトリソグラフィ技術により、所定の配線パターンにパターニングされて、図５Ｂに示すように、所定パターンのＡｌ配線７５（上部配線）が得られる。このＡｌ膜７１のパターニングに際しては、Ａｌ膜７１の凹部７３を目印として、Ａｌ膜７１をパターニングすることができる。
このように、Ｗプラグ７０により接続されるＡｌ配線７５とＣｕ配線６６との接続構造と同様の接続構造を有する半導体装置、すなわち、図１に示す半導体装置１および図４に示す半導体装置４７では、その製造に際して、Ｗプラグ上に形成される上部配線（たとえば、図１および図４におけるＡｌ配線３６）を容易にパターニングすることができる。
以上、この発明の複数の実施形態を説明したが、この発明は、他の形態で実施することもできる。
以上、この発明の複数の実施形態を説明したが、この発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、積層バリア膜３０は、Ｔａバリア膜４２、ＴａＮバリア膜４３、Ｔｉバリア膜４４およびＴｉＮバリア膜４５の４層構造からなるとしたが、Ｃｕ配線２３に接する膜がＴａバリア膜であり、Ｗプラグ３２に接する膜がＴｉＮバリア膜であれば、たとえば、以下の１〜５に示す積層構造でもよい。
（積層バリア膜３０の積層構造）
１．Ｃｕ配線２３／Ｔａバリア膜／ＴａＮバリア膜／Ｔａバリア膜／Ｔｉバリア膜／ＴｉＮバリア膜／Ｗプラグ３２
２．Ｃｕ配線２３／Ｔａバリア膜／ＴａＮバリア膜／Ｔａバリア膜／ＴｉＮバリア膜／Ｗプラグ３２
３．Ｃｕ配線２３／Ｔａバリア膜／ＴａＮバリア膜／ＴｉＮバリア膜／Ｗプラグ３２
４．Ｃｕ配線２３／Ｔａバリア膜／Ｔｉバリア膜／ＴｉＮバリア膜／Ｗプラグ３２
５．Ｃｕ配線２３／Ｔａバリア膜／ＴｉＮバリア膜／Ｗプラグ３２
これら１〜５の積層構造のうち、１の積層構造や２の積層構造ように、ＴａＮバリア膜がＴａバリア膜で挟まれる構造であれば、積層バリア膜３０のＣｕ拡散防止性能を向上させることもできる。
（積層バリア膜３０の積層構造）
１．Ｃｕ配線２３／Ｔａバリア膜／ＴａＮバリア膜／Ｔａバリア膜／Ｔｉバリア膜／ＴｉＮバリア膜／Ｗプラグ３２
２．Ｃｕ配線２３／Ｔａバリア膜／ＴａＮバリア膜／Ｔａバリア膜／ＴｉＮバリア膜／Ｗプラグ３２
３．Ｃｕ配線２３／Ｔａバリア膜／ＴａＮバリア膜／ＴｉＮバリア膜／Ｗプラグ３２
４．Ｃｕ配線２３／Ｔａバリア膜／Ｔｉバリア膜／ＴｉＮバリア膜／Ｗプラグ３２
５．Ｃｕ配線２３／Ｔａバリア膜／ＴｉＮバリア膜／Ｗプラグ３２
これら１〜５の積層構造のうち、１の積層構造や２の積層構造ように、ＴａＮバリア膜がＴａバリア膜で挟まれる構造であれば、積層バリア膜３０のＣｕ拡散防止性能を向上させることもできる。
また、前述の実施形態では、最上層の第３配線層５における配線は、Ａｌを主成分とするＡｌ配線３６およびＡｌ配線５５であるとしたが、これらのＡｌ配線に代えて、たとえば、Ｃｕを主成分とする金属からなるＣｕ配線であってもよい。
また、前述の実施形態では、各層間膜（６，１１，１６，１８，２７，３８）は、ＳｉＯ２を用いて形成されるとしたが、たとえば、ＳｉＯＣ、ＳｉＯＦなどの低誘電率材料（Ｌｏｗ−ｋ材料）を用いて形成されてもよい。
また、前述の実施形態では、各層間膜（６，１１，１６，１８，２７，３８）は、ＳｉＯ２を用いて形成されるとしたが、たとえば、ＳｉＯＣ、ＳｉＯＦなどの低誘電率材料（Ｌｏｗ−ｋ材料）を用いて形成されてもよい。
また、前述の実施形態では、各拡散防止膜（１０，１５，２４）およびエッチストップ膜１７は、ＳｉＣを用いて形成されるとしたが、たとえば、ＳｉＮを用いて形成されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
４ 第２配線層
５ 第３配線層
１６ 層間膜
１７ エッチストップ膜
１８ 層間膜
１９ ビアホール
２０ 配線溝
２１ Ｔａ系バリア膜
２３ Ｃｕ配線
２４ 拡散防止膜
２７ 層間膜
２８ ビアホール
３０ 積層バリア膜
３２ Ｗプラグ
３４ Ｔｉバリア膜
３５ ＴｉＮバリア膜
３６ Ａｌ配線
３７ ＴｉＮバリア膜
３８ 層間膜
４２ Ｔａバリア膜
４３ ＴａＮバリア膜
４４ Ｔｉバリア膜
４５ ＴｉＮバリア膜
６４ 層間膜
６５ バリア膜
６６ Ｃｕ配線
６７ 拡散防止膜
６８ 層間膜
６９ バリア膜
７０ Ｗプラグ
７１ Ａｌ膜
７２ 凹部
７３ 凹部
７４ ビアホール
７５ Ａｌ配線
４ 第２配線層
５ 第３配線層
１６ 層間膜
１７ エッチストップ膜
１８ 層間膜
１９ ビアホール
２０ 配線溝
２１ Ｔａ系バリア膜
２３ Ｃｕ配線
２４ 拡散防止膜
２７ 層間膜
２８ ビアホール
３０ 積層バリア膜
３２ Ｗプラグ
３４ Ｔｉバリア膜
３５ ＴｉＮバリア膜
３６ Ａｌ配線
３７ ＴｉＮバリア膜
３８ 層間膜
４２ Ｔａバリア膜
４３ ＴａＮバリア膜
４４ Ｔｉバリア膜
４５ ＴｉＮバリア膜
６４ 層間膜
６５ バリア膜
６６ Ｃｕ配線
６７ 拡散防止膜
６８ 層間膜
６９ バリア膜
７０ Ｗプラグ
７１ Ａｌ膜
７２ 凹部
７３ 凹部
７４ ビアホール
７５ Ａｌ配線
Claims (13)
- Ｃｕを主成分とする下部配線と、
前記下部配線上に形成された絶縁膜と、
前記絶縁膜上に形成された上部配線と、
前記絶縁膜を貫通し、前記下部配線と前記上部配線とを電気的に接続するためのＷからなるＷプラグと、
前記下部配線と前記Ｗプラグとの間に介在されたバリア層と、を含み、
前記バリア層は、前記下部配線に接するＴａ膜と、前記Ｗプラグに接するＴｉＮ膜と、前記Ｔａ膜と前記ＴｉＮ膜との間に介在されたＴａＮ膜と、前記ＴａＮ膜と前記ＴｉＮ膜との間に介在されたＴｉ膜とを備える、半導体装置。 - 前記上部配線は、Ａｌを主成分とするＡｌ配線である、請求項１に記載の半導体装置。
- 前記下部配線の一部からなる下部電極と、
前記下部電極上に形成された容量膜と、
前記容量膜上に形成された上部電極とをさらに含む、請求項１または２に記載の半導体装置。 - 前記絶縁膜上に形成された第２上部配線をさらに含み、
前記上部電極と前記第２上部配線とは、前記絶縁膜に貫通形成されたタングステンからなる上部コンタクトを介して電気的に接続されている、請求項３に記載の半導体装置。 - 前記上部コンタクトと前記第２上部配線との間には、前記上部コンタクトの側から順に積層されたＴｉ膜およびＴｉＮ膜からなる２層積層構造を有するバリア層が介在されている、請求項４に記載の半導体装置。
- 前記第２上部配線は、Ａｌを主成分とするＡｌ配線である、請求項４または５に記載の半導体装置。
- 前記上部電極は、ＴｉＮ膜からなる、請求項３〜６のいずれか一項に記載の半導体装置。
- 前記上部配線は、その下面に被着されたＴｉＮバリア膜およびこのＴｉＮ膜に被着されたＴｉバリア膜を備える２層構造のバリア膜と、その上面に被着されたＴｉＮバリア膜とで挟まれている、請求項１〜７のいずれか一項に記載の半導体装置。
- 前記第２上部配線は、その下面に被着されたＴｉＮバリア膜およびこのＴｉＮ膜に被着されたＴｉバリア膜を備える２層構造のバリア膜と、その上面に被着されたＴｉＮバリア膜とで挟まれている、請求項４〜６のいずれか一項に記載の半導体装置。
- 前記Ｔａ膜、前記ＴａＮ膜および前記ＴｉＮ膜のそれぞれの厚さが、２〜２０ｎｍであり、前記Ｔｉ膜の厚さが、３〜３０ｎｍである、請求項１〜９のいずれか一項に記載の半導体装置。
- 前記上部配線上に形成された層間絶縁膜と、
前記層間絶縁膜上に積層された表面保護膜と、
前記表面保護膜および前記層間絶縁膜を貫通して形成され、前記上部配線を電極パッドとして露出させるパッド開口とをさらに含む、請求項１〜１０のいずれか一項に記載の半導体装置。 - 前記下部配線と前記絶縁膜との間に介在された拡散防止膜をさらに含む、請求項１〜１１のいずれか一項に記載の半導体装置。
- 前記拡散防止膜は、ＳｉＣからなる、請求項１２に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007145808A JP5117112B2 (ja) | 2007-05-31 | 2007-05-31 | 半導体装置 |
| US12/155,231 US20080296772A1 (en) | 2007-05-31 | 2008-05-30 | Semicondutor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007145808A JP5117112B2 (ja) | 2007-05-31 | 2007-05-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008300674A JP2008300674A (ja) | 2008-12-11 |
| JP5117112B2 true JP5117112B2 (ja) | 2013-01-09 |
Family
ID=40087219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007145808A Expired - Fee Related JP5117112B2 (ja) | 2007-05-31 | 2007-05-31 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080296772A1 (ja) |
| JP (1) | JP5117112B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5214913B2 (ja) * | 2007-05-31 | 2013-06-19 | ローム株式会社 | 半導体装置 |
| US8102051B2 (en) * | 2007-06-22 | 2012-01-24 | Rohm Co., Ltd. | Semiconductor device having an electrode and method for manufacturing the same |
| US9577025B2 (en) * | 2014-01-31 | 2017-02-21 | Qualcomm Incorporated | Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device |
| CN105097766B (zh) * | 2014-05-13 | 2017-09-15 | 旺宏电子股份有限公司 | 具有不同深宽比的接触结构的半导体结构及其制造方法 |
| TWI553803B (zh) * | 2014-05-15 | 2016-10-11 | 旺宏電子股份有限公司 | 具有不同深寬比之接觸結構的半導體結構及其製造方法 |
| US9418951B2 (en) * | 2014-05-15 | 2016-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with composite barrier layer under redistribution layer and manufacturing method thereof |
| KR102403731B1 (ko) * | 2017-11-01 | 2022-05-30 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
| JP7822613B2 (ja) * | 2022-05-23 | 2026-03-03 | 株式会社ジャパンディスプレイ | 電子装置およびその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015510A (ja) * | 1999-06-28 | 2001-01-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3329380B2 (ja) * | 1999-09-21 | 2002-09-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2001319928A (ja) * | 2000-05-08 | 2001-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US7087997B2 (en) * | 2001-03-12 | 2006-08-08 | International Business Machines Corporation | Copper to aluminum interlayer interconnect using stud and via liner |
| JP3540302B2 (ja) * | 2001-10-19 | 2004-07-07 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP4007822B2 (ja) * | 2002-02-14 | 2007-11-14 | 富士通株式会社 | 配線構造の形成方法 |
| JP2004207281A (ja) * | 2002-12-20 | 2004-07-22 | Fujitsu Ltd | 多層配線構造およびその形成方法、半導体装置 |
| US6958291B2 (en) * | 2003-09-04 | 2005-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect with composite barrier layers and method for fabricating the same |
| JP4984549B2 (ja) * | 2006-01-27 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US7544580B2 (en) * | 2006-12-22 | 2009-06-09 | United Microelectronics Corp. | Method for manufacturing passive components |
| JP5214913B2 (ja) * | 2007-05-31 | 2013-06-19 | ローム株式会社 | 半導体装置 |
-
2007
- 2007-05-31 JP JP2007145808A patent/JP5117112B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-30 US US12/155,231 patent/US20080296772A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20080296772A1 (en) | 2008-12-04 |
| JP2008300674A (ja) | 2008-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4918778B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6297563B1 (en) | Bonding pad structure of semiconductor device | |
| JP3961412B2 (ja) | 半導体装置及びその形成方法 | |
| JP5117112B2 (ja) | 半導体装置 | |
| US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
| JP5214913B2 (ja) | 半導体装置 | |
| KR20030035909A (ko) | 반도체장치 및 그 제조방법 | |
| JPH09260492A (ja) | 半導体装置の製造方法 | |
| US7932187B2 (en) | Method for fabricating a semiconductor device | |
| JP3119188B2 (ja) | 半導体装置 | |
| JP5369394B2 (ja) | 半導体装置及びその製造方法 | |
| US6642622B2 (en) | Semiconductor device with protective layer | |
| JP3647631B2 (ja) | 半導体装置及びその製造方法 | |
| JP3415081B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002176098A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP2003309120A (ja) | 半導体装置 | |
| JPH10173051A (ja) | 配線形成方法 | |
| JP2009033128A (ja) | 半導体装置およびその製造方法 | |
| KR20090048820A (ko) | 반도체 소자 및 그 제조방법 | |
| JP2006303186A (ja) | 半導体装置の製造方法 | |
| JP2006216728A (ja) | 半導体装置およびその製造方法 | |
| KR20070055910A (ko) | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 | |
| JPH09326433A (ja) | 半導体装置の製造方法 | |
| KR20010010436A (ko) | 반도체 장치의 콘택 형성 방법 및 그 구조 | |
| JP2004179386A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121017 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5117112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |