JP5117426B2

JP5117426B2 - 発振回路

Info

Publication number: JP5117426B2
Application number: JP2009041769A
Authority: JP
Inventors: 茂香川
Original assignee: NEC Corp; Renesas Electronics Corp
Current assignee: NEC Corp; Renesas Electronics Corp
Priority date: 2009-02-25
Filing date: 2009-02-25
Publication date: 2013-01-16
Anticipated expiration: 2029-02-25
Also published as: JP2010199924A

Description

本発明は、発振回路に関するものであり、特に電圧制御型発振回路に関する。

従来の振幅制御付き電圧制御型発振回路ＶＣＯ１（Voltage Controlled Oscillator）の構成を図６に示す。図６に示すように、ＶＣＯ１は、電流制御発振回路２と、振幅検出回路３と、比較回路４と、電流源５とを有する。電流制御発振回路２からの出力を振幅検出回路３が振幅検出する。比較回路４は、その振幅検出した検出出力を基準電圧で比較する。その比較結果を電流制御発振回路２にフィードバックする。このフィードバックの結果、電流制御発振回路２の出力振幅レベルを一定にする。

特開２００５−３２３２８６号公報

以上のように、ＶＣＯ１では、上述したフィードバック制御により、電流制御発振回路２の振幅を一定にしている。この振幅の設定は、図６の固定電圧源Ｖ１及びＶ２の固定電圧で行っている。しかし、ＶＣＯ１は、電流制御発振回路２の振幅設定を固定電圧により行っているため、製造バラツキ等による、Ｓ／Ｎ比の劣化が発生すると、その劣化を吸収する機構がなくＶＣＯ１の出力する信号品質が劣化する可能性がある。

本発明は、振幅制御値に応じて動作状態となる個数が変化する複数の第１電流源と、前記複数の第１電流源から出力されるバイアス電流値の合計値に応じて振幅が制御される出力信号を生成する信号生成回路と、振幅設定値に応じて動作状態となる個数が変化する複数の第２電流源と、前記複数の第２電流源から出力される振幅設定電流の合計値と前記出力信号の振幅に応じて生成される振幅検出電流との差に基づき振幅検出信号を出力する振幅検出回路と、前記振幅検出信号に基づき前記振幅制御値を変更する制御回路と、を有する発振回路である。

本発明にかかる発振回路は、振幅検出回路により出力信号の振幅レベルをモニターし、出力信号を生成する信号生成回路にフィードバックして、出力信号の振幅レベルを一定に調整する。この出力信号の振幅レベルは、振幅設定値に応じて調整可能である。

本発明にかかる電圧制御型発振回路は、Ｓ／Ｎ比の最適化が可能となる。

実施の形態にかかる発振回路のブロック構成図である。実施の形態にかかる振幅検出回路の構成である。実施の形態にかかる可変電流源の構成である。実施の形態にかかる信号生成回路の構成である。ＶＣＯ出力信号の振幅レベルと振幅制御信号のデジタル値との関係を示すグラフである。従来の電圧制御型発振回路の構成である。

発明の実施の形態１

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図１に本実施の形態にかかる電圧制御型発振回路１００のブロック構成の一例を示す。図１に示すように、電圧制御型発振回路１００は、信号生成回路１１０と、振幅検出回路１２０と、デジタル制御回路１３０とを有する。

振幅検出回路１２０は、信号生成回路１１０が出力するＶＣＯ出力信号と、デジタル制御回路１３０が出力する振幅設定信号に応じて振幅検出信号を出力する。振幅検出回路１２０の回路構成を図２に示す。図２に示すように、振幅検出回路１２０は、ＰＭＯＳトランジスタＱＰ１２１、ＱＰ１２２と、ＮＭＯＳトランジスタＱＮ１２１〜ＱＮ１２７と、電流源ＣＳ１２１、ＣＳ１２２と、可変電流源１２１とを有する。

ＰＭＯＳトランジスタＱＰ１２１は、ソースが電源電圧端子ＶＤＤ、ドレイン及びゲートがノードＡ１に接続される。ＰＭＯＳトランジスタＱＰ１２２は、ソースが電源電圧端子ＶＤＤ、ソースがノードＡ２、ゲートがノードＡ１に接続される。電流源ＣＳ１２１は、ＰＭＯＳトランジスタＱＰ１２１と接地電圧端子ＶＳＳ間に接続される。

ＮＭＯＳトランジスタＱＮ１２１は、ドレインがノードＡ２、ソースがノードＡ３に接続される。ＮＭＯＳトランジスタＱＮ１２２は、ドレインがノードＡ２、ソースがノードＡ４に接続される。ＮＭＯＳトランジスタＱＮ１２１、ＱＮ１２２のゲートには、ＶＣＯ出力信号が入力される。このＶＣＯ出力信号は差動信号であり、この差動信号の一方をＤｅｔＴ、他方をＤｅｔＢとする。更に詳しくいうと、ＮＭＯＳトランジスタＱＮ１２１のゲートにＶＣＯ出力信号ＤｅｔＴ、ＮＭＯＳトランジスタＱＮ１２２のゲートにＶＣＯ出力信号ＤｅｔＢが入力される。

ＮＭＯＳトランジスタＱＮ１２３は、ドレインが電源電圧端子ＶＤＤ、ソースがノードＡ３に接続される。ＮＭＯＳトランジスタＱＮ１２４は、ドレインが電源電圧端子ＶＤＤ、ソースがノードＡ４に接続される。ＮＭＯＳトランジスタＱＮ１２３、ＱＮ１２４のゲートには、基準電圧Ｖｒｅｆが印加されている。

電流源ＣＳ１２２は、電源電圧端子ＶＤＤとＮＭＯＳトランジスタＱＮ１２５間に接続される。ＮＭＯＳトランジスタＱＮ１２５は、ドレインとゲートがノードＡ５、ソースが接地電圧端子ＶＳＳに接続される。ＮＭＯＳトランジスタＱＮ１２６は、ドレインがノードＡ３、ソースが接地電圧端子ＶＳＳ、ゲートがノードＡ５に接続される。ＮＭＯＳトランジスタＱＮ１２７は、ドレインがノードＡ４、ソースが接地電圧端子ＶＳＳ、ゲートがノードＡ５に接続される。

可変電流源１２１は、電源電圧端子ＶＤＤとノードＡ２間に接続される。可変電流源１２１は、振幅設定信号に応じて、ノードＡ２に供給する電流量を変化させる。可変電流源１２１の回路構成を図３に示す。図３に示すように、可変電流源１２１は、スイッチＳＷ１０１〜ＳＷ１０ｎ（ｎ：２以上の整数）と、ＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０ｎとを有する。スイッチＳＷ１０１〜ＳＷ１０ｎと、ＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０ｎは、それぞれ電源電圧端子ＶＤＤ、ノードＡ２間に直列接続される。ＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０ｎのゲートは、ノードＡ１に接続されている。よって、ＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０ｎは、ＰＭＯＳトランジスタＱＰ１２１を入力トランジスタとするカレントミラー構成となっている。なお、ＰＭＯＳトランジスタＱＰ１２２も、ＰＭＯＳトランジスタＱＰ１２１を入力トランジスタとするカレントミラー構成となっている。よって、ＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０ｎ及びＱＰ１２２は、ＰＭＯＳトランジスタＱＰ１２１に流れる電流に応じた電流をノードＡ２に供給する電流源（第２電流源）とみなすことができる。

ＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０ｎは、流れる電流量の比が異なるようトランジスタサイズ等が調整されている。例えば、ＰＭＯＳトランジスタＱＰ１０１に流れる電流を「１」とすると、ＰＭＯＳトランジスタＱＰ１０２には、電流比「２」の電流が流れるように設定される。更に、ＰＭＯＳトランジスタＱＰ１０３は電流比「４」、ＰＭＯＳトランジスタＱＰ１０４は電流比「８」、・・・、ＰＭＯＳトランジスタＱＰ１０ｎは電流比「２^ｎ−１」の電流が流れるように設定される。

スイッチＳＷ１０１〜ＳＷ１０ｎには振幅設定信号が入力される。そして、その振幅設定信号に応じてオン状態、オフ状態になるスイッチ数が制御される。この振幅設定信号は、ｎビットのデジタル信号ＣＮＴＬ［ｎ−１：０］となる。ここで、ｎ＝４の場合での可変電流源１２１の動作を簡単に説明する。この場合、スイッチＳＷ１０１〜ＳＷ１０４には、それぞれ振幅設定信号ＣＮＴＬ［３：０］が入力される。例えば、スイッチＳＷ１０１にＣＮＴＬ［０］、スイッチＳＷ１０２にＣＮＴＬ［１］、スイッチＳＷ１０３にＣＮＴＬ［２］、スイッチＳＷ１０４にＣＮＴＬ［３］が入力される。そして、ハイレベルとなった振幅設定信号ＣＮＴＬ［０］〜ＣＮＴＬ［３］に対応するスイッチＳＷ１０１〜ＳＷ１０４がオン状態となる。

例えば、振幅設定信号ＣＮＴＬ［３：０］が「００００」のとき、スイッチＳＷ１０１〜ＳＷ１０４全てがオフ状態となり、ＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０４にも全て電流が流れない。逆に、振幅設定信号ＣＮＴＬ［３：０］が「１１１１」のとき、スイッチＳＷ１０１〜ＳＷ１０４全てがオン状態となる。よって、ＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０４は、ＰＭＯＳトランジスタＱＰ１２１に流れる電流に応じたカレントミラー電流をノードＡ２に供給する。また、振幅設定信号ＣＮＴＬ［３：０］が「１００１」のとき、ＰＭＯＳトランジスタＱＰ１０１、ＱＰ１０４は、ＰＭＯＳトランジスタＱＰ１２１に流れる電流に応じたカレントミラー電流をノードＡ２に供給する。

ノードＡ２は、振幅検出回路１２０が出力する振幅検出信号の出力端子を構成する。この振幅検出信号は、デジタル制御回路１３０へ出力される。

信号生成回路１１０は、電流制御発振回路を有する。外部回路、例えばロウパスフィルタを経由した位相比較器等からの制御信号Ｖｖに応じてＶＣＯ出力信号の周波数を変化させる。更に、振幅制御信号に応じてＶＣＯ出力信号の振幅レベルを制御する。信号生成回路１１０の回路構成の一例を図４に示す。

図４に示すように、信号生成回路１１０は、ＰＭＯＳトランジスタＱＰ１１１〜ＱＰ１１３と、可変容量ＶＣ１１０と、インダクタＬ１１１、Ｌ１１２と、可変電流源１１１とを有する。ＰＭＯＳトランジスタＱＰ１１１は、ソースが電源電圧端子ＶＤＤ、ドレイン及びゲートがノードＢ１に接続される。電流源ＣＳ１１１は、ＰＭＯＳトランジスタＱＰ１１１と接地電圧端子ＶＳＳ間に接続される。

可変電流源１１１は、電源電圧端子ＶＤＤとノードＢ２間に接続される。可変電流源１１１は、振幅制御信号に応じて、ノードＢ２に供給する電流量を変化させる。可変電流源１１１の構成は、図３の可変電流源１２１とほぼ同様の構成となっている。つまり、図３で示したノードＡ１をＢ１、ノードＡ２をＢ２、振幅設定信号を振幅制御信号に置き換えた構成となる。よって、デジタル信号である振幅制御信号に応じてノードＢ２に供給する電流量を変化させる。また、可変電流源１１１のＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０ｎでは、ＰＭＯＳトランジスタＱＰ１１１を入力トランジスタとするカレントミラー構成となっている。よって、可変電流源１１１のＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０ｎは、ＰＭＯＳトランジスタＱＰ１１１に流れる電流に応じた電流を供給する電流源（第１電流源）とみなすことができる。可変電流源１１１の動作自体は、可変電流源１２１と同様となるため、説明は省略する。

ＰＭＯＳトランジスタＱＰ１１２は、ソースがノードＢ２、ドレインがノードＢ３に接続される。ＰＭＯＳトランジスタＱＰ１１３は、ソースがノードＢ２、ドレインがノードＢ４に接続される。ＰＭＯＳトランジスタＱＰ１１２のゲートがノードＢ４、ＰＭＯＳトランジスタＱＰ１１３のゲートがノードＢ３に接続される。可変容量ＶＣ１１０は、ノードＢ３、Ｂ４間に接続される。インダクタＬ１１１、Ｌ１１２は、ノードＢ３、Ｂ４間に接続され、その中間ノードが接地電圧端子ＶＳＳに接続される。ここで、ノードＢ３、Ｂ４は、信号生成回路１１０の出力端子を構成する。よって、ノードＢ３、Ｂ４から差動のＶＣＯ出力信号ＤｅｔＴ、ＤｅｔＢが出力される。

可変容量ＶＣ１１０は、上述した制御信号Ｖｖが入力され、容量値が制御される。可変容量ＶＣ１１０が有する容量値が変更されると、インダクタＬ１１１、Ｌ１１２が有するインダクタンスとの共振周波数が変化し、ノードＢ３、Ｂ４に流れる電流の周波数も変化する。このため、ＶＣＯ出力信号の周波数が変化する。ＰＭＯＳトランジスタＱＰ１１２、ＱＰ１１３、可変容量ＶＣ１１０、インダクタＬ１１１、Ｌ１１２とで電流制御発振回路を構成する。

可変電流源１１１のノードＢ２に供給する電流値は、上述のようにデジタル信号である振幅制御信号の値に応じて変化させることができる。よって、この振幅制御信号の値に応じてノードＢ３、Ｂ４に流れる電流値を増加もしくは減少させることができる。このノードＢ３、Ｂ４に流れる電流値が増加するとＶＣＯ出力信号の振幅レベルが大きくなり、反対に、電流値が減少するとＶＣＯ出力信号の振幅レベルが小さくなる。このように、ＶＣＯ出力信号の振幅レベルをデジタル信号である振幅制御信号に応じて調整できる。

デジタル制御回路１３０は、振幅検出回路１２０からハイレベルもしくはロウレベルの振幅検出信号を入力し、その振幅検出信号の信号レベルに応じて、デジタル信号の振幅制御信号を信号生成回路１１０に出力する。また、デジタル信号である振幅設定信号を振幅検出回路１２０へ出力する。

以上のような、電圧制御型発振回路１００の動作を説明する。なお、電圧制御型発振回路１００は、振幅検出回路１２０に特徴があるため、振幅検出回路１２０の動作を中心に説明する。また、ＰＭＯＳトランジスタＱＰ１２２がノードＡ２に供給する電流をＩ１、可変電流源１２１がノードＡ２に供給する電流をＩ２とする。また、ＶＣＯ出力信号に応じてＮＭＯＳトランジスタＱＮ１２１、ＱＮ１２２が流す電流をそれぞれＩ３、Ｉ４とする。ここで、前提としてＶＣＯ出力信号が無信号時の電流Ｉ１〜Ｉ４の関係を式（１）となるように、各トランジスタのバイアス電圧等を調整しているものとする。
Ｉ１＋Ｉ２＞Ｉ３＋Ｉ４・・・（１）

まず、ＶＣＯ出力信号が無信号時には、ノードＡ２に供給される電流Ｉ１＋Ｉ２の方が、引き抜かれる電流Ｉ３＋Ｉ４より大きい。このため、ノードＡ２の電位がハイレベルとなる。つまり、ＶＣＯ出力信号が無信号時には、振幅検出信号がハイレベルとなる。

次に、ＶＣＯ出力信号が入力され、徐々にＶＣＯ出力信号の振幅レベルが大きくなる。これに合わせて、電流Ｉ３＋Ｉ４も増加する。しかし、式（１）の関係が成り立つ間は、ノードＡ２の電位はハイレベルが保持される。つまり、振幅検出信号もハイレベルのままである。

更にＶＣＯ出力信号の振幅レベルが大きくなり、電流Ｉ３＋Ｉ４も増加する。そして、式（２）に示す関係となる。
Ｉ１＋Ｉ２＜Ｉ３＋Ｉ４・・・（２）

このときノードＡ２において、供給される電流Ｉ１＋Ｉ２よりも、引き抜かれる電流Ｉ３＋Ｉ４の方が大きいため、ノードＡ２の電位がロウレベルとなる。よって、振幅検出信号がロウレベルとなる。このように、ＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０ｎ及びＱＰ１２２から供給される電流Ｉ１＋Ｉ２（振幅設定電流の合計値）とＮＭＯＳトランジスタＱＮ１２１、ＱＮ１２２が引き抜く電流Ｉ３＋Ｉ４（振幅検出電流）との差の値（正か負か）で振幅検出信号の信号レベル（ハイレベルかロウレベルか）が決定される。

このハイレベルからロウレベルに切り替わるときのノードＡ２の電位を閾値電圧Ｖｔｈとすると、この閾値電圧Ｖｔｈは、電流Ｉ２の電流量により調整することができる。ここで、この電流Ｉ２は、可変電流源１２１がノードＡ２に供給する電流である。そして、電流Ｉ２は、図３で説明したように振幅設定信号により調整可能である。すなわち、デジタル信号である振幅設定信号の値に応じて、オン状態とするスイッチＳＷ１０１〜ＳＷ１０ｎを制御し、電流Ｉ２の電流量を調整することが可能である。よって、上述した閾値電圧Ｖｔｈの値を、この振幅設定信号により細かく制御できる。

ここで、振幅検出回路１２０からの振幅検出信号は、デジタル制御回路１３０に送られる。そして、デジタル制御回路１３０は、この振幅検出信号に応じた振幅制御信号を信号生成回路１１０に送る。信号生成回路１１０は、上述したようにデジタル信号である振幅制御信号により制御される可変電流源１１１を有している。可変電流源１１１は、振幅制御信号の値に応じてノードＢ２に供給するバイアス電流の電流値を調整可能である。このバイアス電流の電流量が増加すると、ノードＢ３もしくはＢ４に生じるＶＣＯ出力信号（ＤｅｔＴもしくはＤｅｔＢ）の振幅レベルも大きくなる。

この結果、例えば、振幅検出信号がハイレベルである場合、バイアス電流を増加させるようデジタル制御回路１３０が振幅制御信号を信号生成回路１１０に送り、ＶＣＯ出力信号の振幅レベルを大きくさせる。逆に、振幅検出信号がロウレベルである場合、バイアス電流を減少させるようデジタル制御回路１３０が振幅制御信号を信号生成回路１１０に送り、ＶＣＯ出力信号の振幅レベルを小さくさせる。このように、信号生成回路１１０が出力するＶＣＯ出力信号の振幅レベルを振幅検出回路１２０が検出し、その検出結果である振幅検出信号に応じた振幅制御信号をデジタル制御回路１３０が信号生成回路１１０に送る。この信号生成回路１１０、振幅検出回路１２０、デジタル制御回路１３０により行われるフィードバック動作により、ＶＣＯ出力信号の振幅レベルを一定にすることができる。

ここで、上述した振幅検出信号がハイレベル、ロウレベルに切り替わる閾値電圧はデジタル信号である振幅設定信号の値によって細かく制御できる。このため、デジタル信号である振幅設定信号の値に応じて、ＶＣＯ出力信号の振幅レベルを所望の値に変化させることができる。つまり、上述した信号生成回路１１０、振幅検出回路１２０、デジタル制御回路１３０によるフィードバック動作を、新たに設定した振幅設定信号の値で行うことができる。そして、この新たに設定した振幅設定信号の値に応じたＶＣＯ出力信号の振幅レベルで一定となるよう上述したフィードバック動作が再び行われる。図５に４ビットの振幅設定信号と、ＶＣＯ出力信号の振幅レベルの関係を表すグラフを示す。図５に示す例では、ＶＣＯ出力信号の振幅レベルを０．４Ｖｏ−ｐに設定したい場合、振幅設定信号を「１００１」とすればよいことがわかる。ＶＣＯ出力信号の振幅レベルを、これよりも下げたい場合は、振幅制御信号のデジタル値を下げ、逆に振幅レベルを上げたい場合、振幅制御信号のデジタル値を上げればよい。

ここで、従来の電圧制御型発振回路ＶＣＯ１では、振幅検出回路３と、比較回路４とにより電流制御発振回路２の出力するＶＣＯ出力信号の振幅レベルを一定にするフィードバックを行っている。但し、電流制御発振回路２の出力する出力信号の振幅設定は、固定電圧Ｖ１、Ｖ２により行なわれる。このため、電圧制御型発振回路１では、製造バラツキ等によりＳ／Ｎ比の劣化が発生すると、その劣化を吸収する機構がなく、出力信号の品質が劣化する問題があった。

しかし、本実施の形態の電圧制御型発振回路１００では、振幅検出回路１２０によりＶＣＯ出力信号の振幅レベルをモニターし、ＶＣＯ出力信号を生成する信号生成回路１１０にフィードバックして、ＶＣＯ出力信号の振幅レベルを一定に調整する。この振幅レベルは、デジタル信号である振幅設定信号で調整することが可能である。このため、電圧制御型発振回路１００のＳ／Ｎ比の最適化が可能となり、電圧制御型発振回路ＶＣＯ１での問題を解決することができる。

なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、図３で説明した可変電流源１２１では、ＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０ｎに流れる電流にデジタル信号である振幅設定信号のビット桁重みを付していた。しかし、ＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０ｎのトランジスタサイズを同じにする等により、ＰＭＯＳトランジスタＱＰ１０１〜ＱＰ１０ｎに流れる電流がビット桁重みに関係なく同じ電流となるようにしてもよい。この場合、単にスイッチＳＷ１０１〜ＳＷ１０ｎのオン状態になる数に応じて、可変電流源１２１がノードＡ２に供給する電流量が増減する。

１００電圧制御型発振回路
１１０信号生成回路
１２０振幅検出回路
１３０デジタル制御回路
ＱＰ１１１〜ＱＰ１１３、ＱＰ１２１、ＱＰ１２２、ＱＰ１０１〜ＱＰ１０ｎＰＭＯＳトランジスタ
ＱＮ１２１〜ＱＮ１２７ＮＭＯＳトランジスタ
ＳＷ１０１〜ＳＷ１０ｎスイッチ
ＣＳ１１１、ＣＳ１２１、ＣＳ１２２電流源
１１１、１２１可変電流源
ＶＣ１１０可変容量
Ｌ１１１、Ｌ１１２インダクタ

Claims

振幅制御値に応じて動作状態となる個数が変化する複数の第１電流源と、
前記複数の第１電流源から出力されるバイアス電流値の合計値に応じて振幅が制御される出力信号を生成する信号生成回路と、
振幅設定値に応じて動作状態となる個数が変化する複数の第２電流源と、
前記複数の第２電流源から出力される振幅設定電流の合計値と前記出力信号の振幅レベルに応じて生成される振幅検出電流との差に基づき振幅検出信号を出力する振幅検出回路と、
前記振幅検出信号に基づき前記振幅制御値を変更する制御回路と、を有する
発振回路。
前記振幅設定値は、前記複数の第２電流源の数に応じたビット値を有するデジタル信号の振幅設定信号により決定される
請求項１に記載の発振回路。
前記振幅検出回路は、
前記出力信号を制御端子に入力し、前記出力信号の振幅レベルに応じて前記振幅検出電流を流す第１のトランジスタと、
前記複数の第２の電流源と前記第１のトランジスタとが接続される第１のノードと、を有し、
前記第１のノードの電位レベルに応じて前記振幅検出信号を生成する
請求項１または請求項２に記載の発振回路。
前記振幅制御値は、前記複数の第１電流源の数に応じたビット値を有するデジタル信号の振幅制御信号により決定される
請求項１〜請求項３のいずれか１項に記載の発振回路。
前記信号生成回路は、外部回路からの制御信号に応じて、前記出力信号の周波数を制御する電流制御発振回路を有し、
前記電流制御発振回路は、前記複数の第１電流源から出力されるバイアス電流値に応じた振幅レベルの前記出力信号を出力する
請求項１〜請求項４のいずれか１項に記載の発振回路。
所定の周波数を有する発振信号を出力する信号生成回路と、
制御信号に基づき供給する電流量が変化する可変電流源を含むと共に、入力される前記発振信号及び前記電流量に基づく信号を出力する検出回路と、
前記検出回路が出力する信号に基づいて前記発振信号の振幅を制御する制御回路と、
を有する回路。