JP5118942B2 - スルーシリコンビアスタックパッケージ及びその製造方法 - Google Patents
スルーシリコンビアスタックパッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP5118942B2 JP5118942B2 JP2007286725A JP2007286725A JP5118942B2 JP 5118942 B2 JP5118942 B2 JP 5118942B2 JP 2007286725 A JP2007286725 A JP 2007286725A JP 2007286725 A JP2007286725 A JP 2007286725A JP 5118942 B2 JP5118942 B2 JP 5118942B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon via
- package
- metal
- metal wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
- H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図1に示すように、金属ワイヤを利用したスタックパッケージ100は少なくとも2個以上の半導体チップ110が基板130上に接着剤114を介してスタックされ、前記各チップ110と基板130が金属ワイヤ116を通じて電気的に連結される。
前記第1及び第2金属配線は、同一の厚さで形成される。
前記スタックされた最上部パッケージユニットの上面に形成されたキャッピング膜をさらに含む。
前記上部パッケージユニット下面の第2金属配線と前記下部パッケージユニット上面の第1金属配線とは、それぞれソルダを介して前記下部パッケージユニットのスルーシリコンビアの上面と前記上部パッケージユニットのスルーシリコンビアの下面とに物理的及び電気的に連結されるようにする。
図5に示すように、本発明の他の実施形態によるスタックパッケージ400は、上述した図3のようにパッケージユニット460をスタックするが、前記第1充填材、第2充填材及びキャッピング膜の代わりに、スタックされた少なくとも2つ以上のパッケージユニット460の間、スタックされた最下部パッケージユニット460と基板430との間、及びスタックされた最上部パッケージユニット上部を含んで前記基板430上面を覆うように封止部470が形成される。
310 半導体チップ
310a ウェハー
312 絶縁膜
314,314a 金属シード膜
316 スルーシリコンビア
318 第1金属配線
320 第2金属配線
330,430 基板
332 接続パッド
334 ボールランド
350 キャッピング膜
352 第1充填材
354 第2充填材
360,460 パッケージユニット
470 封止部
T 溝
Claims (18)
- 互いにスタックされる少なくとも2つ以上のパッケージユニットを含み、
前記パッケージユニットは、
半導体チップと、
前記半導体チップの内部に少なくとも1つ以上形成されたスルーシリコンビアと、
前記半導体チップの上面に、前記スルーシリコンビアの上面一側領域と接触するように形成された第1金属配線と、
前記半導体チップの下面に、前記スルーシリコンビアの下面他側領域と接触するように形成された第2金属配線と、
を含み、
前記上部に位置する上部パッケージユニットの第2金属配線は、下部に位置する下部パッケージユニットのスルーシリコンビアの上面他側領域に接触するとともに、前記下部パッケージユニットの第1金属配線は、前記上部パッケージユニットのスルーシリコンビアの下面一側領域に接触するようにスタックされ、
前記下部パッケージユニットの上面に形成された第1金属配線と前記上部パッケージユニットの下面に形成された第2金属配線とは対応する面が互いに接することを特徴とするスルーシリコンビアスタックパッケージ。 - 前記スルーシリコンビアと第1及び第2金属配線とは、銅(Cu)、アルミニウム(Al)、スズ(Sn)、ニッケル(Ni)及び金(Au)のうちでいずれか1つで、またはこれらのうちの少なくとも1つ以上でなされた合金で形成されることを特徴とする請求項1に記載のスルーシリコンビアスタックパッケージ。
- 前記第1金属配線と前記スルーシリコンビアとは、一体的に形成されることを特徴とする請求項1に記載のスルーシリコンビアスタックパッケージ。
- 前記第2金属配線と第1金属配線は底辺が互いに接する半円形状をなすことを特徴とする請求項1に記載のスルーシリコンビアスタックパッケージ。
- 前記第1及び第2金属配線は、同一の厚さで形成されることを特徴とする請求項1に記載のスルーシリコンビアスタックパッケージ。
- 前記上部パッケージユニット下面の第2金属配線と前記下部パッケージユニット上面の第1金属配線とは、それぞれソルダを介して前記下部パッケージユニットのスルーシリコンビアの上面と前記上部パッケージユニットのスルーシリコンビアの下面とに物理的及び電気的に連結されることを特徴とする請求項1に記載のスルーシリコンビアスタックパッケージ。
- 前記スタックされたパッケージユニットの間に充填された充填材をさらに含むことを特徴とする請求項1に記載のスルーシリコンビアスタックパッケージ。
- 前記スタックされた最上部パッケージユニットの上面に形成されたキャッピング膜をさらに含むことを特徴とする請求項1に記載のスルーシリコンビアスタックパッケージ。
- 半導体チップに少なくとも1つ以上の溝を形成する工程と、
前記溝の内部に金属膜を形成すると共に前記金属膜の上面一側領域と接触するように第1金属配線を形成する工程と、
前記金属膜の下部が露出するように前記半導体チップの後面を除去してスルーシリコンビアを形成する工程と、
前記半導体チップの下面に前記スルーシリコンビアの下面他側領域と接触するように第2金属配線を形成してパッケージユニットを形成する工程と、
前記形成された少なくとも2つ以上のパッケージユニットをスタックする工程と、を含み、
前記パッケージユニットは、上部に位置する上部パッケージユニットの第2金属配線が下部に位置する下部パッケージユニットのスルーシリコンビア上面他側領域に接触するとともに、前記下部パッケージユニットの第1金属配線が前記上部パッケージユニットのスルーシリコンビア下面一側領域に接触するようにスタックされ、
前記下部パッケージユニットの上面に形成された第1金属配線と前記上部パッケージユニットの下面に形成された第2金属配線とは対応する面が互いに接するように形成されることを特徴とするスルーシリコンビアスタックパッケージの製造方法。 - 前記金属膜及び第1金属配線を形成する工程は、
前記溝の側壁に絶縁膜を形成する工程と、
前記絶縁膜を含んだ半導体チップ上に第1金属シード膜を形成する工程と、
前記溝の内部が充填されるように前記第1金属シード膜上に金属膜を形成する工程と、
前記金属膜及び第1金属シード膜をパターニングする工程と、
を含むことを特徴とする請求項9に記載のスルーシリコンビアスタックパッケージの製造方法。 - 前記第2金属配線を形成する工程は、
前記スルーシリコンビアを含んだ半導体チップの下面に第2金属シード膜を形成する工程と、
前記第2金属シード膜上に金属膜を形成する工程と、
前記金属膜及び第2金属シード膜をパターニングする工程と、
を含むことを特徴とする請求項9に記載のスルーシリコンビアスタックパッケージの製造方法。 - 前記スルーシリコンビアと第1金属配線及び第2金属配線とは、銅(Cu)、アルミニウム(Al)、スズ(Sn)、ニッケル(Ni)及び金(Au)のうちでいずれか一つ、または、これらのうちの少なくとも1つ以上でなされた合金で形成することを特徴とする請求項9に記載のスルーシリコンビアスタックパッケージの製造方法。
- 前記第2金属配線と前記第1金属配線は底辺が互いに接する半円形状をなすように形成することを特徴とする請求項9に記載のスルーシリコンビアスタックパッケージの製造方法。
- 前記第1及び第2金属配線は、同一の厚さで形成することを特徴とする請求項9に記載のスルーシリコンビアスタックパッケージの製造方法。
- 前記上部パッケージユニット下面の第2金属配線と前記下部パッケージユニット上面の第1金属配線とは、それぞれソルダを介して前記下部パッケージユニットのスルーシリコンビアの上面と前記上部パッケージユニットのスルーシリコンビアの下面とに物理的及び電気的に連結されることを特徴とする請求項9に記載のスルーシリコンビアスタックパッケージの製造方法。
- 前記パッケージユニットをスタックする工程後、前記スタックされたパッケージユニットの間に充填材を充填する工程をさらに含むことを特徴とする請求項9に記載のスルーシリコンビアスタックパッケージの製造方法。
- 前記パッケージユニットをスタックする工程後、前記スタックされた最上部にパッケージユニットの上面にキャッピング膜を形成する工程をさらに含むことを特徴とする請求項9に記載のスルーシリコンビアスタックパッケージの製造方法。
- 前記溝を形成する工程ないし前記パッケージユニットを形成する工程は、ウェハーレベルで実施されることを特徴とする請求項9に記載のスルーシリコンビアスタックパッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20070063173A KR100871382B1 (ko) | 2007-06-26 | 2007-06-26 | 관통 실리콘 비아 스택 패키지 및 그의 제조 방법 |
| KR10-2007-0063173 | 2007-06-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009010311A JP2009010311A (ja) | 2009-01-15 |
| JP5118942B2 true JP5118942B2 (ja) | 2013-01-16 |
Family
ID=40159388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007286725A Expired - Fee Related JP5118942B2 (ja) | 2007-06-26 | 2007-11-02 | スルーシリコンビアスタックパッケージ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7847379B2 (ja) |
| JP (1) | JP5118942B2 (ja) |
| KR (1) | KR100871382B1 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI339881B (en) * | 2007-02-15 | 2011-04-01 | Via Tech Inc | Chip package |
| US7948095B2 (en) * | 2008-02-12 | 2011-05-24 | United Test And Assembly Center Ltd. | Semiconductor package and method of making the same |
| US10792451B2 (en) | 2008-05-12 | 2020-10-06 | Fisher & Paykel Healthcare Limited | Patient interface and aspects thereof |
| US7973310B2 (en) * | 2008-07-11 | 2011-07-05 | Chipmos Technologies Inc. | Semiconductor package structure and method for manufacturing the same |
| JP5331427B2 (ja) * | 2008-09-29 | 2013-10-30 | 株式会社日立製作所 | 半導体装置 |
| US8168470B2 (en) * | 2008-12-08 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound |
| US8258010B2 (en) * | 2009-03-17 | 2012-09-04 | Stats Chippac, Ltd. | Making a semiconductor device having conductive through organic vias |
| KR101046385B1 (ko) * | 2009-03-31 | 2011-07-05 | 주식회사 하이닉스반도체 | 반도체 패키지 |
| US9406561B2 (en) * | 2009-04-20 | 2016-08-02 | International Business Machines Corporation | Three dimensional integrated circuit integration using dielectric bonding first and through via formation last |
| JP5568250B2 (ja) | 2009-05-18 | 2014-08-06 | 公立大学法人大阪府立大学 | 銅を充填する方法 |
| JP2011029535A (ja) | 2009-07-29 | 2011-02-10 | Elpida Memory Inc | 半導体装置 |
| US8053898B2 (en) * | 2009-10-05 | 2011-11-08 | Samsung Electronics Co., Ltd. | Connection for off-chip electrostatic discharge protection |
| US8242604B2 (en) * | 2009-10-28 | 2012-08-14 | International Business Machines Corporation | Coaxial through-silicon via |
| KR101059629B1 (ko) | 2009-12-29 | 2011-08-25 | 하나 마이크론(주) | 반도체 패키지 제조방법 |
| US8812879B2 (en) * | 2009-12-30 | 2014-08-19 | International Business Machines Corporation | Processor voltage regulation |
| KR101624972B1 (ko) * | 2010-02-05 | 2016-05-31 | 삼성전자주식회사 | 서로 다른 두께의 반도체 칩들을 갖는 멀티 칩 패키지 및 관련된 장치 |
| KR101115455B1 (ko) * | 2010-05-31 | 2012-02-24 | 주식회사 하이닉스반도체 | 반도체 장치 |
| KR20120057693A (ko) * | 2010-08-12 | 2012-06-07 | 삼성전자주식회사 | 적층 반도체 장치 및 적층 반도체 장치의 제조 방법 |
| US8435835B2 (en) | 2010-09-02 | 2013-05-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming base leads from base substrate as standoff for stacking semiconductor die |
| TWI500134B (zh) * | 2010-11-26 | 2015-09-11 | 財團法人工業技術研究院 | 矽穿孔基板結構及其堆疊組合 |
| US8901688B2 (en) * | 2011-05-05 | 2014-12-02 | Intel Corporation | High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same |
| US8829684B2 (en) | 2011-05-19 | 2014-09-09 | Microsemi Semiconductor Limited | Integrated circuit package |
| GB201108425D0 (en) | 2011-05-19 | 2011-07-06 | Zarlink Semiconductor Inc | Integrated circuit package |
| US8623763B2 (en) * | 2011-06-01 | 2014-01-07 | Texas Instruments Incorporated | Protective layer for protecting TSV tips during thermo-compressive bonding |
| US20130075268A1 (en) * | 2011-09-28 | 2013-03-28 | Micron Technology, Inc. | Methods of Forming Through-Substrate Vias |
| US9076664B2 (en) * | 2011-10-07 | 2015-07-07 | Freescale Semiconductor, Inc. | Stacked semiconductor die with continuous conductive vias |
| US8796822B2 (en) | 2011-10-07 | 2014-08-05 | Freescale Semiconductor, Inc. | Stacked semiconductor devices |
| US8803326B2 (en) * | 2011-11-15 | 2014-08-12 | Xintec Inc. | Chip package |
| US9881894B2 (en) * | 2012-03-08 | 2018-01-30 | STATS ChipPAC Pte. Ltd. | Thin 3D fan-out embedded wafer level package (EWLB) for application processor and memory integration |
| TWI469312B (zh) | 2012-03-09 | 2015-01-11 | 財團法人工業技術研究院 | 晶片堆疊結構及其製作方法 |
| US8563403B1 (en) | 2012-06-27 | 2013-10-22 | International Business Machines Corporation | Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last |
| KR102021077B1 (ko) | 2013-01-24 | 2019-09-11 | 삼성전자주식회사 | 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법 |
| US9082757B2 (en) | 2013-10-31 | 2015-07-14 | Freescale Semiconductor, Inc. | Stacked semiconductor devices |
| US10002653B2 (en) | 2014-10-28 | 2018-06-19 | Nxp Usa, Inc. | Die stack address bus having a programmable width |
| JP6335099B2 (ja) | 2014-11-04 | 2018-05-30 | 東芝メモリ株式会社 | 半導体装置および半導体装置の製造方法 |
| KR102468773B1 (ko) * | 2015-10-19 | 2022-11-22 | 삼성전자주식회사 | 반도체 소자 |
| US10068879B2 (en) * | 2016-09-19 | 2018-09-04 | General Electric Company | Three-dimensional stacked integrated circuit devices and methods of assembling the same |
| CN114975323A (zh) * | 2022-06-14 | 2022-08-30 | 南京天易合芯电子有限公司 | 一种双面布线的芯片及其堆叠封装结构 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
| JP2001127243A (ja) * | 1999-10-26 | 2001-05-11 | Sharp Corp | 積層半導体装置 |
| TW529141B (en) * | 2002-01-07 | 2003-04-21 | Advanced Semiconductor Eng | Stacking type multi-chip package and its manufacturing process |
| JP3567377B2 (ja) * | 2002-01-09 | 2004-09-22 | 独立行政法人 科学技術振興機構 | 半導体集積回路装置の製造方法 |
| JP2004363573A (ja) * | 2003-05-15 | 2004-12-24 | Kumamoto Technology & Industry Foundation | 半導体チップ実装体およびその製造方法 |
| JP2005026492A (ja) * | 2003-07-03 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 電気構造体の実装構造 |
| JP4817892B2 (ja) * | 2005-06-28 | 2011-11-16 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP2007036104A (ja) * | 2005-07-29 | 2007-02-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP5123664B2 (ja) * | 2005-09-28 | 2013-01-23 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| JP4753725B2 (ja) * | 2006-01-20 | 2011-08-24 | エルピーダメモリ株式会社 | 積層型半導体装置 |
| TWI293499B (en) * | 2006-01-25 | 2008-02-11 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
| KR100800161B1 (ko) * | 2006-09-30 | 2008-02-01 | 주식회사 하이닉스반도체 | 관통 실리콘 비아 형성방법 |
| US7514775B2 (en) * | 2006-10-09 | 2009-04-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stacked structures and methods of fabricating stacked structures |
-
2007
- 2007-06-26 KR KR20070063173A patent/KR100871382B1/ko not_active Expired - Fee Related
- 2007-10-09 US US11/869,052 patent/US7847379B2/en active Active
- 2007-11-02 JP JP2007286725A patent/JP5118942B2/ja not_active Expired - Fee Related
-
2010
- 2010-10-27 US US12/913,020 patent/US8343803B2/en active Active
-
2012
- 2012-11-27 US US13/686,405 patent/US20130087919A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100871382B1 (ko) | 2008-12-02 |
| US8343803B2 (en) | 2013-01-01 |
| JP2009010311A (ja) | 2009-01-15 |
| US20110045636A1 (en) | 2011-02-24 |
| US7847379B2 (en) | 2010-12-07 |
| US20090001543A1 (en) | 2009-01-01 |
| US20130087919A1 (en) | 2013-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5118942B2 (ja) | スルーシリコンビアスタックパッケージ及びその製造方法 | |
| CN101330025B (zh) | 用于封装的半导体芯片的和半导体封装的制造方法 | |
| KR100914977B1 (ko) | 스택 패키지의 제조 방법 | |
| KR102725780B1 (ko) | 반도체 패키지 | |
| TWI572004B (zh) | 具有多晶片結構之半導體積體電路 | |
| JP2009010312A (ja) | スタックパッケージ及びその製造方法 | |
| KR100914987B1 (ko) | 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지 | |
| JP5358089B2 (ja) | 半導体装置 | |
| US20250149526A1 (en) | Semiconductor package including a plurality of stacked chips | |
| KR20250147895A (ko) | 반도체 패키지 | |
| US20230268197A1 (en) | Substrate structure, and fabrication and packaging methods thereof | |
| KR20250107313A (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR101013548B1 (ko) | 스택 패키지 | |
| US9355902B2 (en) | Method of fabricating semiconductor apparatus with through-silicon via and method of fabricating stack package including the semiconductor chip | |
| KR20230041250A (ko) | 반도체 소자 및 이를 포함하는 반도체 패키지 | |
| US20250210576A1 (en) | Semiconductor package | |
| US20260107816A1 (en) | Semiconductor package | |
| US20250226366A1 (en) | Semiconductor package | |
| KR20260055003A (ko) | 반도체 패키지 | |
| KR20250086821A (ko) | 반도체 패키지 | |
| KR20250066985A (ko) | 반도체 패키지 | |
| KR20260040683A (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120222 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20120227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |