JP5121264B2 - 積層構造体及びその製造方法 - Google Patents
積層構造体及びその製造方法 Download PDFInfo
- Publication number
- JP5121264B2 JP5121264B2 JP2007065592A JP2007065592A JP5121264B2 JP 5121264 B2 JP5121264 B2 JP 5121264B2 JP 2007065592 A JP2007065592 A JP 2007065592A JP 2007065592 A JP2007065592 A JP 2007065592A JP 5121264 B2 JP5121264 B2 JP 5121264B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- structure according
- laminated structure
- energy
- wettability changing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
- H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/10—Organic polymers or oligomers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/10—Organic polymers or oligomers
- H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroluminescent Light Sources (AREA)
Description
Ids=μCinW(VG−VTH)2/2L
で表される。ここで、μは、電界効果移動度、Cinは、ゲート絶縁膜の単位面積当たりのキャパシタンス、Wは、チャネル幅、Lは、チャネル長、VGは、ゲート電圧、VTHは、閾値電圧である。なお、Cinは、式
Cin=εε0/d
で表され、ここで、εは、ゲート絶縁膜の比誘電率、ε0は、真空の誘電率、dは、ゲート絶縁膜の厚さである。
1.電界効果移動度を向上させること
2.チャネル長を短くすること
3.チャネル幅を大きくすること
等が有効であることがわかる。電界効果移動度は、材料特性によるところが大きく、移動度を向上させるための材料開発が行われている。
1.薄膜層を有する基板上にフォトレジスト層を塗布する(レジスト塗布)
2.加熱により溶剤を除去する(プリベーク)
3.パターンデータに従ってレーザー或いは電子線を用いて描画されたハードマスクを通して紫外光を照射する(露光)
4.アルカリ溶液で露光部のレジストを除去する(現像)
5.未露光部(パターン部)のレジストを加熱により硬化する(ポストベーク)
6.エッチング液に浸漬又はエッチングガスに暴露し、レジストのない部分の薄膜層を除去する(エッチング)
7.アルカリ溶液又は酸素ラジカルでレジストを除去する(レジスト剥離)
からなる。各薄膜層を形成した後、上記の工程を繰り返すことによって能動素子が完成するが、高価な設備と工程の長さがコストを上昇させる原因となっている。
で表される構造であることが好ましい。
(参考例1)
ポリイミドA〜Dの5重量%NMP(N−メチル−2−ピロリドン)溶液を、ガラス基板上にスピンコート塗布した。100℃のオーブンで前焼成を行った後、180℃で溶媒を除去し、濡れ性変化層を形成した。得られた濡れ性変化層の膜厚を触針法により求めたところ、いずれも100nmであった。それぞれの濡れ性変化層に波長が300nm以下の紫外線(超高圧水銀ランプ)を照射した。照射時間に対する水及び銀ナノ粒子を水系溶媒に分散させた分散液(以下、銀ナノインクという)の接触角を、液滴法により求めた。接触角の測定において、紫外線照射量に対する接触角の変化は、水及び銀ナノインクで、同様の傾向が見られた。
(実施例1、比較例1、2)
メタルマスクを用いた真空蒸着法により、ガラス基板上に、膜厚50nmのアルミニウムからなるゲート電極を形成した。次に、この上に、ポリイミドのリカコートSN−20(新日本理化社製)をスピンコート塗布し、200℃で焼成して、膜厚500nmの絶縁層を形成した。さらに、この絶縁層上に、参考例1と同様にして、厚さ100nmのポリイミドA(実施例1)、ポリイミドB(比較例1)又はポリイミドC(比較例2)からなる濡れ性変化層を形成した。次に、5μm間隔のライン形状のフォトマスク越しに、波長が300nm以下の紫外線(超高圧水銀ランプ)を照射量が1〜15J/cm2となるように照射し、濡れ性変化層上に高表面エネルギー部を形成した。さらに、中性洗剤の水溶液中で超音波洗浄し、超純水で水洗した後、120℃のオーブンで乾燥させた。次に、インクジェット法を用いて、高表面エネルギー部に銀ナノインクを吐出し、200℃のオーブンで焼成して電極ラインを形成した後、金属顕微鏡を用いて、5μm間隔の電極ラインのパターニング性を評価した。
(実施例2、比較例3、4)
1〜20μm間隔のライン形状のフォトマスク越しに、波長が300nm以下の紫外線(超高圧水銀ランプ)を照射量が3J/cm2となるように照射した以外は、実施例1、比較例1、2と同様に、電極ラインのパターニング性を評価した。
(実施例3、比較例5、6)
メタルマスクを用いた真空蒸着法により、ガラス基板21上に、厚さ50nmのアルミニウムからなるゲート電極22を形成した。この上に厚さ400nmのパリレンからなる絶縁層23を化学蒸着法により形成した。次に、この上に厚さ100nmのポリイミドA(実施例3)又はポリイミドC(比較例5、6)からなる濡れ性変化層24を形成した。さらに、5μm間隔のライン形状のフォトマスク越しに、波長が300nm以下の紫外線(超高圧水銀ランプ)を照射量が3J/cm2(実施例3、比較例5)又は15J/cm2(比較例6)となるように照射し、濡れ性変化層24上に高表面エネルギー部を形成した。ここで、比較例6の照射量は、電極ラインを形成することが可能な照射量である(比較例2参照)。次に、インクジェット法を用いて、高表面エネルギー部に銀ナノインクを吐出し、200℃で焼成して、厚さ50nmのソース・ドレイン電極25を形成した。さらに、構造式
(実施例4、比較例7)
フィルム基板21上にポリイミドAのNMP溶液をスピンコート塗布し、180℃で焼成して、厚さ50nmの濡れ性変化層31を形成した。次に、フォトマスク越しに、波長が300nm以下の紫外線(超高圧水銀ランプ)を照射量が3J/cm2となるように照射し、濡れ性変化層31上に高表面エネルギー部を形成した。インクジェット法を用いて、高表面エネルギー部に銀ナノインクを吐出し、180℃で焼成して、厚さ50nmのゲート電極22を形成した。この上に、ポリイミド溶液PI213B(丸善石油化学社製)をスピンコート塗布し、180℃で焼成して、厚さ500nmの絶縁層23を形成した。次に、絶縁層23上に、上記と同様に、厚さ100nmのポリイミドA(実施例4)又はポリイミドC(比較例7)からなる濡れ性変化層24を形成した。さらに、5μm間隔のライン形状のフォトマスク越しに、波長が300nm以下の紫外線(超高圧水銀ランプ)を照射量が3J/cm2(実施例4)又は15J/cm2(比較例7)となるように照射し、濡れ性変化層24上に高表面エネルギー部を形成した。次に、インクジェット法を用いて、高表面エネルギー部に銀ナノインクを吐出し、180℃で焼成して、厚さ50nmのソース・ドレイン電極25を形成した。さらに、実施例3と同様に有機半導体層26を形成し、有機トランジスタを作製した(図4参照)。このとき、絶縁層23及び濡れ性変化層24は、ゲート絶縁膜として作用する。
(実施例5)
ガラス基板21上にポリイミドAのNMP溶液をスピンコート塗布し、200℃で焼成して、膜厚50nmの濡れ性変化層31を形成した。次に、フォトマスク越しに、波長が300nm以下の紫外線(超高圧水銀ランプ)を照射量が3J/cm2となるように照射し、濡れ性変化層31上に高表面エネルギー部を形成した。インクジェット法を用いて、高表面エネルギー部に銀ナノインクを吐出し、200℃で焼成して、膜厚50nmのゲート電極22を形成した。この上に、ポリビニルフェノール溶液(シグマ−アルドリッチ社製)をスピンコート塗布し、200℃で焼成して、膜厚500nmの絶縁層23を形成した。次に、絶縁層23上に、上記と同様に、厚さ100nmのポリイミドAからなる濡れ性変化層24を形成した。さらに、ホットプレートにより70℃に温めながら、5μm間隔のライン形状のフォトマスク越しに、波長が300nm以下の紫外線(超高圧水銀ランプ)を照射量が1J/cm2となるように照射し、濡れ性変化層24上に高表面エネルギー部を形成した。次に、インクジェット法を用いて、高表面エネルギー部に銀ナノインクを吐出し、200℃で焼成して、厚さ50nmのソース・ドレイン電極25を形成した。さらに、実施例3と同様に有機半導体層26を形成し、有機トランジスタを作製した(図4参照)。このとき、絶縁層23及び濡れ性変化層24は、ゲート絶縁膜として作用する。
(参考例2)
ポリイミドAの5重量%NMP溶液を、ポリイミドAよりも絶縁性が高いポリイミドCT4112(京セラケミカル社製)の8重量%NMP溶液と、重量比が5:95となるように混合し、サンプル溶液Aを調製した。また、ポリイミドBの5重量%NMP溶液を、ポリイミドBよりも絶縁性が高いポリイミドCT4112(京セラケミカル社製)の8重量%NMP溶液と、重量比が5:95となるように混合し、サンプル溶液Bを調製した。
(実施例6、比較例8)
メタルマスクを用いた真空蒸着法により、ガラス基板上に、膜厚50nmのアルミニウムからなるゲート電極を形成した。次に、この上にサンプル溶液A(実施例6)又はサンプル溶液B(比較例8)をスピンコート塗布し、参考例2と同様に焼成して、濡れ性変化層を形成した。さらに、5μm間隔のライン形状のフォトマスク越しに、波長が300nm以下の紫外線を照射量が1〜15J/cm2となるように照射し、濡れ性変化層上に高表面エネルギー部を形成した。次に、中性洗剤の水溶液中で超音波洗浄し、超純水で水洗した後、120℃のオーブンで良く乾燥させた。さらに、インクジェット法を用いて、高表面エネルギー部に銀ナノインクを吐出し、200℃のオーブンで焼成した後、実施例1と同様に、電極ラインのパターニング性を評価した。
(実施例7、比較例9)
1〜20μm間隔のライン形状のフォトマスク越しに、波長が300nm以下の紫外線(超高圧水銀ランプ)を照射量が4J/cm2となるように照射した以外は、実施例6、比較例8と同様に、電極ラインのパターニング性を評価した。評価結果を表7に示す。
(実施例8、比較例10)
フィルム基板21上に、ポリイミドDのNMP溶液をスピンコート塗布し、膜厚50nmの濡れ性変化層31を形成した。次に、フォトマスク越しに、波長が300nm以下の紫外線(超高圧水銀ランプ)を照射量が3J/cm2となるように照射し、濡れ性変化層31上に高表面エネルギー部を形成した。さらに、インクジェット法を用いて、高表面エネルギー部に銀ナノインクを吐出し、180℃で焼成して、膜厚50nmのゲート電極22を形成した。この上に、サンプル溶液A(実施例8)又はサンプル溶液B(比較例10)をスピンコート塗布し、参考例2と同様に焼成して、厚さ600nmの濡れ性変化層24(ゲート絶縁膜)を形成した。次に、5μm間隔のライン形状のフォトマスク越しに、波長が300nm以下の紫外線(超高圧水銀ランプ)を照射量が4J/cm2(実施例8)又は8J/cm2(比較例10)となるように照射し、濡れ性変化層24上に高表面エネルギー部を形成した。さらに、インクジェット法を用いて、高表面エネルギー部に銀ナノインクを吐出し、180℃で焼成して、ソース・ドレイン電極25を形成した。次に、実施例3と同様に有機半導体層26を形成し、有機トランジスタを作製した(図6参照)。
(実施例9)
実施例8と同様に、複数の電子素子を有する電子素子アレイ(図5参照)を作製した。なお、図5(a)は、断面図、図5(b)は、平面図である。具体的には、基板21上に200×200個(素子間ピッチ127μm)の有機トランジスタ41を2次元アレイ状に有する電子素子アレイを作製した。複数の有機トランジスタ41の移動度の平均値は、1.1×10−3cm2/V・秒であった。
(実施例10)
図5に示す電子素子アレイを用いて、表示装置(図6参照)を作製した。具体的には、酸化チタン粒子51aとオイルブルーで着色したアイソパー51bを内包するマイクロカプセル(表示素子)51と、ポリビニルアルコール(PVA)水溶液を混合した塗布液を、ポリカーボネート基板52上に設けられたITOからなる透明電極53上に塗布して、マイクロカプセル51とPVAバインダー54からなる層を形成した。得られた基板と、図5に示す電子素子アレイを、基板21及び53が最外面となるように接着させた。ゲート電極22に繋がるバスラインに走査信号用のドライバーICを、ソース電極25aに繋がるバスラインにデータ信号用のドライバーICを各々接続した。0.5秒毎に画面切り替えを行ったところ、良好な静止画表示を行うことができた。
12 濡れ性変化層
12a 高表面エネルギー部
12b 低表面エネルギー部
13 導電層
14 半導体層
21 基板
22 ゲート電極
23 絶縁層
24、31 濡れ性変化層
25 ソース・ドレイン電極
25a ソース電極
25b ドレイン電極
26 有機半導体層
41 有機トランジスタ
51 マイクロカプセル(表示素子)
51a 酸化チタン粒子
51b オイルブルーで着色したアイソパー
52 基板
53 透明電極
54 PVAバインダー
Claims (18)
- 基板上に、エネルギーを付与することにより臨界表面張力が変化する材料を含有する濡れ性変化層と、該濡れ性変化層にパターン形成された導電層が形成されており、
該臨界表面張力が変化する材料は、主鎖と側鎖を有し、
該側鎖は、該エネルギーを吸収すると結合が開裂する部位を2個以上有すると共に、疎水性基を有し、多分岐構造を有することを特徴とする積層構造体。 - 前記2個以上の結合が開裂する部位の少なくとも一つは、共役構造に結合していることを特徴とする請求項1又は2に記載の積層構造体。
- 前記主鎖は、ポリイミドであることを特徴とする請求項1乃至3のいずれか一項に記載の積層構造体。
- 前記臨界表面張力が変化する材料は、可溶性ポリイミドであることを特徴とする請求項4に記載の積層構造体。
- 前記濡れ性変化層は、絶縁性を有することを特徴とする請求項1乃至5のいずれか一項に記載の積層構造体。
- 半導体層がさらに形成されていることを特徴とする請求項1乃至6のいずれか一項に記載の積層構造体。
- 前記半導体層は、有機半導体材料を含有することを特徴とする請求項7に記載の積層構造体。
- 前記濡れ性変化層よりも絶縁性が高い絶縁層がさらに形成されており、
前記濡れ性変化層は、該絶縁層上に形成されていることを特徴とする請求項1乃至8のいずれか一項に記載の積層構造体。 - 前記濡れ性変化層及び前記濡れ性変化層にパターン形成された導電層を複数有することを特徴とする請求項1乃至9のいずれか一項に記載の積層構造体。
- 請求項1乃至10のいずれか一項に記載の積層構造体を有することを特徴とする電子素子。
- 請求項11に記載の電子素子を複数有することを特徴とする電子素子アレイ。
- 請求項12に記載の電子素子アレイを有することを特徴とする表示装置。
- 基板上に、エネルギーを付与することにより臨界表面張力が変化する材料を含有する濡れ性変化層を形成する第一の工程と、
該濡れ性変化層の所定の領域にエネルギーを付与することにより、高表面エネルギー部と低表面エネルギー部を形成する第二の工程と、
該高表面エネルギー部に導電性材料を含有する液体を付与することにより、導電層を形成する第三の工程を有し、
該臨界表面張力が変化する材料は、主鎖と側鎖を有し、
該側鎖は、該エネルギーを吸収すると結合が開裂する部位を2個以上有すると共に、疎水性基を有し、多分岐構造を有することを特徴とする積層構造体の製造方法。 - 紫外線を照射することにより前記エネルギーを付与することを特徴とする請求項14に記載の積層構造体の製造方法。
- 加熱することにより前記エネルギーを付与することを特徴とする請求項14又は15に記載の積層構造体の製造方法。
- インクジェット法を用いて、前記高表面エネルギー部に導電性材料を含有する液体を付与することを特徴とする請求項14乃至16のいずれか一項に記載の積層構造体の製造方法。
- 前記第一の工程、前記第二の工程及び前記第三の工程を複数有することを特徴とする請求項14乃至17のいずれか一項に記載の積層構造体の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007065592A JP5121264B2 (ja) | 2007-03-14 | 2007-03-14 | 積層構造体及びその製造方法 |
| EP08721837.6A EP2122672B1 (en) | 2007-03-14 | 2008-03-05 | Laminate structure and its manufacturing method |
| CN2008800070685A CN101627464B (zh) | 2007-03-14 | 2008-03-05 | 层叠结构体及其制造方法 |
| KR1020097018431A KR101077438B1 (ko) | 2007-03-14 | 2008-03-05 | 적층 구조체 및 이의 제조 방법 |
| US12/526,840 US8049211B2 (en) | 2007-03-14 | 2008-03-05 | Laminate structure and its manufacturing method, including wettability variable layer of material of variable critical surface tension |
| PCT/JP2008/054421 WO2008126574A1 (en) | 2007-03-14 | 2008-03-05 | Laminate structure and its manufacturing method |
| TW097108891A TWI378582B (en) | 2007-03-14 | 2008-03-13 | Laminate structure and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007065592A JP5121264B2 (ja) | 2007-03-14 | 2007-03-14 | 積層構造体及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008227294A JP2008227294A (ja) | 2008-09-25 |
| JP5121264B2 true JP5121264B2 (ja) | 2013-01-16 |
Family
ID=39845531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007065592A Expired - Fee Related JP5121264B2 (ja) | 2007-03-14 | 2007-03-14 | 積層構造体及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8049211B2 (ja) |
| EP (1) | EP2122672B1 (ja) |
| JP (1) | JP5121264B2 (ja) |
| KR (1) | KR101077438B1 (ja) |
| CN (1) | CN101627464B (ja) |
| TW (1) | TWI378582B (ja) |
| WO (1) | WO2008126574A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5234533B2 (ja) * | 2007-03-26 | 2013-07-10 | 国立大学法人九州大学 | 有機半導体素子およびその製造方法 |
| JP5211729B2 (ja) | 2008-02-07 | 2013-06-12 | 株式会社リコー | 積層構造体及びその製造方法 |
| JP5446751B2 (ja) * | 2009-03-18 | 2014-03-19 | 株式会社リコー | 積層構造体、電子素子、電子素子アレイ、画像表示媒体及び画像表示装置 |
| JP5397017B2 (ja) * | 2009-05-25 | 2014-01-22 | 株式会社リコー | ポリアミド酸及びポリイミド |
| JP5811522B2 (ja) * | 2010-09-14 | 2015-11-11 | 株式会社リコー | 薄膜トランジスタの製造方法 |
| TWI425530B (zh) | 2010-09-30 | 2014-02-01 | Far Eastern New Century Corp | 具有高光穿透度之透明導電膜及其製備方法 |
| US9709867B2 (en) | 2010-10-05 | 2017-07-18 | Rise Acreo Ab | Display device |
| EP2439584A1 (en) * | 2010-10-05 | 2012-04-11 | Acreo AB | Method of manufacturing an electrochemical device |
| KR101993852B1 (ko) | 2011-04-05 | 2019-09-30 | 린텍 코포레이션 | 전극 표면의 자가 배열 전해질에 기반한 전기 화학적 장치의 제조 방법 |
| JP6115008B2 (ja) | 2011-06-09 | 2017-04-19 | 株式会社リコー | 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。 |
| JP5899668B2 (ja) * | 2011-06-09 | 2016-04-06 | 株式会社リコー | 積層構造体及びその製造方法 |
| JP6197418B2 (ja) | 2013-07-05 | 2017-09-20 | 株式会社リコー | 積層配線の形成方法、積層配線、及び電子素子 |
| JP6395503B2 (ja) * | 2014-08-20 | 2018-09-26 | キヤノン株式会社 | インクジェット記録ヘッドおよびその製造方法 |
| JP6552293B2 (ja) * | 2015-06-18 | 2019-07-31 | キヤノン株式会社 | 液体吐出ヘッドの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003076004A (ja) | 2001-09-04 | 2003-03-14 | Fuji Photo Film Co Ltd | パターン形成方法 |
| US6919158B2 (en) * | 2001-08-03 | 2005-07-19 | Fuji Photo Film Co., Ltd. | Conductive pattern material and method for forming conductive pattern |
| JP4629997B2 (ja) | 2003-06-02 | 2011-02-09 | 株式会社リコー | 薄膜トランジスタ及び薄膜トランジスタアレイ |
| JP4408030B2 (ja) | 2003-07-16 | 2010-02-03 | シャープ株式会社 | トランジスタ、表示装置、トランジスタの製造方法、および、表示装置の製造方法 |
| JP4678574B2 (ja) * | 2004-08-23 | 2011-04-27 | 株式会社リコー | 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置 |
| JP4502382B2 (ja) * | 2004-11-02 | 2010-07-14 | キヤノン株式会社 | 有機トランジスタ |
| JP4240018B2 (ja) * | 2005-02-04 | 2009-03-18 | セイコーエプソン株式会社 | 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器 |
| JP5168845B2 (ja) | 2006-08-07 | 2013-03-27 | 株式会社リコー | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 |
-
2007
- 2007-03-14 JP JP2007065592A patent/JP5121264B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-05 WO PCT/JP2008/054421 patent/WO2008126574A1/en not_active Ceased
- 2008-03-05 CN CN2008800070685A patent/CN101627464B/zh not_active Expired - Fee Related
- 2008-03-05 KR KR1020097018431A patent/KR101077438B1/ko not_active Expired - Fee Related
- 2008-03-05 EP EP08721837.6A patent/EP2122672B1/en not_active Not-in-force
- 2008-03-05 US US12/526,840 patent/US8049211B2/en not_active Expired - Fee Related
- 2008-03-13 TW TW097108891A patent/TWI378582B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090117778A (ko) | 2009-11-12 |
| US8049211B2 (en) | 2011-11-01 |
| US20100072463A1 (en) | 2010-03-25 |
| EP2122672A1 (en) | 2009-11-25 |
| TWI378582B (en) | 2012-12-01 |
| KR101077438B1 (ko) | 2011-10-26 |
| EP2122672B1 (en) | 2017-05-03 |
| TW200905936A (en) | 2009-02-01 |
| EP2122672A4 (en) | 2014-10-01 |
| WO2008126574A1 (en) | 2008-10-23 |
| JP2008227294A (ja) | 2008-09-25 |
| CN101627464A (zh) | 2010-01-13 |
| CN101627464B (zh) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5121264B2 (ja) | 積層構造体及びその製造方法 | |
| CN101356651B (zh) | 层叠结构、使用其的电子元件、其制造方法、电子元件阵列和显示单元 | |
| JP5014547B2 (ja) | 電子スイッチング素子またはトランジスタの電極を基板上に形成する方法 | |
| CN101981675B (zh) | 层叠结构体、制造层叠结构体的方法、电子元件、电子元件阵列、图像显示介质和图像显示设备 | |
| TW200919557A (en) | Laminate structure, electronic device, and display device | |
| JP2007150246A (ja) | 有機トランジスタ及び表示装置 | |
| JP4678574B2 (ja) | 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置 | |
| JP5332145B2 (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
| JP2006060113A5 (ja) | ||
| JP2009026901A (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
| JP5256583B2 (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
| JP5811522B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP5103982B2 (ja) | 有機半導体素子の製造方法 | |
| JP2006261535A (ja) | 積層構造体、積層構造体を用いた電子素子、電子素子を用いた電子素子アレイ、積層構造体の製造方法および電子素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5121264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |