JP5132101B2 - スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法 - Google Patents

Description

本発明は、半導体パッケージに関する。より詳しく言えば、本発明は、基板上に複数のパッケージの積層体（スタック）を実装したスタックパッケージ構造体と、その製造に好適な単体パッケージに関する。

複数の単体パッケージの積層体であり、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）あるいはＰｉＰ（Ｐａｃｋａｇｅ ｉｎ Ｐａｃｋａｇｅ）型パッケージとして知られるスタック型のパッケージを実装基板上に実装したスタックパッケージ構造体は、基板上の実装スペースの節減を可能とし、またシステム設計の多様性に寄与するとして、近年注目を集めている。

図１６に、従来のスタック型パッケージとそれを実装したスタックパッケージ構造体を例示する。この図のスタックパッケージ構造体１０１は、３つの単体パッケージ１０３ａ、１０３ｂ、１０３ｃを積層したスタック型パッケージ１０３と、これを搭載する実装基板１０５で構成されている。各単体パッケージ１０３ａ、１０３ｂ、１０３ｃは、配線基板１０７ａ、１０７ｂ、１０７ｃに搭載した半導体素子１１１ａ、１１１ｂ、１１１ｃを有し、各素子は絶縁樹脂１１３ａ、１１３ｂ、１１３ｃでそれぞれ封止されている。半導体素子１１１ａ、１１１ｂ、１１１ｃは、ワイヤ１１５で配線基板１０７ａ、１０７ｂ、１０７ｃにそれぞれ接続されている。下方の２つのパッケージ１０３ａ、１０３ｂは、配線基板１０７ａ、１０７ｂの両面にはんだ実装用端子（図示せず）を設け、上下の基板にはんだボール１０９ａ、１０９ｂ、１０９ｃで接続している。

特許文献１には、複数のパッケージ（半導体装置）を積層する技術が記載されている。特許文献１の図１１に相当する図１７を参照すると、３つのパッケージ１２１ａ、１２１ｂ、１２１ｃが導電性ペースト１２３を介して積層されている。一番上のパッケージ（上部パッケージ）を除く２つの下部パッケージ１２１ａ、１２１ｂには、モールド樹脂１２５ａ、１２５ｂを貫通する中継接続用電極１２７ａ、１２７ｂが設けられ、３つのパッケージ１２１ａ、１２１ｂ、１２１ｃは、中継接続用電極１２７ａ、１２７ｂと、下部パッケージ１２１ｂ及び上部パッケージ１２１ｃの配線基板１２９ｂ及び１２９ｃを介して接続されている。この図に示された積層構造のパッケージの実装基板への搭載は、一番下の下部パッケージ１２１ａの配線基板１２９ａの下面に設けた外部接続用電極１３１を使用して行われる。

特許文献２には、はんだボールから形成されるバンプに代わり、半導体素子を封止する樹脂で外部接続端子となるバンプを形成した半導体装置が記載されている。特許文献２の図５に相当する図１８を参照すると、この半導体装置は、半導体素子１４１を封止する絶縁樹脂１４３の一部により形成された樹脂バンプ１４５と、その外面の金属膜１４７によって構成される外部接続端子１４９を有する。半導体装置を積層することは、この特許文献には記載されていない。

特許文献３には、フリップチップ実装した半導体素子を樹脂層に埋設した半導体装置であって、樹脂層の一方の面から突出した突起状電極と、樹脂層を貫通し、一端が突起状電極に接続するとともに、他端が樹脂層の他方の面に位置するパッドに接続する電極を備えたパッケージが開示されている（特許文献３の図１１、１２）。

特開２００３−１７４１２２号公報 特開２０００−１５０７０２号公報 特開２００５−２１７２２５号公報

上下の単体パッケージの接続にはんだボールを用いる従来技術では、スタック型パッケージの全体としての厚さは単体パッケージの配線基板と、上下の単体パッケージを接続するはんだボール接続部の厚さにより決定するため、薄型化が困難であった。はんだボールは、配線基板上の半導体素子の厚さとそれを覆う封止絶縁樹脂の厚さの合計より大きなものを用いる必要があり、薄型化の障害となっている。

特許文献１に記載された複数パッケージの積層技術では、接続する上下のパッケージ間に、はんだボールに代わり配線基板が挿入されており、これがスタック型パッケージ全体としての厚さの低減を阻んでいる。従って、この技術による場合も、スタック型パッケージの窮極的な薄型化は実現できない。

特許文献３に記載されたパッケージでは、半導体素子を埋設した樹脂層を完全に貫通した電極が、樹脂層の一方の面の突起電極と、他方の面のパッドに接続しており、貫通電極は突起電極と別の工程で形成される。そのため、パッケージの構造や製造工程が複雑であり、生産性の低下やコストの増大を招いている。

本発明は、従来技術のこれらの欠点を解消して、スタック型パッケージの薄型化を実現できる単体パッケージと、そのような単体パッケージを用いて得られるスタック型パッケージを実装基板に搭載したスタックパッケージ構造体の提供を目的とするものである。

本発明の単体パッケージは、封止材で封止した少なくとも１つの半導体素子を含む単体パッケージであって、封止材の一方の面に突出した突起状電極と、少なくとも一部の突起状電極に接続する配線と、封止材の他方の面から封止材を貫通して突起状電極に通じる貫通孔内に位置し、突起状電極に接続するとともに上部が貫通孔内に露出した部分貫通電極とを有することを特徴とする。

本発明の単体パッケージは更に、貫通孔内の部分貫通電極の上に、別の単体パッケージの接続に用いられる導電性材料を有することができる。

本発明のスタックパッケージ構造体は、２以上の単体パッケージを重ねて接合したスタック型パッケージと、これを実装した実装基板とを有するスタックパッケージ構造体であって、スタック型パッケージを構成する単体パッケージの少なくとも１つが本発明の単体パッケージであることを特徴とする。

本発明の単体パッケージは、ベース板の片面に凹部を形成する工程、凹部内から外部に達する配線を形成する工程、ベース板の配線を形成した面に半導体素子を搭載して配線に接続する工程、半導体素子を封止材で封止する工程、封止材に凹部内の配線に達する貫通孔を形成する工程、凹部を埋める突起状電極と貫通孔内の部分貫通電極を形成する工程、ベース板を除去する工程、を経て製造することができる。

本発明のスタックパッケージ構造体は、２以上の単体パッケージを重ねて接合することによりスタック型パッケージを製作する工程であって、その際、少なくとも一番上のものを除く単体パッケージのうちの少なくとも１つとして本発明の単体パッケージを使用する工程、得られたスタック型パッケージを実装基板に実装する工程、を経て製造することができる。

本発明による単体パッケージには、片面に突起状電極、他面の突起状電極に対応する位置に凹部を設けており、単体パッケージの積層を一方の突起状電極を他方の凹部内に挿入する形で行うことができるため、スタックパッケージ構造体に用いられるスタック型パッケージを薄型化できる。例えば、図１６を参照して説明した従来のスタック型パッケージでは、単体パッケージの厚さは３００μｍより薄くできないのに対し、本発明によれば、単体パッケージの厚さは１００〜１５０μｍ程度に薄くすることができる。

図１に、本発明の単体パッケージを示す。この単体パッケージは、半導体素子１と、それを封止する封止材３を含む。単体パッケージの片面には、突起状電極５が設けられ、突起状電極５のうちの少なく一部のものには、配線６が接続している。封止材３には、突起状電極５を設けた面と反対の面から突起状電極に通じる貫通孔７が形成されており、その中に、突起状電極５に接続し、そして上部が貫通孔７内に露出した部分貫通電極９が位置している。半導体素子１は、例えば図示したようにワイヤ１１により、配線６に接続される。半導体素子１の下の部材１３は、後に説明する単体パッケージの製造の過程で用いられたダイアタッチフィルムが残ったものであり、半導体素子１を保護するのに有益であるとは言え、本発明の単体パッケージにとって必ずしも不可欠のものではない。

本発明における半導体素子１も封止材３も、特別なものである必要はなく、スタック型パッケージで通常用いられるものでよい。一例として、封止材３としては、例えばエポキシ、ポリイミドなどの、一般的な絶縁樹脂材料を用いることができる。

突起状電極５と配線６は、任意の導体を使用して形成することができる。例えば、半導体装置における導体材料として一般的な、銅、ニッケル、アルミニウム、銀、あるいはそれらの一つを含む合金材料を使用することができる。更に、このほかの材料として、金、パラジウムなどを使用することもできる。本発明の単体パッケージは、後に説明するようにベース板上で作製して、作製後にベース板をエッチングにより除去して製造することができる。この製造方法による場合、パッケージの外面に露出する配線、及び場合によりやはりパッケージの外面に露出する一部の突起状電極の材料は、ベース板のエッチング剤に対して高い選択比を持つことが好ましい。

本発明において、封止材３に設ける貫通孔は７、封止材表面に開口する部分の径が、部分貫通電極９の上部部分の径や、突起状電極形成部分の径より大きい形状であると好適である。貫通孔７をこのような形状にすると、単体パッケージを積層する際に、上方に積層されるパッケージの突起状電極を、下方のパッケージの貫通孔内に好適に挿入でき、単体パッケージどうしの積層が容易となる。

もう一つの態様として、本発明の単体パッケージは、図１の貫通孔７内に露出した部分貫通電極９の上に、導電性材料、例えばはんだ又は導電性ペーストを有することができる。この態様の単体パッケージを図２に示し、この図において図１に示した部材と同じ部材は図１と同じ符号で示されている。図２において、部分貫通電極９の上に位置し、符号１７で示されているのが導電性材料１７である。導電性材料１７は、単体パッケージを積層してスタック型パッケージを作製する際に、上に重ねられる別の単体パッケージとの接続に用いられる。導電性材料１７による単体パッケージどうしの接続は、導電性材料がはんだの場合はリフローにより、導電性ペーストの場合はベークにより行われる。接続用の導電性材料１７の量は、単体パッケージどうしを接続後に、リフローあるいはベークされた導電性材料の上面が封止材３の上面と同じか、それより低い位置にあるような量であるのが好ましい。

一例として図３〜４を参照して、本発明の単体パッケージの製造を説明する。
図３（ａ）に示したように、ベース板２１を準備する。ベース板２１としては、例えば、銅、あるいはＦｅ−Ｎｉ合金（例として４２アロイ）などの金属板や金属箔を用いることができる。ベース板２１の上に形成したレジストパターン（図示せず）を使ってベース板２１の一部をエッチングし、図３（ｂ）に示したように凹部２３（深さ１５μｍ）を形成する。別のレジストパターン（図示せず）を使って、図３（ｃ）に示したように凹部２１の内部からその外部に達するパターンの配線２５を形成する。配線２５は、例えば、電解めっき法によりＡｕ層（厚さ０．１μｍ）とＣｕ層（厚さ５μｍ）を順次形成して得ることができる。更に、Ａｕ層とＣｕ層の間に、Ｎｉ層（厚さ２μｍ）を挿入してもよい。レジストパターンの剥離後、半導体素子２７をダイボンドフィルム２９を利用してベース板２１に接着し（図３（ｄ））、続いて半導体素子２７と配線２５をワイヤ３１で接続する（図３（ｅ））。

次に、図４（ａ）に示したように封止材３３（厚さ１００μｍ）により半導体素子２７を封止し、そして例えばレーザ加工により、図４（ｂ）に示したようにベース板２１の凹部内の配線２５に達する貫通孔３５を、封止材３３にあける。次いで、電解めっき法により、ベース板２１の凹部内の配線２５の上にＣｕを析出させて、図４（ｃ）に示したように凹部を埋める突起状電極３７及び貫通孔内の部分貫通電極３９を連続して形成する。次いで、図４（ｄ）に示したように、ベース板２１をエッチングにより除去して単体パッケージ４１を得る。実際は、１枚のベース板２１上に複数の単体パッケージを作製し、ベース板の除去工程後に封止材３３を切断して、個々の単体パッケージ４１を得る。

本発明のスタックパッケージ構造体は、本発明の単体パッケージを下部パッケージとして使用して製造することができる。一例として図５〜６を参照して、本発明のスタックパッケージ構造体の製造を説明する。

図５（ａ）に示したように、先に説明したとおりに製作した本発明による下部パッケージ４１と、スタックパッケージ構造体の一番上に配置する上部パッケージ４３を用意し、下部パッケージ４１の部分貫通電極３９の上に導電性ペースト４５を配置する。上部パッケージ４３は、例えば、図４（ａ）に示したようにベース板２１上の半導体素子２７を封止材３３で封止してから、封止材３３に貫通孔を形成せずにベース板を除去することにより、配線２５と封止材３３とで突起状電極を形成し、得ることができる。あるいは、上部パッケージにも、下部パッケージと同じ構造のパッケージを用いてもよい。次いで、図５（ｂ）に示したように下部パッケージ４１の上にダイボンド材４７を配置する。導電性ペースト４５による接合が強固な場合や、パッケージ相互の位置合わせが容易な場合、ダイボンド材４７は不要である。

続いて、３つのパッケージ４１、４１、４３を重ねてダイボンド材４７により互いに接着（仮止め）してから、導電性ペースト４５をベークして、図６（ａ）に示したように３つのパッケージ４１、４１、４３がベークした導電性ペーストで連結された下部パッケージの電極（部分貫通電極３９、突起状電極３７）を介して接合されたスタック型パッケージ４６を製作する。図６（ｂ）に示したように、このスタック型パッケージ４６を実装基板４７に実装して、スタックパッケージ構造体４９が得られる。実装には、例えば、実装基板４７に設けたバンプ４８等を利用することができる。

図７（ａ）、７（ｂ）に、スタック型パッケージの下部パッケージとして用いられる本発明の単体パッケージにおける部材の平面的な配置を模式的に示す。図７（ａ）はパッケージの上面を示しており、封止材３３の貫通孔内に部分貫通電極３９の上面が見えている。図７（ｂ）はパッケージの下面であり、突起状電極からの配線２５が半導体素子２７に向かって形成されている。

図８（ａ）、８（ｂ）は、図７（ａ）、７（ｂ）の下部パッケージと組み合わせて使用される上部パッケージにおける部材の平面的な配置を模式的に示す。図８（ａ）はパッケージの上面を示しており、封止材３３が全面を覆っている。図８（ｂ）はパッケージの下面であり、配線２５が半導体素子２７に向かって形成されている。

図７（ａ）、７（ｂ）、８（ａ）、８（ｂ）で説明した下部パッケージと上部パッケージでは、全ての電極が半導体素子に接続されている（並列接続）。これとは別に、パッケージごとに半導体素子に接続する電極を異にする場合の各パッケージにおける部材の平面的配置を、図９（ａ）、９（ｂ）、１０（ａ）、１０（ｂ）の模式図に示す。図７（ａ）〜８（ｂ）と図９（ａ）〜１０（ｂ）で、同じ部材は同じ符号で表されている。

本発明の単体パッケージの、上で説明した以外の種々の態様の例を図１１（ａ）、１１（ｂ）、１１（ｃ）に示す。図１１（ａ）のパッケージは、パッケージ上面に配線（上面配線）５１を設けたものである。図１１（ｂ）のパッケージは、パッケージ下面にパッケージを横切る配線（下面配線）６１を設けたものである。図１１（ｃ）のパッケージは、電極と半導体素子との接続をワイヤボンディングでなくフリップチップ接続で行ったものであり、半導体素子２７は電極７１と金属バンプ７３により配線２５に接合される。半導体素子２７の下にはアンダーフィル材７５が充填される。

図１１（ａ）に示した上面配線を有するパッケージの製造を、図１２（ａ）〜１２（ｃ）を参照して説明する。図１２（ａ）に示したのは、封止材３３に、ベース板２１の凹部内の配線２５に達する貫通孔３５をあけた中間製品であり、図３（ａ）〜図４（ｂ）を参照して先に説明した工程により製作したものである。この中間製品の封止材３３の表面に無電解めっき法によりシード層（図示せず）を形成し、その上に形成したレジストマスク（図示せず）を用いる電解めっきを施すプロセスにより、図１２（ｂ）に示したように貫通孔内の突起状電極３７、部分貫通電極３９とともに上面配線５１を形成する。レジストマスクと不要なシード層を除去後、ベース板をエッチングにより除去して、図１２（ｃ）に示したように上面配線５１を有する単体パッケージ５３が得られる。

図１３に、上面配線を有する単体パッケージ５３を用いて製作されるスタックパッケージ構造体５９を示す。図示した構造体では、３つの単体パッケージ５３を積層したスタック型パッケージを実装基板４７に実装している。一番上のパッケージ上には、半導体素子５５と、これとは別の電子部品５７が搭載されており、左側の電極３９からの上面配線５１ａが半導体素子５５に接続し、右側の電極３９からの上面配線５１ｂが電子部品５７に接続している。中間及び一番下のパッケージの上面配線５１ｃと５１ｄは、それぞれのパッケージの左側の電極３９の一つと右側の電極３９の一つを接続している。その必要がなければ、中間及び一番下のパッケージとしては上面配線のないものを使用することができる。

図１１（ｂ）に示したパッケージを横切る下面配線を有するパッケージの製造を、図１４（ａ）〜１４（ｂ）を参照して説明する。図１４（ａ）に示したのは、ベース板２１の一方の凹部の内部からベース板１を横切って他方の凹部の内部に達する配線６１を形成した中間製品であり、図３（ａ）〜３（ｃ）を参照して先に説明した工程により製作したものである。この中間製品を、図３（ｅ）〜図４（ｃ）で説明した工程に従って処理し、そしてベース板２１をエッチングで除去して、図１４（ｂ）に示したように下面配線６１を有する単体パッケージが得られる。

図１１（ｃ）に示した、配線と半導体素子をフリップチップ接続したパッケージの製造を、図１５（ａ）〜１５（ｅ）を参照して説明する。図１５（ａ）に示したのは、ベース板２１の凹部からその外部に達するパターンの配線２５を形成した中間製品であり、図３（ａ）〜３（ｃ）を参照して先に説明した工程により製作したものである。図１５（ｂ）に示したように、この中間製品にフリップチップ接続により半導体素子２７を搭載し、素子２７とベース板２１の間にアンダーフィル材７５を充填する。次に、図１５（ｃ）に示したように、封止材３３により半導体素子２７を封止し、そしてベース板２１の凹部内の配線２５に達する貫通孔３５を封止材３３にあける。電解めっき法により、ベース板２１の凹部内の配線２５の上にＣｕを析出させて、図１５（ｄ）に示したように凹部を埋める突起状電極３７及び貫通孔内の部分貫通電極３７を連続して形成する。その後、図１５（ｅ）に示したように、ベース板をエッチングにより除去して、電極と半導体素子をフリップチップ接続した単体パッケージを得る。

本発明の単体パッケージを説明する模式図である。 本発明のもう一つの態様の単体パッケージを説明する模式図である。 本発明による単体パッケージの製造を模式的に説明する図である。 本発明による単体パッケージの製造を模式的に説明する図である。 本発明によるスタックパッケージ構造体の製造を模式的に説明する図である。 本発明によるスタックパッケージ構造体の製造を模式的に説明する図である。 スタックパッケージ構造体で下部パッケージとして用いられる本発明の単体パッケージにおける部材の平面的な配置を示す模式図である。 スタックパッケージ構造体で上部パッケージとして用いられる単体パッケージにおける部材の平面的な配置を示す模式図である。 スタックパッケージ構造体で下部パッケージとして用いられる本発明のもう一つの単体パッケージにおける部材の平面的な配置を示す模式図である。 スタックパッケージ構造体で上部パッケージとして用いられるもう一つの単体パッケージにおける部材の平面的な配置を示す模式図である。 本発明の種々の態様の単体パッケージを説明する図であり、（ａ）は上面配線を設けた単体パッケージ、（ｂ）は下面にパッケージを横切る下面配線を設けた単体パッケージ、（ｃ）は電極と半導体素子をフリップチップ接続した単体パッケージを説明する図である。 上面配線を有する単体パッケージの製造を模式的に説明する図である。 上面配線を有する単体パッケージを用いて製作したスタックパッケージ構造体を示す図である。 パッケージを横切る下面配線を設けた単体パッケージの製造を模式的に説明する図である。 フリップチップ接続した単体パッケージの製造を模式的に説明する図である。 従来のスタック型パッケージとそれを実装したスタックパッケージ構造体を例示する模式図である。 特許文献１に示された複数パッケージの積層体を説明する図である。 特許文献２に示されたバンブ状の外部接続端子を有する半導体装置を説明する図である。

符号の説明

１ 半導体素子
３ 封止材
５ 突起状電極
６ 配線
７ 貫通孔
９ 部分貫通電極
１１ ワイヤ
１７ 導電性材料
２１ ベース板
２３ 凹部
２５ 配線
２７ 半導体素子
３１ ワイヤ
３３ 封止材
３５ 貫通孔
３７ 突起状電極
３９ 部分貫通電極
４１ 単体パッケージ

Claims (14)

1. 封止材で封止した少なくとも１つの半導体素子を含む単体パッケージであって、前記封止材の一方の面に突出した突起状電極と、少なくとも一部の突起状電極に接続する配線と、前記封止材の他方の面から封止材を貫通して突起状電極に通じる貫通孔内を部分的に充填し、突起状電極に接続するとともに上部が貫通孔内に露出した部分貫通電極とを有し、前記配線がその表面を前記封止材の前記一方の面に露出して当該封止材に埋設されていることを特徴とする単体パッケージ。
2. 貫通孔内の部分貫通電極の上に、別の単体パッケージの接続に用いられる導電性材料を有する、請求項１記載の単体パッケージ。
3. 前記配線の一部が前記突起状電極の前記封止材の一方の面から突出した部分を覆っている、請求項１又は２記載の単体パッケージ。
4. 前記半導体素子がワイヤにより前記配線に接続されている、請求項１〜３のいずれか一つに記載の単体パッケージ。
5. 前記半導体素子が金属バンプによって前記配線に接合されている、請求項１〜３のいずれか一つに記載の単体パッケージ。
6. ２以上の単体パッケージを重ねて接合したスタック型パッケージと、これを実装した実装基板とを有するスタックパッケージ構造体であって、スタック型パッケージを構成する単体パッケージの少なくとも１つが請求項１記載の単体パッケージであることを特徴とする、スタックパッケージ構造体。
7. 封止材で封止した少なくとも１つの半導体素子を含む単体パッケージであり、前記封止材の一方の面に突出した突起状電極と、少なくとも一部の突起状電極に接続する配線と、前記封止材の他方の面から封止材を貫通して突起状電極に通じる貫通孔内を部分的に充填し、突起状電極に接続するとともに上部が貫通孔内に露出した部分貫通電極とを有し、前記配線がその表面を前記封止材の前記一方の面に露出して当該封止材に埋設されている単体パッケージの製造方法であって、
   ベース板の片面に凹部を形成する工程、
   凹部内から外部に達する配線を形成する工程、
   ベース板の配線を形成した面に半導体素子を搭載して配線に接続する工程、
   半導体素子を封止材で封止する工程、
   封止材に凹部内の配線に達する貫通孔を形成する工程、
   凹部を埋める突起状電極と貫通孔内の部分貫通電極を形成する工程、
   ベース板を除去する工程、
   を経て単体パッケージを製造する、単体パッケージの製造方法。
8. ベース板が金属製であり、凹部の形成とベース板の除去をエッチングにより行う、請求項７記載の単体パッケージの製造方法。
9. 前記配線を、前記ベース板の除去により表面が前記封止材の前記一方の面に露出した配線として形成する、請求項７又は８記載の単体パッケージの製造方法。
10. 前記配線を、前記ベース板の除去により一部が前記突起状電極の前記封止材の一方の面から突出した部分を覆う配線として形成する、請求項７〜９のいずれか一つに記載の単体パッケージの製造方法。
11. 前記半導体素子を前記配線にワイヤにより接続する工程を含む、請求項７〜１０のいずれか一つに記載の単体パッケージの製造方法。
12. 前記半導体素子を前記配線に金属バンプにより接続する工程を含む、請求項７〜１０のいずれか一つに記載の単体パッケージの製造方法。
13. 前記配線、突起状電極及び部分貫通電極を電解めっきにより形成する、請求項７〜１２のいずれか一つに記載の単体パッケージの製造方法。
14. 請求項６記載のスタックパッケージ構造体の製造方法であって、
    ２以上の単体パッケージを重ねて接合することによりスタック型パッケージを製作する工程であって、その際、単体パッケージのうちの少なくとも１つとして請求項１記載の単体パッケージを使用する工程、
    得られたスタック型パッケージを実装基板に実装する工程、
    を経てスタックパッケージ構造体を製造する、スタックパッケージ構造体の製造方法。

Images