JP5134396B2

JP5134396B2 - バッテリ保護回路及びバッテリ装置

Info

Publication number: JP5134396B2
Application number: JP2008046374A
Authority: JP
Inventors: 清至吉川; 和亮佐野; 良久田家; 智幸小池; 敦司桜井
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2008-02-27
Filing date: 2008-02-27
Publication date: 2013-01-30
Anticipated expiration: 2028-02-27
Also published as: US7990669B2; KR101523102B1; TW200950245A; KR20090092711A; TWI431884B; JP2009207276A; CN101572422B; US20090213511A1; CN101572422A

Description

本発明は、直列接続する複数のバッテリを保護するバッテリ保護回路及びバッテリ装置に関する。

ラップトップコンピュータや携帯電話機器等の携帯機器は、直列接続された複数個のバッテリ及び第一〜第二バッテリ保護回路を有するバッテリ装置を有することがある。第一バッテリ保護回路は、バッテリの充放電を制御してバッテリを保護する。第一バッテリ保護回路が動作すべき時に万一動作しない場合、バッテリが過充電状態になり、バッテリが発火などを起こさないように、第二バッテリ保護回路はバッテリ装置の機能を停止する。第二バッテリ保護回路はバッテリの最終保護機能を担うので、第二バッテリ保護回路が動作すると、バッテリ装置は使用不能になる（例えば、特許文献１参照）。

具体的には、図４に示すように、第二バッテリ保護回路１０はバッテリＢＡＴ１〜ＢＡＴ４の電圧を監視し、その電圧が所定電圧以上になると、第二バッテリ保護回路１０は充放電経路に設けられたヒューズ２０を切断し、充放電経路が切断され、バッテリ装置は停止する。
特開２０００−２９５７７７号公報

ここで、図４に示すように、第二バッテリ保護回路１０は、中間端子ＶＣ２に接続されるＰウェル１２ａとＮサブと間の寄生ダイオードを有する。また、第二バッテリ保護回路１０は、ベースをＮサブとしてエミッタをＰウェル１２ａとしてコレクタをＰウェル１２ｂとする寄生バイポーラトランジスタ１２を有する。また、最上段のバッテリＢＡＴ１の正極端子は電源端子ＶＤＤであるとし、最下段のバッテリＢＡＴ４の負極端子が接地端子ＶＳＳであるとし、バッテリＢＡＴ２〜ＢＡＴ３の端子が中間端子ＶＣ１〜ＶＣ３であるとする。

すると、例えば、中間端子ＶＣ２及び接地端子ＶＳＳのみがバッテリに接続される場合、中間端子ＶＣ２から電源端子ＶＤＤに寄生ダイオードを介して順方向電流が流れ、この順方向電流（ベース電流）によって寄生バイポーラトランジスタ１２が動作することにより、論理回路１１が誤動作することがある。その誤作動により、第二バッテリ保護回路１０がバッテリ装置を使用不能にする信号を出力することがある。

よって、第二バッテリ保護回路１０の各端子と各バッテリとの接続の順番に関する制約が必要になるので、バッテリ装置の製造プロセスが複雑になって歩留まりが低くなり、バッテリ装置の製造コストが高くなる。

本発明は、上記課題に鑑みてなされ、製造コストを安くできるバッテリ保護回路及びバッテリ装置を提供する。

本発明は、上記課題を解決するため、直列接続する複数のバッテリを保護し、最上段の前記バッテリの正極端子がスイッチ群を介して接続される電源端子と最下段の前記バッテリの負極端子が前記スイッチ群を介して接続される接地端子と前記バッテリ間の接続点が前記スイッチ群を介して接続される中間端子とを備えるバッテリ保護回路において、各前記バッテリの電圧を監視する複数の監視回路と、前記バッテリの電圧が所定電圧以上になると、各前記バッテリの充放電経路が遮断されるよう動作する論理回路と、前記中間端子に設けられる第一ウェルと、前記中間端子に設けられず、前記第一ウェルに近接配置される第二ウェルと、前記中間端子に設けられず、前記第一ウェルに近接配置され、前記第一ウェルを囲うよう配置される第三ウェルと、を備えることを特徴とするバッテリ保護回路を提供する。

また、本発明は、上記課題を解決するため、直列接続する複数のバッテリを保護し、最上段の前記バッテリの正極端子がスイッチ群を介して接続される電源端子と最下段の前記バッテリの負極端子が前記スイッチ群を介して接続される接地端子と前記バッテリ間の接続点が前記スイッチ群を介して接続される中間端子とを有するバッテリ保護回路を備えるバッテリ装置において、各前記バッテリの電圧を監視する複数の監視回路と、前記バッテリの電圧が所定電圧以上になると、各前記バッテリの充放電経路が遮断されるよう動作する論理回路と、前記中間端子に設けられる第一ウェルと、前記中間端子に設けられず、前記第一ウェルに近接配置される第二ウェルと、前記中間端子に設けられず、前記第一ウェルに近接配置され、前記第一ウェルを囲うよう配置される第三ウェルと、を有する前記バッテリ保護回路と、さらに、複数の前記バッテリと、前記スイッチ群と、を備えることを特徴とするバッテリ装置を提供する。

本発明では、バッテリ保護回路の全ての端子が各バッテリにそれぞれ接続される前において、これらの接続の順番により、第一ウェル及び第二ウェルによる寄生バイポーラトランジスタの動作によって論理回路が誤動作しても、第一ウェル及び第三ウェルによる寄生バイポーラトランジスタの動作によって論理回路はリセットされるので、これらの接続の順番によってバッテリの充放電経路が遮断されない。よって、これらの接続の順番に関する制約がなくなるので、バッテリ装置の製造プロセスが簡単になって歩留まりが高くなり、バッテリ装置の製造コストが安くなる。

以下、本発明の実施形態を、図面を参照して説明する。

［第一実施形態］
まず、バッテリ保護回路の構成について説明する。図１は、バッテリ保護回路を示す図である。図２は、バッテリ保護回路を示すレイアウト図である。

バッテリ装置は、バッテリＢＡＴ１〜ＢＡＴ４、スイッチＳＷ１〜ＳＷ５、バッテリ保護回路３０及びヒューズ２０を有する。バッテリ保護回路３０は、電源端子ＶＤＤ、中間端子ＶＣ１〜ＶＣ３、接地端子ＶＳＳ及び出力端子ＶＯＵＴを備える。また、バッテリ保護回路３０は、プルダウン抵抗３４、比較回路３６〜３９、基準電圧回路３６ａ〜３９ａ及び論理回路３１を備える。論理回路３１は、リセット回路３１ａを有する。比較回路及び基準電圧回路は、監視回路として機能する。

比較回路３８は、Ｐウェル３２ａ及びＰウェル３３ｂを有する。論理回路３１は、Ｐウェル３２ｂを有する。バッテリ保護回路３０は、中間端子ＶＣ２に接続されるＰウェル３２ａとＮサブと間の寄生ダイオードを有する。また、バッテリ保護回路３０は、ベースをＮサブとしてエミッタをＰウェル３２ａとしてコレクタをＰウェル３２ｂとする寄生バイポーラトランジスタ３２を有する。また、バッテリ保護回路３０は、ベースをＮサブとしてエミッタをＰウェル３２ａとしてコレクタをＰウェル３３ｂとする寄生バイポーラトランジスタ３３を有する。

バッテリＢＡＴ１〜ＢＡＴ４は、順に直列接続される。バッテリＢＡＴ１の正極端子は、スイッチＳＷ１を介して電源端子ＶＤＤに接続される。バッテリＢＡＴ２の正極端子は、スイッチＳＷ２を介して中間端子ＶＣ１に接続される。バッテリＢＡＴ３の正極端子は、スイッチＳＷ３を介して中間端子ＶＣ２に接続される。バッテリＢＡＴ４の正極端子は、スイッチＳＷ４を介して中間端子ＶＣ３に接続される。バッテリＢＡＴ４の負極端子は、スイッチＳＷ５を介して接地端子ＶＳＳに接続される。また、バッテリＢＡＴ１の正極端子は、ヒューズ２０を介して充電器（図示せず）または負荷（図示せず）に接続される。電源端子ＶＤＤと中間端子ＶＣ１と中間端子ＶＣ２と中間端子ＶＣ３とは、比較回路３６〜３９の非反転入力端子にそれぞれ接続される。基準電圧回路３６ａ〜３９ａの出力端子は、比較回路３６〜３９の反転入力端子にそれぞれ接続される。比較回路３６〜３９の出力端子は、論理回路３１の各入力端子にそれぞれ接続される。論理回路３１の出力端子は、出力端子ＶＯＵＴに接続される。出力端子ＶＯＵＴとバッテリＢＡＴ１の正極端子との間にヒューズ２０が設けられる。プルダウン抵抗３４は、一端が接地端子ＶＳＳに接続され、他端がＰウェル３３ｂ及びリセット回路３１ａの入力端子に接続される。

寄生バイポーラトランジスタ３２は、ベースが電源端子ＶＤＤに接続され、エミッタがＰウェル３２ａに接続され、コレクタが３２ｂに接続される。寄生バイポーラトランジスタ３３は、ベースが電源端子ＶＤＤに接続され、エミッタがＰウェル３２ａに接続され、コレクタが３３ｂに接続される。Ｐウェル３２ａは、中間端子ＶＣ２に接続される。プルダウン抵抗３４は、一端が接地端子ＶＳＳに接続され、他端がＰウェル３３ｂ及びリセット回路３１ａの入力端子に接続される。

なお、電源端子ＶＤＤと論理回路３１との間には、電源端子ＶＤＤの電圧から電源端子ＶＤＤの電圧よりも低い一定の電圧を生成するボルテージレギュレータ（図示せず）が設けられる。また、比較回路３６〜３９と論理回路３１との間には、比較回路３６〜３９の出力電圧のレベルを低くシフトするレベルシフタ回路（図示せず）が設けられる。また、論理回路３１と出力端子ＶＯＵＴとの間には、論理回路３１の出力電圧のレベルを高くシフトするレベルシフタ回路（図示せず）が設けられる。

ここで、Ｐウェル３２ａは、中間端子ＶＣ２に設けられる。Ｐウェル３２ｂは、中間端子ＶＣ２に設けられず、Ｐウェル３２ａに近接配置される。Ｐウェル３３ｂは、中間端子ＶＣ２に設けられず、Ｐウェル３２ａに近接配置され、Ｐウェル３２ａを囲うよう配置される。

また、リセット回路３１ａは、Ｐウェル３３ｂの電圧が中間端子ＶＣ２の電圧付近になるとリセット回路３１ａの入力端子の電圧がハイになるよう回路設計される。

また、基準電圧回路３６ａ〜３９ａは基準電圧を生成する。基準電圧に基づき、基準電圧回路３６ａ〜３９ａ及び比較回路３６〜３９はバッテリＢＡＴ１〜ＢＡＴ４の電圧をそれぞれ監視する。バッテリＢＡＴ１〜ＢＡＴ４の電圧が基準電圧以上になると、論理回路３１はバッテリＢＡＴ１〜ＢＡＴ４の充放電経路が遮断されるよう動作する。

また、比較回路３６〜３９及び基準電圧回路３６ａ〜３９ａの電源電圧は、電源端子ＶＤＤの電圧である。つまり、比較回路３６〜３９及び基準電圧回路３６ａ〜３９ａは、ハイボルテージ領域に位置する。論理回路３１の電源電圧は、ボルテージレギュレータによって生成された電源端子ＶＤＤの電圧よりも低い一定の電圧である。つまり、論理回路３１は、ローボルテージ領域に位置する。

また、バッテリ保護回路３０は、Ｎサブの基板に形成される。

次に、電源端子ＶＤＤが接続される前に中間端子ＶＣ２が接続され、バッテリ保護回路３０がバッテリＢＡＴ１〜ＢＡＴ４に接続中になっていて、スイッチＳＷ３及びスイッチＳＷ５のみがオンし、中間端子ＶＣ２がバッテリＢＡＴ３の正極端子に接続され、接地端子ＶＳＳがバッテリＢＡＴ４の負極端子に接続される場合の、バッテリ保護回路３０の動作について説明する。

Ｐウェル３２ａはバッテリ保護回路３０の最高電圧になっているので、中間端子ＶＣ２から電源端子ＶＤＤに寄生ダイオードを介して順方向電流が流れ、この順方向電流（ベース電流）によって寄生バイポーラトランジスタ３２が動作する。よって、エミッタとしてのＰウェル３２ａからコレクタとしてのＰウェル３２ｂに電流が流れ、Ｐウェル３２ｂの電圧が中間端子ＶＣ２の電圧になる。

この時、上記と同様に寄生バイポーラトランジスタ３３も動作し、エミッタとしてのＰウェル３２ａからコレクタとしてのＰウェル３３ｂに電流が流れ、Ｐウェル３３ｂの電圧も中間端子ＶＣ２の電圧になり、リセット回路３１ａの入力端子の電圧がハイになる。すると、リセット回路３１ａは論理回路３１内部の所定のフリップフロップ（図示せず）などを強制的にリセットするので、論理回路３１がリセットされ、論理回路３１はバッテリ装置を使用不能にする信号を出力しない。

ここで、中間端子ＶＣ２の電圧は、寄生バイポーラトランジスタ３２〜３３により、電源端子ＶＤＤの電圧とほぼ等しくなる。この電源端子ＶＤＤの電圧は、論理回路３１及びリセット回路３１ａの電源電圧であるので、中間端子ＶＣ２の電圧が、論理回路３１及びリセット回路３１ａの電源電圧になる。よって、Ｐウェル３３ｂの電圧が中間端子ＶＣ２の電圧付近になると、論理回路３１及びリセット回路３１ａはＰウェル３３ｂの電圧がハイになると認識する。

次に、バッテリ保護回路３０がバッテリＢＡＴ１〜ＢＡＴ４に接続し終わり、スイッチＳＷ１〜ＳＷ５がオンし、接地端子ＶＤＤがバッテリＢＡＴ１の正極端子に接続され、中間端子ＶＣ１〜ＶＣ３がバッテリＢＡＴ２〜ＢＡＴ４の正極端子に接続され、接地端子ＶＳＳがバッテリＢＡＴ４の負極端子に接続される場合の、バッテリ保護回路３０の動作について説明する。

Ｎサブはバッテリ保護回路３０の最高電圧になっているので、中間端子ＶＣ２から電源端子ＶＤＤに寄生ダイオードを介して順方向電流が流れず、寄生バイポーラトランジスタ３２〜３３が動作しない。よって、その分、消費電流が少なくなる。ここで、プルダウン抵抗３４がＰウェル３３ｂをプルダウンするので、Ｐウェル３３ｂの電圧が接地電圧付近に確定される。

また、バッテリＢＡＴ１〜ＢＡＴ４が充電され、バッテリＢＡＴ１〜ＢＡＴ４の電圧が高くなり、バッテリＢＡＴ１〜ＢＡＴ４の中のいずれか１個のバッテリ、例えば、バッテリＢＡＴ３の電圧が基準電圧回路３８ａの基準電圧以上になると、比較回路３８の出力電圧はハイになる。この時のバッテリＢＡＴ３の状態は過充電状態である。このハイ信号は、論理回路３１によって遅延処理などを施され、出力端子ＶＯＵＴから過充電検出信号として出力する。

また、論理回路３１による遅延処理中に、バッテリＢＡＴ３の電圧が基準電圧回路３８ａの基準電圧未満になると、比較回路３８の出力電圧はローになる。この時のバッテリＢＡＴ３の状態は通常状態である。このロー信号は、リセット回路３１ａの入力端子に過充電検出解除信号として入力する。

このようにすると、バッテリ保護回路３０の全ての端子がバッテリＢＡＴ１〜ＢＡＴ４にそれぞれ接続される前において、これらの接続の順番により、Ｐウェル３２ａ〜３２ｂによる寄生バイポーラトランジスタ３２の動作によって論理回路３１が誤動作しても、Ｐウェル３２ａ及びＰウェル３３ｂによる寄生バイポーラトランジスタ３３の動作によって論理回路３１はリセットされるので、これらの接続の順番によってバッテリＢＡＴ１〜ＢＡＴ４の充放電経路が遮断されない。よって、これらの接続の順番に関する制約がなくなるので、バッテリ装置の製造プロセスが簡単になって歩留まりが高くなり、バッテリ装置の製造コストが安くなる。

また、Ｐウェル３３ｂ及びプルダウン抵抗３４が設けられることのみによって論理回路３１が誤動作しなくなるので、複雑な製造プロセスを用いて論理回路３１が誤動作しないよう素子分離する必要がなくなり、複雑な製造プロセスが不必要になる。よって、製造コストが安くなる。

なお、図２には、中間端子ＶＣ２に関する寄生ダイオード及び寄生バイポーラトランジスタのみが記載されているが、図示しないが、実際には、中間端子ＶＣ１及び中間端子ＶＣ３に関する寄生ダイオード及び寄生バイポーラトランジスタも存在している。この時、各中間端子に接続される各Ｐウェルは、１個のＰウェルで囲まれても良いし、別々のＰウェルでそれぞれ囲まれても良い。

また、論理回路３１がＰウェル３２ｂを有しているが、基準電圧回路または比較回路がＰウェル３２ｂを有しても良い。

また、図２には、４個のバッテリが使用されているが、４個未満または５個以上のバッテリが使用されても良い。この時、バッテリの数に合わせ、スイッチと中間端子と中間端子に接続されるＰウェルを囲うＰウェルとが設けられる。

また、過充電検出解除信号がハイ信号と回路設計される場合、過充電検出解除信号のノードがＰウェル３３ｂに接続されても良い。この時、過充電検出解除信号が出力されてもＰウェル３３ｂの電圧がハイになっても、論理回路３１はバッテリ装置を使用不能にする信号を出力しない。

また、他のリセット機能からの出力端子がＰウェル３３ｂに接続されても良い。この時、他のリセット機能が動作してもＰウェル３３ｂの電圧がハイになっても、論理回路３１はバッテリ装置を使用不能にする信号を出力しない。

また、バッテリ保護回路３０がＮサブの基板に形成され、電源端子ＶＤＤと中間端子ＶＣ１〜ＶＣ３と接地端子ＶＳＳとが順番にバッテリＢＡＴ１〜ＢＡＴ４にそれぞれ接続されると、論理回路３１はバッテリ装置を使用不能にする信号を出力しない。

また、バッテリ保護回路３０がＰサブの基板に形成され、接地端子ＶＳＳと中間端子ＶＣ３〜ＶＣ１と電源端子ＶＤＤとが順番にバッテリＢＡＴ４〜ＢＡＴ１にそれぞれ接続されると、論理回路３１はバッテリ装置を使用不能にする信号を出力しない。

［第二実施形態］
ここで、バッテリ保護回路３０がＮサブの基板に形成されているが、図３に示すように、バッテリ保護回路４０がＰサブの基板に形成されてもよい。すると、寄生バイポーラトランジスタは、図２では、ＰＮＰパイポーラトランジスタであるが、図３では、ＮＰＮパイポーラトランジスタになる。また、ヒューズ２０は、図２では、出力端子ＶＯＵＴとバッテリＢＡＴ１の正極端子との間に設けられるが、図３では、出力端子ＶＯＵＴとバッテリＢＡＴ４の負極端子との間に設けられる。

まず、バッテリ保護回路の構成について説明する。図３は、バッテリ保護回路を示すレイアウト図である。

バッテリ装置は、バッテリＢＡＴ１〜ＢＡＴ４、スイッチＳＷ１〜ＳＷ５、バッテリ保護回路４０及びヒューズ２０を有する。バッテリ保護回路４０は、電源端子ＶＤＤ、中間端子ＶＣ１〜ＶＣ３、接地端子ＶＳＳ及び出力端子ＶＯＵＴを備える。また、バッテリ保護回路４０は、プルアップ抵抗４４、比較回路（図示せず）、基準電圧回路（図示せず）及び論理回路４１を備える。論理回路４１は、リセット回路４１ａを有する。比較回路及び基準電圧回路は、監視回路として機能する。

比較回路は、Ｎウェル４２ａ及びＮウェル４３ｂを有する。論理回路４１は、Ｎウェル４２ｂを有する。バッテリ保護回路４０は、中間端子ＶＣ２に接続されるＮウェル４２ａとＰサブと間の寄生ダイオードを有する。また、バッテリ保護回路４０は、ベースをＰサブとしてエミッタをＮウェル４２ａとしてコレクタをＮウェル４２ｂとする寄生バイポーラトランジスタ４２を有する。また、バッテリ保護回路４０は、ベースをＰサブとしてエミッタをＮウェル４２ａとしてコレクタをＮウェル４３ｂとする寄生バイポーラトランジスタ４３を有する。

ここで、Ｎウェル４２ａは、中間端子ＶＣ２に設けられる。Ｎウェル４２ｂは、中間端子ＶＣ２に設けられず、Ｎウェル４２ａに近接配置される。Ｎウェル４３ｂは、中間端子ＶＣ２に設けられず、Ｎウェル４２ａに近接配置され、Ｎウェル４２ａを囲うよう配置される。

また、リセット回路４１ａは、Ｎウェル４３ｂの電圧が中間端子ＶＣ２の電圧付近になるとリセット回路４１ａの入力端子の電圧がローになるよう回路設計される。

次に、接地端子ＶＳＳが接続される前に中間端子ＶＣ２が接続され、バッテリ保護回路４０がバッテリＢＡＴ１〜ＢＡＴ４に接続中になっていて、スイッチＳＷ１及びスイッチＳＷ３のみがオンし、電源端子ＶＤＤがバッテリＢＡＴ１の正極端子に接続され、中間端子ＶＣ２がバッテリＢＡＴ３の正極端子に接続される場合の、バッテリ保護回路４０の動作について説明する。

Ｎウェル４２ａの電圧は中間端子ＶＣ２の電圧になり、Ｐサブの電圧がＮウェル４２ａの電圧よりも高くなると、接地端子ＶＳＳから中間端子ＶＣ２に寄生ダイオードを介して順方向電流が流れ、この順方向電流（ベース電流）によって寄生バイポーラトランジスタ４２が動作する。よって、コレクタとしてのＮウェル４２ｂからエミッタとしてのＮウェル４２ａに電流が流れ、Ｎウェル４２ｂの電圧が中間端子ＶＣ２の電圧になる。

この時、上記と同様に寄生バイポーラトランジスタ４３も動作し、コレクタとしてのＮウェル４３ｂからエミッタとしてのＮウェル４２ａに電流が流れ、Ｎウェル４３ｂの電圧も中間端子ＶＣ２の電圧になり、リセット回路４１ａの入力端子の電圧がローになる。すると、リセット回路４１ａは論理回路４１内部の所定のフリップフロップ（図示せず）などを強制的にリセットするので、論理回路４１がリセットされ、論理回路４１はバッテリ装置を使用不能にする信号を出力しない。

バッテリ保護回路を示す図である。バッテリ保護回路を示すレイアウト図である。バッテリ保護回路を示すレイアウト図である。従来のバッテリ保護回路を示すレイアウト図である。

符号の説明

ＢＡＴ１〜ＢＡＴ４……バッテリＳＷ１〜ＳＷ５……スイッチ
ＶＤＤ……電源端子ＶＣ１〜ＶＣ３……中間端子
ＶＳＳ……接地端子ＶＯＵＴ……出力端子
２０……ヒューズ３０……バッテリ保護回路
３１……論理回路３１ａ……リセット回路
３２〜３３……寄生バイポーラトランジスタ３２ａ〜３２ｂ、３３ｂ……Ｐウェル
３４……プルダウン抵抗３６〜３９……比較回路
３６ａ〜３９ａ……基準電圧回路

Claims

直列接続する複数のバッテリを保護し、
最上段の前記バッテリの正極端子がスイッチ群を介して接続される電源端子と、
最下段の前記バッテリの負極端子が前記スイッチ群を介して接続される接地端子と、
前記バッテリ間の接続点が前記スイッチ群を介して接続される中間端子と、
前記バッテリ夫々の電圧を監視する複数の監視回路と、
前記バッテリの電圧が所定電圧以上になると、前記バッテリの充放電経路が遮断されるよう動作する論理回路と、
前記監視回路の回路を構成するためのウェルのうち、前記中間端子に接続される第一ウェルと、
前記論理回路の回路を構成するためのウェルのうち、前記第一ウェルに近接配置される第二ウェルと、
を備えるバッテリ保護回路であって、
前記第一ウェルを囲うように第三ウェルを設けた、
ことを特徴とするバッテリ保護回路。
前記複数のバッテリと、
前記スイッチ群と、
請求項１に記載のバッテリ保護回路と、
を備えることを特徴とするバッテリ装置。