JP5136643B2 - Crossbar switch system - Google Patents
Crossbar switch system Download PDFInfo
- Publication number
- JP5136643B2 JP5136643B2 JP2010514293A JP2010514293A JP5136643B2 JP 5136643 B2 JP5136643 B2 JP 5136643B2 JP 2010514293 A JP2010514293 A JP 2010514293A JP 2010514293 A JP2010514293 A JP 2010514293A JP 5136643 B2 JP5136643 B2 JP 5136643B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- crossbar switch
- information
- history
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
この発明は、クロスバスイッチシステムに関する。 The present invention relates to a crossbar switch system.
近年、多段のクロスバスイッチを備える大規模コンピュータシステムが登場している。ここで、クロスバスイッチとは、中央処理装置、記憶装置、入出力装置などのコンピュータ内の各部を1対1で接続する経路を動的に形成するものである。各部間で送受信されるパケットは、多段のクロスバスイッチによって形成された経路を用いて当該クロスバスイッチ間を転送される。 In recent years, large-scale computer systems equipped with multistage crossbar switches have appeared. Here, the crossbar switch dynamically forms a path for connecting each part in a computer such as a central processing unit, a storage device, and an input / output device in a one-to-one relationship. Packets transmitted and received between the respective units are transferred between the crossbar switches using a path formed by multistage crossbar switches.
ところで、クロスバスイッチ各々に備えられたチップ各々は、図10に示すように、履歴情報(以下、ログと呼ぶ)を記憶部(ヒストリ(History) RAM(Random Access Memory)など)に蓄積している。このため、システムの運用者によってクロスバスイッチシステムの性能や設計妥当性の確認が行われる場合には、チップ単位の履歴情報が収集され、解析されていた。図10に示す矢印は、『IO(Input/Output、入出力装置)』から『SB(System Board、中央処理装置など)』に対してパケットが送信された時の経路の一例を示すものである。図10に示すように、当該パケットのログ情報は、A点での採取情報、B点での採取情報、D点での採取情報、F点での採取情報といったように、チップ単位で収集されていた。なお、図10において、『Packet』の後ろのアルファベットは、採取場所を示すものではなく、チップ単位で収集される情報が、断片的な様々な情報であることを示すものである。 By the way, each chip provided in each crossbar switch accumulates history information (hereinafter referred to as a log) in a storage unit (history RAM (Random Access Memory) or the like) as shown in FIG. . For this reason, when the system operator confirms the performance and design validity of the crossbar switch system, historical information in units of chips has been collected and analyzed. The arrows shown in FIG. 10 indicate an example of a route when a packet is transmitted from “IO (Input / Output)” to “SB (System Board, central processing unit, etc.)”. . As shown in FIG. 10, the log information of the packet is collected on a chip basis, such as collection information at point A, collection information at point B, collection information at point D, and collection information at point F. It was. In FIG. 10, the alphabet after “Packet” does not indicate the collection location, but indicates that the information collected in units of chips is various pieces of information.
また、特許文献1には、複数の情報処理装置からなるシステムにおいて、情報処理装置のログ情報が、情報処理装置単位で収集される技術が開示されている。また、特許文献2には、複数のコンピュータがネットワーク接続するシステムにおいて、パスのルート情報を含む診断パケットが生成され、ネットワークに送出される技術が開示されている。
Patent Document 1 discloses a technique in which log information of an information processing device is collected for each information processing device in a system including a plurality of information processing devices.
ところで、上記した従来の技術では、クロスバスイッチ間を転送されるパケットの解析が困難であるという課題があった。すなわち、チップ単位で収集されたログ情報は断片的にならざるを得ないので、クロスバスイッチ間を転送されるパケットの動きに着目した解析は困難である。また、多段のクロスバスイッチを備える大規模システムにおいては、チップ単位で収集される性能情報やイベント情報のみでは、システム全体としての性能や設計妥当性の確認を行うことが困難である。なお、上記した特許文献1や特許文献2に開示されている技術は、当該課題を解決し得るものではない。
Incidentally, the above-described conventional technique has a problem that it is difficult to analyze a packet transferred between crossbar switches. That is, the log information collected in units of chips must be fragmented, so that it is difficult to analyze the movement of packets transferred between crossbar switches. Further, in a large-scale system including a multi-stage crossbar switch, it is difficult to check the performance and design validity of the entire system only with performance information and event information collected on a chip basis. Note that the techniques disclosed in Patent Document 1 and
そこで、本発明は、上記した従来の技術の課題を解決するためになされたものであり、クロスバスイッチ間を転送されるパケットの解析を容易に行うことが可能なクロスバスイッチシステムを提供することを目的とする。 Accordingly, the present invention has been made to solve the above-described problems of the prior art, and provides a crossbar switch system capable of easily analyzing packets transferred between crossbar switches. Objective.
上記した課題を解決し、目的を達成するため、開示のシステムは、コンピュータ内の各部を接続する経路を形成するクロスバスイッチが多段に備えられたクロスバスイッチシステムである。また、クロスバスイッチは、パケットが入力すると、パケットの履歴情報を収集するための履歴収集用パケットを生成・発行する発行手段を備える。また、クロスバスイッチは、入力したパケットの転送に関する履歴情報を収集する収集手段を備える。また、クロスバスイッチは、発行された履歴収集用パケット、もしくは、前段のクロスバスイッチから転送された履歴収集用パケットに、収集した履歴情報を埋め込む埋め込み手段を備える。また、クロスバスイッチは、履歴情報を記憶する記憶部を備える。また、クロスバスイッチは、パケットの転送先がクロスバスイッチ以外である場合には、履歴収集用パケットに埋め込まれた履歴情報を記憶部に格納した上で、履歴情報を削除した元のパケットのみを転送先に転送し、転送先がクロスバスイッチである場合には、履歴収集用パケットを次段のクロスバスイッチに転送する転送手段を備える。 In order to solve the above-described problems and achieve the object, the disclosed system is a crossbar switch system in which crossbar switches that form paths that connect respective units in a computer are provided in multiple stages. The crossbar switch also includes issue means for generating and issuing a history collection packet for collecting packet history information when a packet is input. In addition, the crossbar switch includes a collection unit that collects history information regarding transfer of the input packet. The crossbar switch includes an embedding unit that embeds the collected history information in the issued history collection packet or the history collection packet transferred from the previous crossbar switch. The crossbar switch includes a storage unit that stores history information. In addition, when the packet transfer destination is other than the crossbar switch, the crossbar switch stores the history information embedded in the history collection packet in the storage unit and then transfers only the original packet from which the history information has been deleted. When the transfer destination is a crossbar switch, a transfer means for transferring a history collection packet to the next-stage crossbar switch is provided.
開示のシステムによれば、多段のクロスバスイッチ間を転送されるパケットの正確な性能値の採取と解析を容易に行うことが可能になる。 According to the disclosed system, it is possible to easily collect and analyze an accurate performance value of a packet transferred between multistage crossbar switches.
1 ログ収集用パケット
2 通常システム利用領域
3 ログ収集用領域
4 ログ情報
10 入力Port部
11 入力パケットチェック部
12 発行部
13 埋め込み部(入力Port情報/Chip No.)
14 入力バッファ部
15 埋め込み部(アービタ時間)
20 出力Port部
21 出力バッファ部
22 埋め込み部(Busy率)
23 埋め込み部(レイテンシ)
24 埋め込み部(出力Port情報)
25 格納部
26 伝送保護用チェックコード生成部
30 スイッチ部1
14
20
23 Embedding part (latency)
24 Embedding part (output port information)
25
以下に添付図面を参照して、開示のクロスバスイッチシステムの実施例を詳細に説明する。なお、以下では、クロスバスイッチシステムを備えたコンピュータシステムを実施例として説明する。ここで、コンピュータシステムとは、例えば、複数のクロスバスイッチを備えたサーバ装置などのことである。まず、実施例1におけるコンピュータシステムの概要を説明し、次に、実施例1におけるコンピュータシステムの構成、実施例1におけるコンピュータシステムによる処理の手順、実施例1の効果を順に説明する。続いて、他の実施例について説明する。 Hereinafter, embodiments of the disclosed crossbar switch system will be described in detail with reference to the accompanying drawings. In the following, a computer system including a crossbar switch system will be described as an example. Here, the computer system is, for example, a server device provided with a plurality of crossbar switches. First, the outline of the computer system in the first embodiment will be described, and then the configuration of the computer system in the first embodiment, the processing procedure by the computer system in the first embodiment, and the effects of the first embodiment will be described in order. Subsequently, another embodiment will be described.
[実施例1におけるコンピュータシステムの概要]
まず、図1を用いて、実施例1におけるコンピュータシステムの概要を説明する。図1は、実施例1におけるコンピュータシステムの概要を説明するための図である。また、図1には、クロスバスイッチ間で転送されるログ収集用パケットのフォーマット、およびクロスバスイッチが格納するログ情報を示す。[Outline of Computer System in Embodiment 1]
First, the outline of the computer system according to the first embodiment will be described with reference to FIG. FIG. 1 is a diagram for explaining the outline of the computer system according to the first embodiment. FIG. 1 shows a format of a log collection packet transferred between crossbar switches and log information stored in the crossbar switch.
図1に例示するコンピュータシステムは、『XB(cross bar switch)0』〜『XB5』までの6つのクロスバスイッチを備える。また、図1に例示するコンピュータシステムは、システムボード(以下『SB』とも称する)や、入出力装置/入出力装置が接続される入出力装置制御部(以下『IO』とも称する)をさらに備える。図1に例示されたシステムボードやIOなどの要素はいずれかのクロスバスイッチに接続されており、SB間、あるいはSB−IO間のパケット転送にXBが介在している。例えば、『IO』から『SB』に対してパケットが送信される場合、例えば、『XB3』、『XB0』、『XB1』、および『XB2』のクロスバスイッチ各々が、『IO』と『SB』とを1対1で接続する経路を動的に形成する。ここで、図1に例示する各クロスバスイッチの上に表記された『A』〜『F』とは、動的に形成された経路について、所定のクロスバスイッチを通過する通過点を説明する都合上表記したものである。すなわち、パケットは、『XB3』、『XB0』、『XB1』、および『XB2』によって形成された経路を用いて、『A』点、『B』点、『D』点、および『F』点を順に通過して転送される。 The computer system illustrated in FIG. 1 includes six crossbar switches “XB (cross bar switch) 0” to “XB5”. The computer system illustrated in FIG. 1 further includes a system board (hereinafter also referred to as “SB”) and an input / output device controller (hereinafter also referred to as “IO”) to which the input / output device / input / output device is connected. . The elements such as the system board and IO illustrated in FIG. 1 are connected to one of the crossbar switches, and XB intervenes in packet transfer between SBs or SB-IOs. For example, when a packet is transmitted from “IO” to “SB”, for example, the crossbar switches of “XB3”, “XB0”, “XB1”, and “XB2” are respectively “IO” and “SB”. Are dynamically formed on a one-to-one basis. Here, “A” to “F” written on each crossbar switch illustrated in FIG. 1 are for the purpose of explaining a passing point passing through a predetermined crossbar switch in a dynamically formed path. It is written. That is, the packet uses the path formed by “XB3”, “XB0”, “XB1”, and “XB2”, and points “A”, “B”, “D”, and “F”. Are transferred in order.
ここで、実施例1におけるクロスバスイッチは、それぞれチップを搭載している。また、各クロスバスイッチに搭載されたチップは、転送するパケットのログを収集する機能を備える。例えばクロスバスイッチ『XB3』に備えられるチップは、『IO』から入力するパケットを受け付けると、受け付けたパケットのログを収集するためのログ収集用パケットを発行する。具体的には、クロスバスイッチ『XB3』のチップは、図1に例示するように、『IO』から受信したパケットのフォーマットを変更し、ログ収集用パケット1を発行する。すなわち、クロスバスイッチ『XB3』のチップは、『IO』から受信したパケットに備えられている通常システム利用領域2とは別に、パケット内に当該パケットのログを収集するログ収集用領域3を生成することで、ログ収集用パケット1を発行する。なお、実施例1において、ログ収集用領域3は、複数のクロスバスイッチがそれぞれ収集したログを格納することができるよう、複数の領域に分割されている。例えば、図1に例示するログ収集用領域3は、6つの領域に分割されている。
Here, each of the crossbar switches in the first embodiment is mounted with a chip. A chip mounted on each crossbar switch has a function of collecting a log of packets to be transferred. For example, when the chip provided in the crossbar switch “XB3” receives a packet input from “IO”, it issues a log collection packet for collecting a log of the received packet. Specifically, the chip of the crossbar switch “XB3” changes the format of the packet received from “IO” and issues a log collection packet 1 as illustrated in FIG. That is, the chip of the crossbar switch “XB3” generates a
次に、クロスバスイッチ『XB3』のチップは、発行したログ収集用パケット1に、収集すべきログを埋め込む。例えば、図1の『A点』に示すように、クロスバスイッチ『XB3』のチップは、『XB3情報』を埋め込む。ここで、『XB3情報』とは、『XB3』のチップが収集する、『IO』から受信したパケットのログであって、パケットのログとして収集すべきログである。実施例1においては、経路情報や性能情報である。 Next, the chip of the crossbar switch “XB3” embeds a log to be collected in the issued log collection packet 1. For example, as indicated by “point A” in FIG. 1, the chip of the crossbar switch “XB3” embeds “XB3 information”. Here, “XB3 information” is a log of packets received from “IO” collected by the chip of “XB3”, and is a log to be collected as a log of packets. In the first embodiment, it is route information and performance information.
続いて、クロスバスイッチ『XB3』のチップは、ログを埋め込んだログ収集用パケット1の転送先が他のクロスバスイッチ以外の装置、例えば『SB』である場合には、当該ログ収集用パケット1に埋め込まれたログを、チップ内に設けられた記憶部(ヒストリ)に格納する。そして、クロスバスイッチ『XB3』のチップは、ログの収集対象とされた、図1の例では『XB3』に接続された『IO』から転送された元のパケットのみを、転送先に転送する。一方、ログ収集用パケット1の転送先が次段のクロスバスイッチである場合には、クロスバスイッチ『XB3』のチップは、自身が発行したログ収集用パケット1を転送先のクロスバスイッチに転送する。 Subsequently, when the transfer destination of the log collection packet 1 in which the log is embedded is a device other than another crossbar switch, for example, “SB”, the chip of the crossbar switch “XB3” stores the log collection packet 1 in the log collection packet 1. The embedded log is stored in a storage unit (history) provided in the chip. Then, the chip of the crossbar switch “XB3” transfers only the original packet transferred from “IO” connected to “XB3” in the example of FIG. On the other hand, when the transfer destination of the log collection packet 1 is the next-stage crossbar switch, the chip of the crossbar switch “XB3” transfers the log collection packet 1 issued by itself to the transfer destination crossbar switch.
例えば、クロスバスイッチ『XB3』のチップは、図1に示すように、転送先が『XB0』である場合には、ログ収集用パケット1をクロスバスイッチ『XB0』に転送する。 For example, as shown in FIG. 1, the chip of the crossbar switch “XB3” transfers the log collection packet 1 to the crossbar switch “XB0” when the transfer destination is “XB0”.
さて、クロスバスイッチ『XB0』のチップは、クロスバスイッチ『XB3』から転送されたログ収集用パケット1を受信すると、当該ログ収集用パケット1に、自身が収集したログを埋め込む。例えば、図1の『B点』に示すように、クロスバスイッチ『XB0』のチップは、『XB0情報』を埋め込む。ここで、図1に示すように、当該ログ収集用パケット1には、クロスバスイッチ『XB3』と『XB0』とを経るに従い、『XB3情報』と『XB0情報』とが累積して埋め込まれることになる。 Upon receiving the log collection packet 1 transferred from the crossbar switch “XB3”, the chip of the crossbar switch “XB0” embeds the log collected by itself in the log collection packet 1. For example, as indicated by “point B” in FIG. 1, the chip of the crossbar switch “XB0” embeds “XB0 information”. Here, as shown in FIG. 1, “XB3 information” and “XB0 information” are accumulated and embedded in the log collection packet 1 through the crossbar switches “XB3” and “XB0”. become.
その後、クロスバスイッチ『XB0』のチップは、ログ収集用パケット1を、次段のクロスバスイッチ『XB1』に転送する。クロスバスイッチ『XB1』のチップも同様に、図1の『D点』に示すように、『XB1情報』を埋め込み、当該ログ収集用パケット1を、クロスバスイッチ『XB2』に転送する。 After that, the chip of the crossbar switch “XB0” transfers the log collection packet 1 to the next-stage crossbar switch “XB1”. Similarly, the chip of the crossbar switch “XB1” embeds “XB1 information” and transfers the log collection packet 1 to the crossbar switch “XB2” as indicated by “D point” in FIG.
クロスバスイッチ『XB2』のチップも同様に、図1の『F点』に示すように、『XB2情報』を埋め込む。こうして、図1に示すように、当該ログ収集用パケット1には、クロスバスイッチ『XB3』、『XB0』、『XB1』、および『XB2』を経るに従い、『XB3情報』と『XB0情報』と『XB1情報』と『XB2情報』とが累積して埋め込まれる。 Similarly, the chip of the crossbar switch “XB2” embeds “XB2 information” as indicated by “point F” in FIG. Thus, as shown in FIG. 1, the log collection packet 1 includes “XB3 information” and “XB0 information” as it passes through the crossbar switches “XB3”, “XB0”, “XB1”, and “XB2”. “XB1 information” and “XB2 information” are accumulated and embedded.
続いて、クロスバスイッチ『XB2』のチップが、ログ収集用パケット1の転送先を判定する。図1の場合、ログ収集用パケット1の転送先は『SB』であり、クロスバスイッチ以外である。そこで、クロスバスイッチ『XB2』のチップは、まず、ログ収集用パケット1に埋め込まれたログを記憶部に格納し、その後、ログの収集対象とされた元のパケットのみを、転送先である『SB』に転送する。 Subsequently, the chip of the crossbar switch “XB2” determines the transfer destination of the log collection packet 1. In the case of FIG. 1, the transfer destination of the log collection packet 1 is “SB”, which is other than the crossbar switch. Therefore, the chip of the crossbar switch “XB2” first stores the log embedded in the log collection packet 1 in the storage unit, and thereafter, only the original packet that is the log collection target is the transfer destination “ SB ".
すなわち、クロスバスイッチ『XB2』のチップは、図1に例示するように、ログ収集用パケット1に累積して埋め込まれたログ情報4を記憶部に格納する。ここで、ログ情報4とは、『XB3情報』、『XB0情報』、『XB1情報』、および『XB2情報』のことであり、それぞれ、経路情報と性能情報とを含む情報である。クロスバスイッチ『XB2』のチップは、ログ収集用パケット1によって収集されたログ情報4を、パケット単位で記憶部に記憶する。このように、チップ単位で収集されたログ情報がパケット単位で記憶される結果、ログ情報は断片的な情報とはならず、パケットが通過した経路ごとにまとめられたログ情報となる。
That is, the chip of the crossbar switch “XB2” stores the
そして、クロスバスイッチ『XB2』のチップは、ログ収集用パケット1内のログ情報収集領域2を削除することで、パケットのフォーマットを元に戻す。そして、クロスバスイッチ『XB2』のチップは、ログ情報収集領域2を削除した後のパケットを、転送先である『SB』に転送する。
Then, the chip of the crossbar switch “XB2” restores the packet format to the original by deleting the log
その後、クロスバスイッチシステムを管理する外部装置であるシステムマネジメントが、クロスバスイッチ『XB2』の記憶部に格納されたログを収集し、解析システムや解析者等がログを解析する。この時、ログ情報は、パケット単位の情報となっているので、クロスバスイッチ間を転送されるパケットの解析を行うにあたり、パケットの動きに着目した解析を容易に行うことが可能になる。 Thereafter, system management, which is an external device that manages the crossbar switch system, collects logs stored in the storage unit of the crossbar switch “XB2”, and an analysis system, an analyst, and the like analyze the logs. At this time, since the log information is information in units of packets, it is possible to easily perform an analysis focusing on the movement of the packets when analyzing the packets transferred between the crossbar switches.
[実施例1におけるコンピュータシステムの構成]
次に、図2〜図5を用いて、実施例1におけるコンピュータシステムの構成を説明する。図2は、実施例1におけるコンピュータシステムの構成を説明するための図である。図3は、実施例1におけるクロスバスイッチの構成を説明するための機能ブロック図である。図4は、実施例1におけるクロスバスイッチの構成を示すブロック図である。図5は、パケットのフォーマットを説明するための図である。[Configuration of Computer System in Embodiment 1]
Next, the configuration of the computer system according to the first embodiment will be described with reference to FIGS. FIG. 2 is a diagram for explaining the configuration of the computer system according to the first embodiment. FIG. 3 is a functional block diagram for explaining the configuration of the crossbar switch in the first embodiment. FIG. 4 is a block diagram illustrating the configuration of the crossbar switch in the first embodiment. FIG. 5 is a diagram for explaining a packet format.
実施例1におけるコンピュータシステムは、図2に例示するような構成をとる。すなわち、実施例1におけるコンピュータシステムは、『XB0』〜『XB5』までの6つのクロスバスイッチを備える。また、クロスバスイッチ『XB0』〜『XB2』が、各々、システムボード『SB0』〜『SB2』に接続されている。また、クロスバスイッチ『XB3』〜『XB5』が、各々、入出力装置『IO0』〜『IO2』に接続されている。 The computer system according to the first embodiment has a configuration illustrated in FIG. That is, the computer system according to the first embodiment includes six crossbar switches “XB0” to “XB5”. The crossbar switches “XB0” to “XB2” are connected to the system boards “SB0” to “SB2”, respectively. Further, the crossbar switches “XB3” to “XB5” are connected to the input / output devices “IO0” to “IO2”, respectively.
また、クロスバスイッチ『XB0』〜『XB5』に備えられるチップ各々は、図2に示すように、クロスバシステムを管理するシステムマネジメントに接続されている。 Further, each chip included in the crossbar switches “XB0” to “XB5” is connected to system management for managing the crossbar system as shown in FIG.
ここで、クロスバスイッチ単体は、図3に例示するような構成をとる。図3の例では、クロスバスイッチが『Port a』、『Port b』、『Port c』、『Port d』の4つのポートを備えている(4Port XB)。クロスバスイッチの各々のポートは、それぞれ、入力Port部と出力Port部とを備える。図3に示すように、例えば、パケットが、『Port b』から入力して『Port d』から出力される場合には、パケットは、『Port b』の入力Port部からスイッチ部を経由し、その後、『Port d』の出力Port部から出力される。 Here, the crossbar switch alone has a configuration illustrated in FIG. In the example of FIG. 3, the crossbar switch has four ports “Port a”, “Port b”, “Port c”, and “Port d” (4Port XB). Each port of the crossbar switch includes an input port unit and an output port unit. As shown in FIG. 3, for example, when a packet is input from “Port b” and output from “Port d”, the packet passes from the input Port portion of “Port b” via the switch portion, Thereafter, the data is output from the output Port portion of “Port d”.
このようなパケットフローに着目して、クロスバスイッチ単体の機能および構成をイメージ化して示したブロック図が、図4である。図4においては、説明の都合上、入力Port部10と、スイッチ部30と、出力Port部20とがそれぞれ1つずつのみ示されているが、実際のクロスバスイッチには、ポートごとに、入力Port部と出力Port部とが備えられる。以下、入力Port部10、出力Port部20、およびスイッチ部30を順に説明する。
FIG. 4 is a block diagram illustrating the function and configuration of a single crossbar switch by focusing on such a packet flow. In FIG. 4, for convenience of explanation, only one input port unit 10, one
入力Port部10は、クロスバスイッチの外部から入力したパケットを受け付ける部である。一般に、入力Port部10は、チップ間の伝送上の遅延による性能の低下の影響を緩和することを目的として、バッファを有する。また、入力Port部10は、クロスバスイッチに入力したパケットにエラーがないか否か、つまりパケットが壊れていないか否かのチェックを行う。具体的には、入力Port部10は、図4に示すように、入力パケットチェック部11と、発行部12と、埋め込み部(入力Port情報/Chip No.)13と、入力バッファ部14と、埋め込み部(アービタ時間)15とを備える。なお、実施例1においては、入力Port部10が、埋め込み部15を備える例を説明するが、本発明はこれに限られるものではない。入力Port部10は、入力Port部10において埋め込むべきログが他にあれば、他のログを埋め込む埋め込み部をさらに備える。
The input port unit 10 is a unit that receives a packet input from the outside of the crossbar switch. In general, the input port unit 10 has a buffer for the purpose of mitigating the effect of performance degradation due to delay in transmission between chips. The input port unit 10 checks whether or not there is an error in the packet input to the crossbar switch, that is, whether or not the packet is broken. Specifically, as shown in FIG. 4, the input port unit 10 includes an input
入力パケットチェック部11は、クロスバスイッチに入力したパケットのチェックを行う。具体的には、入力パケットチェック部11は、パケットの入力を受け付けると、当該パケットにエラーがないか否かをチェックする。また、入力パケットチェック部11は、チェック後のパケットを、発行部12に送信する。
The input
発行部12は、パケットのログを収集するためのログ収集用パケットを発行する。具体的には、発行部12は、入力パケットチェック部11からパケットを受信すると、当該パケットのログを収集するためのログ収集用パケットを発行し、発行したログ収集用パケットを、埋め込み部13に送信する。ログ収集用パケットは、入力パケットチェック部11を介して受信したパケットに、ログ収集用領域を付加した構成を有する。また、実施例1における発行部12は、クロスバスイッチのチップを上位にて制御するシステムマネジメントからの発行指示に基づいて、ログ収集用パケットの発行を開始する。また、実施例1における発行部12は、受信したパケットが予め設定されている発行条件に一致するか否かを判定し、一致すると判定した場合に、ログ収集用パケットを発行する。
The issuing
ここで、実施例1における発行部12は、受信したパケットのフォーマットを変更し、フォーマットが変更されたパケット内に、パケットのログを収集するログ収集用領域を生成することで、ログ収集用パケットを発行する。例えば、実施例1における発行部12は、図5に示すようなログ収集用パケットを発行する。図5の例示において、『通常システム利用領域』とある領域は、通常のパケットが有する領域である。『通常システム利用領域』は、ヘッダ(『Header』)領域およびデータ(『Data』)領域が含まれる。
Here, the issuing
一方、『ログ収集用領域』とある領域が、発行部12によって受信パケットに付加生成された領域である。ログ収集用領域は、複数のクロスバスイッチがそれぞれ収集したログを格納することができるよう、複数の領域に分割されている。図5の例示において、あるクロスバスイッチに対応する『ログ収集用領域』は、『経路情報』および『性能情報』の領域に分割されている。なお、図5に示すログ収集用領域は『XB A』〜『XB D』の4つの領域に分割されている。これらの分割領域はそれぞれ、パケットが通過するクロスバスイッチを例示しており、『XB A』、『XB B』、『XB C』、『XB D』の順にログが格納される領域であることを示している。なお、図1に例示したように、ログ収集用領域は、クロスバスイッチごとに定められていなくてもよい。すなわち、ログは、パケットが通過するクロスバスイッチの順に従って、分割されている領域に順に格納されてもよい。設計のし易さや順番のわかりやすさという点で有効である。また、ログ収集用領域の分割数は一例に過ぎない。
On the other hand, an area “log collection area” is an area generated by the issuing
経路情報は、パケットの転送経路に関するログ情報が格納される領域である。『経路情報』の中には、『Chip情報』、『入力Port情報』および『出力Port情報』の領域が設定される。『Chip情報』とは、パケットが通過したクロスバスイッチのチップを識別する情報である。また、『入力Port情報』とは、当該パケットが入力した入力Port部10を識別する情報である。また、『出力Port情報』とは、当該パケットが出力される出力Port部20を識別する情報である。 The path information is an area in which log information related to the packet transfer path is stored. In the “route information”, areas of “Chip information”, “input port information”, and “output port information” are set. “Chip information” is information for identifying the chip of the crossbar switch through which the packet has passed. The “input port information” is information for identifying the input port unit 10 to which the packet is input. The “output port information” is information for identifying the output port unit 20 to which the packet is output.
一方、性能情報は、パケット転送時のクロスバスイッチの性能や動作に関連する情報が格納される領域である。『性能情報』の中には、『アービタ時間』、『Busy率』および『レイテンシ』の領域が設定される。『アービタ時間』とは、パケットが入力Port部10に保持されている時に、他の入力Port部10から入力したパケットと宛先が競合することで、スイッチ部30から調停を受けて転送を待たされた時間、あるいは、競合の負け回数などを示す情報である。また、『Busy率』とは、パケットの出力先にあるチップがパケット受付不可の状態であったことで、パケットが出力Port部20で転送を待たされた時間を固定時間で割った比率である。また、ここで述べる『レイテンシ』とは、パケットが、クロスバスイッチのチップに入力されてから出力されるまでの時間(クロック単位)である。 On the other hand, the performance information is an area in which information related to the performance and operation of the crossbar switch at the time of packet transfer is stored. In the “performance information”, areas of “arbiter time”, “Busy rate”, and “latency” are set. “Arbiter time” means that when a packet is held in the input port unit 10, a packet input from another input port unit 10 conflicts with a destination. This is information indicating the time spent or the number of losing competitions. Further, the “Busy rate” is a ratio obtained by dividing the time that the packet is waiting for transfer at the output port unit 20 by the fixed time because the chip at the output destination of the packet is in a state where the packet cannot be received. . The “latency” described here is the time (in clock units) from when a packet is input to the crossbar switch chip until it is output.
なお、図5には示していないが、『通常システム利用領域』に存在する『Header』の空き領域を利用する、または『ログ収集用領域』に対し冗長ビットを持たせることにより、パケットにログが収集されている状態か否かを識別するフラグを格納する領域を設けている。このフラグは、入力Port部10、出力Port部20のすべての埋め込み部と、格納部25による処理に利用される。
Although not shown in FIG. 5, the packet is logged by using a free area of “Header” existing in the “normal system use area” or by providing a redundant bit for the “log collection area”. An area for storing a flag for identifying whether or not the state is collected is provided. This flag is used for processing by all the embedding units of the input port unit 10 and the output port unit 20 and the
埋め込み部13は、ログを収集し、ログ収集用パケットへのログの埋め込みを行う。具体的には、図4に示された埋め込み部13は、発行部12からログ収集用パケットを受信すると、予め記憶された自身の入力Port情報とChip情報とを収集する。続いて、埋め込み部13は、発行部12から受信したログ収集用パケットのログ収集用領域に、収集した入力Port情報とChip情報とを埋め込み、埋め込み後のログ収集用パケットを、入力バッファ部14に送信する。なお、埋め込み部13は、入力Port情報とChip情報とをログ収集用パケットに埋め込む際に、ログが収集されている状態であることを識別するフラグをログ収集用パケットに格納する。
The embedding
入力バッファ部14は、埋め込み部13が出力したログ収集用パケットを一時的に格納する。具体的には、入力バッファ部14は、埋め込み部13からパケットを受信すると、当該パケットを一時的に格納し、適切なタイミングになると、格納していたパケットを、埋め込み部15に送信する。
The
埋め込み部15は、ログを収集し、ログ収集用パケットへのログの埋め込みを行う。具体的には、埋め込み部15は、入力バッファ部14からログ収集用パケットを受信すると、アービタ時間情報を収集する。続いて、埋め込み部15は、入力バッファ部14から受信したログ収集用パケットのログ収集用領域に、収集したアービタ時間情報を埋め込み、埋め込み後のログ収集用パケットを、スイッチ部30に送信する。
The embedding
出力Port部20は、スイッチ部30から入力したパケットを受け付ける部である。入力Port部10と同様、出力Port部20は、バッファを有する。また、出力Port部20は、ECC(Error Correcting Code)などの伝送保護用チェックコードを生成し、出力するパケットに付加する。具体的には、出力Port部20は、図4に示すように、出力バッファ部21と、埋め込み部(Busy率)22と、埋め込み部(レイテンシ)23と、埋め込み部(出力Port情報)24と、格納部25と、伝送保護用チェックコード生成部26とを備える。なお、実施例1においては、出力Port部20が、埋め込み部22と埋め込み部23と埋め込み部24とを備える例を説明するが、本発明はこれに限られるものではない。出力Port部20において埋め込むべきログが他にあれば、出力Port部20は、他のログに該当する埋め込み部をさらに備える。
The output port unit 20 is a unit that receives a packet input from the
スイッチ部30は、入力Port部10から入力したパケットのヘッダ情報に基づいて、パケットの経路を切り替える部である。スイッチ部30には、クロスバスイッチ内に設けられたポート部、つまり入力Port部10と出力Port部20とが接続されている。一般に、スイッチ部30は、各入力Port部10から入力したパケットが競合した場合に、調停する機能も有する。
The
出力バッファ部21は、パケットを一時的に格納する。具体的には、出力バッファ部21は、スイッチ部30からパケットを受信すると、当該パケットを一時的に格納し、適切なタイミングになると、格納していたパケットを、埋め込み部22に送信する。
The
埋め込み部22は、ログを収集し、出力バッファ部21からのパケットにログの埋め込みを行う。具体的には、埋め込み部22は、出力バッファ部21からログ収集用パケットを受信すると、クロスバスイッチのBusy率情報を収集する。続いて、埋め込み部22は、出力バッファ部21から受信したログ収集用パケットのログ収集用領域に、収集したBusy率情報を埋め込み、埋め込み後のログ収集用パケットを、埋め込み部23に送信する。
The embedding
埋め込み部23は、ログを収集し、埋め込み部22からのログ収集用パケットにログの埋め込みを行う。具体的には、埋め込み部23は、埋め込み部22からログ収集用パケットを受信すると、レイテンシ情報を収集する。続いて、埋め込み部23は、埋め込み部22からから受信したログ収集用パケットのログ収集用領域に、収集したレイテンシ情報を埋め込み、埋め込み後のログ収集用パケットを、埋め込み部24に送信する。
The embedding
埋め込み部24は、ログを収集し、ログ収集用パケットへのログの埋め込みを行う。具体的には、埋め込み部24は、埋め込み部23からログ収集用パケットを受信すると、予め記憶された自身の出力Port情報を収集する。続いて、埋め込み部24は、埋め込み部23から受信したログ収集用パケットのログ収集用領域に、収集した出力Port情報を埋め込み、埋め込み後のログ収集用パケットを、格納部25に送信する。
The embedding
格納部25は、埋め込み部24から出力されたログを一時的に格納する。具体的には、格納部25は、埋め込み部24からログ収集用パケットを受信すると、当該ログ収集用パケットの転送先がシステムボードなどのクロスバスイッチ以外の要素である場合には、ログが格納されている状態を示すフラグの有無を確認する。そして、格納部25は、当該フラグが、ログが収集されている状態であることを示すフラグである場合には、ログ収集用領域に埋め込まれたログを図示しない記憶部に格納する。また、格納部25は、ログ収集用領域が付加される前の当初のパケットのみを、転送先に転送する。すなわち、転送先がクロスバスイッチ以外の装置であった場合、実施例1における格納部25は、ログ収集用パケットから『ログ収集用領域』を削除し、『通常システム利用領域』のみのパケットに戻した上で、当該パケットを転送先に転送する。
The
一方、ログ収集用パケットの転送先がクロスバスイッチである場合には、格納部25は、ログ収集用パケットを、そのまま転送先のクロスバスイッチに転送する。なお、ログ収集用パケットの転送先がクロスバスイッチ以外であるのか、クロスバスイッチであるのかの判定について説明する。各クロスバスイッチのチップは、運用開始時には、クロスバスイッチの構成を予め記憶部に格納している。すなわち、チップは、隣接するクロスバスイッチはどのクロスバスイッチであるのか、何段のクロスバスイッチがコンピュータシステム内に設定されているのか、どのクロスバスイッチにはどのような構成要素が接続されているのかなどを予め記憶している。このため、クロスバスイッチのチップは、出力Port部20に保持されているパケットについて、当該パケットの転送先が、クロスバスイッチ以外であるのかクロスバスイッチであるのかを、予め記憶している情報に基づいて判定することができる。
On the other hand, when the transfer destination of the log collection packet is a crossbar switch, the
伝送保護用チェックコード生成部26は、伝送保護用チェックコードを生成する。具体的には、伝送保護用チェックコード生成部26は、伝送保護用チェックコードを生成し、格納部25から受信したパケットに伝送保護用チェックコードを付加して、クロスバスイッチの外部へ出力する。
The transmission protection check
[実施例1におけるコンピュータシステムによる処理の手順]
続いて、図6〜図9を用いて、実施例1におけるコンピュータシステムによる処理の手順を説明する。図6は、実施例1におけるコンピュータシステムのシステム運用手順を説明するためのフローチャートである。図7は、実施例1における発行部による処理の手順を説明するための図である。図8は、実施例1における埋め込み部による処理の手順を説明するための図である。図9は、実施例1における格納部による処理の手順を説明するための図である。[Processing Procedure by Computer System in Embodiment 1]
Subsequently, a processing procedure performed by the computer system according to the first embodiment will be described with reference to FIGS. FIG. 6 is a flowchart for explaining the system operation procedure of the computer system according to the first embodiment. FIG. 7 is a diagram for explaining a processing procedure by the issuing unit according to the first embodiment. FIG. 8 is a diagram for explaining a processing procedure by the embedding unit in the first embodiment. FIG. 9 is a diagram for explaining a processing procedure by the storage unit according to the first embodiment.
[システム運用手順]
まず、図6を用いてシステム運用手順を説明する。コンピュータシステムにパケットが送出されると、クロスバスイッチ内のチップ各々は、システムマネジメントによる設定を受け付けたか否かを判定する(S101)。ここでいう設定とは、ログ収集用パケットの発行条件を判定する際に必要な情報の設定や、クロスバスイッチの構成などの情報である。すなわち、実施例1におけるクロスバスイッチ内のチップ各々は、後述するように、入力したパケットが発行条件に一致するか否かを判定し、一致した場合にログ収集用パケットを発行するものである。このため、システムマネジメントは、発行条件を判定する際に必要な情報として、どの発行条件を用いて判定するのかを識別する情報などを、クロスバスイッチ内のチップ各々に対して設定する。[System operation procedure]
First, the system operation procedure will be described with reference to FIG. When the packet is sent to the computer system, each chip in the crossbar switch determines whether or not a setting by system management has been accepted (S101). The setting here is information such as setting of information necessary for determining the issue condition of the log collection packet and the configuration of the crossbar switch. That is, each chip in the crossbar switch according to the first embodiment determines whether or not the input packet matches the issuance condition as will be described later, and issues a log collection packet when the packet matches. For this reason, the system management sets information for identifying which issuance condition is to be used as information necessary for determining the issuance condition for each chip in the crossbar switch.
なお、発行条件とは、例えば、入力したパケットについては全て(毎回)フォーマットの変更を行う、といった条件や、あるいは、パケットのアドレスが予め設定された所定のアドレスに一致した場合に限り、フォーマットの変更を行う、といった条件が考えられる。このような条件付けは、解析対象とするパケットが特定のパケットに限定されている場合などに有効である。また、例えば、クロスバスイッチ内部のBusy率が一定の値を超えた場合に限り、フォーマットの変更を行う、といったステータスに基づく条件も考えられる。実施例1においては、パケットのアドレスが予め設定された所定のアドレスに一致した場合に限り、フォーマットの変更を行う、といった条件を想定する。 The issuance condition is, for example, a condition that the format of all input packets is changed (every time), or only when the packet address matches a predetermined address set in advance. Conditions such as making changes can be considered. Such conditioning is effective when a packet to be analyzed is limited to a specific packet. In addition, for example, a condition based on status such as changing the format only when the Busy rate inside the crossbar switch exceeds a certain value may be considered. In the first embodiment, it is assumed that the format is changed only when the packet address matches a predetermined address set in advance.
チップがシステムマネジメントから設定を受け付けていない場合には(S101否定)、チップ各々は、システムマネジメントによる設定を受け付けるまで待機する。一方、各チップがシステムマネジメントから設定を受け付けた場合には(S101肯定)、チップ各々は、システムマネジメントからログ収集処理の開始指示を受け付けたか否かを判定する(S102)。開始指示を受け付けていない場合には(S102否定)、チップ各々は、開始指示を待機する。 When the chip has not received the setting from the system management (No in S101), each chip waits until the setting by the system management is received. On the other hand, when each chip receives the setting from the system management (Yes in S101), each chip determines whether or not a log collection processing start instruction is received from the system management (S102). When the start instruction is not received (No at S102), each chip waits for the start instruction.
一方、開始指示を受け付けた場合には(S102肯定)、チップ各々は、パケット転送に関するログ収集処理を開始する(S103)。すなわち、チップ各々は、パケットの受信に応じてログ収集用パケットを発行し、あるいは当該ログ収集用パケットにログを埋め込み、埋め込んだログを記憶部に格納したり、ログ収集用パケットを他装置に転送するなどする。 On the other hand, when a start instruction is received (Yes at S102), each chip starts log collection processing related to packet transfer (S103). That is, each chip issues a log collection packet in response to reception of a packet, or embeds a log in the log collection packet, stores the embedded log in a storage unit, or sends the log collection packet to another device. Transfer it.
そして、チップ各々は、システムマネジメントによる終了指示を受け付けたか否かを判定する(S104)。システムマネジメントからの終了指示を各チップが受け付けていない場合には(S104否定)、チップ各々は、ログ収集処理を実行しつつ、終了指示を待機する。 Then, each chip determines whether an end instruction by system management has been received (S104). If each chip has not received an end instruction from the system management (No in S104), each chip waits for the end instruction while executing the log collection process.
一方、システムマネジメントからの終了指示を受け付けた場合には(S104肯定)、システムマネジメントが、チップ各々のヒストリ内に格納されたログを収集する(S105)。すなわち、チップ各々は、パケットの転送先に応じて自らが最終段のチップとなった場合に、ヒストリ内にログを格納している。このため、システムマネジメントは、最終段となり得るクロスバスイッチ各々について、チップ各々のヒストリ内に格納されたログを収集することで、ログ収集の対象となった全てのパケットについて、ログを収集する。なお、特定のクロスバスイッチのみが最終段のクロスバスイッチとなり得る構成の場合には、システムマネジメントは、特定のクロスバスイッチのチップについてのみ、ヒストリ内に格納されたログを収集すればよい。その後、解析システムや解析者などによって、収集されたログが解析される(S106)。 On the other hand, when an end instruction is received from the system management (Yes in S104), the system management collects logs stored in the history of each chip (S105). That is, each chip stores a log in its history when it becomes the last chip according to the packet transfer destination. For this reason, the system management collects logs for all packets subjected to log collection by collecting logs stored in the history of each chip for each of the crossbar switches that can be the final stage. When only a specific crossbar switch can be the last-stage crossbar switch, the system management may collect logs stored in the history only for the chip of the specific crossbar switch. Thereafter, the collected log is analyzed by an analysis system or an analyst (S106).
[発行部による処理の手順]
次に、図7を用いて、発行部12による処理の手順を説明する。図7に示すように、まず、発行部12は、パケットの入力を受け付けたか否かを判定する(S201)。パケットの入力を受け付けていない場合には(S201否定)、発行部12は、パケットの入力を待機する。[Procedure for processing by the issuing department]
Next, a processing procedure by the issuing
一方、パケットの入力を受け付けた場合には(S201肯定)、発行部12は、パケットから情報を抽出する(S202)。具体的には、発行部12は、後述するS204においてログ収集用パケットの発行条件を判定するための情報を、パケットから抽出する。実施例1において、発行条件は、パケットのアドレスが予め設定された所定のアドレスに一致した場合に限り、フォーマットの変更を行う、といった条件である。このため、発行部12は、発行条件を判定するための情報として、パケットからアドレスを抽出する。
On the other hand, when receiving an input of a packet (Yes in S201), the issuing
次に、発行部12は、受信したパケットのフォーマットが既に変更済みであるか否かを判定する(S203)。パケットフォーマットがすでに変更済みであれば、つまりパケットにすでにログ収集用領域が設定されている場合、発行部12は、そのまま何もせずにパケットを発行し(S206)、埋め込み部13にパケットを送信して、処理を終了する。
Next, the issuing
一方、パケットのフォーマットが変更済みでなければ(S203否定)、発行部12は、次に、入力したパケットがログ収集用パケットの発行条件に一致するか否かを判定する(S204)。実施例1において、発行部12は、ステップS202にて抽出したアドレスが、予め設定された所定のアドレスに一致するか否かを判定する。そして、S201で入力したパケットが発行条件に一致しない場合(S204否定)、発行部12は、そのまま何もせずにパケットを発行し(S206)、埋め込み部13にパケットを送信して、処理を終了する。
On the other hand, if the format of the packet has not been changed (No at S203), the issuing
一方、発行条件に一致した場合(S204肯定)、発行部12は、パケットのフォーマットを変更する(S205)。具体的には、発行部12は、パケット内に、当該パケットのログを収集するログ収集用領域を生成する。
On the other hand, if the issuance conditions are met (Yes at S204), the issuing
そして、発行部12は、ログ収集用パケットを発行し(S206)、埋め込み部13に発行したパケットを送信して、処理を終了する。
Then, the issuing
[埋め込み部による処理の手順]
次に、図8を用いて、埋め込み部による処理の手順を説明する。なお、実施例1において、埋め込み部としては、埋め込み部13と、埋め込み部15と、埋め込み部22と、埋め込み部23と、埋め込み部24とがある。いずれの埋め込み部も、同様の処理を行うものであるので、以下では、埋め込み部13の処理を想定して説明する。[Procedure for processing by the embedding unit]
Next, a processing procedure by the embedding unit will be described with reference to FIG. In the first exemplary embodiment, the embedded part includes an embedded
埋め込み部13は、パケットの入力を受け付けたか否かを判定する。パケットの入力を受け付けていない場合には(S301否定)、埋め込み部13は、パケットの入力を待機する。
The embedding
一方、パケットの入力を受け付けた場合には(S301否定)、埋め込み部13は、パケットから情報を抽出する(S302)。具体的には、埋め込み部13は、後述するS303においてログの埋め込みが可能であるか否かを判定するための情報を、パケットから抽出する。S302では、例えば、ログ収集用領域が生成されているか否かを確認する。
On the other hand, when receiving an input of a packet (No in S301), the embedding
次に、埋め込み部13は、受信したパケットにログを埋め込み可能であるか否かを判定する(S303)。例えば、パケットにログ収集用領域が生成されているか否かを判定する。ログを埋め込み可能でなければ(S303否定)、埋め込み部13は、そのまま何もせずにパケットを転送し(S306)、処理を終了する。
Next, the embedding
一方、受信したパケットにログを埋め込み可能であれば(S303肯定)、埋め込み部13は、ログの埋め込みタイミングであるか否かを判定し(S304)、埋め込みタイミングとなると(S304肯定)、パケットにログを埋め込む(S305)。例えば、埋め込み部13は、入力Port情報およびChip情報を、ログ収集用領域に埋め込む。
On the other hand, if the log can be embedded in the received packet (Yes in S303), the embedding
その後、埋め込み部13は、パケットを転送し(S306)、処理を終了する。
Thereafter, the embedding
[格納部による処理の手順]
次に、図9を用いて、格納部25による処理の手順を説明する。図9に示すように、まず、格納部25は、パケットの入力を受け付けたか否かを判定する(S401)。パケットの入力を受け付けていない場合には(S401否定)、格納部25は、パケットの入力を待機する。[Processing procedure by the storage unit]
Next, a processing procedure by the
一方、パケットの入力を受け付けた場合には(S401肯定)、格納部25は、パケットの出力先がクロスバスイッチであるか否かを判定する(S402)。パケットの出力先がクロスバスイッチであれば(S402肯定)、格納部25は、パケットをそのまま出力し(S404)、処理を終了する。
On the other hand, when receiving an input of a packet (Yes at S401), the
一方、パケットの出力先がクロスバスイッチでなければ(S402否定)、格納部25は、ログ収集用領域に埋め込まれたログをヒストリに格納し、ログ収集用パケットからログ収集用領域を削除する(S403)。
On the other hand, if the output destination of the packet is not a crossbar switch (No in S402), the
そして、格納部25は、パケットを出力して(S404)、処理を終了する。
And the
[実施例1の効果]
上記してきたように、実施例1によれば、クロスバスイッチ各々に備えられたチップ各々は、パケットの入力を受け付けると、パケットのログを収集するためのログ収集用パケットを生成・発行する。また、入力したパケットの転送に関するログを収集する。また、発行されたログ収集用パケット、もしくは、前段のクロスバスイッチから転送されたログ収集用パケットに、収集したログを埋め込む。また、パケットの転送先がクロスバスイッチ以外である場合には、ログ収集用パケットに埋め込まれたログを記憶部に格納した上で、ログを削除した元のパケットのみを転送先に転送し、転送先がクロスバスイッチである場合には、ログ収集用パケットを次段のクロスバスイッチに転送する。このようなことから、多段のクロスバスイッチ間を転送されるパケットの正確な性能値の採取と解析を容易に行うことが可能になる。[Effect of Example 1]
As described above, according to the first embodiment, each chip provided in each crossbar switch generates and issues a log collection packet for collecting a packet log when receiving a packet input. It also collects logs related to transfer of input packets. The collected log is embedded in the issued log collection packet or the log collection packet transferred from the previous crossbar switch. In addition, when the packet transfer destination is other than the crossbar switch, the log embedded in the log collection packet is stored in the storage unit, and only the original packet with the log deleted is transferred to the transfer destination. If the destination is a crossbar switch, the log collection packet is transferred to the next-stage crossbar switch. For this reason, it is possible to easily collect and analyze an accurate performance value of a packet transferred between multistage crossbar switches.
すなわち、従来の手法では、チップ単位でログが収集されるので、ログは、断片的にならざるを得なかった。このため、例えば、特定のパケットに着目したデバッグをしようとしても、当該パケットがクロスバスイッチのチップ各々の内部をどのような経路で通過したか、また、通過した際の状態について、解析することが困難であった。また、多段のクロスバスイッチを備える大規模システムにおいては、当該パケットがどのような経路で通過したか、また、通過した際の状態について解析することが、非常に困難であった。 That is, in the conventional method, logs are collected in units of chips, so the logs have to be fragmented. For this reason, for example, even when trying to debug focusing on a specific packet, it is possible to analyze what route the packet has passed through each of the chips of the crossbar switch and the state when the packet has passed. It was difficult. Further, in a large-scale system including a multistage crossbar switch, it is very difficult to analyze the route through which the packet has passed and the state when the packet has passed.
これに対し、実施例1の手法によれば、ログ収集用パケットは、ログ収集対象とされるパケット自身に追従し、通過したクロスバスイッチのチップ各々でリアルタイムに収集されるログを、累積して収集していく。このため、ログ収集用パケットが収集したログを解析するだけで、パケットがクロスバスイッチのチップ各々の内部をどのような経路で通過したか、また、通過した際の状態を、容易に解析することが可能になる。また、多段のクロスバスイッチを備える大規模システムにおいても、当該パケットがどのような経路で通過したか、また、通過した際の状態について、容易に解析することが可能になる。 On the other hand, according to the method of the first embodiment, the log collection packet follows the packet itself that is the log collection target, and accumulates logs collected in real time in each crossbar switch chip that has passed. Collect. For this reason, simply analyzing the log collected by the log collection packet, it is possible to easily analyze the route that the packet has passed through each chip of the crossbar switch and the state when it passed. Is possible. Further, even in a large-scale system including a multi-stage crossbar switch, it is possible to easily analyze the route through which the packet has passed and the state when the packet has passed.
また、パケットの動きに着目し、経路の始まりから終わりまでのクロスバスイッチ各々のその瞬間のレイテンシ、アービタ時間、Busy率、経路などのログを収集できるので、システム全体を通した妥当性、性能評価解析も可能になる。 In addition, focusing on packet movement, it is possible to collect logs of the latency, arbiter time, Busy rate, route, etc. of each crossbar switch from the beginning to the end of the route. Analysis is also possible.
さらに、ログ収集用パケットは、パケットと同じように、キューに格納され、アービタへ参加し、出力される。このため、実測値と同等のデータを採取することが可能になる。すなわち、クロスバスイッチ内部にある回路間のレイテンシ情報、調停時間情報、状態情報などの採取も可能である。また、2段以上の多段クロスバスイッチを利用したシステムの経路情報、レイテンシ情報の解析なども可能である。 Further, the log collection packet is stored in the queue, participates in the arbiter, and is output in the same manner as the packet. For this reason, it is possible to collect data equivalent to the actually measured values. That is, it is possible to collect latency information, arbitration time information, status information, etc. between circuits in the crossbar switch. It is also possible to analyze system path information and latency information using a multistage crossbar switch of two or more stages.
[他の実施例]
さて、これまで本発明の実施例について説明したが、本発明は上記した実施例以外にも、種々の異なる形態にて実施されてよいものである。[Other embodiments]
Although the embodiments of the present invention have been described so far, the present invention may be implemented in various different forms other than the above-described embodiments.
[発行タイミング]
上記の実施例1においては、クロスバスイッチのチップが、上位装置であるシステムマネジメントからログ収集処理の開始指示などの発行指示を受け付け、その後、予め設定していた発行条件に一致するか否かを判定して、一致する場合に、ログ収集用パケットの発行を行うものであった。しかしながら、本発明はこれに限られるものではない。例えば、クロスバスイッチのチップは、システムマネジメントからの発行指示がなくとも、ログ収集処理を開始していてもよい。この場合に、全パケットについてログ収集用パケットを発行してもよいし、あるいは、例えば、Busy率が所定の閾値を超えるなどの予め設定していたステータス条件を満たした場合にのみ、ログ収集用パケットを発行してもよい。すなわち、ログ収集用パケット発行の契機は、運用の形態に併せて適宜変更し得るものである。[Issuance timing]
In the first embodiment, the crossbar switch chip receives an issuance instruction such as a log collection processing start instruction from the system management, which is a higher-level device, and then determines whether or not the issuance condition matches in advance. When it is determined and they match, a log collection packet is issued. However, the present invention is not limited to this. For example, the chip of the crossbar switch may start the log collection process even if there is no issue instruction from the system management. In this case, log collection packets may be issued for all packets, or only for log collection when a preset status condition such as the Busy rate exceeds a predetermined threshold is satisfied. A packet may be issued. In other words, the trigger for issuing the log collection packet can be changed as appropriate according to the mode of operation.
[埋め込み情報]
上記の実施例1においては、ログ収集用パケットに埋め込むログとして、Chip情報、入力Port情報、出力Port情報、アービタ時間情報、Busy率情報、レイテンシ情報などを想定したが、本発明はこれに限られるものではない。チップにおいて埋め込み可能な情報であって、パケットのログとして収集すべき情報であれば、その他の情報を埋め込んでもよい。すなわち、ログ収集用パケットに埋め込むログは、運用の形態に併せて適宜変更し得るものである。[Embedding information]
In the first embodiment, Chip information, input Port information, output Port information, arbiter time information, Busy rate information, latency information, and the like are assumed as logs embedded in the log collection packet. However, the present invention is not limited to this. It is not something that can be done. Other information may be embedded as long as it can be embedded in the chip and should be collected as a packet log. That is, the log embedded in the log collection packet can be appropriately changed according to the operation mode.
[システム構成等]
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順(図6〜図9など)、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。[System configuration, etc.]
In addition, among the processes described in this embodiment, all or part of the processes described as being performed automatically can be performed manually, or the processes described as being performed manually can be performed. All or a part can be automatically performed by a known method. In addition, the processing procedures (FIGS. 6 to 9 etc.), control procedures, specific names, information including various data and parameters shown in the above-mentioned documents and drawings are arbitrarily changed unless otherwise specified. can do.
また、図示したクロスバスイッチの各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、クロスバスイッチの分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、複数の埋め込み部を一体化するなど、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、クロスバスイッチにて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。 Each component of the illustrated crossbar switch is functionally conceptual and does not necessarily need to be physically configured as illustrated. That is, the specific form of distribution / integration of the crossbar switch is not limited to the one shown in the figure, and all or a part of the crossbar switch may be arbitrarily combined, such as integrating a plurality of embedding parts according to various loads or usage conditions. It can be configured to be functionally or physically distributed and integrated in units. Further, all or some of the processing functions performed by the crossbar switch can be realized by a CPU and a program that is analyzed and executed by the CPU, or can be realized as hardware by wired logic.
プログラムにて実現される場合には、CPUにて、コンピュータ内の各部のいずれかから入力されることでパケットを受け付けると、当該パケットの履歴情報を収集するための履歴収集用パケットを発行する発行プロセスと、発行プロセスによって発行された履歴収集用パケット、もしくは、前段のクロスバスイッチから転送された履歴収集用パケットに、当該履歴収集用パケットが収集すべき履歴情報を埋め込む埋め込みプロセスと、埋め込みプロセスによって履歴情報を埋め込まれた履歴収集用パケットの転送先がクロスバスイッチ以外である場合には、当該履歴収集用パケットに埋め込まれた履歴情報を記憶部に格納した上で当該履歴情報の収集対象とされた元のパケットのみを転送先に転送し、転送先がクロスバスイッチである場合には、当該履歴収集用パケットを次段のクロスバスイッチに転送する転送プロセスと、が実行される。 When implemented by a program, the CPU issues a history collection packet for collecting history information of the packet when the packet is received by being input from any of the units in the computer. Process, a history collection packet issued by the issuing process, or a history collection packet transferred from the previous crossbar switch, embedding history information to be collected by the history collection packet, and an embedding process. When the transfer destination of the history collection packet with the history information embedded is other than the crossbar switch, the history information embedded in the history collection packet is stored in the storage unit and then the history information is collected. When only the original packet is transferred to the transfer destination, and the transfer destination is a crossbar switch Includes a transfer process of transferring the history collection packet to the next stage of the crossbar switch, is performed.
Claims (6)
前記クロスバスイッチは、
パケットが入力すると、当該パケットの履歴情報を収集するための履歴収集用パケットを生成・発行する発行手段と、
前記入力したパケットの転送に関する履歴情報を収集する収集手段と、
前記発行手段によって発行された履歴収集用パケット、もしくは、前段のクロスバスイッチから転送された履歴収集用パケットに、前記収集手段が収集した履歴情報を埋め込む埋め込み手段と、
履歴情報を記憶する記憶部と、
パケットの転送先がクロスバスイッチ以外である場合には、前記履歴収集用パケットに埋め込まれた履歴情報を記憶部に格納した上で、前記履歴情報を削除した元のパケットのみを転送先に転送し、転送先がクロスバスイッチである場合には、当該履歴収集用パケットを次段のクロスバスイッチに転送する転送手段と、
を備えたこと特徴とするクロスバスイッチシステム。A crossbar switch system in which a crossbar switch forming a path connecting each part in a computer is provided in multiple stages,
The crossbar switch is
When a packet is input, issuing means for generating and issuing a history collection packet for collecting history information of the packet,
Collecting means for collecting history information relating to transfer of the input packet;
Embedding means for embedding history information collected by the collection means in the history collection packet issued by the issuing means or the history collection packet transferred from the previous crossbar switch;
A storage unit for storing history information;
When the packet transfer destination is other than the crossbar switch, the history information embedded in the history collection packet is stored in the storage unit, and only the original packet from which the history information has been deleted is transferred to the transfer destination. When the transfer destination is a crossbar switch, transfer means for transferring the history collection packet to the next-stage crossbar switch;
A crossbar switch system characterized by comprising
前記発行手順によって発行された履歴収集用パケット、もしくは、前段のクロスバスイッチから転送された履歴収集用パケットに、当該履歴収集用パケットが収集すべき履歴情報を埋め込む埋め込み手順と、
前記埋め込み手順によって履歴情報を埋め込まれた履歴収集用パケットの転送先がクロスバスイッチ以外である場合には、当該履歴収集用パケットに埋め込まれた履歴情報を記憶部に格納した上で当該履歴情報の収集対象とされた元のパケットのみを転送先に転送し、転送先がクロスバスイッチである場合には、当該履歴収集用パケットを次段のクロスバスイッチに転送する転送手順と、をコンピュータに実行させることを特徴とするプログラム。An issuance procedure for issuing a history collection packet for collecting history information of the packet when a packet is received by being input from any of the units in the computer;
An embedding procedure for embedding history information to be collected by the history collection packet in the history collection packet issued by the issuing procedure or the history collection packet transferred from the previous crossbar switch;
When the transfer destination of the history collection packet embedded with the history information by the embedding procedure is other than the crossbar switch, the history information embedded in the history collection packet is stored in the storage unit, and then the history information Transfers only the original packet to be collected to the transfer destination, and if the transfer destination is a crossbar switch, causes the computer to execute a transfer procedure for transferring the history collection packet to the next-stage crossbar switch. A program characterized by that.
入力パケットに、パケット転送の履歴情報を記録するための領域を付加した履歴収集用パケットを発行する手段と、
パケット転送に関する履歴情報を収集する手段と、
前記発行された履歴収集用パケット、もしくは他の装置から受信した履歴収集用パケットに、前記収集手段が収集した履歴情報を書き込む手段と、
履歴情報を記憶する記憶部と、
パケットの転送先がクロスバ装置以外の装置である場合、前記履歴収集用パケットに埋め込まれた履歴情報を前記記憶部に格納した上で、前記履歴情報を記録する領域を削除したパケットのみを転送先に転送する一方、パケットの転送先がクロスバ装置である場合には、自身が収集した履歴情報を書き込んだ履歴収集用パケットを次段のクロスバ装置に転送する手段と、を備えたこと特徴とするクロスバ装置。A crossbar device connected to a plurality of devices and intervening in data transfer between the devices,
A means for issuing a history collection packet in which an area for recording packet transfer history information is added to an input packet;
Means for collecting historical information about packet forwarding;
Means for writing history information collected by the collection means into the issued history collection packet or history collection packet received from another device;
A storage unit for storing history information;
When the transfer destination of the packet is a device other than the crossbar device, the history information embedded in the history collection packet is stored in the storage unit, and only the packet from which the area for recording the history information is deleted is transferred to And a means for transferring a history collection packet in which history information collected by itself is written to the next-stage crossbar device when the packet transfer destination is a crossbar device. Crossbar device.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2008/059917 WO2009144799A1 (en) | 2008-05-29 | 2008-05-29 | Cross bar switch system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009144799A1 JPWO2009144799A1 (en) | 2011-09-29 |
| JP5136643B2 true JP5136643B2 (en) | 2013-02-06 |
Family
ID=41376698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010514293A Expired - Fee Related JP5136643B2 (en) | 2008-05-29 | 2008-05-29 | Crossbar switch system |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8780900B2 (en) |
| JP (1) | JP5136643B2 (en) |
| WO (1) | WO2009144799A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010218415A (en) * | 2009-03-18 | 2010-09-30 | Olympus Corp | Hardware switch and distributed processing system |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09200878A (en) * | 1996-01-12 | 1997-07-31 | Nec Corp | Method and device for testing pass normality in time-division channel device |
| JP3301383B2 (en) * | 1998-06-05 | 2002-07-15 | 日本電気株式会社 | Network system test method and network test system |
| JP3839215B2 (en) * | 2000-03-14 | 2006-11-01 | 株式会社日立製作所 | Error detection / correction method, main storage controller for computer system, and computer system |
| US7079525B1 (en) * | 2000-04-27 | 2006-07-18 | Cisco Technology, Inc. | Network switch having a hybrid switch architecture |
| JP2003324478A (en) | 2002-05-07 | 2003-11-14 | Hitachi Ltd | Information processing device and information exchange system |
| US7433363B2 (en) * | 2004-08-23 | 2008-10-07 | The United States Of America As Represented By The Secretary Of The Navy | Low latency switch architecture for high-performance packet-switched networks |
| JP4774347B2 (en) * | 2006-08-18 | 2011-09-14 | 富士通株式会社 | Node device, control device, control method, and control program |
| WO2009147726A1 (en) * | 2008-06-03 | 2009-12-10 | 富士通株式会社 | Information processing unit, method for controlling information processing unit, and semiconductor device |
-
2008
- 2008-05-29 JP JP2010514293A patent/JP5136643B2/en not_active Expired - Fee Related
- 2008-05-29 WO PCT/JP2008/059917 patent/WO2009144799A1/en not_active Ceased
-
2010
- 2010-10-21 US US12/926,032 patent/US8780900B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20110038374A1 (en) | 2011-02-17 |
| US8780900B2 (en) | 2014-07-15 |
| WO2009144799A1 (en) | 2009-12-03 |
| JPWO2009144799A1 (en) | 2011-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8990451B2 (en) | Controller for direct access to a memory for the direct transfer of data between memories of several peripheral devices, method and computer program enabling the implementation of such a controller | |
| US11341842B2 (en) | Metering data management system and computer readable recording medium | |
| US20150063120A1 (en) | Controller area network (can) worst-case message latency with priority inversion | |
| US7984413B2 (en) | Wiring design processing method and wiring design processing apparatus | |
| CN101506783A (en) | Method and apparatus for conditional broadcast of barrier operations | |
| CN109586959A (en) | A kind of method and device of fault detection | |
| EP1895432B1 (en) | Multiprocessor system | |
| JP2010205194A (en) | Control circuit, information processing apparatus, and method for controlling information processing apparatus | |
| JP5136643B2 (en) | Crossbar switch system | |
| JPWO2012108024A1 (en) | Relay device, relay history recording method, and data processing device | |
| JP2012129857A (en) | Data processing system and data order guarantee method | |
| US9053092B2 (en) | System authorizing direct data transfers between memories of several components of that system | |
| JP6717184B2 (en) | In-vehicle control device | |
| KR20170117326A (en) | Direct memory access control device for at least one processing unit having a random access memory | |
| JPWO2008105099A1 (en) | Application cooperation control program, application cooperation control method, and application cooperation control apparatus | |
| JP5836229B2 (en) | Stream processing device, server, and stream processing method | |
| CN120706345A (en) | Chip design verification method and related device | |
| CN118659993B (en) | Network sub-health state detection method and device, electronic equipment and storage medium | |
| Concer et al. | Distributed flit-buffer flow control for networks-on-chip | |
| JP5239769B2 (en) | Request order control system, request order control method, and request order control program | |
| US20130132692A1 (en) | Storage devices and storage systems | |
| JP4900680B2 (en) | Semiconductor memory test equipment | |
| Sun et al. | Attendre: mitigating ill effects of race conditions in openflow via queueing mechanism | |
| Tay | Open systems | |
| JP2019160148A (en) | Data collection device, memory controller, arithmetic unit, information processing device, data collection system, and data collection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |