Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5144141B2 - Wiring pattern forming method and electronic component mounting package - Google Patents
[go: Go Back, main page]

JP5144141B2 - Wiring pattern forming method and electronic component mounting package - Google Patents

Wiring pattern forming method and electronic component mounting package Download PDF

Info

Publication number
JP5144141B2
JP5144141B2 JP2007170220A JP2007170220A JP5144141B2 JP 5144141 B2 JP5144141 B2 JP 5144141B2 JP 2007170220 A JP2007170220 A JP 2007170220A JP 2007170220 A JP2007170220 A JP 2007170220A JP 5144141 B2 JP5144141 B2 JP 5144141B2
Authority
JP
Japan
Prior art keywords
porous sheet
resist
wiring pattern
conductor film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007170220A
Other languages
Japanese (ja)
Other versions
JP2009010171A (en
Inventor
裕一 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007170220A priority Critical patent/JP5144141B2/en
Publication of JP2009010171A publication Critical patent/JP2009010171A/en
Application granted granted Critical
Publication of JP5144141B2 publication Critical patent/JP5144141B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線パターンを形成する技術に関し、さらに詳しくは、MEMS素子等の電子部品が搭載される領域が凹部(キャビティ)状に成形された基板(以下、便宜上、「パッケージ」ともいう)に配線パターンを形成する配線パターン形成方法、及びこの配線パターン形成方法を用いて作製された電子部品搭載用パッケージに関する。   The present invention relates to a technique for forming a wiring pattern. More specifically, the present invention relates to a substrate (hereinafter also referred to as a “package” for convenience) in which a region on which an electronic component such as a MEMS element is mounted is formed in a concave shape. The present invention relates to a wiring pattern forming method for forming a wiring pattern and an electronic component mounting package manufactured by using this wiring pattern forming method.

近年、マイクロサイズのセンサ、アクチュエータ、制御回路を集積化した微細システムであるMEMS(Micro Electro-Mechanical Systems)素子がパッケージに搭載されるようになっている。このMEMS素子自体のサイズは数μmのオーダーであるが、実際に使用する場合には、MEMS素子をパッケージ本体である基板に搭載し、キャップで封止したパッケージ構造としている。その際、パッケージ全体のサイズ(特に、高さ方向)を小さくするため、基板上でMEMS素子が搭載される部分を凹部(キャビティ)状に成形し、その凹部にMEMS素子を搭載している。その場合、凹部内に搭載したMEMS素子と基板の上面に形成される導体部分とを電気的に接続するために、凹部内の底面から基板の上面に亘って連続した配線を形成することが必要となる。   In recent years, MEMS (Micro Electro-Mechanical Systems) elements, which are fine systems in which micro-sized sensors, actuators, and control circuits are integrated, have been mounted on packages. The size of the MEMS element itself is on the order of several μm. However, when actually used, the MEMS element is mounted on a substrate which is a package body and sealed with a cap. At that time, in order to reduce the size of the entire package (particularly in the height direction), a portion where the MEMS element is mounted on the substrate is formed into a recess (cavity) shape, and the MEMS element is mounted in the recess. In that case, in order to electrically connect the MEMS element mounted in the recess and the conductor portion formed on the upper surface of the substrate, it is necessary to form a continuous wiring from the bottom surface in the recess to the upper surface of the substrate. It becomes.

このような段差部(凹部内の底面から基板の上面に亘る部分)に配線を形成すると、プロセス上の理由から、その配線の膜厚が均一にならないことがある。場合によっては、段差部の上端、下端の近傍で断線するおそれがある。   If wiring is formed in such a stepped portion (portion extending from the bottom surface in the recess to the top surface of the substrate), the film thickness of the wiring may not be uniform for process reasons. In some cases, there is a risk of disconnection near the upper and lower ends of the stepped portion.

かかる従来技術に関連する技術として、例えば、特許文献1では、基板上の凹部の側壁斜面上の途中に段差を設けてスプレーコートによってレジストを塗布し、側壁斜面上に形成されるパターンの膜厚を均一にするようにしている。
特開平11−45457号公報
As a technique related to such a conventional technique, for example, in Patent Document 1, a step is provided in the middle of a concave portion on a side wall of a recess on a substrate, a resist is applied by spray coating, and a film thickness of a pattern formed on the side wall is inclined. Is made uniform.
Japanese Patent Laid-Open No. 11-45457

上記したように、従来の技術では、特許文献1にも記載されるように、段差部(側壁斜面上)に形成される配線の厚さを均一にするために、スプレーコートによってレジストを塗布することが行われている。   As described above, in the conventional technique, as described in Patent Document 1, a resist is applied by spray coating in order to make the thickness of the wiring formed on the stepped portion (on the side wall slope) uniform. Things have been done.

しかし、スプレーコートを用いてレジストを塗布した場合であっても、レジスト自体が流動性を有するために、段差部の上端の近傍部分は他の平坦な部分に比べて薄くなったり、段差部の上端より下端近傍の方が厚くなる等、塗布されるレジストの厚さが不均一になるといった問題があった。このため、当該段差部において配線パターンの厚さを均一に形成することができず、場合によっては、途中で配線が断線していたりすることがあるため、電子部品を配線に接続して動作させる際に正常に機能させることができないといった問題があった。   However, even when the resist is applied by spray coating, the resist itself has fluidity, so that the portion near the upper end of the stepped portion is thinner than other flat portions, or the stepped portion There is a problem that the thickness of the resist to be applied becomes non-uniform, for example, the thickness near the lower end is thicker than the upper end. For this reason, the thickness of the wiring pattern cannot be uniformly formed in the stepped portion, and the wiring may be disconnected in some cases. Therefore, the electronic component is connected to the wiring and operated. There was a problem that it could not function normally.

本発明は、かかる従来技術における課題に鑑み創作されたものであり、段差部を有する基板に対しても均一な厚さの配線パターンを形成することができる配線パターン形成方法及び電子部品搭載用パッケージを提供することを目的とする。   The present invention was created in view of the problems in the prior art, and a wiring pattern forming method and an electronic component mounting package capable of forming a wiring pattern having a uniform thickness even on a substrate having a stepped portion. The purpose is to provide.

上記した従来技術の課題を解決するため、本発明の基本形態によれば、段差部を有する基材の上に第1の導体膜を形成する工程と、前記基材の全面に、所要の厚さを有する多孔質シートを貼付する工程と、前記多孔質シートにレジストを含浸させる工程と、前記レジストが含浸された多孔質シートを露光・現像し、所要の形状にパターニングして、前記段差部に配線パターンを形成する工程とを含み、前記配線パターンを形成する工程は、前記 レジストが含浸された多孔質シートを所要の形状にパターニングして当該形状に前記レジ ストが除去され、前記多孔質シートが残存したパターン部を形成する工程と、当該パター ン部に第2の導体膜を形成して配線パターンを形成する工程と、当該レジストが含浸され た多孔質シートを除去し、さらに露出した前記第1の導体膜を除去する工程とを含むことを特徴とする配線パターン形成方法が提供される。In order to solve the above-described problems of the prior art, according to the basic form of the present invention, a step of forming a first conductive film on a base material having a stepped portion, and a required thickness on the entire surface of the base material A step of attaching a porous sheet having a thickness; a step of impregnating the porous sheet with a resist; exposing and developing the porous sheet impregnated with the resist; look including a step of forming a wiring pattern, to form the wiring pattern step, the resist the registration list is patterned into the shape is removed to the required shape porous sheet impregnated, the porous forming a pattern portion quality sheet remained, second and forming a wiring pattern to form a conductive film, removing the porous sheet in which the resist is impregnated into the pattern portion, further A wiring pattern forming method and removing the exposed first conductive film, characterized in containing Mukoto is provided.

上記形態の配線パターン形成方法において、さらに、前記多孔質シートを貼付する前に、前記基材の上に第1の導体膜を形成する工程を含み、前記配線パターンを形成する工程は、前記レジストが含浸された多孔質シートを所要の形状にパターニングして当該形状に前記レジストが除去され、前記多孔質シートが残存したパターン部を形成する工程と、前記パターン部の多孔質シートを除去して前記第1の導体膜を露出させる工程と、前記露出した第1の導体膜上に第2の導体膜を形成して配線パターンを形成する工程と、前記レジストが含浸された多孔質シートを除去し、さらに露出した前記第1の導体膜を除去する工程とを含むようにしても良い。   In the wiring pattern forming method of the above aspect, the method further includes the step of forming a first conductive film on the base material before the porous sheet is attached, and the step of forming the wiring pattern includes the resist Patterning the porous sheet impregnated with a desired shape, removing the resist in the shape, forming a pattern portion where the porous sheet remains, and removing the porous sheet of the pattern portion A step of exposing the first conductor film; a step of forming a second conductor film on the exposed first conductor film to form a wiring pattern; and removing the porous sheet impregnated with the resist And a step of removing the exposed first conductive film.

本発明に係る配線パターン形成方法によれば、段差部を有する基材に導体膜を形成した後、導体膜の上に厚さの均一な多孔質シートを貼付している。この多孔質シートにレジストを塗布している。そのため、凹部の底面から基材の上面にかかるテーパー部を含む部分、特に、テーパー部の境界部分であっても薄くなったり途切れたりすることなくレジストの厚さが他の部分と均一になる。これにより、テーパー部を含む配線であっても凹部の底面から基材の上面にかけて厚さを均一に形成することが可能となる。その結果、パッケージ基板に載置されるMEMS素子等の電子部品に安定した信号の供給が可能となり、動作不良の発生を低減することが可能となる。   According to the wiring pattern forming method of the present invention, after forming a conductor film on a substrate having a stepped portion, a porous sheet having a uniform thickness is pasted on the conductor film. A resist is applied to the porous sheet. Therefore, the portion including the tapered portion from the bottom surface of the concave portion to the upper surface of the substrate, particularly the boundary portion of the tapered portion, has a uniform resist thickness with other portions without being thinned or interrupted. Thereby, even if it is wiring containing a taper part, it becomes possible to form thickness uniformly from the bottom face of a recessed part to the upper surface of a base material. As a result, a stable signal can be supplied to an electronic component such as a MEMS element placed on the package substrate, and the occurrence of malfunctions can be reduced.

また、上記形態の配線パターン形成方法において、さらに、前記多孔質シートを貼付する前に、前記基材の上に第1の導体膜を形成する工程を含み、前記配線パターンを形成する工程は、前記レジストが含浸された多孔質シートを所要の形状にパターニングして当該形状に前記レジストが除去され、前記多孔質シートが残存したパターン部を形成する工程と、当該パターン部に第2の導体膜を形成して配線パターンを形成する工程と、前記レジストが含浸された多孔質シートを除去し、さらに露出した前記第1の導体膜を除去する工程とを含むようにしても良い。   Moreover, in the wiring pattern forming method of the above aspect, further, before attaching the porous sheet, including a step of forming a first conductive film on the base material, the step of forming the wiring pattern, Patterning the porous sheet impregnated with the resist into a desired shape, removing the resist in the shape, and forming a pattern portion where the porous sheet remains; and a second conductor film on the pattern portion Forming a wiring pattern and removing the porous sheet impregnated with the resist, and further removing the exposed first conductor film.

本発明に係る配線パターン形成方法によれば、段差部を有する基板に導体膜を形成した後、導体膜の上に厚さの均一な多孔質シートを貼付している。この多孔質シートにレジストを塗布している。その後、パターニングによってパターンを形成する所要の部分のレジストを除去し、その部分の多孔質シートを残した状態で導電体を形成している。その後、レジストを除去し、多孔質シートを除去し、導体膜を除去して配線パターンを形成している。これにより、多孔質シートの除去を一度の処理で行うことができ、製造工程を簡素化することができる。   According to the wiring pattern forming method of the present invention, after forming a conductor film on a substrate having a stepped portion, a porous sheet having a uniform thickness is pasted on the conductor film. A resist is applied to the porous sheet. Thereafter, the resist is removed from a required portion for forming a pattern by patterning, and the conductor is formed with the porous sheet remaining in that portion. Thereafter, the resist is removed, the porous sheet is removed, and the conductor film is removed to form a wiring pattern. Thereby, removal of a porous sheet can be performed by one process, and a manufacturing process can be simplified.

また、上述した従来技術の課題を解決するため、本発明の他の形態によれば、電子部品を搭載する領域が凹部状に成形された基材を有するパッケージであって、前記凹部の底面から前記基材の上面に亘る段差部に厚さの均一な配線が形成され、該配線が多孔質シートに充填された導体膜を有することを特徴とする電子部品搭載用パッケージが提供される。 In order to solve the above-described problems of the prior art, according to another aspect of the present invention, an area for mounting an electronic component is a package having a base material formed into a concave shape, from the bottom surface of the concave portion. Provided is an electronic component mounting package characterized in that a wiring having a uniform thickness is formed in a step portion over the upper surface of the base material, and the wiring has a conductor film filled in a porous sheet .

以下、本発明の実施の形態について、図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、本発明の一実施形態に係る電子部品搭載用パッケージの断面図を示している。なお、図1の例では、説明の簡単化のため、パッケージ本体を構成する基板部分の構成のみを図示している。図1に示すように、基材1は凹部3を有しており、凹部の底面から基材の上面に亘る段差部に連続した配線(10a、10b)が形成される。この配線の厚さは段差部において均一に形成されている。本実施形態ではこの凹部3内にMEMS素子等の電子部品を搭載して用いられる。   FIG. 1 shows a cross-sectional view of an electronic component mounting package according to an embodiment of the present invention. In the example of FIG. 1, only the configuration of the substrate portion constituting the package body is illustrated for the sake of simplicity of description. As shown in FIG. 1, the base material 1 has the recessed part 3, and the wiring (10a, 10b) following the level | step-difference part ranging from the bottom face of a recessed part to the upper surface of a base material is formed. The thickness of the wiring is uniformly formed in the step portion. In the present embodiment, an electronic component such as a MEMS element is mounted in the recess 3 and used.

次に、本実施形態の電子部品搭載用パッケージを製造する方法について説明する。   Next, a method for manufacturing the electronic component mounting package of the present embodiment will be described.

図2から図4は、本発明の一実施形態に係る電子部品搭載用パッケージの製造方法を示す断面図及び平面図を示している。なお、図2(a)〜(c)、図3(b)〜(c)、図4(a)〜(c)のそれぞれの右側には電子部品搭載用パッケージの平面図を示し、左側には平面図のI−I線における断面図を示している。   2 to 4 are a cross-sectional view and a plan view showing a method for manufacturing an electronic component mounting package according to an embodiment of the present invention. 2A to 2C, FIGS. 3B to 3C, and FIGS. 4A to 4C, a plan view of the electronic component mounting package is shown on the right side, and the left side is shown on the left side. Shows a cross-sectional view taken along line II in the plan view.

まず、図2(a)に示すように、凹部3を有したシリコンからなる基材1を用意し、この凹部3を覆って基材1上に導体膜2を形成する。   First, as shown in FIG. 2A, a substrate 1 made of silicon having a recess 3 is prepared, and a conductor film 2 is formed on the substrate 1 so as to cover the recess 3.

凹部3は、例えば、フォトリソグラフィ技術を用いて所要の位置にエッチングして形成する。なお、基材1はシリコンに限らず、ガラス、セラミックでも良い。セラミックは、例えば、酸化アルミニウムや窒化アルミニウムなどを主成分としたものを用いることができる。基材1がセラミックやガラスの場合には、切削加工によって、所要の形状の凹部3を形成する。   The recess 3 is formed by etching at a required position using, for example, a photolithography technique. The substrate 1 is not limited to silicon, but may be glass or ceramic. As the ceramic, for example, a ceramic containing aluminum oxide or aluminum nitride as a main component can be used. When the base material 1 is ceramic or glass, the recess 3 having a required shape is formed by cutting.

次いで、基材1の上に導体膜2を形成する。導体膜2の材料としては、例えばチタン(Ti)や銅(Cu)などが用いられ、後で配線を形成する際のめっき処理のシード層となるものである。導体膜2の膜厚は、後の工程で行う電解銅めっきを行ったときに、膜厚分布が生じない最小限度の膜厚が好ましい。また、めっきの前処理として行う酸洗などで膜厚が減る量も考慮にいれて、膜厚を決定する。導体膜2は、蒸着、スパッタリング、無電解めっきなどによって形成する。   Next, the conductor film 2 is formed on the substrate 1. As a material of the conductor film 2, for example, titanium (Ti), copper (Cu), or the like is used, which becomes a seed layer for plating processing when a wiring is formed later. The film thickness of the conductor film 2 is preferably a minimum film thickness that does not cause a film thickness distribution when electrolytic copper plating performed in a later step is performed. In addition, the film thickness is determined in consideration of the amount by which the film thickness is reduced by pickling performed as a pretreatment for plating. The conductor film 2 is formed by vapor deposition, sputtering, electroless plating, or the like.

なお、基材1の表面にSiO2やポリイミド、絶縁性レジストなどの絶縁膜を形成した後、導体膜2を形成するようにしても良い。 The conductor film 2 may be formed after an insulating film such as SiO 2 , polyimide, or an insulating resist is formed on the surface of the substrate 1.

次に、図2(b)に示すように、導体膜2の上に多孔質シート4を貼付する。多孔質シート4は内部に様々なサイズの空孔を有し、いわゆる「スポンジ」状の形態を有している。このため、液状の物質を多孔質シート4の内部にまで浸透させて空孔内に充填することができる。また、空孔率が高いほど、多孔質シートは他の物質を空孔内に充填した結果、充填された他の物質の性質を有することとなる。例えば、絶縁性物質を充填すれば、その多孔質シート4は絶縁性のシートとなり、銅などの金属材(ペースト状)を充填すれば、その多孔質シート4は導電性のシートとなる。例えば、多孔質シート4はポリエチレン、ポリイミド、ポリアミドイミドやポリエーテルイミドで形成され、その厚さは5〜200μm、孔径は0.1〜20μm、空孔率は20〜80%である。   Next, as shown in FIG. 2B, a porous sheet 4 is pasted on the conductor film 2. The porous sheet 4 has pores of various sizes inside, and has a so-called “sponge” shape. For this reason, a liquid substance can be penetrated into the porous sheet 4 and filled in the pores. In addition, as the porosity is higher, the porous sheet has properties of other filled substances as a result of filling the pores with other substances. For example, when an insulating material is filled, the porous sheet 4 becomes an insulating sheet, and when filled with a metal material (paste-like) such as copper, the porous sheet 4 becomes a conductive sheet. For example, the porous sheet 4 is formed of polyethylene, polyimide, polyamideimide, or polyetherimide, and has a thickness of 5 to 200 μm, a pore diameter of 0.1 to 20 μm, and a porosity of 20 to 80%.

この多孔質シート4を導体膜2の上に貼付する。多孔質シート4を導体膜2上に気密に貼付するため、導体膜2を水で濡らし、真空ラミネーターによって貼付する。   This porous sheet 4 is stuck on the conductor film 2. In order to apply the porous sheet 4 on the conductor film 2 in an airtight manner, the conductor film 2 is wetted with water and attached using a vacuum laminator.

次に、図2(c)に示すように、多孔質シート4にレジストをスプレー塗布して、多孔質シート4にレジストを含浸させる。レジストをスプレーすることによってレジストの微粒子が多孔質シート4に吹き付けられ、多孔質シート4の空孔内にレジストが充填されることにより、レジストが含浸された多孔質シート5となる。   Next, as shown in FIG. 2C, a resist is spray-coated on the porous sheet 4, and the porous sheet 4 is impregnated with the resist. By spraying the resist, fine particles of the resist are sprayed on the porous sheet 4 and the pores of the porous sheet 4 are filled with the resist, whereby the porous sheet 5 impregnated with the resist is obtained.

レジストのスプレー塗布の際に、多孔質シート全体に渡ってレジストが吹き付けられるように、パッケージ基板を載せたステージを移動させるようにしても良い。このようにして、スプレー塗布されたレジストは厚さが均一の多孔質シート5の空孔にレジストが充填されるため、均一な厚さのレジストが導体膜2の上面に形成されたことになる。   When the resist is applied by spraying, the stage on which the package substrate is placed may be moved so that the resist is sprayed over the entire porous sheet. Thus, since the resist applied by spray coating fills the pores of the porous sheet 5 having a uniform thickness, the resist having a uniform thickness is formed on the upper surface of the conductor film 2. .

なお、ここで用いるレジストは、後述するように多孔質シートの除去及び電解銅めっきにおいて使用される溶剤等に対して耐性を有していれば良い。   In addition, the resist used here should just have tolerance with respect to the solvent etc. which are used in the removal of a porous sheet, and electrolytic copper plating so that it may mention later.

次に、図3(a)に示すように、マスクブランクス21に所要の導体パターン22が形成されたマスクを用いて露光・現像を行い、レジストパターンを作成する。本実施形態では、露光部分のレジストを可溶性にして水溶液による処理を行い、図3(b)に示すように、所要のパターン部分のレジストが除去される。ただし、多孔質シート6は残存した状態である。すなわち、テーパー部とそれにつながる凹部3の底面及び基材1の上面にわたる領域にのみ、レジストが含浸されていない多孔質シートが存在し、その他の領域にはレジストが含浸された多孔質シート5で覆われた状態になる。   Next, as shown in FIG. 3A, exposure and development are performed using a mask in which a required conductor pattern 22 is formed on a mask blank 21 to create a resist pattern. In the present embodiment, the exposed portion of the resist is made soluble, and the treatment with the aqueous solution is performed, and the resist of the required pattern portion is removed as shown in FIG. However, the porous sheet 6 remains. In other words, the porous sheet not impregnated with the resist exists only in the region extending from the tapered portion and the bottom surface of the concave portion 3 connected thereto and the upper surface of the base material 1, and the porous sheet 5 impregnated with the resist in the other regions. It will be covered.

なお、露光に際しては必ずしもマスクを用いる必要はなく、レーザービームなどを用いて導体パターン形状を直接描画して露光するようにしても良い。   Note that it is not always necessary to use a mask for exposure, and exposure may be performed by directly drawing a conductor pattern shape using a laser beam or the like.

次に、パターン形成部に残存した多孔質シート6を除去する。多孔質シート6の除去は、例えばNメチル2ピロリドンのような溶剤を用いて行う。図3(b)の6a〜6dのパターン形成領域に対して溶剤を塗布して、多孔質シートを除去する。この結果、図3(c)に示すように、パターン形成部には導体膜2が露出する。   Next, the porous sheet 6 remaining in the pattern forming portion is removed. The removal of the porous sheet 6 is performed using a solvent such as N-methyl-2-pyrrolidone. A solvent is apply | coated with respect to the pattern formation area | region of 6a-6d of FIG.3 (b), and a porous sheet is removed. As a result, as shown in FIG. 3C, the conductor film 2 is exposed at the pattern forming portion.

次に、図4(a)に示すように、導体膜2をシード層として電解銅めっきを行い、露出した導体膜2上に銅めっき膜(配線パターン)7を形成する。電解銅めっきは、導体膜2を陰極に接続し、銅板を陽極に接続してめっき液に浸漬して、両極間に直流電圧を印加し、露出している導体膜2に銅を析出させて銅めっきを形成する。   Next, as shown in FIG. 4A, electrolytic copper plating is performed using the conductor film 2 as a seed layer, and a copper plating film (wiring pattern) 7 is formed on the exposed conductor film 2. In the electrolytic copper plating, the conductor film 2 is connected to the cathode, the copper plate is connected to the anode and immersed in a plating solution, a DC voltage is applied between both electrodes, and copper is deposited on the exposed conductor film 2. Form copper plating.

次に、図4(b)に示すように、レジストが含浸された多孔質シート5からアルカリ水溶液を用いてレジストを除去し、Nメチル2ピロリドンのような溶剤を用いて多孔質シート5を除去する。なお、溶剤に浸漬させて多孔質シート5を除去するようにしても良い。   Next, as shown in FIG. 4B, the resist is removed from the porous sheet 5 impregnated with the resist using an alkaline aqueous solution, and the porous sheet 5 is removed using a solvent such as N-methyl-2-pyrrolidone. To do. The porous sheet 5 may be removed by dipping in a solvent.

次に、図4(c)に示すように、パターン形成部を耐エッチング材料で被覆し、導体膜2をエッチング処理で除去する。これにより、所要のパターン領域がパッケージ基板の凹部の底面から基板の上面にかけてテーパーを含む領域であっても、膜厚が均一な配線が形成される。   Next, as shown in FIG. 4C, the pattern forming portion is covered with an etching resistant material, and the conductor film 2 is removed by an etching process. As a result, even if the required pattern region is a region including a taper from the bottom surface of the recess of the package substrate to the top surface of the substrate, wiring having a uniform film thickness is formed.

以上説明したように、本実施形態に係る配線パターン形成方法によれば、凹部を有する基板に導体膜を形成した後、導体膜の上に厚さの均一な多孔質シートを貼付している。この多孔質シートにレジストを塗布している。そのため、凹部の底面から基材の上面にかかるテーパー部を含む部分、特に、テーパー部の境界部分であっても薄くなったり途切れたりすることなくレジストの厚さが他の部分と均一になる。これにより、テーパー部を含む配線であっても凹部の底面から基材の上面にかけて厚さを均一に形成することが可能となる。その結果、パッケージ基板に載置されるMEMS素子等の電子部品に安定した信号の供給が可能となり、動作不良の発生を低減することが可能となる。   As described above, according to the wiring pattern forming method according to the present embodiment, after a conductor film is formed on a substrate having a recess, a porous sheet having a uniform thickness is pasted on the conductor film. A resist is applied to the porous sheet. Therefore, the portion including the tapered portion from the bottom surface of the concave portion to the upper surface of the substrate, particularly the boundary portion of the tapered portion, has a uniform resist thickness with other portions without being thinned or interrupted. Thereby, even if it is wiring containing a taper part, it becomes possible to form thickness uniformly from the bottom face of a recessed part to the upper surface of a base material. As a result, a stable signal can be supplied to an electronic component such as a MEMS element placed on the package substrate, and the occurrence of malfunctions can be reduced.

なお、本実施形態では、図示の簡単化のため、4箇所に配線パターンを形成する場合(図3、図4)を例にとって説明したが、パターンの形成数がこれに限定されないことはもちろんであり、配線幅や搭載するチップ部品の端子数などを考慮して必要な数の配線を適宜形成するようにする。   In the present embodiment, the case where wiring patterns are formed at four locations (FIGS. 3 and 4) has been described as an example for simplification of illustration, but the number of patterns formed is not limited to this. The necessary number of wirings are appropriately formed in consideration of the wiring width and the number of terminals of the chip component to be mounted.

また、上述した実施形態では、導体膜2の上に多孔質シート4を貼付した後、多孔質シート4にレジストを塗布したが(図2(b)、図2(c)参照)、レジストが塗布された多孔質シートを導体膜2の上に貼付するようにしても良い。例えば、多孔質シート4をレジストの溶液に浸漬し、その後レジスト溶液から引き上げて乾燥させることによって多孔質シート4にレジストを塗布する。これにより、レジストが多孔質シート4の空孔内に充填される。このようにレジストが充填された多孔質シートを導体膜の上に貼付する。その後、図3、図4で説明した工程によって、所要の位置に膜厚が均一なパターンを形成する。   In the above-described embodiment, the porous sheet 4 is pasted on the conductor film 2 and then a resist is applied to the porous sheet 4 (see FIGS. 2B and 2C). The applied porous sheet may be stuck on the conductor film 2. For example, the resist is applied to the porous sheet 4 by immersing the porous sheet 4 in a resist solution, and then lifting the resist from the resist solution and drying it. Thereby, the resist is filled in the pores of the porous sheet 4. The porous sheet filled with the resist in this way is pasted on the conductor film. Thereafter, a pattern having a uniform film thickness is formed at a required position by the steps described with reference to FIGS.

また、上述した実施形態では、配線形成部分をパターニングして多孔質シート6を除去した後、電解銅めっきによって露出した導体膜2に銅を析出させて銅パターンを形成したが(図3(c)、図4(a)参照)、他の方法として、例えば、多孔質シート6を残したまま、銅めっきを施すようにしても良い。以下、この場合の実施形態について、図5を参照しながら説明する。なお、図5(a)〜(c)のそれぞれの右側には電子部品搭載用パッケージの平面図を示し、左側には平面図のI−I線における断面図を示している。   In the above-described embodiment, the wiring forming portion is patterned to remove the porous sheet 6, and then copper is deposited on the conductor film 2 exposed by electrolytic copper plating to form a copper pattern (FIG. 3 (c) As another method, for example, copper plating may be performed while leaving the porous sheet 6 left. Hereinafter, an embodiment in this case will be described with reference to FIG. 5A to 5C, a plan view of the electronic component mounting package is shown on the right side, and a cross-sectional view taken along line II of the plan view is shown on the left side.

図5(a)は、図3(b)の工程と同じであり、テーパーを含んだ領域がパターニングされた状態を示している。この状態で電解銅めっきを行う。電解銅めっきは、導体膜2を陰極に接続し、銅板を陽極に接続してめっき液に浸漬して、両極間に直流電圧を印加し、導体膜2に銅を析出させて銅めっき膜を形成する。   FIG. 5A is the same as the process of FIG. 3B, and shows a state where a region including a taper is patterned. In this state, electrolytic copper plating is performed. In electrolytic copper plating, the conductor film 2 is connected to the cathode, the copper plate is connected to the anode and immersed in a plating solution, a DC voltage is applied between the two electrodes, and copper is deposited on the conductor film 2 to form the copper plating film. Form.

図5(b)は、図5(a)のパッケージに対して電解銅めっきを行い、銅めっき膜中に多孔質シートが取り込まれた状態8を示している。すなわち、導体膜2に析出した銅が多孔質シートの空孔に充填された状態になる。多孔質シートはいわゆるスポンジ状であるため、めっき液は多孔質シートの内部に浸透する。多孔質シートの空孔のうちパターン形成部はレジストが除去されているが、他の部分の空孔はレジストが充填されている。従って、レジストが充填されていない領域の空孔にのみ電解銅めっきによって析出した銅が充填される。   FIG. 5B shows a state 8 in which electrolytic copper plating is performed on the package of FIG. 5A and a porous sheet is taken into the copper plating film. That is, the copper deposited on the conductor film 2 is filled in the pores of the porous sheet. Since the porous sheet is so-called sponge-like, the plating solution penetrates into the porous sheet. Of the pores of the porous sheet, the resist is removed from the pattern forming portion, but the pores in other portions are filled with the resist. Therefore, copper deposited by electrolytic copper plating is filled only in the vacancies in the region not filled with the resist.

次に、図5(c)に示すように、レジストが含浸された多孔質シート5からレジストを除去し、溶剤を用いて、レジストが除去された多孔質シート及び銅めっき膜に取り込まれた多孔質シートを除去する。さらに、銅めっき膜を耐エッチング材料で被覆し、導体膜2をエッチングして除去する。その結果、図5(c)に示すように、膜厚が均一なテーパーを有する銅パターン9が形成される。   Next, as shown in FIG. 5 (c), the resist is removed from the porous sheet 5 impregnated with the resist, and the porous material taken into the porous sheet and the copper plating film from which the resist has been removed using a solvent. Remove the quality sheet. Further, the copper plating film is covered with an etching resistant material, and the conductor film 2 is etched and removed. As a result, as shown in FIG. 5C, a copper pattern 9 having a taper with a uniform film thickness is formed.

このように、図5に示した実施形態によれば、凹部を有する基板に導体膜を形成した後、導体膜の上に厚さの均一な多孔質シートを貼付している。この多孔質シートにレジストを塗布している。その後、パターニングによってパターンを形成する所要の部分のレジストを除去し、その部分の多孔質シートを残した状態で銅めっきを行っている。その後、レジスト、多孔質シート、及び導体膜を除去して配線パターンを形成している。このように、多孔質シートの除去を一度の処理で行うことができ、製造工程を簡素化することができる。また、部分的に多孔質シートを除去する場合、使用する溶剤によって他の部分の多孔質シートが除去されてしまう不都合を回避できるというメリットがある。   As described above, according to the embodiment shown in FIG. 5, after the conductor film is formed on the substrate having the recesses, the porous sheet having a uniform thickness is stuck on the conductor film. A resist is applied to the porous sheet. Thereafter, the resist is removed from a required portion for forming a pattern by patterning, and copper plating is performed with the porous sheet remaining in that portion. Thereafter, the resist, the porous sheet, and the conductor film are removed to form a wiring pattern. Thus, the removal of the porous sheet can be performed by a single process, and the manufacturing process can be simplified. Moreover, when removing a porous sheet partially, there exists a merit that the problem that the porous sheet of another part is removed with the solvent to be used can be avoided.

次に、上述した実施形態に係るパッケージに電子部品が搭載された一構成例について図6を参照して説明する。図6は、テーパーを含む配線が形成されたパッケージ15の要部(基板)の概略構成の一例を示している。図6に示すように、パッケージ15には凹部が設けられ、この凹部内にMEMS素子等の電子部品11aが搭載される。   Next, a configuration example in which electronic components are mounted on the package according to the above-described embodiment will be described with reference to FIG. FIG. 6 shows an example of a schematic configuration of a main part (substrate) of the package 15 in which a wiring including a taper is formed. As shown in FIG. 6, the package 15 is provided with a recess, and an electronic component 11a such as a MEMS element is mounted in the recess.

パッケージ15には、電子部品と電気的に接続される位置に配線10a、10bが形成されている。この配線10a、10bは、上述した実施形態で説明した方法によって形成される。   In the package 15, wirings 10 a and 10 b are formed at positions that are electrically connected to electronic components. The wirings 10a and 10b are formed by the method described in the above embodiment.

配線10a、10b、10cが形成された基板1の所定の位置に電子部品11a、11bが配置される。電子部品11aを配置する際、例えば電子部品11aの接続端子部分(パッド)にバンプを形成し、基板1上に形成した配線10a、10b上のパッド部分と接続するようにする。また、基板1の上面に配置される電子部品11bがあり、凹部に配置した電子部品11aとの間で接続が必要な場合に、テーパー部を含んで形成された配線10bを介して電気的に接続する。   Electronic components 11a and 11b are arranged at predetermined positions on the substrate 1 on which the wirings 10a, 10b and 10c are formed. When placing the electronic component 11a, for example, bumps are formed on the connection terminal portions (pads) of the electronic component 11a so as to be connected to the pad portions on the wirings 10a and 10b formed on the substrate 1. In addition, when there is an electronic component 11b disposed on the upper surface of the substrate 1 and connection with the electronic component 11a disposed in the recess is necessary, it is electrically connected via the wiring 10b formed including the tapered portion. Connecting.

このように、本実施形態に係る凹部を有するパッケージでは、凹部の底面から基材の上面にかけてテーパーを含む配線が形成され、その配線の膜厚は均一になっている。この配線を形成する際に、凹部を有する基板に導体膜を形成した後、導体膜の上に厚さの均一な多孔質シートを貼付し、この多孔質シートにレジストを塗布している。そのため、凹部の底面から基材の上面にかかるテーパー部を含む部分、特に、テーパー部の境界部分であってもレジストの厚さが薄くなったり途切れたりすることなく他の平坦部分に形成されるレジストの厚さと均一になる。これにより、テーパー部を含む配線であっても凹部の底面から基材の上面にかけて厚さを均一に形成することが可能となる。その結果、パッケージ基板に載置されるMEMS素子等の電子部品に安定した信号の供給が可能となり、動作不良の発生を低減することが可能となる。   As described above, in the package having the recess according to the present embodiment, the wiring including the taper is formed from the bottom surface of the recess to the upper surface of the base material, and the film thickness of the wiring is uniform. When forming this wiring, after forming a conductor film on a substrate having a recess, a porous sheet having a uniform thickness is pasted on the conductor film, and a resist is applied to the porous sheet. Therefore, the portion including the tapered portion extending from the bottom surface of the concave portion to the upper surface of the base material, particularly the boundary portion of the tapered portion, is formed in another flat portion without being thinned or interrupted. It becomes uniform with the resist thickness. Thereby, even if it is wiring containing a taper part, it becomes possible to form thickness uniformly from the bottom face of a recessed part to the upper surface of a base material. As a result, a stable signal can be supplied to an electronic component such as a MEMS element placed on the package substrate, and the occurrence of malfunctions can be reduced.

なお、上述した実施形態では、段差部に1つのテーパー部が含まれている基板に対して配線パターンを形成する場合を例にとって説明したが、本発明の要旨からも明らかなように、段差部の形態がこれに限定されないことはもちろんである。例えば、段差部に2つ以上のテーパー部が含まれている場合でも本発明は同様に適用することができる。   In the above-described embodiment, the case where the wiring pattern is formed on the substrate in which the step portion includes one taper portion has been described as an example. However, as is apparent from the gist of the present invention, the step portion Of course, the form is not limited to this. For example, the present invention can be similarly applied even when the stepped portion includes two or more tapered portions.

図1は、電子部品搭載用パッケージの基板部分の一例を示す構成図である。FIG. 1 is a configuration diagram illustrating an example of a substrate portion of an electronic component mounting package. 図2(a)〜(c)は、電子部品搭載用パッケージの製造方法を示す断面図及び平面図(その1)である。2A to 2C are a cross-sectional view and a plan view (part 1) showing a method for manufacturing an electronic component mounting package. 図3(a)〜(c)は、電子部品搭載用パッケージの製造方法を示す断面図及び平面図(その2)である。3A to 3C are a cross-sectional view and a plan view (part 2) illustrating the method for manufacturing the electronic component mounting package. 図4(a)、(b)は、電子部品搭載用パッケージの製造方法を示す断面図及び平面図(その3)である。4A and 4B are a cross-sectional view and a plan view (No. 3) showing the method for manufacturing the electronic component mounting package. 図5(a)〜(c)は、電子部品搭載用パッケージの製造方法を示す断面図及び平面図(その4)である。FIGS. 5A to 5C are a cross-sectional view and a plan view (part 4) showing the method for manufacturing the electronic component mounting package. 図6は、電子部品が搭載されたパッケージの一例を示す図である。FIG. 6 is a diagram illustrating an example of a package on which electronic components are mounted.

符号の説明Explanation of symbols

1…基材、2…導体膜、3…凹部、4、6a、6b、6c、6d…多孔質シート、5…レジストが充填された多孔質シート、7、9…銅めっき膜、8…銅が充填された多孔質シート。 DESCRIPTION OF SYMBOLS 1 ... Base material, 2 ... Conductor film, 3 ... Concave part 4, 6a, 6b, 6c, 6d ... Porous sheet, 5 ... Porous sheet filled with resist, 7, 9 ... Copper plating film, 8 ... Copper Porous sheet filled with

Claims (4)

段差部を有する基材の上に第1の導体膜を形成する工程と、
前記基材の全面に、所要の厚さを有する多孔質シートを貼付する工程と、
前記多孔質シートにレジストを含浸させる工程と、
前記レジストが含浸された多孔質シートを露光・現像し、所要の形状にパターニングして、前記段差部に配線パターンを形成する工程とを含み、
前記配線パターンを形成する工程は、
前記レジストが含浸された多孔質シートを所要の形状にパターニングして当該形状に前記 レジストが除去され、前記多孔質シートが残存したパターン部を形成する工程と、
当該パターン部に第2の導体膜を形成して配線パターンを形成する工程と、
当該レジストが含浸された多孔質シートを除去し、さらに露出した前記第1の導体膜を 除去する工程と
を含むことを特徴とする配線パターン形成方法。
Forming a first conductor film on a substrate having a stepped portion ;
Attaching a porous sheet having a required thickness to the entire surface of the substrate ;
Impregnating the porous sheet with a resist;
The resist is exposed and developed the impregnated porous sheet was patterned into a desired shape, seen including a step of forming a wiring pattern on the stepped portion,
The step of forming the wiring pattern includes:
Patterning the porous sheet impregnated with the resist into a required shape, removing the resist in the shape, and forming a pattern portion where the porous sheet remains; and
Forming a second conductive film in the pattern portion to form a wiring pattern;
Removing the porous sheet impregnated with the resist, and further removing the exposed first conductor film ;
A wiring pattern forming method comprising including Mukoto a.
前記多孔質シートにレジストを含浸させる工程は、前記レジストを前記多孔質シートの全面にスプレー塗布することを含むことを特徴とする請求項1に記載の配線パターン形成方法。The wiring pattern forming method according to claim 1, wherein the step of impregnating the porous sheet with a resist includes spray-applying the resist over the entire surface of the porous sheet. 前記多孔質シートは、ポリエチレン、ポリイミド、ポリアミドイミド又はポリエーテルイミドから形成され、空孔の孔径が0.1μm〜20μmに選定され、かつ空孔率が20%から80%の範囲内で選定されていることを特徴とする請求項1に記載の配線パターン形成方法。  The porous sheet is made of polyethylene, polyimide, polyamideimide or polyetherimide, the pore diameter is selected from 0.1 μm to 20 μm, and the porosity is selected within the range of 20% to 80%. The wiring pattern forming method according to claim 1, wherein: 電子部品を搭載する領域が凹部状に成形された基材を有するパッケージであって、
前記凹部の底面から前記基材の上面に亘る段差部に厚さの均一な配線が形成され、該配線が多孔質シートに充填された導体膜を有することを特徴とする電子部品搭載用パッケージ。
The area where the electronic component is mounted is a package having a base material formed into a concave shape,
A package for mounting an electronic component, wherein a wiring having a uniform thickness is formed in a step portion extending from a bottom surface of the recess to an upper surface of the base material, and the wiring has a conductor film filled in a porous sheet.
JP2007170220A 2007-06-28 2007-06-28 Wiring pattern forming method and electronic component mounting package Active JP5144141B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007170220A JP5144141B2 (en) 2007-06-28 2007-06-28 Wiring pattern forming method and electronic component mounting package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007170220A JP5144141B2 (en) 2007-06-28 2007-06-28 Wiring pattern forming method and electronic component mounting package

Publications (2)

Publication Number Publication Date
JP2009010171A JP2009010171A (en) 2009-01-15
JP5144141B2 true JP5144141B2 (en) 2013-02-13

Family

ID=40324968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007170220A Active JP5144141B2 (en) 2007-06-28 2007-06-28 Wiring pattern forming method and electronic component mounting package

Country Status (1)

Country Link
JP (1) JP5144141B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148745B1 (en) * 2010-07-14 2012-05-23 삼성전기주식회사 Method for manufacturing semiconductor package substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888456A (en) * 1994-09-14 1996-04-02 Nikon Corp Board wiring manufacturing method and manufacturing apparatus
JPH0887716A (en) * 1994-09-16 1996-04-02 Fuji Elelctrochem Co Ltd Thin film pattern forming method and thin film magnetic head manufacturing method using the same
JP2001068822A (en) * 1999-08-25 2001-03-16 Hitachi Cable Ltd Three-dimensional circuit component and method of manufacturing the same
JP2001298253A (en) * 2000-04-17 2001-10-26 Sony Corp Underlayer for printing, printing method using the same, and wiring board manufactured by the method
JP3548130B2 (en) * 2001-03-28 2004-07-28 株式会社東芝 Method for producing composite member, photosensitive composition and porous substrate
JP2003008180A (en) * 2001-06-19 2003-01-10 Hitachi Cable Ltd Three-dimensional circuit component and method for manufacturing the same
JP3842588B2 (en) * 2001-06-29 2006-11-08 株式会社東芝 Wiring board manufacturing method and wiring board forming member
JP2006191382A (en) * 2005-01-06 2006-07-20 Fuji Photo Film Co Ltd Page arrangement apparatus and page arrangement program
JP4334482B2 (en) * 2005-01-12 2009-09-30 株式会社東芝 Manufacturing method of composite member
WO2007097249A1 (en) * 2006-02-20 2007-08-30 Daicel Chemical Industries, Ltd. Porous film and layered product including porous film

Also Published As

Publication number Publication date
JP2009010171A (en) 2009-01-15

Similar Documents

Publication Publication Date Title
US8102049B2 (en) Semiconductor device including through electrode and method of manufacturing the same
US5262226A (en) Anisotropic conductive film
US7365436B2 (en) Substrate having a penetrating via and wiring connected to the penetrating via and a method for manufacturing the same
CN100461357C (en) Penetrating electrode and method for forming same
US20110283535A1 (en) Wiring board and method of manufacturing the same
JP4996096B2 (en) Light emitting device and manufacturing method thereof
US20050245059A1 (en) Method for making an interconnect pad
JP4055015B2 (en) Manufacturing method of semiconductor device
JP5144141B2 (en) Wiring pattern forming method and electronic component mounting package
JP2006269968A (en) Semiconductor device and manufacturing method thereof
CN100517670C (en) Semiconductor device and manufacturing method thereof
JP5108579B2 (en) Electronic component package manufacturing method and electronic component package
US9530725B2 (en) Wiring substrate and semiconductor package
US7563703B2 (en) Microelectronic interconnect device comprising localised conductive pins
JP2017092238A (en) Manufacturing method of semiconductor substrate
US20110272821A1 (en) Wiring Substrate Manufacturing Method and Wiring Substrate
JP5143688B2 (en) Method for manufacturing piezoelectric device
JP2007048919A (en) Bump formation method
JP2008085238A (en) Manufacturing method of substrate with through electrode, and substrate with through electrode
KR101190848B1 (en) Method of manufacturing MIM capacitor of semiconductor device
JP2007173546A (en) Process for fabricating three-dimensional circuit board
KR20040051527A (en) Method for forming 3-d structures on wafers
TWI532122B (en) Method of manufacturing most thin wafers and thin wafers fabricated by this method
CN121011506A (en) Preparation method of glass core board, glass core board and chip packaging structure
JP3844707B2 (en) Method for forming metal wiring

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5144141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150