Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5145000B2 - Penetration wiring substrate, semiconductor package, and method of manufacturing penetration wiring substrate - Google Patents
[go: Go Back, main page]

JP5145000B2 - Penetration wiring substrate, semiconductor package, and method of manufacturing penetration wiring substrate - Google Patents

Penetration wiring substrate, semiconductor package, and method of manufacturing penetration wiring substrate Download PDF

Info

Publication number
JP5145000B2
JP5145000B2 JP2007255292A JP2007255292A JP5145000B2 JP 5145000 B2 JP5145000 B2 JP 5145000B2 JP 2007255292 A JP2007255292 A JP 2007255292A JP 2007255292 A JP2007255292 A JP 2007255292A JP 5145000 B2 JP5145000 B2 JP 5145000B2
Authority
JP
Japan
Prior art keywords
metal layer
hole
substrate
layer
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007255292A
Other languages
Japanese (ja)
Other versions
JP2009088193A (en
Inventor
茂樹 大塚
勇気 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2007255292A priority Critical patent/JP5145000B2/en
Publication of JP2009088193A publication Critical patent/JP2009088193A/en
Application granted granted Critical
Publication of JP5145000B2 publication Critical patent/JP5145000B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は貫通配線基板、半導体パッケージ及び貫通配線基板の製造方法に関する。   The present invention relates to a through wiring substrate, a semiconductor package, and a method for manufacturing the through wiring substrate.

従来の貫通配線基板の製造方法としては、例えば次に述べるような方法が挙げられる(例えば、特許文献1参照。)。以下では、図6および図7を参照して説明する。
まず、図6(a)に示すように、ガラス板等の支持体と貼り合せをしたSi基板101上にフォトレジスト108のパターンを形成し、その後ドライエッチング法を用いてSi基板101に貫通孔107を形成する。
次に、図6(b)に示すように、フォトレジスト108を除去した後、CVD法を用いて絶縁層109を形成する。
As a conventional method for manufacturing a through wiring substrate, for example, the following method can be cited (for example, see Patent Document 1). Hereinafter, a description will be given with reference to FIGS. 6 and 7.
First, as shown in FIG. 6A, a pattern of a photoresist 108 is formed on a Si substrate 101 bonded to a support such as a glass plate, and then a through-hole is formed in the Si substrate 101 using a dry etching method. 107 is formed.
Next, as shown in FIG. 6B, after the photoresist 108 is removed, an insulating layer 109 is formed using a CVD method.

次に、図7(a)に示すように、ドライエッチング法を用いで貫通孔107の底部に位置する絶縁層109を除去し、デバイスの電極部106を露出させた後、スパッタ法でバリア層116及び電解メッキ用のシード層117を形成する。
次に、図7(b)に示すように、電解メッキで配線層を成長させ、フォトリソグラフィ及び、ウェットエッチングを用いて配線部111を形成した後、半田バンプ112を搭載する。
Next, as shown in FIG. 7A, the insulating layer 109 located at the bottom of the through hole 107 is removed by using a dry etching method to expose the electrode portion 106 of the device, and then the barrier layer is formed by a sputtering method. 116 and a seed layer 117 for electrolytic plating are formed.
Next, as shown in FIG. 7B, a wiring layer is grown by electrolytic plating, the wiring part 111 is formed using photolithography and wet etching, and then a solder bump 112 is mounted.

しかしながら、このような従来の方法において、スパッタ法でバリア層及び電解メッキ用のシード層を形成する工程が問題となる。すなわち、スパッタを用いて貫通孔内部にバリア層及びシード層を成膜した場合、バリア層の上に形成されたシード層は柱状ではなく、島状に離散した形状をなす傾向があった。すなわち、バリア層上においてシード層が一部成長しない部分が存在するため、バリア層とシード層の間では十分な密着性を得ることが困難であった。その結果、バリア層とシード層の境界で剥離が発生し易くなり、貫通電極部分の信頼性低下や、電気的な接触抵抗の増加を引き起こす虞があった。スパッタを用いた場合におけるバリア層とシード層間の密着性低下は、以下の現象により発生するものと考えられる。以下では、図8を参照して説明する。   However, in such a conventional method, the step of forming a barrier layer and a seed layer for electrolytic plating by a sputtering method becomes a problem. That is, when the barrier layer and the seed layer are formed inside the through hole by sputtering, the seed layer formed on the barrier layer has a tendency to be discrete in an island shape rather than a column shape. That is, since there is a portion where the seed layer does not partially grow on the barrier layer, it is difficult to obtain sufficient adhesion between the barrier layer and the seed layer. As a result, peeling is likely to occur at the boundary between the barrier layer and the seed layer, and there is a possibility that the reliability of the through electrode portion is reduced and the electrical contact resistance is increased. The decrease in adhesion between the barrier layer and the seed layer when using sputtering is considered to occur due to the following phenomenon. Hereinafter, a description will be given with reference to FIG.

まず、貫通孔内にスパッタ法でバリア層を成膜しようとした場合、バリア層材料のスパッタ粒子115は、貫通孔の側壁に対して斜めに入射する。斜め方向にスパッタ粒子111が入射した場合、成長初期の膜がスパッタ粒子を遮るマスクとなって、基板にはスパッタ粒子が当り難い部分が出来る。それにより、成長した膜の表面は柱状で隙間が多く、且つ荒れた構造となる[図8(a)参照]。   First, when a barrier layer is to be formed in the through hole by sputtering, the sputtered particles 115 of the barrier layer material are obliquely incident on the side wall of the through hole. When the sputtered particles 111 are incident in an oblique direction, the film at the initial stage of growth serves as a mask for blocking the sputtered particles, and a portion where the sputtered particles are difficult to hit is formed on the substrate. As a result, the surface of the grown film has a columnar shape with many gaps and a rough structure [see FIG. 8A].

このバリア層116の上に連続してシード層をスパッタ成膜した場合、バリア層116の表面形状が一部マスクとなる為、バリア層116の表面にシード層のスパッタ粒子が入り込まない部分ができてしまう。その結果、バリア層116とシード層117の境界は隙間が多い構造になり、2層間の密着性は著しく低い状態となる[図8(b)参照]。このように、スパッタ法を用いた従来のシード層の形成方法では、バリア層116とシード層117との間の構造欠陥を改善することは非常に困難であった。
特開2005−235858号公報
When the seed layer is continuously formed on the barrier layer 116 by sputtering, the surface shape of the barrier layer 116 serves as a mask, so that a portion where the sputtered particles of the seed layer do not enter the surface of the barrier layer 116 is formed. End up. As a result, the boundary between the barrier layer 116 and the seed layer 117 has a structure with many gaps, and the adhesion between the two layers is extremely low [see FIG. 8B]. As described above, in the conventional seed layer formation method using the sputtering method, it is very difficult to improve the structural defect between the barrier layer 116 and the seed layer 117.
JP 2005-235858 A

本発明は、このような従来の実情に鑑みて考案されたものであり、バリア層とシード層の境界に生じる隙間を低減して2層間の密着性を向上させ、貫通電極部分の信頼性に優れた貫通配線基板を提供することを第一の目的とする。
また、本発明は、バリア層とシード層の2層間の密着性の改善を図った貫通配線基板を備え、貫通電極部分の信頼性に優れた半導体パッケージを提供することを第二の目的とする。
さらに、本発明は、バリア層の表面全体に無電解めっきで形成させたシード層を行き渡らせ、バリア層とシード層の境界に生じる隙間を低減させて2層間における密着性の改善を図り、貫通電極部分の信頼性に優れた貫通配線基板の製造方法を提供することを第三の目的とする。
The present invention has been devised in view of such a conventional situation, and reduces the gap generated at the boundary between the barrier layer and the seed layer, improves the adhesion between the two layers, and improves the reliability of the through electrode portion. A first object is to provide an excellent through wiring substrate.
It is a second object of the present invention to provide a semiconductor package having a through wiring substrate with improved adhesion between the two layers of the barrier layer and the seed layer and having excellent through electrode portion reliability. .
Furthermore, the present invention spreads the seed layer formed by electroless plating over the entire surface of the barrier layer, reduces the gap generated at the boundary between the barrier layer and the seed layer, and improves the adhesion between the two layers. It is a third object to provide a method for manufacturing a through wiring board with excellent reliability of electrode portions.

本発明の請求項1に記載の貫通配線基板は、板と、該基板の一方の面側に配された電極部と、前記基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔と、前記貫通孔の絶縁化された内側面にシード層を介して配された電解メッキ層と、を少なくとも備えた貫通配線基板であって、前記シード層は、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有することを特徴とする。
本発明の請求項2に記載の貫通配線基板は、請求項1において、前記基板が半導体基板であり、前記貫通孔の絶縁化された内側面が絶縁膜であることを特徴とする。
Through wiring board according to claim 1 of the present invention includes a base plate, an electrode portion disposed on one side of the substrate, reached from the other surface side of the front Kimoto plate on one side A through-wiring board comprising at least a through-hole that exposes a part of the electrode portion and an electroplating layer that is arranged on the insulated inner surface of the through-hole via a seed layer The seed layer is composed of a first metal layer and a second metal layer disposed on the first metal layer, and the first metal layer is a film having a columnar shape, and the columnar shape However, it has directivity toward the opening side of the through hole.
According to a second aspect of the present invention, there is provided the through wiring substrate according to the first aspect, wherein the substrate is a semiconductor substrate, and an insulated inner surface of the through hole is an insulating film.

本発明の請求項に記載の半導体パッケージは、板と、該基板の一方の面側に配された電極部と、前記基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔と、前記貫通孔の絶縁化された内側面にシード層を介して配された電解メッキ層と、を少なくとも備え、前記シード層は、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有する貫通配線基板、及び、前記貫通配線基板の一方の面側に樹脂を介して配された支持体、を少なくとも備えたことを特徴とする。
本発明の請求項4に記載の半導体パッケージは、請求項3において、前記基板が半導体基板であり、前記貫通孔の絶縁化された内側面が絶縁膜であることを特徴とする。
The semiconductor package of claim 3 of the present invention includes a base plate, led an electrode portion disposed on one side of the substrate, from the other surface side of the front Kimoto plate on one side distribution At least a through hole exposing a part of the electrode part, and an electrolytic plating layer disposed on an insulated inner surface of the through hole via a seed layer, wherein the seed layer is a first layer The first metal layer is a coating having a columnar shape, and the columnar shape is on the opening side of the through hole. At least a through wiring board having directivity toward the surface, and a support body disposed on one surface side of the through wiring board via a resin.
According to a fourth aspect of the present invention, in the semiconductor package according to the third aspect, the substrate is a semiconductor substrate, and the insulated inner surface of the through hole is an insulating film.

本発明の請求項に記載の貫通配線基板の製造方法は、板と、該基板の一方の面側に配された電極部と、前記基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔と、前記貫通孔の絶縁化された内側面にシード層を介して配された電解メッキ層と、を少なくとも備え、前記シード層は、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有する貫通配線基板の製造方法であって、前記シード層は、スパッタ法により第一金属層を形成する第一工程、及び、該第一金属層に重なるようにメッキ法により第二金属層を形成する第二工程、により作製されることを特徴とする。
本発明の請求項に記載の貫通配線基板の製造方法は、請求項において、前記第一工程は、ロングスロースパッタ法又はコリメートスパッタ法を用いることを特徴とする。
本発明の請求項7に記載の貫通配線基板の製造方法は、請求項5又は6において、前記基板として半導体基板を、前記貫通孔の絶縁化された内側面として絶縁膜を、それぞれ用いることを特徴とする。
Method for producing a through-wiring board according to claim 5 of the present invention includes a base plate, an electrode portion disposed on one side of the substrate, one surface from the other surface side of the front Kimoto plate A through hole that extends to the side and exposes a part of the electrode portion; and an electroplating layer that is disposed on the insulated inner surface of the through hole via a seed layer, and the seed layer Is composed of a first metal layer and a second metal layer disposed on the first metal layer, and the first metal layer is a film having a columnar shape, and the columnar shape is formed through the through-hole. A method of manufacturing a through wiring substrate having directivity toward an opening side of a hole, wherein the seed layer overlaps the first metal layer and a first step of forming the first metal layer by a sputtering method. And a second step of forming a second metal layer by a plating method.
According to a sixth aspect of the present invention, there is provided a through wiring substrate manufacturing method according to the fifth aspect , wherein the first step uses a long throw sputtering method or a collimated sputtering method.
According to claim 7 of the present invention, in the method for manufacturing a through wiring substrate according to claim 5 or 6, the semiconductor substrate is used as the substrate, and the insulating film is used as an insulated inner surface of the through hole. Features.

本発明では、シード層を、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成し、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有することで、第一金属層を構成する柱状形状は緻密に隣接した形態となる。ゆえに、この第一金属層の上に配された第二金属層は、これらの2層間の境界に生じる隙間が大幅に低減される。したがって、この2層間の密着性が著しく改善するので、貫通電極部分の信頼性に優れた貫通配線基板を提供することができる。   In the present invention, the seed layer is composed of a first metal layer and a second metal layer disposed on the first metal layer, and the first metal layer is a film having a columnar shape, Since the columnar shape has directivity toward the opening side of the through hole, the columnar shape constituting the first metal layer is closely adjacent. Therefore, in the second metal layer disposed on the first metal layer, the gap generated at the boundary between these two layers is greatly reduced. Therefore, since the adhesion between the two layers is remarkably improved, it is possible to provide a through wiring substrate with excellent through electrode portion reliability.

また、本発明では、第一金属層と第二金属層の密着性が向上した貫通配線基板を備え、貫通電極部分の信頼性に優れた半導体パッケージを提供することができる。   In addition, according to the present invention, it is possible to provide a semiconductor package that includes the through wiring substrate in which the adhesion between the first metal layer and the second metal layer is improved and is excellent in the reliability of the through electrode portion.

さらに、本発明では、シード層を、スパッタ法により第一金属層を形成する第一工程、及び、該第一金属層に重なるようにメッキ法により第二金属層を形成する第二工程、により作製する。ゆえに、まず第一金属層としてスパッタ法により、柱状構造を有するとともに、開口に向けて、その柱状構造が指向性を持つ被膜として形成できる。よって、第一金属層は、緻密に柱状構造が隣接した形態とすることができる。このような形態とした第一金属層の表面全域を覆うように第二金属層をメッキ法にて成膜することから、第一金属層と第二金属層の境界に生じる隙間を大幅に低減できる。したがって、2層間の密着性が改善されるので、貫通電極部分の信頼性に優れた貫通配線基板の製造方法を提供することができる。特に、前記第一工程は、ロングスロースパッタ法又はコリメートスパッタ法を用いることで、前記効果をより確実なものとすることができる。   Furthermore, in the present invention, the seed layer is formed by a first step of forming a first metal layer by a sputtering method, and a second step of forming a second metal layer by a plating method so as to overlap the first metal layer. Make it. Therefore, first, the first metal layer has a columnar structure by sputtering, and the columnar structure can be formed as a coating film having directivity toward the opening. Therefore, the first metal layer can have a form in which the columnar structures are closely adjacent. Since the second metal layer is formed by plating to cover the entire surface of the first metal layer in such a form, the gap generated at the boundary between the first metal layer and the second metal layer is greatly reduced. it can. Therefore, since the adhesion between the two layers is improved, it is possible to provide a method for manufacturing a through wiring substrate with excellent reliability of the through electrode portion. In particular, in the first step, the effect can be made more reliable by using a long throw sputtering method or a collimated sputtering method.

以下、本発明に係る貫通配線基板及び半導体パッケージの一実施形態を図面に基づいて説明する。   Hereinafter, an embodiment of a through wiring board and a semiconductor package according to the present invention will be described with reference to the drawings.

図1(a)は、本発明の貫通配線基板の一実施形態を示す模式的な断面図であり、図1(b)は、図1(a)の貫通配線基板を構成する貫通電極のシード層部分を拡大して示す模式的な断面図である。
この貫通配線基板10は、図1(a)に示すように、半導体基板11と、該半導体基板11の一方の面側に機能素子12と、これに接続する配線部13及び電極部14が形成され、他方の表面と該電極部14を電気的に接続する貫通電極15と、を備える。貫通電極15は、前記半導体基板11の他方の面側から一方の面側に至って配され、前記電極部14の一部を露呈する貫通孔16と、前記貫通孔16の内側面に、絶縁膜17及びシード層18を介して配された電解メッキ層19から構成されている。
FIG. 1A is a schematic cross-sectional view showing an embodiment of a through wiring board according to the present invention, and FIG. 1B is a seed of a through electrode constituting the through wiring board in FIG. It is typical sectional drawing which expands and shows a layer part.
As shown in FIG. 1A, the through wiring substrate 10 includes a semiconductor substrate 11, a functional element 12 on one surface side of the semiconductor substrate 11, a wiring portion 13 and an electrode portion 14 connected thereto. And a through electrode 15 that electrically connects the other surface and the electrode portion 14. The through electrode 15 is arranged from the other surface side of the semiconductor substrate 11 to the one surface side, and exposes a part of the electrode portion 14. An insulating film is formed on the inner surface of the through hole 16. 17 and an electroplating layer 19 disposed through a seed layer 18.

そして本発明の貫通配線基板10は、図1(b)に示すように、前記シード層18は、第一金属層18aと、該第一金属層18aに重ねて配された第二金属層18bとから構成され、前記第一金属層18aは、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔16の開口側に向かって指向性を有することを特徴とする。   In the through wiring board 10 of the present invention, as shown in FIG. 1B, the seed layer 18 is composed of a first metal layer 18a and a second metal layer 18b arranged to overlap the first metal layer 18a. The first metal layer 18 a is a film having a columnar shape, and the columnar shape has directivity toward the opening side of the through hole 16.

本発明では、シード層18を構成する第一金属層18aが、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔16の開口側に向かって指向性を有することで、第一金属層18aを構成する柱状形状は緻密に隣接した形態となる。ゆえに、この第一金属層18aの上に配された第二金属層18bは、これらの2層間の境界に生じる隙間が大幅に低減される。したがって、この2層間の密着性が著しく改善するので、貫通電極部分の信頼性に優れた貫通配線基板10を提供することができる。   In the present invention, the first metal layer 18 a constituting the seed layer 18 is a film having a columnar shape, and the columnar shape has directivity toward the opening side of the through-hole 16, so that the first metal The columnar shape constituting the layer 18a is closely adjacent. Therefore, in the second metal layer 18b disposed on the first metal layer 18a, the gap generated at the boundary between these two layers is greatly reduced. Therefore, since the adhesion between the two layers is remarkably improved, it is possible to provide the through wiring substrate 10 having excellent reliability of the through electrode portion.

また、図2は、上記のような貫通配線基板10を備えた本発明の半導体パッケージの一実施例を示す模式的な断面図である。
この半導体パッケージ1は、貫通配線基板10と、前記貫通配線基板10の一方の面側に接合樹脂を介して配され、キャップ基板をなす支持体20と、が接合樹脂30を用いて接合されて構成されている。
FIG. 2 is a schematic cross-sectional view showing an embodiment of the semiconductor package of the present invention provided with the through wiring board 10 as described above.
In this semiconductor package 1, a through wiring board 10 and a support body 20 that is disposed on one surface side of the through wiring board 10 via a bonding resin and forms a cap substrate are bonded using a bonding resin 30. It is configured.

本発明では、上述したように、貫通配線基板10において、シード層18を構成する第一金属層18aが、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔16の開口側に向かって指向性を有することで、第一金属層18aと第二金属層18bの境界に生じる隙間をなくして、2層間の密着性を向上させることができる。これにより、貫通配線基板10において貫通電極部分の信頼性を向上することができる。そして、このような貫通配線基板10を備えた本発明の半導体パッケージ1は、信頼性に優れたものとなる。   In the present invention, as described above, in the through wiring substrate 10, the first metal layer 18 a constituting the seed layer 18 is a film having a columnar shape, and the columnar shape is directed toward the opening side of the through hole 16. By having directivity, the gap between the first metal layer 18a and the second metal layer 18b can be eliminated, and the adhesion between the two layers can be improved. Thereby, the reliability of the through electrode portion in the through wiring substrate 10 can be improved. And the semiconductor package 1 of this invention provided with such a penetration wiring board 10 becomes the thing excellent in reliability.

次に、貫通配線基板及び半導体パッケージの製造方法の一例について図面を用いて説明する。
図3及び図4は、本発明の半貫通配線基板の製造方法を示す断面工程図である。
まず、図3(a)に示すように、シリコン等の半導体基板11の表面に、例えば光デバイス等の所望の機能素子12や接続に必要な配線部13及び電極部14を通常の半導体製造プロセスを利用して形成する。
Next, an example of a method for manufacturing the through wiring substrate and the semiconductor package will be described with reference to the drawings.
3 and 4 are cross-sectional process diagrams illustrating a method of manufacturing a semi-through wiring substrate according to the present invention.
First, as shown in FIG. 3 (a), a desired functional element 12 such as an optical device and a wiring part 13 and an electrode part 14 necessary for connection are formed on a surface of a semiconductor substrate 11 such as silicon, by a normal semiconductor manufacturing process. Form using.

配線部13及び電極部14としては、例えばアルミニウム(Al)や銅(Cu)、アルミニウム−シリコン(Al−Si)合金、アルミニウム−シリコン−銅(Al−Si−Cu)合金等の導電性に優れる材料が好適に用いられるが、これらの材料は酸化されやすい性質を有している。   As the wiring part 13 and the electrode part 14, it is excellent in electroconductivity, such as aluminum (Al), copper (Cu), an aluminum-silicon (Al-Si) alloy, an aluminum-silicon-copper (Al-Si-Cu) alloy, for example. Although materials are preferably used, these materials are easily oxidized.

次に、図3(b)に示すように、半導体基板11の他方の表面にマスク5を形成する。マスク5としては例えばUV硬化型樹脂やポリイミド系感光性樹脂等を使用し、フォトリソグラフィーにより所定位置に開口部5aを設ける。ここで開口部5aは配線構造を形成するための微細孔16を搾孔するためのものであり、電極部14に対応する位置に例えば円形の小孔として形成する。   Next, as shown in FIG. 3B, a mask 5 is formed on the other surface of the semiconductor substrate 11. As the mask 5, for example, UV curable resin or polyimide photosensitive resin is used, and the opening 5 a is provided at a predetermined position by photolithography. Here, the opening 5a is for squeezing the fine hole 16 for forming the wiring structure, and is formed as a circular small hole at a position corresponding to the electrode part 14, for example.

次に、図3(c)に示すように、マスク5を利用して例えば反応性イオンエッチング(Deep Reactiv Ion Etching:DRIE)法等を使用して、開口部5a位置の半導体基板11をエッチングし、微細孔16を形成する。DRIE法を用いることにより、精度の高い孔加工が可能となる。DRIE法とは、エッチングガスに六フッ化硫黄(SF)を用い、高密度プラズマによるエッチングと、側壁へのパッシベーション成膜を交互に行うことにより(Bosch プロセス)、シリコン基板を深堀エッチングするものである。その後、図3(d)に示すように、必要ならばマスク5を剥離除去する。 Next, as shown in FIG. 3C, the semiconductor substrate 11 at the position of the opening 5a is etched using the mask 5 by using, for example, reactive ion etching (DRIE) method or the like. Then, the fine holes 16 are formed. By using the DRIE method, it is possible to perform drilling with high accuracy. The DRIE method uses sulfur hexafluoride (SF 6 ) as an etching gas, and alternately etches by high-density plasma and passivation film on the sidewall (Bosch process), thereby deep etching the silicon substrate. It is. Thereafter, as shown in FIG. 3D, the mask 5 is peeled off if necessary.

微細孔16は円形に限定されず、電極部14との接触面積が確保できるような大きさであれば如何なる大きさでもよく、その形状は楕円形、四角形、三角形、矩形など如何なる形状でもよい。
さらに、微細孔16を形成する方法も、DRIE法に限定されず、水酸化カリウム(KOH)水溶液などによるウェットエッチング法を用いても構わない。
The micro hole 16 is not limited to a circle, and may have any size as long as the contact area with the electrode portion 14 can be secured, and the shape may be any shape such as an ellipse, a rectangle, a triangle, and a rectangle.
Further, the method for forming the micro holes 16 is not limited to the DRIE method, and a wet etching method using a potassium hydroxide (KOH) aqueous solution or the like may be used.

次に、図3(e)に示すように、基板全面に絶縁膜17を形成する。絶縁膜17としては、酸化珪素(SiO)、窒化珪素(Si)、リンシリケートガラス(PSG)、ボロンリンシリケートガラス(BPSG)等が利用でき、半導体パッケージの使用環境に応じて適宜選択すればよい。SiOやSiはCVDを利用すれば任意の厚さに成膜できる。SiO からなる絶縁膜17を成膜するには、例えば、シランやテトラエトキシシラン(TEOS)を原料とするプラズマCVD法により形成することができる。 Next, as shown in FIG. 3E, an insulating film 17 is formed on the entire surface of the substrate. As the insulating film 17, silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), phosphorus silicate glass (PSG), boron phosphorus silicate glass (BPSG), or the like can be used, and depending on the use environment of the semiconductor package. Just choose. SiO 2 and Si 3 N 4 can be formed into any thickness by using CVD. In order to form the insulating film 17 made of SiO 2 , for example, it can be formed by a plasma CVD method using silane or tetraethoxysilane (TEOS) as a raw material.

次に、図4(a)に示すように、ドライエッチングを利用して微細孔16の底部にある絶縁膜17を除去し、電極部14の表面の一部を露出させる。また、SiO をエッチングする場合には、四フッ化炭素(CF)を用いたReactive Ion Etching(RIE) 法を用いることができる。 Next, as shown in FIG. 4A, the insulating film 17 at the bottom of the fine hole 16 is removed using dry etching, and a part of the surface of the electrode portion 14 is exposed. Further, when etching SiO 2 , a reactive ion etching (RIE) method using carbon tetrafluoride (CF 4 ) can be used.

次に、図4(b)に示すように、微細孔16内にシード層18を形成する。ここで本発明では、シード層18は、スパッタ法により第一金属層18aを形成する第一工程、及び、該第一金属層18aに重なるようにメッキ法により第二金属層18bを形成する第二工程、により作製される。以下、各工程について詳しく説明する。
まず、図5(a)に示すように、スパッタ法を用いて微細孔16内に第一金属層18aを形成する(第一工程)。
Next, as shown in FIG. 4B, a seed layer 18 is formed in the microhole 16. In the present invention, the seed layer 18 includes a first step of forming the first metal layer 18a by a sputtering method, and a second step of forming a second metal layer 18b by a plating method so as to overlap the first metal layer 18a. It is produced by two steps. Hereinafter, each step will be described in detail.
First, as shown in FIG. 5A, a first metal layer 18a is formed in the micro holes 16 using a sputtering method (first step).

第一金属層18aはスパッタ法を用いて形成する。第一金属層18aの材料としては、例えばTi、TiN、TiW、Cr、Ta、TaN等が用いられる。スパッタの方法としては、ロングスロースパッタ法やコリメートスパッタ法、イオンビームスパッタ法、バイアススパッタ法等を用いることができるが、スパッタ粒子21の指向性が高いロングスロースパッタ法やコリメートスパッタ法を用いるのが好ましい。これらの方法でスパッタ粒子の指向性を高めることにより、ホール内における成膜効率を高めることが可能になる。   The first metal layer 18a is formed using a sputtering method. As a material of the first metal layer 18a, for example, Ti, TiN, TiW, Cr, Ta, TaN or the like is used. As a sputtering method, a long throw sputtering method, a collimated sputtering method, an ion beam sputtering method, a bias sputtering method, or the like can be used, but a long throw sputtering method or a collimated sputtering method with high directivity of the sputtered particles 21 is used. Is preferred. By increasing the directivity of the sputtered particles by these methods, it is possible to increase the film formation efficiency in the hole.

また、指向性の高いスパッタ粒子21を斜めにした基板に入射すると、成長初期の膜がスパッタ粒子を遮るマスクとなり易くなり、成長する膜の表面は柱状で一般的なスパッタ法を用いた場合よりも表面積が大きなものとなる。この原理を利用すると、貫通孔内の側壁に表面積が大きな第一金属層18aを成膜することが可能となる。また、第一金属層18aを成膜時の基板温度を200℃以下とすると貫通孔16表面上でのスパッタ粒子移動が少なくなり、柱状形状での膜成長がし易くなる。
これにより、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔16の開口側に向かって指向性を有する第一金属層18aが形成される。よって、第一金属層18aは、緻密に柱状構造が隣接した形態とすることができる。
Further, when the sputtered particles 21 having high directivity are incident on the inclined substrate, the film at the initial stage of growth tends to be a mask for blocking the sputtered particles, and the surface of the grown film is columnar and is more than when a general sputtering method is used. Also has a large surface area. If this principle is used, the first metal layer 18a having a large surface area can be formed on the side wall in the through hole. Further, if the substrate temperature when forming the first metal layer 18a is 200 ° C. or less, the movement of sputtered particles on the surface of the through hole 16 is reduced, and the film growth in the columnar shape is facilitated.
Thus, a first metal layer 18 a which is a film having a columnar shape and has directivity toward the opening side of the through hole 16 is formed. Therefore, the first metal layer 18a can be in a form in which the columnar structures are closely adjacent.

次に、図5(b)に示すように、メッキ法を用いて前記第一金属層18aに重なるように第二金属層18bを形成する(第二工程)。
第一金属層18aを形成した後、第二金属層18bを、無電解メッキにより形成する。第一金属層18aの材料としては、銅等の導電材料が用いられる。
Next, as shown in FIG. 5B, the second metal layer 18b is formed so as to overlap the first metal layer 18a by using a plating method (second step).
After forming the first metal layer 18a, the second metal layer 18b is formed by electroless plating. As the material of the first metal layer 18a, a conductive material such as copper is used.

第二金属層18bの成膜方法として、一般的にはスパッタ法が用いられているが、前述の通りスパッタ法で成膜した場合では、第一金属層18aの表面荒れを第二金属層18bで十分埋めることが出来ない。よって、第一金属層18aのスパッタ成膜の後には必ず無電解メッキを行う必要がある。
上記の通り表面積を大きくした第一金属層18aと無電解メッキ法を組み合わせることにより、第一金属層と第二金属層の境界に生じる隙間を大幅に低減できる。したがって、2層間の密着性が改善されるので、貫通電極部分の信頼性を向上させることが可能となる。
As a method for forming the second metal layer 18b, sputtering is generally used. However, when the film is formed by sputtering as described above, the surface roughness of the first metal layer 18a is reduced to the second metal layer 18b. Can not fill enough. Therefore, it is necessary to perform electroless plating after sputter deposition of the first metal layer 18a.
By combining the first metal layer 18a having a large surface area and the electroless plating method as described above, the gap generated at the boundary between the first metal layer and the second metal layer can be greatly reduced. Therefore, since the adhesion between the two layers is improved, the reliability of the through electrode portion can be improved.

次に、図4(c)に示すように、電解メッキ法を用いて微細孔16内に導電体からなる電解メッキ層19を形成する。導電体としては、電気の良導体であれば特に制限は無く、例えば電気抵抗が低い銅、アルミニウム、ニッケル、クロム、銀、錫等の他に、Au−Sn、Sn−Pb等の合金、あるいはSn基、Pb基、Au基、In基、Al基などのはんだ合金等の金属が利用できる。
以上のようにして、図1に示す半導体貫通配線基板10が得られる。
Next, as shown in FIG. 4C, an electrolytic plating layer 19 made of a conductor is formed in the micro holes 16 using an electrolytic plating method. The conductor is not particularly limited as long as it is a good electrical conductor. For example, in addition to copper, aluminum, nickel, chromium, silver, tin, etc. having a low electrical resistance, alloys such as Au—Sn, Sn—Pb, or Sn A metal such as a solder alloy such as a group, a Pb group, an Au group, an In group, or an Al group can be used.
As described above, the semiconductor through wiring substrate 10 shown in FIG. 1 is obtained.

また、図2に示す半導体パッケージ1を製造するには、図4(d)に示すように、前述した半導体貫通配線基板10とキャップ材となる支持体20とを、接合樹脂30を使用して接合する。この際、機能素子12を内側にして、かつ機能素子12に接触しないようにして支持体20を被せて接合する。支持体20もシリコン等の半導体基板が利用できる。接合樹脂30としては、例えば感光性もしくは非感光性の液状樹脂(UV硬化型樹脂、可視光硬化型樹脂、赤外光硬化型樹脂、熱硬化型樹脂等)やドライフィルムが挙げられる。樹脂の種類としては、エポキシ樹脂、シリコン樹脂、アクリル樹脂、ポリイミド樹脂等が利用でき、半導体パッケージの使用環境に応じて適宜選択すればよい。   Further, in order to manufacture the semiconductor package 1 shown in FIG. 2, as shown in FIG. 4D, the semiconductor penetrating wiring substrate 10 and the support body 20 serving as a cap material are bonded using a bonding resin 30. Join. At this time, the support element 20 is put on and bonded so that the functional element 12 is inside and does not contact the functional element 12. The support 20 can also be a semiconductor substrate such as silicon. Examples of the bonding resin 30 include a photosensitive or non-photosensitive liquid resin (such as a UV curable resin, a visible light curable resin, an infrared light curable resin, and a thermosetting resin) and a dry film. As the type of resin, epoxy resin, silicon resin, acrylic resin, polyimide resin, or the like can be used, and may be appropriately selected according to the use environment of the semiconductor package.

接合樹脂30を形成するには、例えば液状樹脂を使用して印刷法により所定位置に塗布したり、ドライフィルムを貼り付けてこれをフォトリソグラフィー技術により所定位置のみ残してパターニングする方法等が利用できる。
以上のようにして、図2に示す半導体パッケージ1が得られる。
In order to form the bonding resin 30, for example, a liquid resin can be applied at a predetermined position by a printing method, or a dry film can be attached and patterned by leaving a predetermined position by a photolithography technique. .
As described above, the semiconductor package 1 shown in FIG. 2 is obtained.

このようにして得られる貫通配線基板及び半導体パッケージは、シード層の作製において、第一金属層と第一金属層の境界に生じる隙間をなくして、2層間の密着性を向上させることができる。これにより貫通電極部分の信頼性に優れたものとなる。   The through wiring board and the semiconductor package thus obtained can improve the adhesion between the two layers by eliminating a gap generated at the boundary between the first metal layer and the first metal layer in the production of the seed layer. As a result, the through electrode portion is excellent in reliability.

以上、本発明の貫通配線基板、半導体パッケージ、及び貫通配線基板の製造方法について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。   The through wiring substrate, the semiconductor package, and the through wiring substrate manufacturing method of the present invention have been described above. However, the present invention is not limited to this, and can be appropriately changed without departing from the spirit of the invention. It is.

本発明は、貫通電極を備えた貫通配線基板、半導体パッケージ、及び貫通配線基板の製造方法に広く適用可能である。   The present invention can be widely applied to a through wiring substrate having a through electrode, a semiconductor package, and a method for manufacturing the through wiring substrate.

本発明に係る貫通配線基板の一例を示す断面図である。It is sectional drawing which shows an example of the penetration wiring board which concerns on this invention. 本発明の半導体パッケージの一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor package of this invention. 本発明に係る貫通配線基板の製造方法の一例を工程順に示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the penetration wiring board which concerns on this invention in process order. 図3に続く工程を順に示す断面図である。It is sectional drawing which shows the process following FIG. 3 in order. 図4(b)に示すシード層の作製方法を詳述するための断面図である。FIG. 5 is a cross-sectional view for explaining in detail a method for producing the seed layer shown in FIG. 従来の貫通配線基板の製造方法の一例を工程順に示す模断面図である。It is a schematic cross section which shows an example of the manufacturing method of the conventional penetration wiring board in order of a process. 図6に続く工程を順に示す断面図である。FIG. 7 is a cross-sectional view sequentially illustrating processes subsequent to FIG. 6. 図7(a)に示すシード層の作製方法を詳述するための断面図である。FIG. 8 is a cross-sectional view for explaining in detail a method for producing the seed layer shown in FIG.

符号の説明Explanation of symbols

1 半導体パッケージ、10 貫通配線基板、11 半導体基板、12 機能素子、13 配線部、14 電極部、15 貫通電極、16 貫通孔、17 絶縁膜、18 シード層、18a 第一金属層、18b 第二金属層、19 電解メッキ層、20 接合樹脂、 21 スパッタ粒子 30 支持体。   DESCRIPTION OF SYMBOLS 1 Semiconductor package, 10 Through wiring board, 11 Semiconductor substrate, 12 Functional element, 13 Wiring part, 14 Electrode part, 15 Through electrode, 16 Through hole, 17 Insulating film, 18 Seed layer, 18a 1st metal layer, 18b 2nd Metal layer, 19 electroplating layer, 20 bonding resin, 21 sputtered particle 30 support.

Claims (7)

板と、該基板の一方の面側に配された電極部と、
記基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔と、
前記貫通孔の絶縁化された内側面にシード層を介して配された電解メッキ層と、を少なくとも備えた貫通配線基板であって、
前記シード層は、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有することを特徴とする貫通配線基板。
A base plate, an electrode portion disposed on one side of the substrate,
Disposed reached from the other surface side of the front Kimoto plate on one side, a through hole exposing a portion of the electrode portion,
A through-wiring board comprising at least an electroplating layer disposed via a seed layer on an insulated inner surface of the through-hole,
The seed layer is composed of a first metal layer and a second metal layer arranged on the first metal layer, and the first metal layer is a film having a columnar shape, and the columnar shape is A through wiring substrate having directivity toward the opening side of the through hole.
前記基板が半導体基板であり、前記貫通孔の絶縁化された内側面が絶縁膜であることを特徴とする請求項1に記載の貫通配線基板。The through wiring substrate according to claim 1, wherein the substrate is a semiconductor substrate, and an insulated inner surface of the through hole is an insulating film. 板と、該基板の一方の面側に配された電極部と、
記基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔と、
前記貫通孔の絶縁化された内側面にシード層を介して配された電解メッキ層と、を少なくとも備え、
前記シード層は、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有する貫通配線基板、及び、前記貫通配線基板の一方の面側に樹脂を介して配された支持体、を少なくとも備えたことを特徴とする半導体パッケージ。
A base plate, an electrode portion disposed on one side of the substrate,
Disposed reached from the other surface side of the front Kimoto plate on one side, a through hole exposing a portion of the electrode portion,
An electroplating layer disposed through a seed layer on the insulated inner surface of the through-hole,
The seed layer is composed of a first metal layer and a second metal layer arranged on the first metal layer, and the first metal layer is a film having a columnar shape, and the columnar shape is A semiconductor device comprising at least a through wiring substrate having directivity toward the opening side of the through hole, and a support disposed on one surface side of the through wiring substrate via a resin. package.
前記基板が半導体基板であり、前記貫通孔の絶縁化された内側面が絶縁膜であることを特徴とする請求項3に記載の半導体パッケージ。The semiconductor package according to claim 3, wherein the substrate is a semiconductor substrate, and an insulated inner surface of the through hole is an insulating film. 板と、該基板の一方の面側に配された電極部と、
記基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔と、
前記貫通孔の絶縁化された内側面にシード層を介して配された電解メッキ層と、を少なくとも備え、
前記シード層は、第一金属層と、該第一金属層に重ねて配された第二金属層とから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有する貫通配線基板の製造方法であって、
前記シード層は、スパッタ法により第一金属層を形成する第一工程、及び、該第一金属層に重なるようにメッキ法により第二金属層を形成する第二工程、により作製されることを特徴とする貫通配線基板の製造方法。
A base plate, an electrode portion disposed on one side of the substrate,
Disposed reached from the other surface side of the front Kimoto plate on one side, a through hole exposing a portion of the electrode portion,
An electroplating layer disposed through a seed layer on the insulated inner surface of the through-hole,
The seed layer is composed of a first metal layer and a second metal layer arranged on the first metal layer, and the first metal layer is a film having a columnar shape, and the columnar shape is A method for manufacturing a through wiring board having directivity toward the opening side of the through hole,
The seed layer is produced by a first step of forming a first metal layer by a sputtering method and a second step of forming a second metal layer by a plating method so as to overlap the first metal layer. A manufacturing method of a through wiring board characterized by
前記第一工程は、ロングスロースパッタ法又はコリメートスパッタ法を用いることを特徴とする請求項に記載の貫通配線基板の製造方法。 6. The method for manufacturing a through wiring substrate according to claim 5 , wherein the first step uses a long throw sputtering method or a collimated sputtering method. 前記基板として半導体基板を、前記貫通孔の絶縁化された内側面として絶縁膜を、それぞれ用いることを特徴とする請求項5又は6に記載の貫通配線基板の製造方法。7. The method of manufacturing a through wiring substrate according to claim 5, wherein a semiconductor substrate is used as the substrate, and an insulating film is used as an insulated inner surface of the through hole.
JP2007255292A 2007-09-28 2007-09-28 Penetration wiring substrate, semiconductor package, and method of manufacturing penetration wiring substrate Expired - Fee Related JP5145000B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007255292A JP5145000B2 (en) 2007-09-28 2007-09-28 Penetration wiring substrate, semiconductor package, and method of manufacturing penetration wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007255292A JP5145000B2 (en) 2007-09-28 2007-09-28 Penetration wiring substrate, semiconductor package, and method of manufacturing penetration wiring substrate

Publications (2)

Publication Number Publication Date
JP2009088193A JP2009088193A (en) 2009-04-23
JP5145000B2 true JP5145000B2 (en) 2013-02-13

Family

ID=40661240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007255292A Expired - Fee Related JP5145000B2 (en) 2007-09-28 2007-09-28 Penetration wiring substrate, semiconductor package, and method of manufacturing penetration wiring substrate

Country Status (1)

Country Link
JP (1) JP5145000B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069287B1 (en) 2009-04-29 2011-10-04 주식회사 하이닉스반도체 Semiconductor package and method of manufacturing the same
JP2013084914A (en) * 2011-09-26 2013-05-09 Kobe Steel Ltd Wiring structure and manufacturing method of the same
JP6021441B2 (en) 2012-05-25 2016-11-09 ラピスセミコンダクタ株式会社 Semiconductor device
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
JP6213143B2 (en) * 2013-10-23 2017-10-18 富士電機株式会社 Semiconductor substrate and method for manufacturing semiconductor substrate
JP6272431B2 (en) * 2016-10-04 2018-01-31 ラピスセミコンダクタ株式会社 Semiconductor device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725944B2 (en) * 1991-04-19 1998-03-11 インターナショナル・ビジネス・マシーンズ・コーポレイション Metal layer deposition method
JP2005072044A (en) * 2003-08-26 2005-03-17 Ebara Corp Wiring forming apparatus
JP2006073787A (en) * 2004-09-02 2006-03-16 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP4851163B2 (en) * 2005-10-31 2012-01-11 オンセミコンダクター・トレーディング・リミテッド Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2009088193A (en) 2009-04-23

Similar Documents

Publication Publication Date Title
US8742588B2 (en) Method for making via interconnection
US7022609B2 (en) Manufacturing method of a semiconductor substrate provided with a through hole electrode
JP5145000B2 (en) Penetration wiring substrate, semiconductor package, and method of manufacturing penetration wiring substrate
TWI273682B (en) Method for manufacturing wafer level chip scale package using redistribution substrate
JP4922891B2 (en) Semiconductor device and manufacturing method thereof
JP5550076B2 (en) Low resistance through-wafer vias
EP2634795A1 (en) Process for manufacture of through-type wiring substrate, and through-type wiring substrate
JP5596919B2 (en) Manufacturing method of semiconductor device
US20100065930A1 (en) Method of etching sacrificial layer, method of manufacturing MEMS device, MEMS device and MEMS sensor
JP2008053568A (en) Semiconductor device and manufacturing method of semiconductor device
JP5733990B2 (en) Manufacturing method of semiconductor device
JP2001217242A (en) Semiconductor device and method of manufacturing the same
JP5873145B2 (en) Method for manufacturing through wiring board
KR20060094880A (en) Manufacturing method of electronic device
US9515034B2 (en) Bond pad having a trench and method for forming
JP2012043990A (en) Wiring board
JP2007221080A (en) Semiconductor device and manufacturing method thereof
JP2010501115A (en) Stress reduction between substrate and bump electrode on substrate
TWI811355B (en) Backside connection access structure for electrical connections and method for manufacturing the same
CN112490197A (en) Semiconductor device package and method of manufacturing the same
JP5228094B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2012169669A (en) Semiconductor device
JP2008251750A (en) Bump forming method for electrical connection
JP5509818B2 (en) Wiring board manufacturing method
US20210090947A1 (en) Semiconductor substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5145000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees