JP5147779B2 - 配線基板の製造方法及び半導体パッケージの製造方法 - Google Patents
配線基板の製造方法及び半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP5147779B2 JP5147779B2 JP2009099989A JP2009099989A JP5147779B2 JP 5147779 B2 JP5147779 B2 JP 5147779B2 JP 2009099989 A JP2009099989 A JP 2009099989A JP 2009099989 A JP2009099989 A JP 2009099989A JP 5147779 B2 JP5147779 B2 JP 5147779B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- wiring board
- wiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10242—Metallic cylinders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/743—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
第1の実施の形態では、本発明を多層配線層(ビルドアップ配線層)を有する配線基板に適用する例を示す。
始めに、第1の実施の形態に係る配線基板の構造について説明する。図15は、第1の実施の形態に係る配線基板を例示する断面図である。図15を参照するに、配線基板10は、第1絶縁層12aと、第2絶縁層12bと、第3絶縁層12cと、第1配線層13aと、第2配線層13bと、第3配線層13cと、ソルダーレジスト層14と、接続端子16と、第4金属層17とを有するビルドアップ配線層を備えた配線基板である。
続いて、第1の実施の形態に係る配線基板の製造方法について説明する。図16〜図30は、第1の実施の形態に係る配線基板の製造工程を例示する図である。図16〜図30において、図15と同一部品については、同一符号を付し、その説明は省略する場合がある。
第2の実施の形態では、本発明を多層配線層(ビルドアップ配線層)を有する配線基板に適用する他の例を示す。第2の実施の形態において、第1の実施の形態と共通する部分についてはその説明を省略し、第1の実施の形態と異なる部分を中心に説明する。
始めに、第2の実施の形態に係る配線基板の構造について説明する。図31は、第2の実施の形態に係る配線基板を例示する断面図である。図31を参照するに、配線基板30は、第1絶縁層12aと、第2絶縁層12bと、第3絶縁層12cと、第1配線層13aと、第2配線層13bと、第3配線層13cと、ソルダーレジスト層14と、接続端子36と、第4金属層17とを有するビルドアップ配線層を備えた配線基板である。
続いて、第2の実施の形態に係る配線基板の製造方法について説明する。図32〜図35は、第2の実施の形態に係る配線基板の製造工程を例示する図である。図32〜図35において、図31と同一部品については、同一符号を付し、その説明は省略する場合がある。
第3の実施の形態では、本発明を多層配線層(ビルドアップ配線層)を有する配線基板に適用する他の例を示す。第3の実施の形態において、第1の実施の形態と共通する部分についてはその説明を省略し、第1の実施の形態と異なる部分を中心に説明する。
始めに、第3の実施の形態に係る配線基板の構造について説明する。図36は、第3の実施の形態に係る配線基板を例示する断面図である。図36を参照するに、配線基板50は、第1絶縁層12aと、第2絶縁層12bと、第3絶縁層12cと、第1配線層13aと、第2配線層13bと、第3配線層13cと、ソルダーレジスト層14と、接続端子56と、第4金属層17とを有するビルドアップ配線層を備えた配線基板である。
第4の実施の形態では、本発明を多層配線層(ビルドアップ配線層)を有する配線基板に適用する他の例を示す。第4の実施の形態において、第2の実施の形態と共通する部分についてはその説明を省略し、第2の実施の形態と異なる部分を中心に説明する。
始めに、第4の実施の形態に係る配線基板の構造について説明する。図37は、第4の実施の形態に係る配線基板を例示する断面図である。図37を参照するに、配線基板60は、第1絶縁層12aと、第2絶縁層12bと、第3絶縁層12cと、第1配線層13aと、第2配線層13bと、第3配線層13cと、ソルダーレジスト層14と、接続端子66と、第4金属層17とを有するビルドアップ配線層を備えた配線基板である。
第5の実施の形態では、本発明をビルドアップ配線層を有する配線基板に半導体チップを搭載した半導体パッケージに適用する例を示す。第5の実施の形態において、第1の実施の形態と共通する部分についてはその説明を省略し、第1の実施の形態と異なる部分を中心に説明する。
始めに、第5の実施の形態に係る半導体パッケージの構造について説明する。 図38は、第5の実施の形態に係る半導体パッケージを例示する断面図である。図38において、図15と同一部品については、同一符号を付し、その説明は省略する場合がある。図38を参照するに、半導体パッケージ70は、図15に示す配線基板10と、半導体チップ71と、アンダーフィル樹脂75とを有する。
続いて、第5の実施の形態に係る半導体パッケージの製造方法について説明する。図39及び図40は、第5の実施の形態に係る半導体パッケージの製造工程を例示する図である。図39及び図40において、図38と同一部品については、同一符号を付し、その説明は省略する場合がある。
第6の実施の形態では、本発明をビルドアップ配線層を有する配線基板に半導体チップを搭載した半導体パッケージに適用する他の例を示す。第6の実施の形態において、第2の実施の形態と共通する部分についてはその説明を省略し、第2の実施の形態と異なる部分を中心に説明する。
始めに、第6の実施の形態に係る半導体パッケージの構造について説明する。 図41は、第6の実施の形態に係る半導体パッケージを例示する断面図である。図41において、図31と同一部品については、同一符号を付し、その説明は省略する場合がある。図41を参照するに、半導体パッケージ80は、図31に示す配線基板30と、半導体チップ71と、アンダーフィル樹脂75とを有する。
10a、30a、50a、60a 配線基板の一方の面
11、31、51、61 突出金属層
11a、51a 第2金属層
11b、51b 第3金属層
11x、31x、51x、61x 突出部
12a 第1絶縁層
12b 第2絶縁層
12c 第3絶縁層
12x 第1ビアホール
12y 第2ビアホール
12z 第3ビアホール
13a 第1配線層
13b 第2配線層
13c 第3配線層
14 ソルダーレジスト層
14x 開口部
15、35、55、65 はんだバンプ
16、36、56、66 接続端子
17 第4金属層
21 支持体
21a 支持体の一方の面
22、24 レジスト層
23 第1金属層
70、80 半導体パッケージ
71 半導体チップ
72 本体
73 電極パッド
75 アンダーフィル樹脂
L10、L30、L50、L60 突出量
P10、P30、P50、P60 ピッチ
T10 厚さ
φ10、φ30、φ50、φ60 直径
Claims (18)
- 支持体上に、前記支持体の表面を露出する柱状の貫通孔を有する第1金属層を形成する第1金属層形成工程と、
前記柱状の貫通孔から露出する前記支持体の表面及び前記柱状の貫通孔の内壁面を覆うように第2金属層を形成する第2金属層形成工程と、
前記第2金属層上に前記柱状の貫通孔を充填するように第3金属層を形成する第3金属層形成工程と、
前記第3金属層を覆うように前記第1金属層上に絶縁層を形成する絶縁層形成工程と、
前記絶縁層の一方の面に、前記第3金属層と電気的に接続する配線層を形成する配線層形成工程と、
前記支持体及び前記第1金属層を除去し、前記第2金属層及び前記第3金属層を含んで構成され前記絶縁層の他方の面から突出する突出部を形成する突出部形成工程(1)と、を有する配線基板の製造方法。 - 前記突出部は上面及び下面を有し、前記上面及び下面方向の断面が矩形の柱状で、前記下面側が前記絶縁層に埋設され、前記上面側が前記絶縁層の他方の面から突出した接続端子である請求項1記載の配線基板の製造方法。
- 前記突出部形成工程(1)に代えて、前記支持体及び前記第1金属層を除去した後、更に前記第2金属層を除去し、前記第3金属層を含んで構成され前記絶縁層の他方の面から突出する突出部を形成する突出部形成工程(2)を有する請求項1又は2記載の配線基板の製造方法。
- 前記第1金属層形成工程は、
前記支持体上に前記柱状の貫通孔に対応する柱状のレジスト層を形成する第1工程と、
前記支持体上の前記柱状のレジスト層が形成されていない領域に前記第1金属層を形成する第2工程と、
前記柱状のレジスト層を除去する第3工程と、を有する請求項1乃至3の何れか一項記載の配線基板の製造方法。 - 前記支持体は導電体であり、前記第1金属層形成工程において、前記第1金属層は、前記支持体を給電層とする電解めっき法により形成される請求項1乃至4の何れか一項記載の配線基板の製造方法。
- 前記支持体は導電体であり、前記第2金属層形成工程において、前記第2金属層は、前記支持体を給電層とする電解めっき法により形成される請求項1乃至5の何れか一項記載の配線基板の製造方法。
- 前記支持体は導電体であり、前記第3金属層形成工程において、前記第3金属層は、前記支持体を給電層とする電解めっき法により形成される請求項1乃至6の何れか一項記載の配線基板の製造方法。
- 前記支持体及び前記第1金属層は同一のエッチング液により除去可能な材料により構成されている請求項1乃至7の何れか一項記載の配線基板の製造方法。
- 前記第2金属層は、前記支持体及び前記第1金属層を除去するエッチング液に耐性を有する材料により構成されている請求項1乃至8の何れか一項記載の配線基板の製造方法。
- 前記第2金属層は、異なる材料からなる複数の金属層が積層された構造を有する請求項1乃至9の何れか一項記載の配線基板の製造方法。
- 前記配線層形成工程は、
前記絶縁層の一方の面に、前記第3金属層を露出するビアホールを形成する工程と、
前記絶縁層の一方の面上に、前記ビアホールを介して前記第3金属層に接続された配線層を形成する工程と、を有する請求項1乃至10の何れか一項記載の配線基板の製造方法。 - 前記突出部は、円柱状、楕円柱状、又は角柱状である請求項1乃至11の何れか一項記載の配線基板の製造方法。
- 前記配線層上に、更に他の絶縁層と配線層を積層し、最上層の配線層に電極パッドを形成する工程を有する請求項1乃至12の何れか一項記載の配線基板の製造方法。
- 前記第1金属層及び前記支持体の各々の材料はCuである請求項1乃至13の何れか一項記載の配線基板の製造方法。
- 前記第2金属層は、Au層、Ni層、Ni層上にAu層が積層された層、又はNi層上にPd層及びAu層が順次積層された層である請求項1乃至14の何れか一項記載の配線基板の製造方法。
- 前記第3金属層の材料はCuである請求項1乃至15の何れか一項記載の配線基板の製造方法。
- 請求項1乃至16の何れか一項記載の製造方法で製造された突出部を有する配線基板と、電極パッドを有する半導体チップと、を準備する準備工程と、
前記突出部と前記電極パッドとを対向させるように、前記配線基板上に前記半導体チップを配置する配置工程と、
前記突出部と前記電極パッドとを電気的に接続する接続工程と、を有する半導体パッケージの製造方法。 - 前記配線基板の前記突出部が形成されている面と前記半導体チップとの間に樹脂を充填する樹脂充填工程を更に有する請求項17記載の半導体パッケージの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009099989A JP5147779B2 (ja) | 2009-04-16 | 2009-04-16 | 配線基板の製造方法及び半導体パッケージの製造方法 |
| US12/755,555 US8458900B2 (en) | 2009-04-16 | 2010-04-07 | Wiring substrate having columnar protruding part |
| TW99111229A TWI472283B (zh) | 2009-04-16 | 2010-04-12 | 具有柱狀突出部分之配線基板 |
| KR1020100034673A KR101709629B1 (ko) | 2009-04-16 | 2010-04-15 | 기둥 형상의 돌출부를 가지는 배선 기판 제조 방법 |
| US13/892,416 US9018538B2 (en) | 2009-04-16 | 2013-05-13 | Wiring substrate having columnar protruding part |
| US14/673,981 US20150206833A1 (en) | 2009-04-16 | 2015-03-31 | Wiring substrate having columnar protruding part |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009099989A JP5147779B2 (ja) | 2009-04-16 | 2009-04-16 | 配線基板の製造方法及び半導体パッケージの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012222420A Division JP5422718B2 (ja) | 2012-10-04 | 2012-10-04 | 配線基板及び半導体パッケージ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010251552A JP2010251552A (ja) | 2010-11-04 |
| JP2010251552A5 JP2010251552A5 (ja) | 2012-05-10 |
| JP5147779B2 true JP5147779B2 (ja) | 2013-02-20 |
Family
ID=42980152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009099989A Active JP5147779B2 (ja) | 2009-04-16 | 2009-04-16 | 配線基板の製造方法及び半導体パッケージの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US8458900B2 (ja) |
| JP (1) | JP5147779B2 (ja) |
| KR (1) | KR101709629B1 (ja) |
| TW (1) | TWI472283B (ja) |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5147779B2 (ja) * | 2009-04-16 | 2013-02-20 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体パッケージの製造方法 |
| US8698303B2 (en) | 2010-11-23 | 2014-04-15 | Ibiden Co., Ltd. | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device |
| TWI454320B (zh) * | 2011-08-19 | 2014-10-01 | Jieng Tai Internat Electric Corp | 填補穿孔的方法 |
| JP5861400B2 (ja) * | 2011-11-09 | 2016-02-16 | イビデン株式会社 | 半導体実装部材 |
| KR101287742B1 (ko) * | 2011-11-23 | 2013-07-18 | 삼성전기주식회사 | 인쇄 회로 기판 및 그 제조 방법 |
| JP5886617B2 (ja) * | 2011-12-02 | 2016-03-16 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
| JP2013247201A (ja) * | 2012-05-24 | 2013-12-09 | Shinko Electric Ind Co Ltd | 配線基板、実装構造、及び配線基板の製造方法 |
| TWI637467B (zh) * | 2012-05-24 | 2018-10-01 | 欣興電子股份有限公司 | 中介基材及其製作方法 |
| US9269681B2 (en) * | 2012-11-16 | 2016-02-23 | Qualcomm Incorporated | Surface finish on trace for a thermal compression flip chip (TCFC) |
| US8802504B1 (en) * | 2013-03-14 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D packages and methods for forming the same |
| US9299649B2 (en) | 2013-02-08 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D packages and methods for forming the same |
| CN104219867A (zh) * | 2013-05-31 | 2014-12-17 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| US8981842B1 (en) * | 2013-10-25 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company Limited | Integrated circuit comprising buffer chain |
| KR20150064976A (ko) * | 2013-12-04 | 2015-06-12 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US20150195912A1 (en) | 2014-01-08 | 2015-07-09 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Substrates With Ultra Fine Pitch Flip Chip Bumps |
| JP6543887B2 (ja) * | 2014-02-24 | 2019-07-17 | 日立化成株式会社 | バンプ付き配線基板及びその製造方法 |
| US9693455B1 (en) * | 2014-03-27 | 2017-06-27 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with plated copper posts and method of manufacture thereof |
| US20150279815A1 (en) * | 2014-03-28 | 2015-10-01 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Substrate Having Conductive Columns |
| JP2016021496A (ja) * | 2014-07-15 | 2016-02-04 | イビデン株式会社 | 配線基板及びその製造方法 |
| WO2016021516A1 (ja) * | 2014-08-04 | 2016-02-11 | 国立研究開発法人産業技術総合研究所 | 局在型表面プラズモン共鳴センシングチップおよび局在型表面プラズモン共鳴センシングシステム |
| JP5795415B1 (ja) | 2014-08-29 | 2015-10-14 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| TWI562275B (en) * | 2014-11-27 | 2016-12-11 | Advance Process Integrate Technology Ltd | Process of forming waferless interposer |
| US9899248B2 (en) * | 2014-12-03 | 2018-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor packages having through package vias |
| US10325853B2 (en) | 2014-12-03 | 2019-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor packages having through package vias |
| TWI595810B (zh) | 2015-05-22 | 2017-08-11 | 欣興電子股份有限公司 | 封裝結構及其製作方法 |
| CN106298707B (zh) * | 2015-06-05 | 2019-05-21 | 欣兴电子股份有限公司 | 封装结构及其制作方法 |
| US9755030B2 (en) | 2015-12-17 | 2017-09-05 | International Business Machines Corporation | Method for reduced source and drain contact to gate stack capacitance |
| CN109075769B (zh) * | 2016-04-28 | 2022-05-27 | 株式会社村田制作所 | 弹性波装置 |
| CN107424973B (zh) * | 2016-05-23 | 2020-01-21 | 凤凰先驱股份有限公司 | 封装基板及其制法 |
| JP2018032661A (ja) * | 2016-08-22 | 2018-03-01 | イビデン株式会社 | プリント配線板およびその製造方法 |
| CN107872929B (zh) * | 2016-09-27 | 2021-02-05 | 欣兴电子股份有限公司 | 线路板与其制作方法 |
| US9922845B1 (en) * | 2016-11-03 | 2018-03-20 | Micron Technology, Inc. | Semiconductor package and fabrication method thereof |
| US9922924B1 (en) * | 2016-11-03 | 2018-03-20 | Micron Technology, Inc. | Interposer and semiconductor package |
| KR101944997B1 (ko) * | 2017-01-06 | 2019-02-01 | 조인셋 주식회사 | 금속패드 인터페이스 |
| TWI644598B (zh) * | 2017-04-21 | 2018-12-11 | Nan Ya Printed Circuit Board Corporation | 電路板結構及其形成方法 |
| TWI643532B (zh) * | 2017-05-04 | 2018-12-01 | 南亞電路板股份有限公司 | 電路板結構及其製造方法 |
| US10325842B2 (en) | 2017-09-08 | 2019-06-18 | Advanced Semiconductor Engineering, Inc. | Substrate for packaging a semiconductor device package and a method of manufacturing the same |
| US10515889B2 (en) | 2017-10-13 | 2019-12-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
| US10163758B1 (en) * | 2017-10-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method for the same |
| JP2019140174A (ja) * | 2018-02-07 | 2019-08-22 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
| US10573572B2 (en) | 2018-07-19 | 2020-02-25 | Advanced Semiconductor Engineering, Inc. | Electronic device and method for manufacturing a semiconductor package structure |
| KR102530754B1 (ko) * | 2018-08-24 | 2023-05-10 | 삼성전자주식회사 | 재배선층을 갖는 반도체 패키지 제조 방법 |
| JP7154913B2 (ja) * | 2018-09-25 | 2022-10-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US11109481B2 (en) * | 2019-02-15 | 2021-08-31 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board and printed wiring board |
| CN215991352U (zh) * | 2019-03-29 | 2022-03-08 | 株式会社村田制作所 | 树脂多层基板 |
| JP2020188209A (ja) * | 2019-05-16 | 2020-11-19 | イビデン株式会社 | プリント配線板とプリント配線板の製造方法 |
| WO2021031125A1 (zh) * | 2019-08-20 | 2021-02-25 | 华为技术有限公司 | 线路嵌入式基板、芯片封装结构及基板制备方法 |
| CN112885806B (zh) * | 2019-11-29 | 2022-03-08 | 长鑫存储技术有限公司 | 基板及其制备方法、芯片封装结构及其封装方法 |
| JP2021093417A (ja) * | 2019-12-09 | 2021-06-17 | イビデン株式会社 | プリント配線板、及び、プリント配線板の製造方法 |
| JP7512594B2 (ja) * | 2020-01-10 | 2024-07-09 | Toppanホールディングス株式会社 | 回路基板 |
| JP2021132068A (ja) * | 2020-02-18 | 2021-09-09 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法 |
| KR102852871B1 (ko) * | 2020-07-15 | 2025-09-02 | 삼성전자주식회사 | 반도체 패키지 장치 |
| US12191161B2 (en) * | 2020-12-23 | 2025-01-07 | Intel Corporation | Multi-step isotropic etch patterning of thick copper layers for forming high aspect-ratio conductors |
| US20220312591A1 (en) * | 2021-03-26 | 2022-09-29 | Juniper Networks, Inc. | Substrate with conductive pads and conductive layers |
| US12119319B2 (en) * | 2021-12-13 | 2024-10-15 | Amkor Technology Singapore Holding Pte. Ltd. | Electronic devices and methods of manufacturing electronic devices |
| CN116528466A (zh) * | 2022-01-21 | 2023-08-01 | 奥特斯奥地利科技与系统技术有限公司 | 具有突出部的部件承载件和制造方法 |
| TWI831123B (zh) * | 2022-01-28 | 2024-02-01 | 巨擘科技股份有限公司 | 多層基板表面處理層結構 |
| JP2024031745A (ja) * | 2022-08-23 | 2024-03-07 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | プリント回路基板 |
| CN117794104A (zh) * | 2022-09-21 | 2024-03-29 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制造方法 |
| CN118431159B (zh) * | 2024-07-05 | 2024-09-10 | 纳宇半导体材料(宁波)有限责任公司 | 一种增强微凸点可靠性的封装结构及其制备方法 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3726002A (en) * | 1971-08-27 | 1973-04-10 | Ibm | Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate |
| US4240198A (en) * | 1979-02-21 | 1980-12-23 | International Telephone And Telegraph Corporation | Method of making conductive elastomer connector |
| US5054192A (en) * | 1987-05-21 | 1991-10-08 | Cray Computer Corporation | Lead bonding of chips to circuit boards and circuit boards to circuit boards |
| US4847136A (en) * | 1988-03-21 | 1989-07-11 | Hughes Aircraft Company | Thermal expansion mismatch forgivable printed wiring board for ceramic leadless chip carrier |
| US5399898A (en) * | 1992-07-17 | 1995-03-21 | Lsi Logic Corporation | Multi-chip semiconductor arrangements using flip chip dies |
| US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
| US5334804A (en) * | 1992-11-17 | 1994-08-02 | Fujitsu Limited | Wire interconnect structures for connecting an integrated circuit to a substrate |
| JPH08236654A (ja) * | 1995-02-23 | 1996-09-13 | Matsushita Electric Ind Co Ltd | チップキャリアとその製造方法 |
| US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
| US5900674A (en) * | 1996-12-23 | 1999-05-04 | General Electric Company | Interface structures for electronic devices |
| US6002168A (en) * | 1997-11-25 | 1999-12-14 | Tessera, Inc. | Microelectronic component with rigid interposer |
| US6057600A (en) * | 1997-11-27 | 2000-05-02 | Kyocera Corporation | Structure for mounting a high-frequency package |
| US6054772A (en) * | 1998-04-29 | 2000-04-25 | National Semiconductor Corporation | Chip sized package |
| JP3825181B2 (ja) * | 1998-08-20 | 2006-09-20 | 沖電気工業株式会社 | 半導体装置の製造方法及び半導体装置 |
| US6329713B1 (en) * | 1998-10-21 | 2001-12-11 | International Business Machines Corporation | Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate |
| IL128200A (en) * | 1999-01-24 | 2003-11-23 | Amitec Advanced Multilayer Int | Chip carrier substrate |
| JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Necエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
| JP2001144204A (ja) * | 1999-11-16 | 2001-05-25 | Nec Corp | 半導体装置及びその製造方法 |
| JP3629178B2 (ja) * | 2000-02-21 | 2005-03-16 | Necエレクトロニクス株式会社 | フリップチップ型半導体装置及びその製造方法 |
| US6441479B1 (en) * | 2000-03-02 | 2002-08-27 | Micron Technology, Inc. | System-on-a-chip with multi-layered metallized through-hole interconnection |
| JP3677429B2 (ja) * | 2000-03-09 | 2005-08-03 | Necエレクトロニクス株式会社 | フリップチップ型半導体装置の製造方法 |
| DE10031204A1 (de) * | 2000-06-27 | 2002-01-17 | Infineon Technologies Ag | Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile |
| JP3653452B2 (ja) | 2000-07-31 | 2005-05-25 | 株式会社ノース | 配線回路基板とその製造方法と半導体集積回路装置とその製造方法 |
| JP2002111185A (ja) * | 2000-10-03 | 2002-04-12 | Sony Chem Corp | バンプ付き配線回路基板及びその製造方法 |
| JP3546961B2 (ja) | 2000-10-18 | 2004-07-28 | 日本電気株式会社 | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
| US6673653B2 (en) * | 2001-02-23 | 2004-01-06 | Eaglestone Partners I, Llc | Wafer-interposer using a ceramic substrate |
| JP3875867B2 (ja) * | 2001-10-15 | 2007-01-31 | 新光電気工業株式会社 | シリコン基板の穴形成方法 |
| JP3874669B2 (ja) | 2002-01-25 | 2007-01-31 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| US6908784B1 (en) * | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
| JP4268434B2 (ja) * | 2003-04-09 | 2009-05-27 | 大日本印刷株式会社 | 配線基板の製造方法 |
| JP4708148B2 (ja) * | 2005-10-07 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2007165513A (ja) * | 2005-12-13 | 2007-06-28 | Shinko Electric Ind Co Ltd | 半導体装置用の多層配線基板の製造方法及び半導体装置の製造方法 |
| KR100782798B1 (ko) * | 2006-02-22 | 2007-12-05 | 삼성전기주식회사 | 기판 패키지 및 그 제조 방법 |
| JP2008091639A (ja) * | 2006-10-02 | 2008-04-17 | Nec Electronics Corp | 電子装置およびその製造方法 |
| KR100832651B1 (ko) * | 2007-06-20 | 2008-05-27 | 삼성전기주식회사 | 인쇄회로기판 |
| US20090056998A1 (en) * | 2007-08-31 | 2009-03-05 | International Business Machines Corporation | Methods for manufacturing a semi-buried via and articles comprising the same |
| KR100992181B1 (ko) * | 2007-12-26 | 2010-11-04 | 삼성전기주식회사 | 패키지용 기판 및 그 제조방법 |
| JP4835629B2 (ja) * | 2008-04-11 | 2011-12-14 | 凸版印刷株式会社 | 半導体装置の製造方法 |
| KR20100065691A (ko) | 2008-12-08 | 2010-06-17 | 삼성전기주식회사 | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 |
| JP5147779B2 (ja) * | 2009-04-16 | 2013-02-20 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体パッケージの製造方法 |
-
2009
- 2009-04-16 JP JP2009099989A patent/JP5147779B2/ja active Active
-
2010
- 2010-04-07 US US12/755,555 patent/US8458900B2/en active Active
- 2010-04-12 TW TW99111229A patent/TWI472283B/zh active
- 2010-04-15 KR KR1020100034673A patent/KR101709629B1/ko active Active
-
2013
- 2013-05-13 US US13/892,416 patent/US9018538B2/en active Active
-
2015
- 2015-03-31 US US14/673,981 patent/US20150206833A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TW201041472A (en) | 2010-11-16 |
| US8458900B2 (en) | 2013-06-11 |
| JP2010251552A (ja) | 2010-11-04 |
| KR20100114845A (ko) | 2010-10-26 |
| KR101709629B1 (ko) | 2017-02-23 |
| US20150206833A1 (en) | 2015-07-23 |
| US20100263923A1 (en) | 2010-10-21 |
| US20130250533A1 (en) | 2013-09-26 |
| US9018538B2 (en) | 2015-04-28 |
| TWI472283B (zh) | 2015-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5147779B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
| JP5026400B2 (ja) | 配線基板及びその製造方法 | |
| JP6076653B2 (ja) | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 | |
| JP5221315B2 (ja) | 配線基板及びその製造方法 | |
| JP5421254B2 (ja) | ピン・インタフェースを有する多層配線エレメント | |
| JP4619223B2 (ja) | 半導体パッケージ及びその製造方法 | |
| US7435680B2 (en) | Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure | |
| US8749073B2 (en) | Wiring board, method of manufacturing the same, and semiconductor device | |
| JP5951414B2 (ja) | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 | |
| US20100139962A1 (en) | Wiring board and method of manufacturing the same | |
| CN101683006B (zh) | 电子部件内置线路板及其制造方法 | |
| JP2005217225A (ja) | 半導体装置及びその製造方法 | |
| JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| KR101011339B1 (ko) | 배선기판 제조방법 | |
| JP2011014944A (ja) | 電子部品実装構造体の製造方法 | |
| JP4769056B2 (ja) | 配線基板及びその製法方法 | |
| JP5422718B2 (ja) | 配線基板及び半導体パッケージ | |
| JP7815630B2 (ja) | 配線基板 | |
| JP5653144B2 (ja) | 半導体パッケージの製造方法 | |
| JP3975887B2 (ja) | フィルムキャリア及びその製造方法 | |
| JP2018032802A (ja) | 配線基板およびこれを用いた半導体素子の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120314 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5147779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |