JP5152302B2 - Array antenna apparatus and impedance matching method thereof - Google Patents
Array antenna apparatus and impedance matching method thereof Download PDFInfo
- Publication number
- JP5152302B2 JP5152302B2 JP2010256374A JP2010256374A JP5152302B2 JP 5152302 B2 JP5152302 B2 JP 5152302B2 JP 2010256374 A JP2010256374 A JP 2010256374A JP 2010256374 A JP2010256374 A JP 2010256374A JP 5152302 B2 JP5152302 B2 JP 5152302B2
- Authority
- JP
- Japan
- Prior art keywords
- matching
- circuit
- impedance
- antenna
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000010586 diagram Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Images
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
Description
本発明は、アレイアンテナ装置およびそのインピーダンス整合方法に関し、特に移相器等が実装されたアンテナ素子を複数個並べたフェーズドアレイアンテナのインピーダンス整合方法に関する。 The present invention relates to an array antenna device and an impedance matching method thereof, and more particularly to an impedance matching method of a phased array antenna in which a plurality of antenna elements on which phase shifters and the like are mounted are arranged.
本発明に関連するレーダ用アンテナでは、移相器等が実装されたアンテナ素子を複数個並べたフェーズドアレイアンテナがよく用いられている。図8は本発明に関連するフェーズドアレイアンテナの一例の構成図である。 In a radar antenna related to the present invention, a phased array antenna in which a plurality of antenna elements on which phase shifters and the like are mounted is often used. FIG. 8 is a configuration diagram of an example of a phased array antenna related to the present invention.
同図を参照すると、本発明に関連するフェーズドアレイアンテナの一例は、#1〜#n(nは2以上の整数)のそれぞれの系統に設けられるアンテナ素子10および移相器30と、それぞれの移相器30の出力を合成および分配する合成分配器40Aおよび40Bとを含んで構成される。
Referring to the figure, an example of a phased array antenna related to the present invention includes an
このフェーズドアレイアンテナでは複数個並べられたアンテナ素子10と給電回路(同図の構成では合成分配器40Aおよび40B)との間で効率よく電力を伝えるためにインピーダンス整合を行なう必要がある。また、フェーズドアレイアンテナでは隣接する素子との相互結合が発生する。この相互結合はビーム走査角ごとに異なる結合状態となるため、走査角によってインピーダンス不整合が発生し、利得が低下するという問題がある。
In this phased array antenna, it is necessary to perform impedance matching in order to efficiently transmit electric power between a plurality of
走査角ごとにインピーダンス整合する方法としては、次のような方法が一般的に知られている。1つは、アンテナ素子と給電回路間に整合回路を設置する方法である( 特許文献1および2参照) 。
The following methods are generally known as methods for impedance matching for each scanning angle. One is a method of installing a matching circuit between the antenna element and the feeding circuit (see
特許文献1には、それぞれのアンテナと切り替えスイッチ間に、可変容量素子を有する整合回路が設けられた無線装置が開示されている。この無線装置では、それぞれのアンテナで受信および検波された電圧が最大となるようにそれぞれの整合回路の可変容量素子が調整される。
また、特許文献2には、それぞれのアンテナに整合回路を設け、それぞれのアンテナでインピーダンス整合を行なうアレーアンテナが開示されている。
他の1つは、アンテナ素子周辺に配置したリアクタンス素子を走査角ごとに所望の素子値に設定してアンテナ素子と給電回路間のインピーダンス整合を取る方法である( 特許文献3参照) 。また、上記特許文献1〜3に記載の技術を組み合わせてインピーダンスを制御する方法等も知られている。
The other one is a method of matching impedance between the antenna element and the feeding circuit by setting a reactance element arranged around the antenna element to a desired element value for each scanning angle (see Patent Document 3). A method of controlling impedance by combining the techniques described in
しかし、上記特許文献1〜3に記載のアンテナ素子を多数配置するアレイアンテナでは、全走査範囲でアンテナ素子と給電回路のインピーダンスを最適に整合させるためには、ビーム走査範囲内における全ての走査角に応じたアンテナ素子全ての素子インピーダンスを測定またはシミュレーションにより求める必要があり、よって装置規模が増大するという課題がある。
However, in an array antenna in which a large number of antenna elements described in
また、上記特許文献1〜3に記載のアレイアンテナでは、インピーダンスを調整するため整合回路に使用する可変容量素子にバイアス電圧を掛ける必要があるが、アンテナ素子ごとに整合回路の最適条件を求めるため、整合回路ごとに異なるバイアス電圧を掛ける必要があり、よってハードウエア規模の増大につながるという課題がある。
Further, in the array antennas described in
そこで、本発明の目的は、アンテナごとに素子インピーダンスを測定する必要がなく、かつ整合回路ごとに異なるバイアス電圧に調整する必要がないアレイアンテナ装置およびそのインピーダンス整合方法を提供することにある。 Therefore, an object of the present invention is to provide an array antenna apparatus and an impedance matching method thereof that do not require measurement of element impedance for each antenna and do not require adjustment to a different bias voltage for each matching circuit.
前記課題を解決するために、本発明によるアレイアンテナ装置は、複数個配列されるアンテナ素子と、前記複数個配列されるアンテナ素子に給電する給電回路と、前記複数個配列されるアンテナ素子と前記給電回路との間にそれぞれ設けられインピーダンス整合を行なう複数の整合回路と、前記複数の整合回路を制御する制御部とを含み、前記制御部は、ビーム走査範囲での中心のアンテナ素子の素子インピーダンスを算出し、算出した素子インピーダンスに基づきそのアンテナ素子と給電回路との整合条件を決定し、その決定した整合条件を全てのアンテナ素子の整合回路に付与することを特徴とする。 In order to solve the above problems, an array antenna apparatus according to the present invention includes a plurality of antenna elements, a feeding circuit that feeds power to the plurality of antenna elements, the plurality of antenna elements, A plurality of matching circuits that are respectively provided between the power supply circuit and perform impedance matching; and a control unit that controls the plurality of matching circuits, wherein the control unit includes an element impedance of a central antenna element in a beam scanning range. And a matching condition between the antenna element and the feeding circuit is determined based on the calculated element impedance, and the determined matching condition is applied to the matching circuits of all the antenna elements.
また、本発明によるインピーダンス整合方法は、複数個配列されるアンテナ素子と、前記複数個配列されるアンテナ素子に給電する給電回路と、前記複数個配列されるアンテナ素子と前記給電回路との間にそれぞれ設けられインピーダンス整合を行なう複数の整合回路と、前記複数の整合回路を制御する制御部とを含むアレイアンテナ装置のインピーダンス整合方法であり、前記制御部によって実行され、ビーム走査範囲での中心のアンテナ素子の素子インピーダンスを算出し、算出した素子インピーダンスに基づきそのアンテナ素子と給電回路との整合条件を決定し、その決定した整合条件を全てのアンテナ素子の整合回路に付与するインピーダンス整合ステップを含むことを特徴とする。 The impedance matching method according to the present invention includes a plurality of antenna elements, a power feeding circuit that feeds power to the plurality of antenna elements, and a plurality of antenna elements that are arranged and the power feeding circuit. An impedance matching method for an array antenna apparatus including a plurality of matching circuits each provided for impedance matching and a control unit for controlling the plurality of matching circuits. The method is performed by the control unit, and is performed at the center in the beam scanning range. Including an impedance matching step of calculating an element impedance of the antenna element, determining a matching condition between the antenna element and the feeding circuit based on the calculated element impedance, and applying the determined matching condition to the matching circuit of all the antenna elements It is characterized by that.
また、本発明によるプログラムは、複数個配列されるアンテナ素子と、前記複数個配列されるアンテナ素子に給電する給電回路と、前記複数個配列されるアンテナ素子と前記給電回路との間にそれぞれ設けられインピーダンス整合を行なう複数の整合回路と、前記複数の整合回路を制御する制御部とを含むアレイアンテナ装置のインピーダンス整合方法のプログラムであり、前記制御部に、ビーム走査範囲での中心のアンテナ素子の素子インピーダンスを算出し、算出した素子インピーダンスに基づきそのアンテナ素子と給電回路との整合条件を決定し、その決定した整合条件を全てのアンテナ素子の整合回路に付与するインピーダンス整合ステップを実行させるためのものであることを特徴とする。 Further, a program according to the present invention is provided in each of a plurality of antenna elements, a power feeding circuit that feeds power to the plurality of antenna elements, and a plurality of antenna elements that are arranged and the power feeding circuit. A program of an impedance matching method for an array antenna apparatus including a plurality of matching circuits for performing impedance matching and a control unit for controlling the plurality of matching circuits, wherein the control unit includes a central antenna element in a beam scanning range. In order to execute an impedance matching step of calculating an element impedance of the antenna element, determining a matching condition between the antenna element and the feeder circuit based on the calculated element impedance, and applying the determined matching condition to the matching circuits of all antenna elements It is characterized by that.
本発明によれば、アンテナごとに素子インピーダンスを測定する必要がなく、かつ整合回路ごとに異なるバイアス電圧に調整する必要がないアレイアンテナ装置およびそのインピーダンス整合方法が得られる。 According to the present invention, it is possible to obtain an array antenna device and an impedance matching method thereof that do not require the element impedance to be measured for each antenna and do not need to be adjusted to a different bias voltage for each matching circuit.
まず、実施の形態の説明に入る前に、本発明の動作原理について説明しておく。本発明では、アレイアンテナのアンテナ素子が周期的に配列されていることを利用して、ビーム走査範囲での中心のアンテナ素子の素子インピーダンスから求めた整合条件を全整合回路に適用することで、制御部で制御するバイアス電圧を全ての整合回路で同じ値としながら、ビーム走査ごとに最適な整合状態を実現する。 First, the operation principle of the present invention will be described before the description of the embodiment. In the present invention, by utilizing the fact that the antenna elements of the array antenna are periodically arranged, the matching condition obtained from the element impedance of the central antenna element in the beam scanning range is applied to all matching circuits, An optimum matching state is realized for each beam scanning while setting the bias voltage controlled by the control unit to the same value in all the matching circuits.
本発明では、複数配置されているアンテナ素子と給電回路間にインピーダンスを調整する整合回路を設ける。整合回路には可変容量素子(たとえば、バラクタダイオード、MEMS(Micro Electro Mechanical Systems)、液晶等)が設けられており、ビーム走査範囲での中心のアンテナ素子から取得したインピーダンス条件を全てのアンテナ素子の最適条件と仮定して、制御部から整合回路の可変容量素子に与えるバイアス電圧を制御し、ビーム走査範囲での中心で求めた最適整合条件を全ての整合回路に付与することにより、アンテナ素子と給電回路間でのインピーダンスマッチングを行い、ビーム走査範囲内での反射損を抑圧する。 In the present invention, a matching circuit for adjusting impedance is provided between a plurality of arranged antenna elements and a power feeding circuit. The matching circuit is provided with a variable capacitance element (for example, a varactor diode, MEMS (Micro Electro Mechanical Systems), liquid crystal, etc.), and the impedance condition acquired from the central antenna element in the beam scanning range is set for all the antenna elements. Assuming the optimum condition, the bias voltage applied from the control unit to the variable capacitance element of the matching circuit is controlled, and the optimum matching condition obtained at the center in the beam scanning range is given to all the matching circuits. Impedance matching is performed between the power feeding circuits to suppress reflection loss within the beam scanning range.
以下、本発明の実施の形態について添付図面を参照しながら説明する。図1は本発明に係るアレイアンテナ装置の一例の構成図である。なお、同図において前述の図8と同様の構成部分には同一番号を付し、その説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a configuration diagram of an example of an array antenna apparatus according to the present invention. In the figure, the same components as those in FIG. 8 described above are denoted by the same reference numerals and description thereof is omitted.
図1を参照すると、本発明に係るアレイアンテナ装置の一例は、#1〜#n(nは2以上の整数)のそれぞれの系統に設けられるアンテナ素子10と、整合回路20と、移相器30と、それぞれの移相器30の出力を合成および分配する合成分配器40Aおよび40Bと、制御部50と、プログラム格納部60とを含んで構成される。
Referring to FIG. 1, an example of an array antenna apparatus according to the present invention includes an
整合回路20は可変容量素子で構成される。制御部50は可変容量素子を制御する。合成分配器40Aおよび40Bはそれぞれのアンテナ素子10に電力を分配する。プログラム格納部60には後述するインピーダンス整合方法のプログラムが格納されている。
The
図2は本発明に係るアレイアンテナ装置の一例のアンテナ等価回路図である。同図を参照すると、アンテナ等価回路は給電回路1と、アンテナ素子2と、整合回路3とを含んで構成される。
FIG. 2 is an antenna equivalent circuit diagram of an example of the array antenna apparatus according to the present invention. Referring to the figure, the antenna equivalent circuit includes a
給電回路1は、電源インピーダンス1a(インピーダンス値をZgとする)と、電源電圧1b(電圧値をVgとする)とで表現できる。アンテナ素子2は、素子インピーダンス2a(インピーダンス値をZaとする)で表現できる。整合回路3は、整合回路インピーダンス3a(インピーダンス値をZmとする)で表現でき、アンテナ素子2から見た電源側のインピーダンス調整を行う機能を有する。
The
図1のアンテナ素子10および整合回路20は、図2の等価回路で表すと、アンテナ素子2および整合回路3に等しい。フェーズドアレイアンテナは各素子に給電する給電位相を変化させてビーム走査すると、隣接する素子との相互結合等の影響により、素子インピーダンス2aが変化する。しかし、このとき給電回路1の電源インピーダンス1aは変化しないため、給電回路1とアンテナ素子2間でインピーダンスのミスマッチが生じ走査角により反射損失が変化する。
The
このミスマッチにより生じる反射損を抑圧するため、整合回路20(図1参照)を構成する可変容量素子にはバラクタダイオード、MEMS,液晶等が用いられ、制御部50により整合回路20に印加するバイアス電圧を制御することで整合回路20を構成する可変容量素子の素子値( 容量) を変化させ、アンテナ素子10から見たインピーダンスを調整し、アンテナ素子10と給電回路(本実施形態では合成分配器40A,40B)とのインピーダンス整合を行なっている。
In order to suppress the reflection loss caused by this mismatch, a varactor diode, MEMS, liquid crystal, or the like is used as a variable capacitance element constituting the matching circuit 20 (see FIG. 1), and a bias voltage applied to the matching
制御部50では、予めビーム走査範囲での中心のアンテナ素子の素子インピーダンスを実測またはシミュレーションにより求めておき、ビーム走査ごとにその求めた素子インピーダンスから、アンテナ素子から見た電源側のインピーダンスと最適なインピーダンス整合とするための制御データを保存する。これにより、ビーム走査角に応じた整合回路20の可変容量素子の制御を行うことができる。
In the
本発明では、ビーム走査範囲での中心のアンテナ素子のみの素子インピーダンスから求めた最適条件を利用して、フェーズドアレイアンテナ全体の整合回路3(図2参照)を調整してアンテナ素子2から見たインピーダンスを可変させることで、素子インピーダンス2aとのインピーダンス整合状態を走査角に応じて調整する。
In the present invention, the matching circuit 3 (see FIG. 2) of the entire phased array antenna is adjusted and viewed from the
次に、本実施形態の動作について図面を参照しながら説明する。図2を参照すると、アンテナでは一般的に素子インピーダンスZaと電源インピーダンスZgがZg=Za*(*は共役を意味する)となるようにインピーダンス整合させる。 Next, the operation of this embodiment will be described with reference to the drawings. Referring to FIG. 2, the antenna is generally impedance-matched so that the element impedance Za and the power source impedance Zg are Zg = Za * (* means conjugate).
しかし、フェーズドアレイアンテナでは素子をアレイ状に並べ、あるいはビーム走査のため移相器によりアンテナ素子への給電位相を変化させると、隣接する素子との素子間相互結合の影響等により素子インピーダンスZaが変化する。このため、素子インピーダンスZaが素子インピーダンスZgとミスマッチとなり反射損が増大する。このため、フェーズドアレイアンテナでは走査角により反射損が変化し、アンテナ利得が低下する。 However, in a phased array antenna, when the elements are arranged in an array or the feeding phase to the antenna element is changed by a phase shifter for beam scanning, the element impedance Za is caused by the influence of mutual coupling between adjacent elements. Change. For this reason, the element impedance Za mismatches with the element impedance Zg, and the reflection loss increases. For this reason, in the phased array antenna, the reflection loss changes depending on the scanning angle, and the antenna gain decreases.
図3および図4は、アンテナ素子を一例として四角配列で縦方向9素子×横方向9素子並べ、縦方向および横方向の素子間隔を0.5λとしてアレイ状に並べる前の素子単体でインピーダンス整合した場合のシミュレーションにより求めたVSWR(Voltage Standing Wave Ratio )とアンテナパターン結果である。 3 and 4 show an antenna element as an example, in a square arrangement, 9 elements in the vertical direction × 9 elements in the horizontal direction, and the element matching before arranging the elements in the array with the vertical and horizontal element intervals of 0.5λ. VSWR (Voltage Standing Wave Ratio) obtained by simulation and antenna pattern results.
図3はシミュレーションにより求めたVSWRであり、素子単体で整合させたアンテナ素子をアレイ状に並べると、相互結合によりVSWRが悪化し、また走査角によりVSWRが変化していくことが分かる。 FIG. 3 is a VSWR obtained by simulation, and it can be seen that when antenna elements matched by a single element are arranged in an array, the VSWR deteriorates due to mutual coupling, and the VSWR changes depending on the scanning angle.
また、図4はシミュレーションにより求めたアンテナパターンであり、図3の通り相互結合によりVSWRが悪化しているため、破線で示したVSWRが十分抑圧されている場合の利得カーブと比較してアンテナ利得の低下が大きいことが分かる。 Also, FIG. 4 shows an antenna pattern obtained by simulation, and the VSWR deteriorates due to mutual coupling as shown in FIG. 3. Therefore, the antenna gain is compared with the gain curve when the VSWR indicated by the broken line is sufficiently suppressed. It can be seen that the decrease in
しかし、アレイアンテナでは多数のアンテナ素子全ての素子インピーダンスを走査範囲内で全て求める必要があり、制御データの作成には多くの時間とコストがかかり、またアンテナ素子分の整合回路にそれぞれ別々のバイアス電圧を掛ける必要があるため、装置規模の増大を招いてしまうという欠点があった。 However, in the array antenna, it is necessary to obtain all the element impedances of all the antenna elements within the scanning range, and it takes a lot of time and cost to create control data, and each antenna element matching circuit has a separate bias. Since it is necessary to apply a voltage, there has been a drawback that the scale of the apparatus is increased.
本発明では、このような状況を鑑みて、アレイアンテナの周期性に着目し、中心素子の素子インピーダンスがアレイアンテナ全体の素子インピーダンスと等価として考えることにより、関連技術よりも劇的に簡単な制御によりインピーダンス整合を可能としている。 In view of this situation, the present invention focuses on the periodicity of the array antenna and considers that the element impedance of the central element is equivalent to the element impedance of the entire array antenna. Impedance matching is possible.
図5および図6は、図3および図4のシミュレーションと同条件で本発明を適用した場合のVSWR(図5)およびアンテナパターン結果( 図6) である。図5はビーム走査角に応じて最適な整合状態となるように整合回路20(図1参照)の可変容量素子の素子値( 容量) を決定した場合のVSWRの計算結果である。図5からどの走査角においてもVSWRが抑圧されることが分かる。 5 and 6 show the VSWR (FIG. 5) and the antenna pattern result (FIG. 6) when the present invention is applied under the same conditions as the simulations of FIGS. FIG. 5 shows a calculation result of VSWR when the element value (capacitance) of the variable capacitance element of the matching circuit 20 (see FIG. 1) is determined so as to obtain an optimum matching state according to the beam scanning angle. It can be seen from FIG. 5 that VSWR is suppressed at any scanning angle.
次に、図5の整合条件で計算した場合のアンテナパターンを図6に示す。図6の実線で示した波形が本発明を適用した場合のアンテナパターンであり、破線で示した波形が図4の整合回路を設置していない場合のアンテナパターンである。図5および図6の結果より、中心素子の素子インピーダンスから求めた整合条件のみを利用した場合でもアレイアンテナの相互結合等による反射損の増大を抑圧することができる。 Next, FIG. 6 shows an antenna pattern when calculated under the matching conditions of FIG. The waveform shown by the solid line in FIG. 6 is the antenna pattern when the present invention is applied, and the waveform shown by the broken line is the antenna pattern when the matching circuit of FIG. 4 is not installed. From the results shown in FIGS. 5 and 6, even when only the matching condition obtained from the element impedance of the central element is used, an increase in reflection loss due to mutual coupling of the array antennas can be suppressed.
本発明の補足説明として、上記の説明では整合条件に使用するアンテナ素子はアンテナ開口の中心のアンテナ素子であると説明してきたが、開口の十分大きいアレイアンテナにおいては必ずしも中心のアンテナ素子である必要はなく、中心付近の周期性がよく保たれている位置のアンテナ素子であれば本発明の効果は十分に得られる。 As a supplementary explanation of the present invention, in the above description, the antenna element used for the matching condition has been described as the antenna element at the center of the antenna opening. However, in an array antenna having a sufficiently large opening, the antenna element need not necessarily be at the center. However, the effect of the present invention can be sufficiently obtained if the antenna element is in a position where the periodicity near the center is well maintained.
次に、本発明に係るインピーダンス整合方法について説明する。図7は本発明に係るインピーダンス整合方法の一例を示すフローチャートである。図1の説明で述べたように、本発明に係るアレイアンテナ装置の一例は制御部50を備えており、制御部50が可変容量素子で構成される整合回路20を制御する。すなわち、制御部50が整合回路20を制御することによりアンテナ素子10と給電回路(本発明では、一例として合成分配器40Aおよび40B)間のインピーダンス整合を行なう。したがって、図7に示すステップ(処理)の主体は制御部50である。
Next, the impedance matching method according to the present invention will be described. FIG. 7 is a flowchart showing an example of the impedance matching method according to the present invention. As described in the description of FIG. 1, an example of the array antenna device according to the present invention includes the
図7を参照すると、制御部50はビーム走査範囲での中心のアンテナ素子10の素子インピーダンスを算出する(ステップS1)。なお、算出した素子インピーダンス値は図示しないメモリに格納しておく。
Referring to FIG. 7, the
次に、制御部50は算出した素子インピーダンスに基づきそのアンテナ素子10と給電回路(本発明では、一例として合成分配器40Aおよび40B)との整合条件を決定する(ステップS2)。
Next, the
次に、制御部50はその決定した整合条件を全てのアンテナ素子10の整合回路20に付与する(ステップS3)。
Next, the
次に、本発明に係るインピーダンス整合方法のプログラムについて説明する。図1の説明で述べたように、本発明に係るアレイアンテナ装置の一例はプログラム格納部60を備えている。プログラム格納部60には図7にフローチャートで示すインピーダンス整合方法のプログラムが格納されている。制御部50はプログラム格納部60からそのプログラムを読み出し、そのプログラムに基づいて整合回路20を制御する。その制御内容については既に述べたのでここでの説明は割愛する。
Next, a program for the impedance matching method according to the present invention will be described. As described in the description of FIG. 1, an example of the array antenna apparatus according to the present invention includes the
以上説明したように、本発明の実施形態によれば以下に示す効果を奏する。第1の効果は、相互結合によって生じるアンテナ素子と給電回路間でのインピーダンス不整合による反射損を関連技術に比べ低減させることができることである。 As described above, according to the embodiment of the present invention, the following effects can be obtained. The first effect is that reflection loss due to impedance mismatch between the antenna element and the feeding circuit caused by mutual coupling can be reduced as compared with the related art.
第2の効果は、ビーム走査ごとに最適なインピーダンス整合が可能であり、ビーム走査時のアンテナ利得の低下を関連技術に比べ低減させることができることである。 The second effect is that optimum impedance matching can be performed for each beam scanning, and a decrease in antenna gain at the time of beam scanning can be reduced as compared with the related art.
第3の効果は、ビーム走査範囲での中心のアンテナ素子の素子インピーダンスのみでアンテナ開口全体の整合回路の整合条件を求めているため、整合回路の制御を関連技術に比べ簡単化できることである。 The third effect is that since the matching condition of the matching circuit of the entire antenna aperture is obtained only by the element impedance of the central antenna element in the beam scanning range, the matching circuit can be controlled more easily than the related art.
第4の効果は、アンテナ開口全体の整合回路に与えるバイアス電圧を全て同じ値とすることができるため、バイアス電源の数を関連技術に比べ減らすことができ、これにより装置規模の増大を防止できることである。 The fourth effect is that all the bias voltages applied to the matching circuit for the entire antenna aperture can be set to the same value, so that the number of bias power supplies can be reduced as compared with the related art, thereby preventing an increase in device scale. It is.
なお、他の実施形態として、整合回路の代わりにリアクタンス素子を用いる場合、または整合回路とリアクタンス素子とを併用する場合にも本発明の適用が可能である。 As another embodiment, the present invention can be applied to a case where a reactance element is used instead of the matching circuit, or a case where the matching circuit and the reactance element are used in combination.
1 給電回路
2 アンテナ素子
3 整合回路
10 アンテナ素子
20 整合回路
30 移相器
40A 合成分配器
40B 合成分配器
50 制御部
60 プログラム格納部
DESCRIPTION OF
Claims (9)
前記複数個配列されるアンテナ素子に給電する給電回路と、
前記複数個配列されるアンテナ素子と前記給電回路との間にそれぞれ設けられインピーダンス整合を行なう複数の整合回路と、
前記複数の整合回路を制御する制御部とを含み、
前記制御部は、ビーム走査範囲での中心のアンテナ素子の素子インピーダンスを算出し、算出した素子インピーダンスに基づきそのアンテナ素子と給電回路との整合条件を決定し、その決定した整合条件を全てのアンテナ素子の整合回路に付与することを特徴とするアレイアンテナ装置。 A plurality of antenna elements arranged;
A power feeding circuit for feeding power to the plurality of antenna elements arranged;
A plurality of matching circuits provided between the plurality of antenna elements and the feeding circuit, respectively, for impedance matching;
A control unit for controlling the plurality of matching circuits,
The control unit calculates an element impedance of the central antenna element in the beam scanning range, determines a matching condition between the antenna element and the feeder circuit based on the calculated element impedance, and uses the determined matching condition for all antennas. An array antenna apparatus, characterized by being applied to an element matching circuit.
前記制御部によって実行され、ビーム走査範囲での中心のアンテナ素子の素子インピーダンスを算出し、算出した素子インピーダンスに基づきそのアンテナ素子と給電回路との整合条件を決定し、その決定した整合条件を全てのアンテナ素子の整合回路に付与するインピーダンス整合ステップを含むことを特徴とするインピーダンス整合方法。 A plurality of antenna elements arranged, a plurality of power feeding circuits feeding power to the plurality of arranged antenna elements, and a plurality of matching circuits provided between the plurality of arranged antenna elements and the power feeding circuit, respectively, for impedance matching An impedance matching method for an array antenna apparatus including a circuit and a control unit for controlling the plurality of matching circuits,
This is executed by the control unit, calculates the element impedance of the central antenna element in the beam scanning range, determines the matching condition between the antenna element and the feeder circuit based on the calculated element impedance, and determines all the determined matching conditions. An impedance matching method including an impedance matching step applied to a matching circuit of the antenna element of the present invention.
前記制御部に、ビーム走査範囲での中心のアンテナ素子の素子インピーダンスを算出し、算出した素子インピーダンスに基づきそのアンテナ素子と給電回路との整合条件を決定し、その決定した整合条件を全てのアンテナ素子の整合回路に付与するインピーダンス整合ステップを実行させるためのプログラム。 A plurality of antenna elements arranged, a plurality of power feeding circuits feeding power to the plurality of arranged antenna elements, and a plurality of matching circuits provided between the plurality of arranged antenna elements and the power feeding circuit, respectively, for impedance matching A program for an impedance matching method of an array antenna apparatus, including a circuit and a control unit that controls the plurality of matching circuits,
The control unit calculates the element impedance of the central antenna element in the beam scanning range, determines the matching condition between the antenna element and the feeder circuit based on the calculated element impedance, and applies the determined matching condition to all antennas. A program for executing an impedance matching step applied to the element matching circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010256374A JP5152302B2 (en) | 2010-11-17 | 2010-11-17 | Array antenna apparatus and impedance matching method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010256374A JP5152302B2 (en) | 2010-11-17 | 2010-11-17 | Array antenna apparatus and impedance matching method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012109752A JP2012109752A (en) | 2012-06-07 |
| JP5152302B2 true JP5152302B2 (en) | 2013-02-27 |
Family
ID=46494908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010256374A Active JP5152302B2 (en) | 2010-11-17 | 2010-11-17 | Array antenna apparatus and impedance matching method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5152302B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5873466B2 (en) | 2013-08-23 | 2016-03-01 | 株式会社Nttドコモ | Multi-antenna array system |
| US10573965B2 (en) | 2018-05-14 | 2020-02-25 | Viasat, Inc. | Phased array antenna system |
| JP7387075B2 (en) * | 2021-10-28 | 2023-11-27 | 三菱電機株式会社 | antenna device |
| EP4525303A1 (en) * | 2023-02-28 | 2025-03-19 | Analog Devices International Unlimited Company | Programmable multi-core power amplifier for load impedance variation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BR9507801A (en) * | 1994-06-03 | 1998-05-26 | Ericsson Telefon Ab L M | Process and system for calibrating the transmission and reception of an antenna array for use in a mobile radio communications system |
| JPH09321526A (en) * | 1996-05-27 | 1997-12-12 | Kokusai Electric Co Ltd | Adaptive array antenna |
| JP2006324984A (en) * | 2005-05-19 | 2006-11-30 | Matsushita Electric Ind Co Ltd | Wireless communication device |
| JP4263202B2 (en) * | 2005-07-15 | 2009-05-13 | 三洋電機株式会社 | Array antenna |
| JPWO2007094050A1 (en) * | 2006-02-14 | 2009-07-02 | パナソニック株式会社 | Portable wireless device |
| JP4729521B2 (en) * | 2007-03-16 | 2011-07-20 | トヨタ自動車株式会社 | Wireless antenna system |
| WO2010013430A1 (en) * | 2008-07-28 | 2010-02-04 | パナソニック株式会社 | Antenna device and communication equipment using same |
-
2010
- 2010-11-17 JP JP2010256374A patent/JP5152302B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012109752A (en) | 2012-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2017064856A1 (en) | Patch array antenna, directivity control method thereof, and radio apparatus using patch array antenna | |
| EP2975781B1 (en) | Phased array transmission device | |
| JP5452179B2 (en) | Antenna device | |
| JP5152302B2 (en) | Array antenna apparatus and impedance matching method thereof | |
| EP2135325A1 (en) | Dual staggered vertically polarized variable azimuth beamwidth antenna for wireless network | |
| US10340604B2 (en) | Method of forming broad radiation patterns for small-cell base station antennas | |
| JP6125673B2 (en) | Antenna device having variable directivity characteristics | |
| CN112154604B (en) | Antenna controller for antenna with linear power amplifier | |
| JP2017143356A (en) | Antenna device | |
| KR101021677B1 (en) | Error Correction Device and Method for Active Phased Array Antenna System | |
| US20180123239A1 (en) | Phased Array System and Beam Scanning Method | |
| US10243268B2 (en) | Antenna device having a settable directional characteristic and method for operating an antenna device | |
| KR20160130295A (en) | Electronic rotman lens | |
| JP5811903B2 (en) | Phased array antenna device | |
| CN102496782B (en) | Omni-directional electronic control scanning antenna based on active frequency selection surfaces | |
| JP6532017B2 (en) | Phased array transmitter | |
| EP1868007B1 (en) | Phase correction device, in particular for Doppler-VOR antenna array | |
| CN105680178A (en) | Two-dimensional electronic scanning antenna | |
| JP2017126866A (en) | ANTENNA DEVICE AND POWER CONTROL METHOD | |
| JP2004108938A (en) | Radar / target wave simulator | |
| GB2540800B (en) | Antenna Array for Producing Beam Patterns Requiring a Large Phase Shift | |
| JP2013005059A (en) | Radio communication device, transmission method and program | |
| RU2325742C1 (en) | Underground transmitting modular active phased antenna array | |
| JP7213758B2 (en) | Active phased array antenna device | |
| JP2014187584A (en) | Antenna device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5152302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |