JP5154836B2 - Electronic chip mounting base, manufacturing method thereof, and electronic apparatus - Google Patents
Electronic chip mounting base, manufacturing method thereof, and electronic apparatus Download PDFInfo
- Publication number
- JP5154836B2 JP5154836B2 JP2007138691A JP2007138691A JP5154836B2 JP 5154836 B2 JP5154836 B2 JP 5154836B2 JP 2007138691 A JP2007138691 A JP 2007138691A JP 2007138691 A JP2007138691 A JP 2007138691A JP 5154836 B2 JP5154836 B2 JP 5154836B2
- Authority
- JP
- Japan
- Prior art keywords
- stem
- hole
- mounting base
- electronic chip
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
Landscapes
- Led Device Packages (AREA)
Description
本発明は、電子チップ搭載用ベースとその製造方法、および電子装置に関し、特に、ベースにおけるリードの挿通孔の構造に関する。 The present invention relates to an electronic chip mounting base, a manufacturing method thereof, and an electronic device, and more particularly to a structure of a lead insertion hole in the base.
発光ダイオードなどの電子チップは、ステムやリードなどから構成される電子チップ搭載用ベースに搭載された状態で用いられる(例えば、特許文献1を参照)。
図7に示すように、電子チップ搭載用ベースには、その構成要素として、銅(Cu)合金などからなるステム931とリード932などを有する。リード932は、ステム931に開設された透孔9311に挿通されており、間にガラスなどからなる充填層933が介挿された状態で固定されている。そして、特許文献1で提案の電子チップ搭載用ベースでは、透孔9311の内壁に複数の凹凸を設けることにより、充填層933とステム931との接合面積を大きくし、これによって互いの間の接合強度の向上が図られている。
As shown in FIG. 7, the electronic chip mounting base has a
しかしながら、上記特許文献1で提案のベースでは、透孔9311内において、充填層933とステム931との間、特に図7に示す矢印Dで示す部分に気泡が残ることが考えられる。即ち、充填層933は、透孔9311を囲む内壁とリード932の外周との間に筒状のガラスを介挿し、これに熱を付加して溶融させて充填層933とするのであるが、透孔9311を囲む内壁に複数の凹凸を形成しているがために気泡が残るという問題を生じる。
However, in the base proposed in Patent Document 1, it is conceivable that bubbles remain in the through-
このようにステム931と充填層933との間に気泡が残った場合には、強度の低下や気密性の低下といった問題を生じる。
本発明は、このような問題を解決しようとなされたものであって、リードの挿通箇所において、高い接合強度と高い気密性とを確保可能な電子チップ搭載用ベースとその製造方法、および電子装置を提供することを目的とする。
Thus, when bubbles remain between the
The present invention has been made to solve such problems, and an electronic chip mounting base capable of ensuring high bonding strength and high airtightness at a lead insertion point, a manufacturing method thereof, and an electronic device The purpose is to provide.
上記目的を達成するために、本発明は、次の構成を採用する。
本発明に係る電子チップ搭載用ベースは、一方の主面に電子チップの搭載領域を有するとともに、当該搭載領域の近傍に透孔が設けられてなるステムと、透孔を挿通するリードと、リードが挿通された状態の透孔に充填配置されてなる充填層とを有する電子チップ搭載用ベースであって、透孔は、その断面積が、ステムの厚み方向中央部の1ヶ所で最も小さく、当該箇所からステムの両主面に向けて漸次大きくなる形状とされ、孔断面が最も狭いネック部は、ステムの厚み方向に長さを有し形成され、ステムの厚み方向におけるネック部の長さは、ステムの厚みに対して、20%以下であることを特徴とする。
In order to achieve the above object, the present invention adopts the following configuration.
An electronic chip mounting base according to the present invention has an electronic chip mounting area on one main surface, a stem provided with a through hole in the vicinity of the mounting area, a lead inserted through the through hole, a lead An electronic chip mounting base having a filling layer filled and arranged in a through hole in a state where the through hole is inserted, and the through hole has the smallest cross-sectional area at one central portion in the thickness direction of the stem, The neck portion, which has a shape that gradually increases from the portion toward both main surfaces of the stem and has the narrowest hole cross section, is formed to have a length in the thickness direction of the stem, and the length of the neck portion in the thickness direction of the stem Is 20% or less with respect to the thickness of the stem.
また、本発明に係る電子チップ搭載用ベースの製造方法は(S1)〜(S4)の各ステップを実行する。
(S1)一方の主面に電子チップの搭載領域を有するとともに、当該搭載領域の近傍に透孔が設けられてなるステムを準備するステップ。
(S2)ステムに設けられた透孔に対しリードを挿通するステップ。
In addition, the electronic chip mounting base manufacturing method according to the present invention executes the steps (S1) to (S4).
(S1) A step of preparing a stem having an electronic chip mounting area on one main surface and provided with a through hole in the vicinity of the mounting area.
(S2) A step of inserting the lead into the through hole provided in the stem.
(S3)ステムの透孔の内壁とリードの外面との間に、絶縁材料を介挿させるステップ。
(S4)上記介挿させた絶縁材料に対して、溶融熱を付加するステップ。
本発明に係る製造方法では、上記(S1)のステップで準備するステムにおいて、その透孔の断面積が、ステムの厚み方向中央部の1ヶ所で最も小さく、当該箇所からステムの両主面に向けて漸次大きくなる形状に設けられていることを特徴とする。
(S3) A step of inserting an insulating material between the inner wall of the through hole of the stem and the outer surface of the lead.
(S4) A step of adding heat of fusion to the interposed insulating material.
In the manufacturing method according to the present invention, in the stem prepared in the step (S1), the cross-sectional area of the through-hole is the smallest at one place in the central portion in the thickness direction of the stem, and from that place to both main surfaces of the stem. It is provided in the shape which becomes gradually large toward it.
上記のように、本発明に係る電子チップ搭載用ベースでは、ステムに設けられた透孔が、均一な断面形状の孔ではなく、その内壁に凹凸を有するので、ステムの透孔が均一断面である場合に比べて、アンカー効果を得ることができ、高い接合強度を得ることができる。
また、本発明に係る電子チップ搭載用ベースでは、透孔における断面積が最も小さい箇所を、ステムの厚み方向で1ヶ所としており、且つ、当該箇所からは両主面に向けた方向に漸次大きくなる形状としているので、上記特許文献1で提案のベースに比べて透孔内への気泡の残留が抑制される。即ち、本発明に係る電子チップ搭載用ベースでは、充填層の形成工程で透孔中に気泡が残り難い形状を採用するものである。
As described above, in the electronic chip mounting base according to the present invention, the through hole provided in the stem is not a hole having a uniform cross-sectional shape, but has an unevenness on the inner wall thereof. Compared with a certain case, an anchor effect can be obtained and a high bonding strength can be obtained.
Further, in the electronic chip mounting base according to the present invention, the portion having the smallest cross-sectional area in the through hole is one portion in the thickness direction of the stem, and gradually increases from the portion toward the two main surfaces. Therefore, the remaining of bubbles in the through-hole is suppressed as compared with the base proposed in Patent Document 1. In other words, the electronic chip mounting base according to the present invention adopts a shape in which bubbles do not easily remain in the through holes in the filling layer forming step.
以上より、本発明に係る電子チップ搭載用ベースでは、リードの挿通箇所において、高い接合強度と高い気密性とを確保できる。なお、本発明に係る電子装置は、上記本発明に係る電子チップ搭載用ベースを備えるので、上記同様の効果を奏することができる。
また、本発明に係る電子チップ搭載用ベースの製造方法では、上記(S1)〜(S4)の各ステップの実行において、ステムにおける透孔の形状を上記本発明に係る電子チップ搭載用ベースと同一構成としているので、製造後の電子チップ搭載用ベースにおいて、リードの挿通箇所において、高い接合強度と高い気密性とを確保できる。
As described above, in the electronic chip mounting base according to the present invention, high joint strength and high airtightness can be secured at the lead insertion locations. Since the electronic device according to the present invention includes the electronic chip mounting base according to the present invention, the same effects as described above can be obtained.
In the method for manufacturing an electronic chip mounting base according to the present invention, the shape of the through hole in the stem is the same as that of the electronic chip mounting base according to the present invention in the execution of the steps (S1) to (S4). Since it is configured, in the electronic chip mounting base after manufacture, it is possible to ensure high bonding strength and high airtightness at the lead insertion location.
以下では、本発明を実施するための最良の形態について、一例を用い説明する。なお、以下の説明で採用する実施の形態は、本発明の構成および作用・効果を分かりやすく説明するために用いる一例であって、その本質的な技術的特徴以外、何ら本発明を限定するものではない。
(実施の形態)
1.電子装置1の構成
本実施の形態に係る電子装置1の構成について、図1を用い説明する。
Hereinafter, the best mode for carrying out the present invention will be described using an example. The embodiment adopted in the following description is an example used to explain the configuration, operation, and effect of the present invention in an easy-to-understand manner, and limits the present invention in any way other than the essential technical features. is not.
(Embodiment)
1. Configuration of Electronic Device 1 The configuration of the electronic device 1 according to the present embodiment will be described with reference to FIG.
図1に示すように、本実施の形態に係る電子装置1は、電子チップ10がサブマウント基板20を介して搭載ベース30の一方の主面上に搭載されている。
搭載ベース30は、板状のステム31と、当該ステム31に設けられた透孔を挿通する2本のリード32a、32bとを主要な要素として構成されている。電子チップ10の端子は、ボンディングワイヤ40a、40bを介して、搭載ベース30におけるリード32a、32bのそれぞれに接合されている。
As shown in FIG. 1, in the electronic device 1 according to the present embodiment, the
The
2.搭載ベース30の構成
電子装置1の構成の内、最も特徴を有する搭載ベース30の構成について、図2および図3を用い説明する。
図2に示すように、本実施の形態に係る搭載ベース30は、2本のリード32a、32bが、ステム31に設けられた透孔に挿通され、その間に充填層33a、33bが形成された構成を有する。この内、ステム31は、銅(Cu)もしくはCu合金、または、CuもしくはCu合金を含むクラッド材から構成されている。
2. Configuration of
As shown in FIG. 2, in the
リード32a、32bは、KovarあるいはFeNiからなり、充填層33a、33bは、ソーダガラスまたは硼珪酸ガラスからなる。
図3に示すように、ステム31における透孔311は、ステム31の厚み方向(Z軸方向)において、一様な断面積を有し設けられているのではなく、Z軸方向における中央部分で最も断面積が小さい部分を有し(当該部分を「A1部分」と記載する。)、当該部分A1からZ軸方向両側に向けて(ステム31の両主面側に向けて)断面積が漸次大きくなる形状となっている。なお、以下では、断面積が漸次大きくなる部分を、「A2部分」および「A3部分」と記載する。
The
As shown in FIG. 3, the
A2部分およびA3部分では、Z軸に沿う仮想直線に対し角度θを有するように内壁面311fがテーパー状になっている。ここで、角度θは、0.5[°]以上7[°]以下の範囲であり、望ましくは、1[°]以上5[°]以下の範囲である。なお、図1〜図3においては、A2部分およびA3部分の断面積が漸次大きくなる状態を分かりやすくするために、角度を誇張して描いている。
In the A 2 portion and the A 3 portion, the
本実施の形態に係る搭載ベース30においては、ステム31の透孔311において、A1部分がZ軸方向に長さt1を有し形成されている。長さt1については、例えば、次式に従うように設定されている。
[数式1]
t1/(t1+t2+t3)=10[%]
3.搭載ベース30の製造方法
以下では、搭載ベース30の製造方法の内、ステム31の透孔311へのリード32a、32bの固定について、図4を用い説明する。なお、図4では、一方のリード32aおよびこれを挿通する透孔311だけを示しているが、他方のリード32bおよびこれを挿通する透孔についても同様である。
In
[Formula 1]
t1 / (t1 + t2 + t3) = 10 [%]
3. Manufacturing Method of Mounting Base 30 Hereinafter, fixing of
図4(a)に示すように、上記構成の透孔311を有するステム31を準備する。ステム31における透孔311の形成方法は、例えば、ステム31の一方の主面からパンチング加工で孔をあけ、そのとき、あるいはその後にプレスにより、A2部分(図3を参照。)に相当する箇所にテーパー加工を施す。そして、反対側の主面からもプレスによりA3部分に相当する箇所にもテーパー加工を施す。このようにして透孔311を有するステム31が準備できる。
As shown in FIG. 4A, a
ステム31の透孔311に対してリード32aを挿入し、充填層33aの構成材料からなるガラス筒体330aを被せる。
図4(b)に示すように、ガラス筒体330aに対し、これを溶融する熱を付加する。なお、図示を省略しているが、熱を付加する際には、各材料を治工具で覆い位置規制を行う。
The
As shown in FIG.4 (b), the heat | fever which fuses this is added with respect to the
熱の付加を受けたガラス筒体330aは、外周面が球状に近づこうとする。そして、ガラス筒体330aは、図4(b)に示すような形状に変形し(溶融中間体331a)、透孔311における最も断面積が小さいA1部分に対し、先ず最初に当接する。
図4(c)に示すように、溶融中間体331aは、さらに流動して透孔311を囲む内壁とリード32aとの間を充填する状態となり、充填層33aが形成されるに至る。
The
As shown in FIG. 4C, the molten intermediate 331a further flows to fill the space between the inner wall surrounding the through
以上により、搭載ベース30におけるリード32a、32bの固定ができる。
4.優位性
上述の構成を採用する搭載ベース30およびこれを備える電子装置1の優位性について説明する。
図3に示すように、本実施の形態に係る搭載ベース30では、ステム31に設けられた透孔311の断面形状が、ストレート孔ではなく、A1部分で最も断面積が小さく、A2部分およびA3部分でステム31の主面側に向けて拡がるテーパー状としているので、ストレート孔に比べてA1部分によるアンカー効果を得ることができる。また、ステム31と充填層33a、33bとの接合面積の増大を図ることが併せてできるので、ステム31とリード32a、32bとの間の高い接合強度を得ることができる。
As described above, the
4). Advantages Advantages of the mounting
As shown in FIG. 3, in the mounting
また、本実施の形態に係る搭載ベース30では、ステム31の透孔311において、A1部分だけで縮径された状態となっており、図7に示す特許文献1に係る搭載ベースのように複数の凹凸を設けないので、透孔311内におけるステム31と充填層33a、33bとの間の気泡の残留を抑制することができる。このため、本実施の形態に係る搭載ベース30では、ステム31とリード32a、32bとの間の確実な固定、および確実な気密性を確保することができる。
Further, the mounting
さらに、本実施の形態に係る搭載ベース30では、上記構造の透孔311を採用するので、透孔311を設ける際の煩雑な作業も必要がない、即ち、特許文献1に係る搭載ベースのように複数の凹凸を透孔内壁に設けようとすると、その加工作業が煩雑なものとなるのに対して、本実施の形態では、上述のような簡易なプレス加工だけで透孔311を設けることができる。
Furthermore, since the mounting
なお、透孔311におけるA2部分およびA3部分のテーパー角を上記数値範囲とすることが望ましいのは、アンカー効果を得ることができ、且つ、A1部分との境界部分への応力の集中を緩和することができる、という2つの要因から導かれるものである。
また、本実施の形態では、ステム31の材料として、銅(Cu)もしくはCu合金、または、CuもしくはCu合金を含むクラッド材を採用するが、これは、Feやその合金材料に比べて熱伝導性が高く、電子チップ10の冷却という観点から望ましいためである。
(変形例1)
変形例1に係る搭載ベースについて、図5を用い説明する。なお、本変形例に係る搭載ベースは、ステム51の透孔511の形状以外に上記実施の形態と相違する点はないので、透孔511の形状についてだけ説明する。
In addition, it is desirable that the taper angles of the A 2 part and the A 3 part in the through
In the present embodiment, the material of the
(Modification 1)
A mounting base according to Modification 1 will be described with reference to FIG. Since the mounting base according to this modification has no difference from the above embodiment except for the shape of the through
図5に示すように、ステム51における透孔511は、ステム51の厚み方向中央部で、断面積が最も小さいB1部分を有する。この部分の形態については、上記透孔311と同様である。本変形例においては、B2部分およびB3部分における内壁面511fが、断面において直線ではなく、曲線となっている。ただし、B1部分よりも縮径となる部分は存在しない。
As shown in FIG. 5, the through
このような形状の透孔511を有するステム51を採用する本変形例に係る搭載ベースについても、上記実施の形態に係る搭載ベース30と同様の優位性を有する。
(変形例2)
変形例2に係る搭載ベースについて、図6を用い説明する。なお、本変形例に係る搭載ベースも、ステム61の透孔611の形状以外に上記実施の形態および変形例1と相違する点はないので、透孔611の形状についてだけ説明する。
The mounting base according to this modification that employs the
(Modification 2)
A mounting base according to Modification 2 will be described with reference to FIG. Since the mounting base according to this modification is not different from the above embodiment and modification 1 except for the shape of the through
図6に示すように、本変形例に係るステム61の透孔は、断面積が最も小さい部分が、ステム61の厚み方向に長さを有さず、テーパー状のC2部分およびC3部分だけから構成されている。このように、上記実施の形態に係る透孔311のA1部分、あるいは上記変形例1に係る透孔511のB1部分を有さない構成の本変形例においても、同様の効果を沿うすることが可能である。また、このように断面積が均一な部分を形成しないので、透孔611の形成に係る作業をより簡易なものとすることができる。
(その他の事項)
上記変形例1と変形例2との組み合わせや、A2部分およびA3部分に相当する部分の種々のバリエーションを採用することも可能である。
As shown in FIG. 6, in the through hole of the
(Other matters)
It is also possible to employ a combination of the first modification and the second modification, and various variations of the parts corresponding to the A 2 part and the A 3 part.
また、本発明は、上記実施の形態などで一例として示した数値、材料などに限定されるものではなく、その本質的な特徴を有する構成とすれば、上記同様の効果を奏する。
また、上記実施の形態1では、ステム31の厚み方向におけるA1部分の長さt1を、上記(数式1)で示す数値としているが、20[%]以下の範囲とすれば、上記と同一の効果を得ることができる。
Further, the present invention is not limited to the numerical values, materials, and the like shown as examples in the above-described embodiment and the like, and the same effects as described above can be obtained if the configuration has essential characteristics.
In the first embodiment, the length t1 of the A 1 portion in the thickness direction of the
本発明は、リードの接合強度と気密性などが求められる電子装置を実現するのに有効な技術である。 The present invention is a technique effective for realizing an electronic device that requires bonding strength and airtightness of leads.
1.電子装置
10.電子チップ
20.サブマウント基板
30.搭載ベース
31、51、61.ステム
32a、32b.リード
33a、33b.充填層
40a、40b.ボンディングワイヤ
311、511、611.透孔
1.
Claims (5)
前記透孔を挿通するリードと、
前記リードが挿通された状態の前記透孔に充填配置されてなる充填層とを有する電子チップ搭載用ベースであって、
前記透孔は、その断面積が、前記ステムの厚み方向中央部の1ヶ所で最も小さく、当該箇所から前記ステムの両主面に向けて漸次大きくなる形状とされ、
前記孔断面が最も狭いネック部は、前記ステムの厚み方向に長さを有し形成され、
前記ステムの厚み方向における前記ネック部の長さは、前記ステムの厚みに対して、20%以下である
ことを特徴とする電子チップ搭載用ベース。 A stem having an electronic chip mounting area on one main surface, and a through hole provided in the vicinity of the mounting area;
A lead inserted through the through hole;
An electronic chip mounting base having a filling layer filled and disposed in the through hole in a state where the lead is inserted;
The through-hole has a cross-sectional area that is the smallest at one place in the central portion in the thickness direction of the stem, and has a shape that gradually increases from the place toward both main surfaces of the stem ,
The neck portion having the narrowest hole cross-section is formed having a length in the thickness direction of the stem,
The length of the neck part in the thickness direction of the stem is 20% or less with respect to the thickness of the stem .
ことを特徴とする請求項1に記載の電子チップ搭載用ベース。 In the gradually enlarged portion of the through hole, the inner wall is formed in a tapered shape with an angle of 0.5 ° or more and 7 ° or less with respect to a virtual straight line orthogonal to the one main surface of the stem. The electronic chip mounting base according to claim 1, wherein the electronic chip mounting base is provided.
ことを特徴とする請求項1に記載の電子チップ搭載用ベース。 In the gradually expanding portion, an inner wall is formed in a tapered shape at an angle of 1 ° or more and 5 ° or less with respect to a virtual straight line orthogonal to the one main surface of the stem. Item 9. The electronic chip mounting base according to Item 1.
ことを特徴とする請求項1から3の何れかに記載の電子チップ搭載用ベース。 The base for mounting an electronic chip according to any one of claims 1 to 3 , wherein the stem is a plate made of a copper alloy or a clad material containing a copper alloy.
前記ベースとして、請求項1から4の何れかに記載の電子チップ搭載用ベースが用いられている
ことを特徴とする電子装置。 An electronic device having an electronic chip mounted on a base,
5. An electronic device according to claim 1, wherein the base for mounting an electronic chip according to any one of claims 1 to 4 is used as the base.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007138691A JP5154836B2 (en) | 2007-05-25 | 2007-05-25 | Electronic chip mounting base, manufacturing method thereof, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007138691A JP5154836B2 (en) | 2007-05-25 | 2007-05-25 | Electronic chip mounting base, manufacturing method thereof, and electronic apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008294258A JP2008294258A (en) | 2008-12-04 |
| JP5154836B2 true JP5154836B2 (en) | 2013-02-27 |
Family
ID=40168666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007138691A Expired - Fee Related JP5154836B2 (en) | 2007-05-25 | 2007-05-25 | Electronic chip mounting base, manufacturing method thereof, and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5154836B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5575158U (en) * | 1978-11-20 | 1980-05-23 | ||
| JPS56112773A (en) * | 1980-02-13 | 1981-09-05 | Hitachi Ltd | Package and electronic component using the same |
| JPS574146A (en) * | 1980-06-10 | 1982-01-09 | Nec Corp | Package of semiconductor device |
| JPH05129461A (en) * | 1991-10-31 | 1993-05-25 | Nec Corp | Stem for semiconductor device |
| JPH0637401A (en) * | 1992-07-20 | 1994-02-10 | Nec Corp | Optical semiconductor container |
| JPH08306324A (en) * | 1995-05-01 | 1996-11-22 | Mitsubishi Electric Corp | Electron gun |
| JP2001135745A (en) * | 1999-11-05 | 2001-05-18 | Shinko Electric Ind Co Ltd | Semiconductor package stem, semiconductor package eyelet, and method of manufacturing semiconductor package eyelet |
-
2007
- 2007-05-25 JP JP2007138691A patent/JP5154836B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008294258A (en) | 2008-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015012065A (en) | Manufacturing method of semiconductor device | |
| JP2013123011A (en) | Electronic apparatus | |
| US9559489B2 (en) | Semiconductor laser device, light source device, method of producing semiconductor laser device, and method of producing light source device | |
| JP6454927B2 (en) | Electronic component and method for manufacturing electronic component | |
| JP4756840B2 (en) | CAN PACKAGE OPTICAL SEMICONDUCTOR DEVICE AND OPTICAL MODULE | |
| JP6488539B2 (en) | Optical element module | |
| JP2013074048A (en) | Semiconductor element housing package and semiconductor device | |
| JP2008277626A (en) | Light emitting device and manufacturing method thereof | |
| JP5154836B2 (en) | Electronic chip mounting base, manufacturing method thereof, and electronic apparatus | |
| JP6569796B2 (en) | Optical element module | |
| CN105374785B (en) | Side-wettable packaging unit and manufacturing method thereof | |
| JP2016146458A (en) | Semiconductor device | |
| WO2019012849A1 (en) | Electronic circuit board | |
| JP6391430B2 (en) | Electronic control device and manufacturing method thereof | |
| JP4989929B2 (en) | Optical semiconductor device | |
| JP2007109904A (en) | Semiconductor chip mounting structure | |
| CN102549741A (en) | Semiconductor device and method for manufacturing same | |
| JP2008204808A (en) | Airtight terminals for semiconductor devices | |
| ITMI20112084A1 (en) | WAVE WELDING ON PRINTED CIRCUIT BOARD OF SURFACE MOUNTED ELECTRONIC DEVICES | |
| JP2009164511A (en) | Semiconductor device and manufacturing method thereof | |
| JP2017112153A (en) | Power semiconductor module | |
| JP4789766B2 (en) | Airtight terminal and electric device using the same | |
| JP5540412B2 (en) | Stem for semiconductor package and method for manufacturing stem for semiconductor package | |
| JP2008210825A (en) | Electronic component mounting structure and mounting method thereof | |
| JP2009130306A (en) | Electronic chip mounting base, manufacturing method thereof, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |