JP5160920B2 - 半導体装置の製造方法、半導体装置の製造装置、及び製造プログラム - Google Patents

Description

本発明は、半導体装置の製造方法及び半導体装置の製造装置に係り、特に、化学増幅型のレジストを用いたリソグラフィ工程を有する半導体装置の製造方法及び製造装置に係る。

近年、半導体装置のパターン寸法が微細化している。半導体装置では、化学増幅型のレジストを用い、パターンが形成される。半導体装置においてパターン寸法を微細化するため、レジストパターン寸法に対する要求精度も高まってきている。しかし、様々な原因により、実際に形成されるパターンの寸法は目標とする寸法からずれてしまう。寸法がずれる原因としては、塗布現像機、露光機、及びエッチャーなどの装置起因によるものや、プロセス起因によるものが挙げられる。また、寸法のずれ量は、同一基板面内でも位置により異なることがある。同一基板面内において寸法がばらついていると、半導体装置の電気特性などに個体差が生じ、不良品率が高まることがある。

パターンの寸法を制御するために、ＰＥＢ（Ｐｏｓｔ−Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）工程における温度を制御することが知られている。ＰＥＢ工程は、露光後にレジストを加熱する工程であり、レジストの化学反応を促進するために行われる。

ＰＥＢ工程における温度制御を行う技術として、例えば、特許文献１（特開２００６−２２８８１６号公報）、特許文献２（特開２００６−２３７２６０号公報）、特許文献３（特開２００７−１１００８０号公報）、及び非特許文献１（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＳＰＩＥ Ｖｏｌ． ６５１８ ６５１８２Ｃ “Ａｃｒｏｓｓ−ｗａｆｅｒ ＣＤ Ｕｎｉｆｏｒｍｉｔｙ Ｃｏｎｔｒｏｌ Ｔｈｒｏｕｇｈ Ｌｉｔｈｏｇｒａｐｈｙ ａｎｄ Ｅｔｃｈ Ｐｒｏｃｅｓｓ： Ｅｘｐｅｒｉｍｅｎｔａｌ Ｖｅｒｉｆｉｃａｔｉｏｎ”）が挙げられる。

また、特許文献４（特開２００７−３５７７７号公報）には、複数のロットのそれぞれが含む複数の半導体ウエハに対して、リソグラフィ処理及びエッチング処理を行う半導体装置において、エッチング条件設定工程、相関関係取得工程及びフィードバック処理工程を備えることが記載されている。その相関関係取得工程は、各半導体ウエハに対するエッチング処理におけるエッチング装置ログの取得、及び、エッチング寸法の測長を順に行う。関係式作成工程は、エッチング装置ログからパラメータを選択して、選択されたパラメータ毎に、当該パラメータをエッチング寸法との相関関係を示す関係式を作る。フィードバック処理工程は、半導体ウエハ毎に取得されたパラメータを、上述の関係式に代入してエッチング寸法を求め、当該予測値に基づいて半導体ウエハ毎のリソグラフィ条件を設定する。

特開２００６−２２８８１６号公報 特開２００６−２３７２６０号公報 特開２００７−１１００８０号公報 特開２００７−３５７７７号公報 Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＳＰＩＥ Ｖｏｌ． ６５１８ ６５１８２Ｃ "Ａｃｒｏｓｓ−ｗａｆｅｒ ＣＤ Ｕｎｉｆｏｒｍｉｔｙ Ｃｏｎｔｒｏｌ Ｔｈｒｏｕｇｈ Ｌｉｔｈｏｇｒａｐｈｙ ａｎｄ Ｅｔｃｈ Ｐｒｏｃｅｓｓ： Ｅｘｐｅｒｉｍｅｎｔａｌ Ｖｅｒｉｆｉｃａｔｉｏｎ"

半導体装置の製造工程において、実際に形成されるパターン寸法が目標とする寸法からずれていた場合、製造条件を見直す必要がある。この際、発生した寸法のずれがどの工程に起因したものであるかを特定することが重要である。しかし、上述のように、エッチング後に形成されるパターンの寸法のずれは様々な原因により生じるものであり、その原因を特定することは難しい。

従って、本発明の目的は、パターン寸法のずれの原因を簡単に特定することのできる半導体装置の製造方法、及び半導体装置の製造装置を提供することにある。

以下に、［発明を実施するための最良の形態］で使用する括弧付き符号を用いて、課題を解決するための手段をさらに説明する。これらの符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであり、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明にかかる半導体装置の製造方法は、複数の熱処理プレートのそれぞれによって、表面に所定パターンで露光された第１のレジストが形成された複数の第１の基板のそれぞれを加熱する工程と、前記複数の第１の基板のそれぞれを加熱する工程の後、前記複数の熱処理プレートのそれぞれについて、設定温度を一次補正する工程と、前記複数の熱処理プレートのそれぞれによって、前記一次補正された設定温度にて、表面に前記所定パターンで露光された前記第１のレジストと同じ第２のレジストの形成された複数の第２の基板のそれぞれを加熱する工程と、前記複数の第２の基板のそれぞれを加熱する工程の後、前記複数の熱処理プレートのそれぞれについて、設定温度を二次補正する工程と、を含み、前記設定温度を一次補正する工程は、前記複数の第１の基板のそれぞれを加熱する工程の後、前記複数の第１の基板のそれぞれを現像して得られる前記第１のレジストのパターン寸法の測定結果に基づいて行われ、前記設定温度を二次補正する工程は、前記複数の第２の基板のそれぞれを加熱する工程の後、前記複数の第２の基板のそれぞれを現像しエッチングして得られるエッチングのパターン寸法の測定結果に基づいて行われる。

本発明にかかる半導体装置の製造方法は、複数の第１選択基板のそれぞれの主面上に、第１のレジストを形成する工程（ステップＳ１０）と、前記レジストを形成する工程の後、所定パターンで前記複数の第１選択基板のそれぞれを露光する工程（ステップＳ１１）と、前記複数の第１選択基板のそれぞれを露光する工程の後に、複数の熱処理プレートのそれぞれにより、前記複数の第１選択基板のそれぞれを加熱する工程（ステップＳ１２）と、前記複数の第１選択基板のそれぞれを加熱する工程の後に、前記複数の第１選択基板のそれぞれを現像する工程（ステップＳ１３）と、前記複数の第１選択基板のそれぞれを現像する工程の後に、前記複数の第１選択基板のそれぞれのレジスト寸法を測定する工程（ステップＳ１４）と、前記複数の第１選択基板のそれぞれのレジスト寸法を測定する工程の測定結果に基づき、前記複数の熱処理プレートのそれぞれについて、設定温度を一次補正する工程（ステップＳ１５）と、複数の第２選択基板のそれぞれの主面上に、前記第1のレジストと同じ第２のレジストを形成する工程（ステップＳ２０）と、前記第２のレジストを形成する工程の後、前記所定パターンで前記複数の第２選択基板のそれぞれを露光する工程（ステップＳ２１）と、前記複数の第２選択基板のそれぞれを露光する工程の後に、前記複数の熱処理プレートのそれぞれにより、一次補正された設定温度で前記複数の第２選択基板のそれぞれを加熱する工程（ステップＳ２２）と、前記複数の第２選択基板のそれぞれを加熱する工程の後に、前記複数の第２選択基板のそれぞれを現像する工程（ステップＳ２３）と、前記複数の第２選択基板のそれぞれを現像する工程の後に、前記複数の第２選択基板のそれぞれをエッチングする工程（ステップＳ２４）と、前記複数の第２選択基板のそれぞれをエッチングする工程の後に、前記複数の第２選択基板のそれぞれの表面に形成されたパターン寸法を測定する工程（ステップＳ２５）と、前記複数の第２選択基板のそれぞれの表面に形成されたパターン寸法を測定する工程における測定結果に基づき、前記複数の熱処理プレートのそれぞれについて、設定温度を二次補正する工程（ステップＳ２６）と、を具備する。

この発明によれば、ステップＳ１４において、現像後のレジスト寸法（リソグラフィ後寸法）が測定される。これにより、リソグラフィ工程以前に実施される処理を起因とした寸法のずれがどれだけであるかを知ることができる。また、ステップＳ１５における一次補正により、リソグラフィ工程以前に実施される処理を起因とした寸法のずれが補正される。ここで、一次補正を行うのに用いられた第１選択基板は、エッチング処理が施されていないため、レジストを剥離すれば再び使用可能である。すなわち、一次補正を行うにあたり、基板を無駄にする必要はない。その後、ステップＳ２５においてエッチング後の寸法（エッチング後寸法）が測定される。ステップＳ２５の段階では、すでに一次補正によりリソグラフィ工程以前の工程に起因した寸法のずれが補正されている。従って、エッチング寸法を測定することにより、エッチング工程に起因する寸法のずれがどれだけであるかを知ることができる。すなわち、本実施形態によれば、形成されるパターンの目標値からのずれが、リソグラフィ工程以前に起因しているのか、エッチング工程に起因しているのかを知ることができる。これにより、基板上に形成されるパターンの寸法ずれの原因を特定することが容易となる。

本発明にかかる半導体装置の製造装置は、ＰＥＢ工程用に複数の熱処理プレートを有する半導体装置の製造装置である。この半導体装置の製造装置は、現像後のレジスト寸法とＰＥＢ工程における設定温度との対応関係である第１関係を格納する第１格納部（１３）と、エッチング後の被加工膜のパターン寸法と前記ＰＥＢ工程における設定温度との対応関係である第２関係を格納する第２格納部（１４）と、前記複数の熱処理プレートのそれぞれで処理された複数の第１選択基板のそれぞれについて、現像後のレジスト寸法データを取得し、前記第１関係に基づいて、前記複数の熱処理プレートのそれぞれについて設定温度を一次補正する一次補正部（１１）と、一次補正された設定温度で前記複数の熱処理プレートのそれぞれにより処理された複数の第２選択基板のそれぞれについて、エッチング後の被加工膜のパターン寸法データを取得し、前記第２関係に基づいて、前記複数の熱処理プレートのそれぞれについて設定温度を二次補正する二次補正部（１２）と、を具備する。

本発明にかかる半導体装置の製造プログラムは、コンピュータを上記の半導体装置の製造装置として動作させるプログラムである。

本発明によれば、パターン寸法のずれの原因を簡単に特定することのできる半導体装置の製造方法、及び半導体装置の製造装置が提供される。

（第１の実施形態）
以下に、図面を参照しつつ、本発明の第１の実施形態について説明する。図１は、本実施形態にかかる半導体装置の製造装置を示す概略構成図である。半導体装置の製造装置は、熱処理装置３０と、熱処理装置３０の温度制御を行う制御装置１０と、パターンの寸法を測定する寸法測定器２０とを備えている。

本実施形態にかかる半導体装置の製造装置によって処理される基板は、主面上に被加工膜の形成された半導体ウエハである。この半導体ウエハに対しては、まず、被加工膜上に化学増幅型のレジストが形成される。その後、所定パターンでレジストが露光される。露光済みのウエハに対して、レジストの化学反応を促進するための熱処理（ＰＥＢ）が行われる。その後、現像処理が行われ、レジストがパターニングされる。次に、残存したレジストをマスクとして、被加工膜がエッチングされる。さらに、レジストが剥離され、被加工膜が予定されたパターンに加工された半導体ウエハが得られる。

熱処理装置３０は、上述のＰＥＢ処理に用いられるものである。この熱処理装置３０は、半導体装置を大量に生産するために、複数の熱処理プレート（３１ａ、３１ｂ、３１ｃ・・・）を備えている。図２は、複数の熱処理プレート３１の各々を示す概略図である。図２に示されるように、各熱処理プレート３１は、一枚の半導体ウエハを載せる載置面を有し、その載置面は複数の加熱領域（３１−１、３１−２、３１−３、３１−４）に分割されている。複数の加熱領域３１は、それぞれ、別々のヒータにより温度制御される。すなわち、複数の加熱領域３１は、それぞれ、独立に温度制御可能である。なお、図２には、４つの加熱領域に分割された例が示されているが、分割数や形状はこれに限定されるものではない。このように、各熱処理プレート３１の載置面が、それぞれが独立に温度制御される複数の加熱領域３１に分割されていることにより、半導体ウエハ上におけるパターン寸法の面内ばらつきを制御することができる。

寸法測定器２０は、半導体ウエハ上に形成されたパターンの寸法を測定するためのものである。寸法測定器２０としては、測長ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）、ＯＣＤ（Ｏｐｔｉｃａｌ Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）測定器、及びスキャトロメトリ等のあらゆる寸法測定装置を用いることができる。寸法測定器２０によって、現像後のレジストパターンの寸法（以下、リソグラフィ後寸法）が測定される。また、寸法測定器２０によって、エッチング後の被加工膜の寸法（以下、エッチング後寸法）も測定される。寸法測定器２０による測定結果は、制御装置１０に通知される。寸法測定器２０は、測定した寸法データを自動的に制御装置１０に通知するように構成することもできる。

制御装置１０は、半導体ウエハ上に形成されるパターン寸法を所望の寸法とするために、熱処理装置３０の設定温度を制御する。
リソグラフィ工程においては、半導体装置のパターン微細化に伴い、化学増幅型レジストの使用が必須となっている。化学増幅型レジストでは、含有成分である光酸発生剤が露光により酸を発生させ、発生した酸を触媒とした化学反応により露光部分の現像液溶解性が高められる。ＰＥＢ処理は、露光後に加熱を行うことで化学反応を促進させる処理であり、レジストパターンの制御を行う上で非常に重要なウエイトを占めている。ＰＥＢの処理温度は、通常、約８０℃〜１５０℃の範囲内で行われる。ここで、ＰＥＢ処理温度により、光酸発生剤により発生した酸の拡散する距離が決まる。従って、ＰＥＢ処理温度により、化学反応が促進される領域が変化し、現像後のレジスト寸法が変化する。例えば、アニーリング型の化学増幅型レジストの場合、ＰＥＢ処理温度を１℃変化させただけで、現像後のレジスト寸法が数ｎｍ変化する。従って、熱処理装置３０の設定温度を制御することで、化学増幅型レジストの酸の拡散長を制御し、結果として現像後のレジスト寸法を制御することが可能である。
なお、レジスト寸法を制御するために、露光時における露光条件（露光量及び露光時間など）を制御することも考えられる。しかし、露光条件を変更すると、現像後のレジストパターンの断面形状まで変化してしまうことがある。具体的には、露光条件を変更すると、レジストパターン断面側壁の傾きが変わってしまうことがある。その結果、レジストパターンをマスクとしてエッチング処理を行う際に、狙ったエッチング後寸法が得られない可能性がある。また、露光条件による寸法制御を行う場合、レチクル、ショットサイズ毎に個々の制御を行う必要がある。これに対して、本実施形態のようにＰＥＢ処理温度によりレジスト寸法を制御すれば、断面形状が大きく変化することはない。また、レチクルやショットサイズ毎に個別に制御を行う必要もない。

制御装置１０は、一次補正部１１と、二次補正部１２と、第１格納部１３と、第２格納部１４とを備えている。制御装置１０は、コンピュータに例示され、例えば、ＣＰＵにより、メモリにインストールされたプログラム（半導体装置の製造プログラム）が実行されることで、その機能を実現する。コンピュータを用いることで、熱処理装置３０の設定温度を精密に制御することができる。

第２格納部１４には、予め、エッチング後寸法ＰＥＢ感度が格納されている。具体的には、図３に示されるように、ＰＥＢ処理時の温度とエッチング後寸法との対応関係（以下、第２関係）が格納されている。図３に示されるように、ＰＥＢ温度を横軸（ｘ軸）とし、エッチング後寸法を縦軸（ｙ軸）とすると、ＰＥＢ処理時の温度が高くなるにつれ、エッチング後寸法は直線的に減少する。従って、ｙ＝ａｘ＋ｂの関係が得られている。リソグラフィ寸法ＰＥＢ感度は、ＰＥＢ温度を単位温度上げたときのエッチング後寸法の変化量で表され、すなわち係数ａで表される。なお、ＰＥＢ処理温度は、例えば、熱処理プレート内に埋め込まれたヒータに対応して設けられた温度センサの温度である。

第１格納部１３には、予め、リソグラフィ後寸法ＰＥＢ感度が格納されている。具体的には、ＰＥＢ処理温度とリソグラフィ後寸法との対応関係（以下、第１関係）が格納されている。第１関係も、第２関係と同様に、ＰＥＢ処理温度を高くすると、リソグラフィ後寸法が直線的に減少する。この傾向は、第２関係と同様であるので、図示は省略する。リソグラフィ寸法ＰＥＢ感度は、ＰＥＢ温度を単位温度上げたときのリソグラフィ後寸法の変化量で表される。

上述の第１格納部１３、及び第２格納部１４に格納されるデータは、例えば、予め実験などを行っておくことにより得られる。また、第１格納部１３及び第２格納部１４は、例えば、ハードディスクなどにより実現可能である。

一次補正部１１は、寸法測定器２０からリソグラフィ後寸法データを取得すると、第１格納部１３のリソグラフィ後寸法ＰＥＢ感度に基づいて、熱処理プレートの温度設定値を補正する。具体的には、寸法測定器２０から通知された実測のリソグラフィ後寸法データを予め設定された目標値と比較し、その差分が無くなるように熱処理プレート３１の温度設定値（例えばヒータの温度設定値）を補正する。ここでの補正を、以下、一次補正という。

二次補正部１２は、寸法測定器２０からエッチング後寸法データを取得すると、第１格納部１３のリソグラフィ後寸法ＰＥＢ感度に基づいて、熱処理プレートの温度設定値を補正する。この際、第２補正部１２は、加熱領域毎に、温度設定値を補正する。具体的には、寸法測定器２０から通知された実測のエッチング後寸法データを、予め設定された目標値と比較し、その差分を無くすように熱処理プレートの温度設定値を補正する。ここでの補正を、以下、二次補正という。
実際の補正値は、化学増幅型レジストの種類や各ＰＥＢのプレートの温度特性などによる。一例として、ＰＥＢ処理時の温度が１℃上昇すると、エッチング後寸法が、５ｎｍ減少する場合を考える。すなわち、直線の傾きａ（エッチング後寸法ＰＥＢ感度）が、−５ｎｍ／℃の場合を仮定する。この例の場合、図１における加熱領域３１−１に対応する部分のエッチング後寸法が目標値に対して２０ｎｍ小さかったとすると、加熱領域３１−１のヒータの設定温度を４℃下げればよい。４℃下げることにより、寸法を２０ｎｍ大きくすることができ、目標とする寸法に合わせることができる。

続いて、本実施形態にかかる半導体装置の製造方法について説明する。図４は、本実施形態にかかる半導体装置の製造方法を示すフローチャートである。

ステップＳ１０：第１選択ウエハのレジスト塗布
まず、主面上に被加工膜の形成された同一品種、同一工程の複数枚の半導体ウエハから、無作為に複数枚の第１選択ウエハを選択する。第１選択ウエハの枚数は、熱処理プレート３１の数以上である。同一品種、同一工程の半導体ウエハが多数ロット存在する場合は、ある１ロット全体を第１選択ウエハとして選択してもよい。準備した複数の第１選択ウエハの各々の被加工膜上に、化学増幅型レジスト（第１のレジスト）を塗布法によって形成する。尚、化学増幅型レジストを形成する前に、ＢＡＲＣ（反射防止膜）が形成される場合もある。以下の説明ではＢＡＲＣについては説明を省略するが、ＢＡＲＣを形成した場合は、エッチング工程において、被加工膜のエッチングに先立ち、レジストパターンをマスクとしてまずＢＡＲＣがエッチングされ、その後被加工膜がエッチングされる。
第１選択ウエハ以外の半導体ウエハは、この段階では処理を進めずに、このレジスト塗布工程前で停滞させておく。その理由は、ＰＥＢ工程の直前、つまり露光工程後に長時間停滞させておくことは好ましくないためである。レジスト塗布前であれば、とくに停滞時間の制限はない。

ステップＳ１１：露光
次いで、所定のパターンで露光する。これにより、複数枚の第１選択ウエハの露光済みウエハが得られる。露光の方法は特に限定されず、ドライ露光でもよければ液浸露光でもよい。また、どの世代の露光機を用いて露光してもよい。露光機の経時変化、たとえば長時間使用による露光機のレンズへの化学物質の付着に起因するパターン寸法の変化は、以下に述べるＰＥＢの温度制御によって補正可能である。

ステップＳ１２：ＰＥＢ
ついで、複数枚の第１選択ウエハのそれぞれを、複数の熱処理プレート３１のそれぞれに割り当てて、加熱処理する。１ロット全体を第１選択ウエハとして選択した場合は、各熱処理プレート３１についてほぼ同等の枚数になるように分配して処理してもよい。本ステップでは、未補正の温度設定値で加熱を行う。例えば、設定温度を複数の熱処理プレート３１で同一温度として、加熱を行う。

ステップＳ１３：現像
次いで、複数の第１選択ウエハのそれぞれについて現像処理を施し、レジストパターンを形成する。

ステップＳ１４：リソグラフィ後寸法測定
次いで、複数の第１選択ウエハのそれぞれについて、寸法測定器２０により、現像後のレジスト寸法を測定する。この際、測定された寸法のばらつきが多い場合には、測定点数を増やして、測定データを平均化させるとよい。寸法測定器２０により測定された結果は、リソグラフィ後寸法データとして、制御装置１０へ通知される。この際、リソグラフィ後寸法データは、ＰＥＢ処理時に用いられた各熱処理プレート３１と対応付けられて、制御装置１０へ通知される。

ステップＳ１５：１次補正
次に、リソグラフィ後寸法データを取得した制御装置１０では、一次補正部１１が、熱処理装置３０の設定温度を一次補正する。この際、一次補正部１１は、複数の熱処理プレート３１のそれぞれに対して、一次補正を行う。具体的には、取得したリソグラフィ後寸法データと、予め設定された目標値とを比較する。そして、第１格納部１３に格納されたリソグラフィ後寸法ＰＥＢ感度に基づいて、リソグラフィ後寸法が目標値に一致するような一次補正値を算出する。そして、算出した一次補正値に基づいて、対応する熱処理プレート３１の設定温度を一次補正する。
本ステップにおける一次補正の目的の一つは、複数の熱処理プレート３１の個体間差を調整することである。従って、各熱処理プレート３１について、必ずしも複数の加熱領域の各々まで個別に設定温度を補正する必要はない。調整時間を短縮するため、この１次補正時では、分割された各加熱領域の個々の設定温度までは調整せずに、熱処理プレート３１単位で一括して設定温度を補正することができる。但し、複数の加熱領域のそれぞれについて個別に設定温度を一次補正しておくと、より精密にパターン寸法を制御することが可能となる。尚、複数の加熱領域のそれぞれについて設定温度を一次補正する場合には、Ｓ１４において、複数の加熱領域のそれぞれに対応する位置のリソグラフィ後寸法が測定され、その測定結果が各加熱領域と対応付けられて制御装置１０に通知される。

ステップＳ１６：確認
ステップＳ１５で温度設定値を１次補正を施した後、確認のために、レジスト塗布工程前で停滞させておいたウエハから確認用のウエハ（第３選択ウエハ）を複数枚選択する。この複数の確認用ウエハを同様にレジスト塗布、露光を行う。ここで用いられるレジスト（第３のレジスト）、露光パターンは第１選択ウエハで用いたものと同じである。また露光方法も第１選択ウエハと同じ露光方法が用いられる。ついで、複数の確認用ウエハのそれぞれを、複数の熱処理プレート３１のそれぞれにより、一次補正された設定温度で加熱する。その後、確認用のウエハを現像する。その後、寸法測定器２０により、リソグラフィ後寸法を測定し、寸法が目標値に近づいているか否かを確認する。具体的には、実測したリソグラフィ後寸法と目標値との差が、予め定められた範囲内であることを確認する。ここで、その差が予め定められた範囲外であるならば、リソグラフィ後寸法が目標値から所定の範囲内になるまで、ステップＳ１２以降の処理を繰り返す。確認ステップＳ１６は、省略することもできる。

ステップＳ１６までの処理により熱処理装置３０の設定温度が一次補正されることで、リソグラフィ工程（現像工程）以前の工程を起因とした寸法の目標値からのずれが補正されることになる。また、ステップＳ１６までの処理で使用された第１選択ウエハ及び確認用のウエハは、レジストを剥離することにより再び使用が可能である。

ステップＳ２０：第２選択ウエハのレジスト塗布
次いで、レジスト塗布工程前で停滞させておいたウエハのなかから、複数の第２選択ウエハを選択する。複数の第２選択ウエハの枚数は、第１選択ウエハと同様に、熱処理プレート３１の数以上である。この複数の第２選択ウエハについてステップＳ１０と同様、レジスト塗布を行う。ここで用いられるレジスト（第２のレジスト）は第１選択ウエハで用いたレジストと同じ種類である。

ステップＳ２１：露光
次いで、レジストが塗布された複数の第２選択ウエハについて、ステップＳ１１と同様、所定のパターンで露光を行う。ここで用いられる露光パターンは第１選択ウエハと同じであり、露光方法も第１選択ウエハと同じ露光方法が用いられる。

ステップＳ２２：ＰＥＢ
次いで、複数の熱処理プレート３１のそれぞれにより、複数の第２選択ウエハのそれぞれを加熱する。このとき、各熱処理プレート３１の設定温度は、１次補正された温度である。

ステップＳ２３：現像
次いで、複数の第２選択ウエハの各々に対し、現像処理を施し、レジストのパターンを形成する。

ステップＳ２４：エッチング
さらに、今度はこのレジストのパターンをマスクとして、第２選択ウエハの被加工膜をエッチングする。

ステップＳ２５：エッチング後寸法測定
その後、寸法測定器２０により、各第２選択ウエハのエッチング後寸法を測定する。エッチング後寸法の測定は、残存するマスクのレジストを剥離した後に行うことが望ましい。複数の加熱領域のそれぞれに対応する位置のエッチング後寸法が測定されるように、一つの第２選択ウエハについて複数の位置で測定が行われる。測定結果は、エッチング後寸法データとして、寸法測定器２０より制御装置１０へ通知される。この際、エッチング後寸法データは、ＰＥＢ処理の行われた各熱処理プレート３１と、各加熱領域とに対応付けられて、制御装置１０へ通知される。

ステップＳ２６：二次補正
エッチング後寸法データを取得した制御装置１０では、二次補正部１２が、複数の熱処理プレート３１のそれぞれについて、更に複数の加熱領域のそれぞれについて、設定温度を二次補正する。この際、二次補正部１２は、予め設定された目標値とエッチング後寸法データとを比較し、エッチング後寸法ＰＥＢ感度に基づいてエッチング後寸法が目標値と一致するように二次補正値を算出する。そして、算出した二次補正値に基づいて、各熱処理プレート３１の各加熱領域の設定温度を二次補正する。この二次補正処理では、複数の加熱領域毎に設定温度が補正される。すなわち、ウエハ面内の寸法ばらつきをも考慮して、設定温度が補正されることになる。

ステップＳ３０〜３４；量産
以上述べたステップＳ２６までの処理により、熱処理装置３０に対する温度設定処理が終了する。その後、二次補正された設定温度でＰＥＢ処理を実施しつつ、残りのレジスト塗布前のウエハに対する処理を行い、半導体装置を量産する。

本実施形態によれば、ステップＳ１４でリソグラフィ後寸法が測定され、ステップＳ１５で一次補正された後に、ステップＳ２５でエッチング後寸法が測定される。ステップＳ１４で測定されたリソグラフィ後寸法により、リソグラフィ工程以前の工程で寸法がどれだけずれているかを知ることができる。また、ステップＳ２５におけるエッチング後寸法の測定は、ステップＳ１５による一次補正によりリソグラフィ工程以前を起因とした寸法のずれが補正された後に、実行される。従って、ステップＳ２５におけるエッチング後寸法の測定結果により、エッチング工程に起因した寸法ずれの正味の量がどれ程のものであるかを知ることができる。すなわち、リソグラフィ工程以前に起因する寸法のずれと、エッチング工程に起因する寸法のずれとの双方の程度を知ることができるので、最終的に形成されるパターン寸法のずれの原因を容易に特定することが可能となる。

また、本実施形態において、一次補正の段階で、複数の加熱領域のそれぞれの設定温度を個別に設定すれば、ウエハ面内における寸法ばらつきの原因がリソグラフィ工程以前にあるのか、エッチング工程にあるのかを容易に判別できるようになる。

また、一次補正を行うのに用いられる第１選択ウエハは、エッチング処理が施されていないため、レジストを剥離すれば再び使用可能である。従って、一次補正を行うにあたり、基板を無駄にする必要はない。

また、本実施形態によれば、複数の熱処理プレート３１のそれぞれについて、設定温度が補正される。従って、複数の熱処理プレート３１間における個体差により寸法がばらつくことを防止できる。また、二次補正時において各加熱領域毎に設定温度が補正される。従って、エッチング後の寸法のウエハ面内ばらつきを抑えることができる。

また、本実施形態によれば、ＰＥＢ処理時の温度によりパターン寸法が制御される。これにより、レジストパターンの断面形状に大きな影響を与えることがない。また、下地膜構造やレジストの種類が同じであれば、露光条件を補正することによりパターン寸法を制御する場合のようにマスクパターン毎に補正を行う必要がない。

また、ＭＯＳトランジスタを含む半導体装置の製造過程において、ＭＯＳトランジスタのゲート電極形成工程に本実施形態を適用することが好適である。ＭＯＳトランジスタを形成する際には、素子分離膜などが形成された半導体ウエハの表面に、ゲート絶縁膜、及びゲート電極を構成する膜を順次形成する。ゲート電極を構成する膜の例としては、リンなどがドープされたポリシリコン膜、ポリシリコン上に金属シリサイド膜が積層されたポリサイド膜などが挙げられる。その後、ウエハ表面に化学増幅型レジストを塗布法によって形成する。その後、ゲート電極を形成するためのパターンで露光を行い、ＰＥＢ処理、現像処理を順次施して、レジストのマスクパターンを形成する。そして、これをマスクとしてゲート電極を構成する膜を選択的にエッチングし、残存するレジストを剥離する。これにより、半導体ウエハの表面上にゲート電極が形成される。
ここで、ゲート電極の寸法は、ＭＯＳトランジスタの特性に直接的に影響を与える。従って、本実施形態をそのゲート電極形成工程に適用すれば、ウエハ面内のゲート電極の寸法を精密に制御でき、トランジスタの特性を安定化させることができる。ゲート電極を形成する工程に本実施形態を適用する場合、エッチング後寸法やリソグラフィ後寸法としては、例えば、ゲート長、いわゆるＬ寸法を用いることが好ましい。
但し、本実施形態の適用される工程は、ＭＯＳトランジスタのゲート電極形成工程に限定されるものではなく、素子分離形成工程、配線形成工程やビア・コンタクトホール形成工程などの他の工程にも適用できる。

また、本実施形態では、半導体ウエハの主面上に被加工膜が設けられる場合について説明したが、エッチングにより加工される対象は、半導体ウエハ上に形成された被加工膜に限定されない。例えば、素子分離形成工程においては、半導体ウエハを構成するシリコン基板そのものをエッチングする場合もあり、このような工程に対して本実施形態を適用することも可能である。この場合、被加工膜はシリコン基板の表面からエッチングされる深さまでの部分とすることができる。

また、本実施形態によって熱処理プレート３１の設定温度を定期的に更新すれば、熱処理プレート３１や下地（反射防止膜）形成プロセスの経時変化によるパターン寸法の変動も押さえ込むことができる。

尚、半導体製造工程においては、半導体ウエハが反ることもある。反りにより、熱処理プレート３１の設定温度が実際に半導体ウエハの表面に形成されたレジストに反映される度合いが異なってくる。これにより、寸法がずれる可能性もある。ただし、一般に、半導体ウエハの反りは、品種、工程が同じであれば、ほぼ同一の傾向がある。よって、本実施形態を品種、工程毎に適用すれば、半導体ウエハの反りが寸法のずれに与える影響も吸収される。

（第２の実施形態）
続いて、本発明の第２の実施形態について説明する。本実施形態では、熱処理装置３０の設定温度が二次補正された後に、更に、確認用のウエハによって二次補正された設定温度が適正であるかが確認され、適正でない場合には熱処理装置３０の設定温度が再設定される。その他の点については、第１の実施形態と同様であるので、詳細な説明は省略する。

図５は、本実施形態にかかる半導体装置の製造方法のフローチャートである。ステップＳ２６で熱処理装置３０の設定温度が二次補正されるまでの工程は、第１の実施形態と同様である。

ステップＳ３０−１〜Ｓ３２−１；第４選択ウエハによるレジスト塗布〜二次補正された温度によるＰＥＢ
熱処理装置３０の設定温度が二次補正された後、複数のレジスト塗布前のウエハの中から確認用のウエハ（第４選択ウエハ）が複数枚選択される。この複数の確認用ウエハについてレジスト塗布、露光が行われる。ここで用いられるレジスト（第４のレジスト）、露光パターンは第１選択ウエハと同じである。また露光方法も第１選択ウエハと同じ露光方法が用いられる。その後、その各々について、二次補正された設定温度で熱処理装置３０により加熱が行われる。

ステップＳ３３−１；現像
次に、各確認用のウエハが現像される。

ステップＳ３４−１；エッチング
次に、各確認用のウエハに対してエッチング処理が実施される。

ステップＳ３５−１；寸法測定
次に、寸法測定器２０により、エッチング後寸法が測定される。そして、目標とする寸法からのずれ、及び同一ウエハ面内における寸法ばらつきの量を確認し、予め設定された許容範囲に入っているかどうかを確認する。その許容範囲に入っている場合には、この二次補正された設定温度で半導体装置の量産が行われる。一方、その許容範囲から外れている場合には、熱処理装置３０の温度設定の追い込みが足りないと判断し、次のステップＳ３６の処理を行う。

ステップＳ３６；二次補正の再設定
Ｓ３５−１において追い込みが足りない場合には、Ｓ３５−１で測定された寸法測定器２０の測定結果が制御装置１０へ入力される。制御装置１０は、ステップＳ２６と同様の処理を行い、二回目の二次補正値を算出する。制御装置１０は、算出した二回目の二次補正値に基づいて、各熱処理プレート３１の各加熱領域の設定温度を再設定する。

ステップＳ３０−２〜３４−２；量産
以降、Ｓ３６で決定された設定温度で、半導体装置の量産が実行される。

以上説明したように、本実施形態では、確認用のウエハを用いて、形成されるパターンの目標値からのずれ及び寸法の面内ばらつきが十分に目標値に近いか否かが確認される。二次補正を一回だけ行う場合には、補正不足、または過補正の場合も考えられる。これに対して、本実施形態では、二次補正が複数回繰り返される。繰り返し追い込むことで面内の寸法均一性などをより向上させることができる。

上述の第１、第２の実施形態では、いずれもウエハをレジスト塗布前で停滞させ、第１〜第４選択ウエハの処理を先行させ、その結果を待って残りのウエハの処理を進めたが、全てのウエハをレジスト塗布まで進め、レジスト塗布後、露光前に停滞させて、同様に第１〜第４選択ウエハを選択し、露光処理から先行させてもよい。この場合、レジスト塗布が終了しているため、早期にフィードバックをかけることができる。ただし、レジスト塗布工程から露光工程の間には、停滞の許容時間があり、たとえば２４時間である。したがって、その許容時間内に残りのウエハが露光工程に進めることができるように、フィードバックをかける必要がある。

第１の実施形態に係る半導体装置の製造装置を示す概略構成図である。 熱処理プレートの概略図である。 第２関係の概念図である。 第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。 第２の実施形態に係る半導体装置の製造方法を示すフローチャートである。

符号の説明

１０ 制御装置
１１ 一次補正部
１２ 二次補正部
１３ 第１格納部
１４ 第２格納部
２０ 寸法測定器
３０ 熱処理装置
３１ 熱処理プレート

Claims (12)

1. 複数の熱処理プレートのそれぞれによって、表面に所定パターンで露光された第１のレジストが形成された複数の第１の基板のそれぞれを加熱する工程と、
   前記複数の第１の基板のそれぞれを加熱する工程の後、前記複数の熱処理プレートのそれぞれについて、設定温度を一次補正する工程と、
   前記複数の熱処理プレートのそれぞれによって、前記一次補正された設定温度にて、表面に前記所定パターンで露光された前記第１のレジストと同じ第２のレジストの形成された複数の第２の基板のそれぞれを加熱する工程と、
   前記複数の第２の基板のそれぞれを加熱する工程の後、前記複数の熱処理プレートのそれぞれについて、設定温度を二次補正する工程と、
   を含み、
   前記設定温度を一次補正する工程は、前記複数の第１の基板のそれぞれを加熱する工程の後、前記複数の第１の基板のそれぞれを現像して得られる前記第１のレジストのパターン寸法の測定結果に基づいて行われ、
   前記設定温度を二次補正する工程は、前記複数の第２の基板のそれぞれを加熱する工程の後、前記複数の第２の基板のそれぞれを現像しエッチングして得られるエッチングのパターン寸法の測定結果に基づいて行われる
   半導体装置の製造方法。
2. 複数の第１選択基板のそれぞれの主面上に、第１のレジストを形成する工程と、
   前記レジストを形成する工程の後、所定パターンで前記複数の第１選択基板のそれぞれを露光する工程と、
   前記複数の第１選択基板のそれぞれを露光する工程の後に、複数の熱処理プレートのそれぞれにより、前記複数の第１選択基板のそれぞれを加熱する工程と、
   前記複数の第１選択基板のそれぞれを加熱する工程の後に、前記複数の第１選択基板のそれぞれを現像する工程と、
   前記複数の第１選択基板のそれぞれを現像する工程の後に、前記複数の第１選択基板のそれぞれのレジスト寸法を測定する工程と、
   前記複数の第１選択基板のそれぞれのレジスト寸法を測定する工程の測定結果に基づき、前記複数の熱処理プレートのそれぞれについて、設定温度を一次補正する工程と、
   複数の第２選択基板のそれぞれの主面上に、前記第１のレジストと同じ第２のレジストを形成する工程と、
   前記第２のレジストを形成する工程の後、前記所定パターンで前記複数の第２選択基板のそれぞれを露光する工程と、
   前記複数の第２選択基板のそれぞれを露光する工程の後に、前記複数の熱処理プレートのそれぞれにより、一次補正された設定温度で前記複数の第２選択基板のそれぞれを加熱する工程と、
   前記複数の第２選択基板のそれぞれを加熱する工程の後に、前記複数の第２選択基板のそれぞれを現像する工程と、
   前記複数の第２選択基板のそれぞれを現像する工程の後に、前記複数の第２選択基板のそれぞれをエッチングする工程と、
   前記複数の第２選択基板のそれぞれをエッチングする工程の後に、前記複数の第２選択基板のそれぞれの表面に形成されたパターン寸法を測定する工程と、
   前記複数の第２選択基板のそれぞれの表面に形成されたパターン寸法を測定する工程における測定結果に基づき、前記複数の熱処理プレートのそれぞれについて、設定温度を二次補正する工程と、
   を具備する
   半導体装置の製造方法。
3. 請求項２に記載された半導体装置の製造方法であって、
   前記複数の熱処理プレートのそれぞれは、それぞれが独立に温度制御される複数の加熱領域を有し、
   前記複数の第２選択基板のそれぞれの表面に形成されたパターン寸法を測定する工程は、前記複数の第２選択基板のそれぞれについて、前記複数の加熱領域のそれぞれに対応する位置でパターン寸法を測定する工程、を有し、
   前記設定温度を二次補正する工程は、前記複数の熱処理プレートのそれぞれについて、前記複数の加熱領域のそれぞれの設定温度を２次補正する工程、を有する
   半導体装置の製造方法。
4. 請求項２又は３に記載された半導体装置の製造方法であって、
   前記複数の第２選択基板のそれぞれの表面に形成されたパターン寸法を測定する工程は、前記複数の第２選択基板のそれぞれをエッチングする工程の後に前記複数の第２選択基板の表面に残存する前記第２のレジストを剥離する工程の後に行われる
   半導体装置の製造方法。
5. 請求項２乃至４のいずれかに記載された半導体装置の製造方法であって、
   更に、
   前記一次補正する工程の後に、一次補正された設定温度を確認する工程
   を具備し、
   前記一次補正された設定温度を確認する工程は、
   複数の第３選択基板のそれぞれの主面上に、前記第１のレジストと第３のレジストを形成する工程と、
   前記第３のレジストを形成する工程の後、前記所定パターンで前記複数の第３選択基板のそれぞれを露光する工程と、
   前記複数の第３選択基板のそれぞれを露光する工程の後に、前記複数の熱処理プレートのそれぞれにより、一次補正された設定温度で前記複数の第３選択基板のそれぞれを加熱する工程と、
   前記複数の第３選択基板のそれぞれを加熱する工程の後に、前記複数の第３選択基板のそれぞれを現像する工程と、
   前記複数の第３選択基板のそれぞれを現像する工程の後に、前記複数の第３選択基板のそれぞれのレジスト寸法を測定する工程と、
   前記複数の第３選択基板のそれぞれのレジスト寸法を測定する工程における測定結果に基づき、前記複数の熱処理プレートのそれぞれについて、一次補正された設定温度を再設定する工程と、を有する
   半導体装置の製造方法。
6. 請求項２乃至５のいずれかに記載された半導体装置の製造方法であって、
   更に、
   前記設定温度を二次補正する工程の後に、二次補正された設定温度を確認する工程、
   を具備し、
   前記二次補正された設定温度を確認する工程は、
   複数の第４選択基板のそれぞれの主面上に、前記第１のレジストと同じ種類の第４のレジストを形成する工程と、
   前記第４のレジストを形成する工程の後、前記所定パターンで前記複数の第４選択基板のそれぞれを露光する工程と、
   前記複数の第４選択基板のそれぞれを露光する工程の後に、前記複数の熱処理プレートのそれぞれにより、二次補正された設定温度で前記複数の第４選択基板のそれぞれを加熱する工程と、
   前記複数の第４選択基板のそれぞれを加熱する工程の後に、前記複数の第４選択基板のそれぞれを現像する工程と、
   前記複数の第４選択基板を現像する工程の後に、前記複数の第４選択基板のそれぞれをエッチングする工程と、
   前記複数の第４選択基板のそれぞれをエッチングする工程の後に、前記複数の第４選択基板のそれぞれの表面に形成されたパターン寸法を測定する工程と、
   前記複数の第４選択基板のそれぞれの表面に形成されたパターン寸法を測定する工程における測定結果に基づき、前記複数の熱処理プレートのそれぞれについて、二次補正された設定温度を再設定する工程と、を有する
   半導体装置の製造方法。
7. 請求項６に記載された半導体装置の製造方法であって、
   前記複数の第４選択基板のそれぞれの表面に形成されたパターン寸法を測定する工程は、前記複数の第４選択基板のそれぞれをエッチングする工程の後に前記複数の第４選択基板のそれぞれの表面に残存する前記第４のレジストを剥離する工程の後に行われる
   半導体装置の製造方法。
8. ＰＥＢ（Ｐｏｓｔ−ｅｘｐｏｓｕｒｅ Ｂａｋｅ）工程用に複数の熱処理プレートを有する半導体装置の製造装置であって、
   現像後のレジスト寸法とＰＥＢ工程における設定温度との対応関係である第１関係を格納する第１格納部と、
   エッチング後のパターン寸法と前記ＰＥＢ工程における設定温度との対応関係である第２関係を格納する第２格納部と、
   前記複数の熱処理プレートのそれぞれで処理された複数の第１選択基板のそれぞれについて、現像後のレジスト寸法データを取得し、前記第１関係に基づいて、前記複数の熱処理プレートのそれぞれについて設定温度を一次補正する一次補正部と、
   一次補正された設定温度で前記複数の熱処理プレートのそれぞれにより処理された複数の第２選択基板のそれぞれについて、エッチング後のパターン寸法データを取得し、前記第２関係に基づいて、前記複数の熱処理プレートのそれぞれについて設定温度を二次補正する二次補正部と、
   を具備する
   半導体装置の製造装置。
9. 請求項８に記載された半導体装置の製造装置であって、
   前記複数の熱処理プレートの各々は、それぞれが独立に温度制御される複数の加熱領域を有し、
   前記二次補正部は、前記複数の加熱領域のそれぞれに対応する位置での前記パターン寸法データに基づいて、前記複数の加熱領域のそれぞれについての設定温度を２次補正する
   半導体装置の製造装置。
10. 請求項８又は９に記載された半導体装置の製造装置であって、
    前記一次補正部は、更に、一次補正された設定温度で前記複数の熱処理プレートのそれぞれにより処理された複数の第３選択基板のそれぞれについて、現像後のレジスト寸法データを取得し、前記複数の第３選択基板のレジスト寸法データに基づいて、一次補正された設定温度を再設定する
    半導体装置の製造装置。
11. 請求項８乃至１０のいずれかに記載された半導体装置の製造装置であって、
    前記二次補正部は、更に、二次補正された設定温度で前記複数の熱処理プレートのそれぞれにより処理された複数の第４選択基板のそれぞれについて、エッチング後のパターン寸法データを取得し、前記複数の第４選択基板のレジスト寸法データに基づいて、二次補正された設定温度を再設定する
    半導体装置の製造装置。
12. コンピュータを請求項８乃至１１のいずれかに記載された半導体装置の製造装置として動作させるための、半導体装置の製造プログラム。

Images