Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5175751B2 - Peak factor reduction device and base station - Google Patents
[go: Go Back, main page]

JP5175751B2 - Peak factor reduction device and base station - Google Patents

Peak factor reduction device and base station Download PDF

Info

Publication number
JP5175751B2
JP5175751B2 JP2009011060A JP2009011060A JP5175751B2 JP 5175751 B2 JP5175751 B2 JP 5175751B2 JP 2009011060 A JP2009011060 A JP 2009011060A JP 2009011060 A JP2009011060 A JP 2009011060A JP 5175751 B2 JP5175751 B2 JP 5175751B2
Authority
JP
Japan
Prior art keywords
filter
signal
circuit
baseband
baseband filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009011060A
Other languages
Japanese (ja)
Other versions
JP2010171610A (en
Inventor
昌平 村上
正憲 平良
一行 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009011060A priority Critical patent/JP5175751B2/en
Publication of JP2010171610A publication Critical patent/JP2010171610A/en
Application granted granted Critical
Publication of JP5175751B2 publication Critical patent/JP5175751B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ピークファクタ低減装置および基地局に係り、特にOFDM方式を採用するピークファクタ低減装置および基地局に関する。   The present invention relates to a peak factor reduction apparatus and a base station, and more particularly to a peak factor reduction apparatus and a base station that employ an OFDM scheme.

第3世代の移動体通信方式として周波数資源の利用効率がよいCDMA方式が広く利用されてきた。CDMA方式は、複数のベースバンド信号について、各々直交する拡散符号により無相関な信号へと拡散し、この拡散信号を多重する符号多重方式が用いられる。ここで、拡散された無相関の信号を多重する際、多重信号数が増えると信号の特性は正規分布に近づく。正規分布の特性を有する信号は、発生確率は低いながらも信号の平均電力に比べて10dB以上も高いピーク電力が発生する。一般にこのピーク電力と平均電力の比をピークファクタと呼ぶ。   As a third-generation mobile communication system, a CDMA system with high use efficiency of frequency resources has been widely used. The CDMA system uses a code multiplexing system in which a plurality of baseband signals are spread into uncorrelated signals by orthogonal spreading codes, and the spread signals are multiplexed. Here, when the spread uncorrelated signals are multiplexed, the signal characteristics approach a normal distribution as the number of multiplexed signals increases. A signal having a normal distribution characteristic generates a peak power that is 10 dB or more higher than the average power of the signal, although the generation probability is low. In general, the ratio between the peak power and the average power is called a peak factor.

正規分布の特性を持つ信号を無線送信機で送信する場合、ピーク電力に対しても送信機の線形性が確保されていないと送信スペクトラムが歪む。このため、送信周波数帯域外へ不要な電波を発することになる。この結果、当該帯域を使うシステムへ妨害を与えることになる。したがって、この帯域外へのスペクトラムの発生量は電波法により厳しく規制されている。   When a signal having a normal distribution characteristic is transmitted by a wireless transmitter, the transmission spectrum is distorted unless the linearity of the transmitter is secured even with respect to peak power. For this reason, unnecessary radio waves are emitted outside the transmission frequency band. As a result, the system using the band is disturbed. Therefore, the amount of spectrum generated outside the band is strictly regulated by the Radio Law.

上述の理由により、無線送信機に使用する電力増幅器は、平均電力を増幅器の飽和電力付近で運転することが困難となり、電力効率を十分に上げることが難しい。結果、装置の電力消費量増大による装置サイズ、ランニングコストの増大という問題が発生する。   For the reasons described above, it is difficult for the power amplifier used for the wireless transmitter to operate the average power near the saturation power of the amplifier, and it is difficult to sufficiently increase the power efficiency. As a result, there arises a problem that the apparatus size and running cost increase due to an increase in power consumption of the apparatus.

この問題点を解決する方法のひとつとして、ベースバンド信号の分布形を変化させることによりピーク電力の発生を抑えるいわゆるピークファクタ低減処理が知られている。このピークファクタ低減処理は、特許文献1に記載されている。   As one method for solving this problem, a so-called peak factor reduction process is known in which the generation of peak power is suppressed by changing the distribution of the baseband signal. This peak factor reduction processing is described in Patent Document 1.

特許文献1の技術では、CDMA方式で問題となっていたピークファクタが抑圧できる。このため、電力増幅器の平均電力を飽和電力に近づけて運転することができ、結果電力効率をあげることができる。また、ピーク振幅付近にインパルス信号を付加してピークファクタ低減処理を行なっており、ピーク振幅のごく近傍にしかピークファクタ低減処理の影響を与えない。このため信号品質の劣化を最小限に抑えることができる。さらに、ピークファクタ低減のためのインパルス信号を送信信号に付加した後に帯域制限フィルタをかけるため、ピークファクタ低減処理によるスペクトラムの広がりも抑えることができる。   With the technique of Patent Document 1, the peak factor that has been a problem in the CDMA system can be suppressed. For this reason, the average power of the power amplifier can be operated close to the saturated power, and as a result, the power efficiency can be increased. Further, an impulse signal is added in the vicinity of the peak amplitude to perform the peak factor reduction process, and the peak factor reduction process has an influence only in the vicinity of the peak amplitude. For this reason, it is possible to minimize degradation of signal quality. Furthermore, since the band limiting filter is applied after the impulse signal for reducing the peak factor is added to the transmission signal, the spread of the spectrum due to the peak factor reducing process can also be suppressed.

特許文献2は、特許文献1でのピークファクタ低減処理後に、インターポレーションを行なってもピークファクタ低減効果が損なわれないピークファクタ低減装置を開示している。   Patent Document 2 discloses a peak factor reduction device in which the peak factor reduction effect is not impaired even if interpolation is performed after the peak factor reduction processing in Patent Document 1.

特開2003−124824号公報JP 2003-124824 A 特開2008−103881号公報JP 2008-103881 A

第4世代の移動体通信方式については、マルチパス遅延波に強いOFDM方式が広く検討がされている。このOFDM方式を用いた多元接続方式としてOFDMAがある。OFDMAは、任意の複数サブキャリアをサブチャネルと位置づけ、任意の時間タイミングで各ユーザーにサブチャネルを適応的に割り当てることにより多元接続を行なう。OFDMAでは、任意のサブチャネルを使って通信を行うため、通信に使用しないサブチャネルに割り振られたサブキャリアは停波となる。このため通信状態により送信スペクトラムの形状が大きく変わることになる。   As a fourth generation mobile communication system, an OFDM system that is resistant to multipath delay waves has been widely studied. There is OFDMA as a multiple access system using this OFDM system. OFDMA positions multiple subcarriers as subchannels and performs multiple access by adaptively assigning subchannels to each user at arbitrary time timings. In OFDMA, since communication is performed using an arbitrary subchannel, subcarriers allocated to subchannels that are not used for communication are stopped. For this reason, the shape of the transmission spectrum varies greatly depending on the communication state.

従来技術では、任意に変化するスペクトラム形状に対応したフィルタ特性を実現できない。このため、結果ピークファクタ低減後の送信信号は、図1のように通信に使用していないサブキャリア領域に不要なスペクトラムを発生させてしまう。ここで、図1は、OFDM送信信号のスペクトラム形状を説明するグラフである。図1において、PFR(Peak Factor Reduction)なしの送信スペクトラムに対して、従来方式のPFRありの送信スペクトラムは、停波されたサブキャリア領域にスペクトラムが発生している。   In the prior art, filter characteristics corresponding to arbitrarily changing spectrum shapes cannot be realized. For this reason, the transmission signal after the peak factor reduction results in an unnecessary spectrum in the subcarrier region not used for communication as shown in FIG. Here, FIG. 1 is a graph for explaining the spectrum shape of the OFDM transmission signal. In FIG. 1, a transmission spectrum with PFR of the conventional method has a spectrum generated in a stopped subcarrier region compared to a transmission spectrum without PFR (Peak Factor Reduction).

本発明は、上記従来技術の問題点を解決するために為されたものである。本発明では、振幅制限のために主信号に付与するインパルス信号について、フィルタリングするフィルタの係数を送信信号のFFT結果より得たスペクトラムマスクより生成する。この結果、送信信号の周波数配置が変化した場合、その変化に追随した周波数マスクの生成およびフィルタ係数の生成が行なわれる。このため、キャリア配置のない領域への不要なスペクトラムの発生を抑制することができる。   The present invention has been made to solve the above-described problems of the prior art. In the present invention, the filter coefficient to be filtered is generated from the spectrum mask obtained from the FFT result of the transmission signal for the impulse signal added to the main signal for amplitude limitation. As a result, when the frequency arrangement of the transmission signal changes, generation of a frequency mask and generation of a filter coefficient following the change are performed. For this reason, generation | occurrence | production of the unnecessary spectrum to the area | region without a carrier arrangement | positioning can be suppressed.

本発明によれば、通信に使用していないサブキャリア領域への不要なスペクトラムの発生を抑えることが可能となる。   According to the present invention, it is possible to suppress generation of an unnecessary spectrum in a subcarrier region that is not used for communication.

OFDM送信信号のスペクトラム形状を説明する図である。It is a figure explaining the spectrum shape of an OFDM transmission signal. 無線基地局のブロック図である。It is a block diagram of a radio base station. ピークファクタ低減装置のブロック図である。It is a block diagram of a peak factor reduction device. OFDM信号ピークファクタ低減処理結果を説明するOFDM送信信号のスペクトラムとCCDF特性である。It is the spectrum and CCDF characteristic of the OFDM transmission signal explaining the OFDM signal peak factor reduction processing result. フィルタ係数生成回路のブロック図である。It is a block diagram of a filter coefficient generation circuit. サブキャリアのマッピング波形である。It is a mapping waveform of a subcarrier. インパルス生成回路のブロック図である。It is a block diagram of an impulse generation circuit. デッドゾーン回路の動作を説明する図である。It is a figure explaining operation | movement of a dead zone circuit. 最大値検出回路のブロック図である。It is a block diagram of a maximum value detection circuit. 最大値検出回路の他のブロック図である。It is another block diagram of the maximum value detection circuit. フィルタ係数生成回路の他のブロック図である。It is another block diagram of a filter coefficient generation circuit. IFFT出力信号波形である。It is an IFFT output signal waveform. 窓関数回路出力信号波形である。It is a window function circuit output signal waveform. 窓関数回路出力信号のFFT波形である。It is an FFT waveform of a window function circuit output signal. フィルタ係数生成回路のさらに他のブロック図である。FIG. 10 is still another block diagram of a filter coefficient generation circuit. ピークファクタ低減装置の他のブロック図である。It is another block diagram of a peak factor reduction apparatus. 無線基地局の他のブロック図である。It is another block diagram of a radio base station.

以下本発明の実施の形態について、実施例を用い図面を参照しながら詳細に説明する。なお、実質同一部位には同じ参照番号を振り、説明は繰り返さない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings using examples. The same reference numerals are assigned to substantially the same parts, and the description will not be repeated.

実施例1について、図2ないし図9を参照して説明する。まず、図2を参照して、無線基地局の構成を説明する。図2において、無線基地局500は、送信機510、受信機520、デュープレクサ(DUP)530、アンテナ540で構成されている。送信機510は、ディジタル部550、アナログ部560で構成される。ディジタル部550は、モデム部(MDM)551、ベースバンドフィルタ(BBFIL)552、ピークファクタ低減装置(PFR)100で構成されている。アナログ部560は、DA変換機(DAC)561、直交変調器(MOD)562、フィルタ(FIL)563、電力増幅器(PA)564で構成されている。   A first embodiment will be described with reference to FIGS. 2 to 9. First, the configuration of the radio base station will be described with reference to FIG. In FIG. 2, a radio base station 500 includes a transmitter 510, a receiver 520, a duplexer (DUP) 530, and an antenna 540. The transmitter 510 includes a digital unit 550 and an analog unit 560. The digital unit 550 includes a modem unit (MDM) 551, a baseband filter (BBFIL) 552, and a peak factor reduction device (PFR) 100. The analog unit 560 includes a DA converter (DAC) 561, a quadrature modulator (MOD) 562, a filter (FIL) 563, and a power amplifier (PA) 564.

モデム部551は、送信データを無線通信に適したベースバンド信号に変換する。ベースバンドフィルタ552は、ベースバンド信号の送信帯域制限を行なう。ピークファクタ低減装置100は、ベースバンドフィルタ552とAD変換機561の間に実装され、ディジタル信号処理によりピーク信号の低減を行う。   The modem unit 551 converts the transmission data into a baseband signal suitable for wireless communication. Baseband filter 552 limits the transmission band of the baseband signal. The peak factor reduction device 100 is mounted between the baseband filter 552 and the AD converter 561, and reduces the peak signal by digital signal processing.

DA変換機561は、ディジタル−アナログ変換を行なう。直交変調器562は、送信信号の周波数変換を行なう。フィルタ563は、送信信号の帯域制限を行なう。電力増幅器564は、送信信号の電力増幅を行なう。送信機510の後段のデュープレクサ530は、送信信号と受信信号とを分離する。   The DA converter 561 performs digital-analog conversion. The quadrature modulator 562 performs frequency conversion of the transmission signal. Filter 563 limits the band of the transmission signal. The power amplifier 564 performs power amplification of the transmission signal. A duplexer 530 following the transmitter 510 separates a transmission signal and a reception signal.

無線基地局500は、ピークファクタ低減装置100によるピーク低減処理を電力増幅器564前段で行なっているため、電力増幅器564に入力される送信信号のピークファクタは低くなる。そのため電力増幅器564を飽和電力に近づけて運転することができる。このため、無線基地局500の運用時の電力効率を向上させることができる。   Since the radio base station 500 performs the peak reduction processing by the peak factor reduction apparatus 100 in the previous stage of the power amplifier 564, the peak factor of the transmission signal input to the power amplifier 564 becomes low. Therefore, the power amplifier 564 can be operated close to the saturated power. For this reason, the power efficiency at the time of operation of the radio base station 500 can be improved.

図3を参照して、ピークファクタ低減装置の構成を説明する。なお、任意に配置される送信波のスペクトラム形状としては図4(a)のPFRなしのスペクトラムを想定する。図3において、ピークファクタ低減装置100は、ベースバンドフィルタ110、遅延回路120、インパルス生成回路130、フィルタ係数生成回路140、ベースバンドフィルタ150、減算回路160で構成されている。   With reference to FIG. 3, the configuration of the peak factor reduction device will be described. As the spectrum shape of the arbitrarily arranged transmission wave, the spectrum without PFR in FIG. 4A is assumed. In FIG. 3, the peak factor reduction device 100 includes a baseband filter 110, a delay circuit 120, an impulse generation circuit 130, a filter coefficient generation circuit 140, a baseband filter 150, and a subtraction circuit 160.

送信I、Q信号は、ディジタルフィルタ110に入力され、送信信号の帯域制限が行なわれる。このベースバンドフィルタ110は、帯域外へのスプリアス抑制のために設けられ、ディジタルローパスフィルタで実現される。帯域制限された送信信号は、遅延回路120、インパルス生成回路130、フィルタ係数生成回路140に入力される。   The transmission I and Q signals are input to the digital filter 110 to limit the band of the transmission signal. The baseband filter 110 is provided for suppressing spurious out of band and is realized by a digital low-pass filter. The band-limited transmission signal is input to the delay circuit 120, the impulse generation circuit 130, and the filter coefficient generation circuit 140.

インパルス生成回路130に入力された信号は、インパルス生成回路130およびベースバンドフィルタ150により送信信号の振幅制限信号を生成する。フィルタ係数生成回路140は、ベースバンドフィルタ150のフィルタ係数を生成する。遅延回路120に入力された送信I、Q信号は、インパルス生成回路130およびベースバンドフィルタ150の処理分遅延される。遅延回路120により遅延された信号は減算回路160に入力される。減算回路160は、遅延回路120により遅延された送信I、Q信号から、ベースバンドフィルタ150により帯域制限された複素インパルス信号の減算処理を行なう。   The signal input to the impulse generation circuit 130 generates an amplitude limit signal of the transmission signal by the impulse generation circuit 130 and the baseband filter 150. The filter coefficient generation circuit 140 generates filter coefficients for the baseband filter 150. The transmission I and Q signals input to the delay circuit 120 are delayed by the processing of the impulse generation circuit 130 and the baseband filter 150. The signal delayed by the delay circuit 120 is input to the subtraction circuit 160. The subtraction circuit 160 performs a subtraction process on the complex impulse signal band-limited by the baseband filter 150 from the transmission I and Q signals delayed by the delay circuit 120.

図5を参照して、フィルタ係数生成回路の構成を説明する。図5において、フィルタ係数生成回路140は、シンボル同期回路141、CP(Cyclic Prefix)除去回路142、高速フーリエ変換(FFT:Fast Fourier Transform)回路143、周波数マスク生成回路144、逆高速フーリエ変換(IFFT:Inverse Fast Fourier Transform)回路145で構成されている。   The configuration of the filter coefficient generation circuit will be described with reference to FIG. In FIG. 5, a filter coefficient generation circuit 140 includes a symbol synchronization circuit 141, a CP (Cyclic Prefix) removal circuit 142, a Fast Fourier Transform (FFT) circuit 143, a frequency mask generation circuit 144, an inverse fast Fourier transform (IFFT). : Inverse Fast Fourier Transform) circuit 145.

帯域制限された送信信号は、シンボル同期回路141に入力され、シンボル先頭の検出が行われる。これは、マッチドフィルタによる送信信号内のプリアンブル信号検出または送信信号に付与される基準信号を用いることにより実現する。シンボル同期回路141でシンボル先頭検出後、CP除去回路142は、送信信号に付与されているCPを除去する。CP除去された信号は、高速フーリエ変換回路143に入力され、時間軸波形から周波数軸波形への変換が行なわれる。周波数軸波形に変換された信号は、周波数マスク生成回路144に入力される。周波数マスク生成回路144は、周波数軸変換された信号の振幅が一定値以上の場合1を、一定値以下の場合には0を出力する。すなわち、周波数マスク生成回路114は、サブキャリアマップを取得する。このサブキャリアマップを逆高速フーリエ変換回路145で、逆高速フーリエ変換することによりベースバンドフィルタ150のフィルタ係数を生成する。   The band-limited transmission signal is input to the symbol synchronization circuit 141, where the symbol head is detected. This is realized by detecting a preamble signal in a transmission signal by a matched filter or using a reference signal given to the transmission signal. After the symbol head is detected by the symbol synchronization circuit 141, the CP removal circuit 142 removes the CP added to the transmission signal. The signal from which the CP has been removed is input to the fast Fourier transform circuit 143 and converted from a time axis waveform to a frequency axis waveform. The signal converted into the frequency axis waveform is input to the frequency mask generation circuit 144. The frequency mask generation circuit 144 outputs 1 when the amplitude of the frequency axis-converted signal is equal to or greater than a certain value, and outputs 0 when it is equal to or less than the certain value. That is, the frequency mask generation circuit 114 acquires a subcarrier map. A filter coefficient of the baseband filter 150 is generated by performing an inverse fast Fourier transform on the subcarrier map by an inverse fast Fourier transform circuit 145.

図6を参照して、周波数マスク生成回路が取得するサブキャリアマップを説明する。図6において、サブキャリアマップは、図4(a)のPFRなしのスペクトラムに対応するサブキャリア番号で1、他の非送信波のサブキャリア番号で0である。   With reference to FIG. 6, the subcarrier map acquired by the frequency mask generation circuit will be described. In FIG. 6, the subcarrier map is 1 for the subcarrier number corresponding to the spectrum without PFR in FIG.

図7、図8および図9を用いてインパルス生成回路の動作を説明する。図7において、インパルス生成回路130は、絶対値演算回路131、デッドゾーン回路132、最大値検出回路133、2台の遅延回路134、135、除算回路136、乗算器137で構成されている。   The operation of the impulse generation circuit will be described with reference to FIG. 7, FIG. 8, and FIG. In FIG. 7, the impulse generation circuit 130 includes an absolute value calculation circuit 131, a dead zone circuit 132, a maximum value detection circuit 133, two delay circuits 134 and 135, a division circuit 136, and a multiplier 137.

まずインパルス生成部回路130に入力された送信I、Q信号は、絶対値演算回路131において、式(1)で示す絶対値演算が行われる。   First, the absolute value calculation shown in Expression (1) is performed in the absolute value calculation circuit 131 by the transmission I and Q signals input to the impulse generator circuit 130.

|X|=|I^2+Q^2| …(1)
絶対値演算結果|X|は、デッドゾーン回路132に入力される。デッドゾーン回路132は、図8で後述する入出力特性に基づき、入力|X|から設定値A0以上の振幅を出力する。デッドゾーン回路132の入出力結果は式(2)であらわされる。
| X | = | I ^ 2 + Q ^ 2 | (1)
The absolute value calculation result | X | is input to the dead zone circuit 132. The dead zone circuit 132 outputs an amplitude greater than the set value A0 from the input | X | based on input / output characteristics described later with reference to FIG. The input / output result of the dead zone circuit 132 is expressed by Expression (2).

DEAD(X)=0 [|X|<=A0]、
DEAD(X)=|X|−A0 [|X|>A0] …(2)
デッドゾーン回路出力信号は、最大値検出回路133に入力される。最大値検出回路133は、ピーク信号に比例したインパルス信号を出力する。最大値検出回路133の出力信号は、遅延回路134でデッドゾーン回路132および最大値検出回路133で生じた遅延量と同等の遅延が行われた絶対値演算回路出力信号と除算回路136で除算が行われ、送信電力での正規化が行われる。
DEAD (X) = 0 [| X | <= A0],
DEAD (X) = | X | −A0 [| X |> A0] (2)
The dead zone circuit output signal is input to the maximum value detection circuit 133. The maximum value detection circuit 133 outputs an impulse signal proportional to the peak signal. The output signal of the maximum value detection circuit 133 is divided by the division circuit 136 and the absolute value arithmetic circuit output signal in which a delay equivalent to the delay amount generated by the dead zone circuit 132 and the maximum value detection circuit 133 is performed by the delay circuit 134. And normalization with the transmission power is performed.

除算回路136の出力信号は、遅延回路135で絶対値演算回路131、デッドゾーン回路132および最大値検出回路133で生じた遅延量と同等の遅延が行われたインパルス生成回路130に入力された複素I,Q信号と乗算器137で乗算が行われ、インパルス信号の複素化が行われる。   The output signal of the division circuit 136 is input to the impulse generation circuit 130 in which a delay equivalent to the delay amount generated in the absolute value calculation circuit 131, the dead zone circuit 132, and the maximum value detection circuit 133 is performed in the delay circuit 135. The I and Q signals are multiplied by the multiplier 137, and the impulse signal is complexed.

図8を参照して、デッドゾーン回路の入出力特性を説明する。図8において、横軸は入力、縦軸は出力である。デッドゾーン回路132は、入力がA0未満で出力を0とし、入力がA0以上で、(入力−A0)を出力する。   The input / output characteristics of the dead zone circuit will be described with reference to FIG. In FIG. 8, the horizontal axis is input, and the vertical axis is output. The dead zone circuit 132 sets the output to 0 when the input is less than A0, and outputs (input−A0) when the input is A0 or more.

図9を参照して、最大値検出回路の構成を説明する。図9において、最大値検出回路133は、微分回路1331、2台の遅延回路1332、1335、2台の乗算器1333、1336、負値検出回路1334で構成されている。最大値検出回路133に入力された信号は、微分回路1331と遅延回路1335に入力される。微分回路1331では2連続するサンプルの差分が計算される。これはフィルタ係数が[1 −1]の簡単なディジタルFIRフィルタで実現される。x[n−1]をx[n]の1サンプル前の信号とすると微分回路出力Youtは式(3)であらわされる。   The configuration of the maximum value detection circuit will be described with reference to FIG. In FIG. 9, the maximum value detection circuit 133 includes a differentiation circuit 1331, two delay circuits 1332 and 1335, two multipliers 1333 and 1336, and a negative value detection circuit 1334. The signal input to the maximum value detection circuit 133 is input to the differentiation circuit 1331 and the delay circuit 1335. The differentiation circuit 1331 calculates the difference between two consecutive samples. This is realized by a simple digital FIR filter having a filter coefficient of [1-1]. When x [n−1] is a signal one sample before x [n], the differentiation circuit output Yout is expressed by Equation (3).

Yout<0 (x[n]<x[n−1])、
Yout>0 (x[n]>x[n−1])、
Yout=0 (x[n]=x[n−1]) …(3)
微分回路1331の出力信号は、遅延回路1332で1サンプル遅延され、乗算器1333には微分回路出力信号と遅延回路1332により1サンプル遅延された微分回路出力信号が入力され、微分回路出力の連続する2サンプル分のデータの乗算が行われる。ここで微分回路出力は式(3)のようにあらわされるため、ピーク信号が存在するサンプルだけ負となり、それ以外は正または0が出力される。
Yout <0 (x [n] <x [n−1]),
Yout> 0 (x [n]> x [n−1]),
Yout = 0 (x [n] = x [n−1]) (3)
The output signal of the differentiation circuit 1331 is delayed by one sample by the delay circuit 1332, and the differentiation circuit output signal and the differentiation circuit output signal delayed by one sample by the delay circuit 1332 are input to the multiplier 1333, and the differentiation circuit output continues. Multiplication of data for two samples is performed. Here, since the output of the differentiation circuit is expressed as in Expression (3), only the sample in which the peak signal exists is negative, and positive or 0 is output otherwise.

乗算器1333の出力は、負値検出回路1334に入力される。負値入力回路1334は、負の場合には1を、それ以外の場合は0を出力する。結果、負値検出回路1334の出力波形は、送信信号のピークのタイミングでインパルス信号を出力する。   The output of the multiplier 1333 is input to the negative value detection circuit 1334. The negative value input circuit 1334 outputs 1 if it is negative, and 0 otherwise. As a result, the output waveform of the negative value detection circuit 1334 outputs an impulse signal at the timing of the peak of the transmission signal.

負値検出回路1334で生成されたインパルス信号は、遅延回路1335でインパルス信号生成までに生じた遅延量を遅延させた最大値検出回路133の入力信号と乗算器1336で乗算が行われる。   The impulse signal generated by the negative value detection circuit 1334 is multiplied by the multiplier 1336 with the input signal of the maximum value detection circuit 133 obtained by delaying the delay amount generated until the impulse signal is generated by the delay circuit 1335.

再び図4を参照して、実施例1の効果を説明する。図4(a)において、横軸は周波数、縦軸は相対強度である。また、パラメータとしてPFRの有無を対比している。図4(a)のPFRなしの送信スペクトラムに対して、PFRありの送信スペクトラムは、停波されたサブキャリア領域にわずかにスペクトラムが発生している。しかし、その度合いは図1に比べて明らかに改善されている。   With reference to FIG. 4 again, the effect of the first embodiment will be described. In FIG. 4A, the horizontal axis represents frequency and the vertical axis represents relative intensity. Also, the presence or absence of PFR is compared as a parameter. In contrast to the transmission spectrum without PFR in FIG. 4A, the transmission spectrum with PFR slightly generates a spectrum in the stopped subcarrier region. However, the degree is clearly improved compared to FIG.

図4(b)は、ピーク信号の頻度分布を表すCCDF(Complementally Cumulative Distribution Function)を示している。図4(b)において、横軸は平均電力からの乖離強度(dB)、縦軸はその頻度である。図4(b)から明らかなように、PFRなしのピークファクタは9.98dBである。これに対して、実施例1のピークファクタは8.10dBである。   FIG. 4B shows a CCDF (Complementally Cumulative Distribution Function) representing the frequency distribution of peak signals. In FIG. 4B, the horizontal axis represents the deviation intensity (dB) from the average power, and the vertical axis represents the frequency. As is apparent from FIG. 4B, the peak factor without PFR is 9.98 dB. On the other hand, the peak factor of Example 1 is 8.10 dB.

図10を参照して、実施例2を説明する。図9を参照して説明した最大値検出回路は、図10に示す遅延器、比較器、AND回路、セレクタ回路でも実現できる。図10において、最大値検出回路133Aは、直列接続された6台の遅延器10、6台の比較器20、AND回路30、セレクタ回路40で構成している。最大値検出回路133Aは、前後3サンプルを比較し、最大値のタイミングでピーク信号を出力する。最大値検出回路133Aに入力された信号は、比較器20において、前後3サンプルの信号とそれぞれ比較される。この比較結果がAND回路30に入力される。AND回路30において、比較信号が前後3サンプルのデータより全て大きい場合、比較器20の全出力が1となるためAND回路30出力も1となる。一方、前後3サンプル以内に比較信号より大きい値が存在する場合、AND回路30の全入力が1とならないため、AND回路30出力は0となる。セレクタ回路40は、AND回路30出力が1の場合には比較信号を、0の場合には0を出力することによりピーク信号のタイミングのみにインパルス信号を出力することができる。   Example 2 will be described with reference to FIG. The maximum value detection circuit described with reference to FIG. 9 can also be realized by the delay device, the comparator, the AND circuit, and the selector circuit shown in FIG. In FIG. 10, the maximum value detection circuit 133 </ b> A includes six delay devices 10 connected in series, six comparators 20, an AND circuit 30, and a selector circuit 40. The maximum value detection circuit 133A compares the three samples before and after and outputs a peak signal at the timing of the maximum value. The signal input to the maximum value detection circuit 133A is compared with the signals of three samples before and after in the comparator 20. The comparison result is input to the AND circuit 30. In the AND circuit 30, when all the comparison signals are larger than the data of the three samples before and after, all the outputs of the comparator 20 are 1, so the output of the AND circuit 30 is also 1. On the other hand, when a value larger than the comparison signal exists within three samples before and after, all the inputs of the AND circuit 30 do not become 1, and therefore the output of the AND circuit 30 becomes 0. The selector circuit 40 can output an impulse signal only at the timing of the peak signal by outputting a comparison signal when the output of the AND circuit 30 is 1, and outputting 0 when it is 0.

実施例3について図11ないし図14を用いて説明する。図11において、フィルタ係数生成回路140Aは、シンボル同期回路141、CP除去回路142、FFT回路143、周波数マスク生成回路144、IFFT回路145、窓関数回路146で構成されている。   A third embodiment will be described with reference to FIGS. 11 to 14. In FIG. 11, the filter coefficient generation circuit 140A includes a symbol synchronization circuit 141, a CP removal circuit 142, an FFT circuit 143, a frequency mask generation circuit 144, an IFFT circuit 145, and a window function circuit 146.

フィルタ回数生成回路140Aでは、最終段に窓関数回路146を追加している。送信I、Q信号をFFTし作成したサブキャリアマップの信号形状は図6のように方形波をしている。方形波をIFFTして作成したフィルタ係数を図12に示す。図12からフィルタ係数のエネルギーは、係数中央に局所的に分布していることが分かる。したがって、両端の係数については切捨ててもフィルタ特性に大きな影響を与えない。そこで、窓関数回路146は、窓関数により後段のベースバンドフィルタのフィルタ係数の切捨てを行なう。   In the filter frequency generation circuit 140A, a window function circuit 146 is added to the final stage. The signal shape of the subcarrier map created by FFT of the transmission I and Q signals is a square wave as shown in FIG. FIG. 12 shows filter coefficients created by IFFT of a square wave. From FIG. 12, it can be seen that the energy of the filter coefficient is locally distributed in the center of the coefficient. Therefore, even if the coefficients at both ends are cut off, the filter characteristics are not greatly affected. Therefore, the window function circuit 146 cuts off the filter coefficient of the subsequent baseband filter using the window function.

図13を参照して、ハミング窓およびハミング窓により切捨てされたフィルタ係数を示す。さらに、図14にフィルタ係数切捨て前後の周波数特性を示す。図14において、係数の切捨てを行ったことにより帯域遮断特性は若干劣化していることがわかる。この劣化がスペクトラム特性を満足するならば、実施例3を用いてフィルタのフィルタ係数を削減することが可能であり、実装ハード容量を減らすことができる。実施例3ではハミング窓を用いてフィルタ係数の削減を行っているが、一般的に知られるハニング窓、ブラックマン窓等を用いてもよい。
実施例3によれば、フィルタのタップ数を削減できる。
With reference to FIG. 13, the filter coefficient truncated by the Hamming window and the Hamming window is shown. Further, FIG. 14 shows frequency characteristics before and after the filter coefficient is cut off. In FIG. 14, it can be seen that the band cut-off characteristics are slightly deteriorated due to the truncation of the coefficients. If this deterioration satisfies the spectrum characteristics, the filter coefficient of the filter can be reduced by using the third embodiment, and the mounting hardware capacity can be reduced. In the third embodiment, the filter coefficient is reduced using a Hamming window, but a generally known Hanning window, Blackman window, or the like may be used.
According to the third embodiment, the number of filter taps can be reduced.

実施例4について、図15を用いて説明する。図15において、フィルタ係数生成回路140Bは、シンボル同期回路141、CP除去回路142、FFT回路143、周波数マスク生成回路144、IFFT回路145、ローパスフィルタ(LPF)147で構成している。実施例4では実施例1および実施例3に示すピークファクタ低減装置のフィルタ係数生成回路140の最終段にローパスフィルタ147を追加している。OFDMにおいてサブキャリアマップはOFDMシンボルごとに切り替わる。そのためベースバンドフィルタ150の係数は各OFDMシンボル間で急激に変わることになる。この結果、シンボルの変わり目で出力波形が歪む。このフィルタ係数の急激な変動を抑えるためにフィルタ係数生成回路140Bの最終段にローパスフィルタ147を追加する。結果、フィルタ係数の急激な変動を抑えられるためシンボルの変わり目での出力波形の歪みを抑えることできる。   Example 4 will be described with reference to FIG. In FIG. 15, the filter coefficient generation circuit 140B includes a symbol synchronization circuit 141, a CP removal circuit 142, an FFT circuit 143, a frequency mask generation circuit 144, an IFFT circuit 145, and a low-pass filter (LPF) 147. In the fourth embodiment, a low-pass filter 147 is added to the final stage of the filter coefficient generation circuit 140 of the peak factor reduction device shown in the first and third embodiments. In OFDM, the subcarrier map is switched for each OFDM symbol. Therefore, the coefficient of the baseband filter 150 changes abruptly between OFDM symbols. As a result, the output waveform is distorted at the change of the symbol. In order to suppress this rapid fluctuation of the filter coefficient, a low-pass filter 147 is added to the final stage of the filter coefficient generation circuit 140B. As a result, since rapid fluctuations in the filter coefficient can be suppressed, distortion of the output waveform at the change of the symbol can be suppressed.

実施例5について、図16を用いて説明する。図16において、ピークファクタ低減装置100Aは、シンボル同期回路110、遅延回路120、インパルス生成回路130、フィルタ係数生成回路140、ベースバンドフィルタ150、減算回路160、係数生成部170、係数選択部180で構成されている。図16において、図3と対比して、ベースバンドフィルタ110と同一のフィルタ係数を生成する係数生成部(TAP GEN)170とベースバンドフィルタ150のフィルタ係数を選択する係数選択部(TAP SELECT)180が追加されている。送信信号がCDMA信号の場合、TAP SELECT180でベースバンドフィルタ150のフィルタ係数をTAP GEN170の係数に選択することで従来のピークファクタ低減処理を実現できる。また、送信信号がOFDMの場合にはTAP SELECT180でベースバンドフィルタ150のフィルタ係数をフィルタ係数生成回路140出力に選択することで実施例1のピークファクタ低減処理を実現可能となり、ひとつの装置でCDMAおよびOFDM両信号のピークファクタ低減処理を実現可能となる。   Example 5 will be described with reference to FIG. In FIG. 16, the peak factor reduction apparatus 100A includes a symbol synchronization circuit 110, a delay circuit 120, an impulse generation circuit 130, a filter coefficient generation circuit 140, a baseband filter 150, a subtraction circuit 160, a coefficient generation unit 170, and a coefficient selection unit 180. It is configured. In FIG. 16, in contrast to FIG. 3, a coefficient generation unit (TAP GEN) 170 that generates the same filter coefficients as the baseband filter 110 and a coefficient selection unit (TAP SELECT) 180 that selects the filter coefficients of the baseband filter 150. Has been added. When the transmission signal is a CDMA signal, the conventional peak factor reduction processing can be realized by selecting the filter coefficient of the baseband filter 150 as the coefficient of the TAP GEN 170 in the TAP SELECT 180. Further, when the transmission signal is OFDM, the peak factor reduction processing of the first embodiment can be realized by selecting the filter coefficient of the baseband filter 150 as the output of the filter coefficient generation circuit 140 by TAP SELECT 180, and CDMA can be realized by one apparatus. It is possible to realize peak factor reduction processing of both the OFDM and OFDM signals.

実施例6について、図17を用いて説明する。図17において、無線基地局500Aは、送信機510A、受信機520、デュープレクサ530、アンテナ540で構成されている。送信機510Aは、さらにディジタル部550Aとアナログ部560Aで構成されている。また、ディジタル部550Aは、モデム部551、ベースバンドフィルタ552、ピークファクタ低減装置100、ディジタルプリディストーション(DPD)回路553で構成されている。アナログ部560Aは、DA変換機561、直交変換機562、フィルタ563、電力増幅器564、減衰器(ATT)565、ミキサー(MIX)566、AD変換機(ADC)567で構成されている。図17は、実施例1に示したピークファクタ低減装置100を加えた無線基地局500に電力増幅器564の歪み補償を行なうDD回路553とDPD回路553用の電力増幅器出力信号の検波回路(565〜567)を追加した無線基地局500Aである。
Example 6 will be described with reference to FIG. In FIG. 17, the radio base station 500A includes a transmitter 510A, a receiver 520, a duplexer 530, and an antenna 540. The transmitter 510A further includes a digital unit 550A and an analog unit 560A. The digital unit 550A includes a modem unit 551, a baseband filter 552, a peak factor reduction device 100, and a digital predistortion (DPD) circuit 553. The analog unit 560A includes a DA converter 561, an orthogonal transformer 562, a filter 563, a power amplifier 564, an attenuator (ATT) 565, a mixer (MIX) 566, and an AD converter (ADC) 567. 17, the power amplifier output signal for row of cormorants D P D circuitry 553 and DPD 553 the distortion compensation of the power amplifier 564 to the radio base station 500 plus the peak factor reduction apparatus 100 shown in Embodiment 1 This is a radio base station 500A to which a detection circuit (565 to 567) is added.

減衰器565は、電力増幅器564の出力を減衰させる。ミキサー566は、減衰器565の出力をダウンコンバートする。AD変換機567は、ミキサー566の出力をAD変換する。DPD回路553は、ピークファクタ低減装置100からの入力信号と、AD変換機567からの入力信号とを比較して、電力増幅器564の歪みを補償する。   Attenuator 565 attenuates the output of power amplifier 564. The mixer 566 down-converts the output of the attenuator 565. The AD converter 567 AD converts the output of the mixer 566. The DPD circuit 553 compares the input signal from the peak factor reduction device 100 with the input signal from the AD converter 567 and compensates for distortion of the power amplifier 564.

無線基地局500Aに使用される電力増幅器564は、飽和領域よりかなり低いレベルから入出力特性が非線形特性を示す。このため、出力レベルが電力増幅器564の飽和電力付近でなくても出力波形は歪む。この飽和領域までの間に存在する非線形領域の特性を補償するのがDPD回路553である。DPD回路553は、その動作特性上、飽和領域に対しては補償を行なうことができない。そこで、ピークファクタ低減装置100と組み合わせることで電力増幅器564をよりいっそう飽和電力に近づけて運転することが可能となる。   The power amplifier 564 used in the radio base station 500A has a nonlinear characteristic in input / output characteristics from a level considerably lower than the saturation region. For this reason, the output waveform is distorted even if the output level is not near the saturated power of the power amplifier 564. The DPD circuit 553 compensates for the characteristics of the non-linear region existing up to the saturation region. The DPD circuit 553 cannot compensate for the saturation region because of its operating characteristics. Therefore, by combining with the peak factor reduction device 100, the power amplifier 564 can be operated closer to the saturated power.

100…ピークファクタ低減装置、110…ベースバンドフィルタ、120…遅延回路、130…インパルス生成回路、131…絶対値回路、132…デッドゾーン回路、133…最大値検出回路、134…遅延回路、135…遅延回路、136…除算回路、137…乗算器、140…フィルタ係数生成回路、141…シンボル同期回路、142…CP除去回路、143…高速フーリエ変換回路、144…周波数マスク生成回路、145…逆高速フーリエ変換回路、146…窓関数回路、147…ローパスフィルタ、150…ベースバンドフィルタ、160…減算回路、170…係数生成部、180…TAP SELECT、500…無線基地局、510…送信機、520…受信機、530…デュープレクサ、540…アンテナ、550…ディジタル部、551…モデム部、552…ベースバンドフィルタ、553…ディジタルプリディストーション回路、560…アナログ部、561…DA変換機、562…直交変調器、563…フィルタ、564…電力増幅器、566…減衰器、566…ミキサー、567…AD変換機。   DESCRIPTION OF SYMBOLS 100 ... Peak factor reduction device, 110 ... Baseband filter, 120 ... Delay circuit, 130 ... Impulse generation circuit, 131 ... Absolute value circuit, 132 ... Dead zone circuit, 133 ... Maximum value detection circuit, 134 ... Delay circuit, 135 ... Delay circuit, 136 ... division circuit, 137 ... multiplier, 140 ... filter coefficient generation circuit, 141 ... symbol synchronization circuit, 142 ... CP elimination circuit, 143 ... fast Fourier transform circuit, 144 ... frequency mask generation circuit, 145 ... inverse high speed Fourier transform circuit, 146 ... window function circuit, 147 ... low pass filter, 150 ... baseband filter, 160 ... subtraction circuit, 170 ... coefficient generator, 180 ... TAP SELECT, 500 ... radio base station, 510 ... transmitter, 520 ... Receiver 530 ... Duplexer 540 ... Antenna 550 ... De Digital unit 551 Modem unit 552 Baseband filter 553 Digital predistortion circuit 560 Analog unit 561 DA converter 562 Quadrature modulator 563 Filter 564 Power amplifier 566 Attenuation , 566 ... mixer, 567 ... AD converter.

Claims (6)

送信帯域外の信号をフィルタリングする第1のベースバンドフィルタと、この第1のベースバンドフィルタの出力信号の振幅成分が設定値を超過した場合に超過分に比例する振幅を有する複素インパルス信号を出力するインパルス生成回路と、このインパルス生成回路の出力の複素インパルス信号のフィルタリング処理を行う第2のベースバンドフィルタと、前記第2のベースバンドフィルタのフィルタ係数を生成するフィルタ係数生成回路と、前記第1のベースバンドフィルタの前記出力信号を前記インパルス生成回路および前記第2のベースバンドフィルタの処理時間分遅延させる遅延器と、この遅延器の出力信号から前記第2のベースバンドフィルタの出力信号を減算する減算器とから構成されるピークファクタ低減装置であって、
フィルタ係数生成回路は、前記第2のベースバンドフィルタのフィルタ係数を、送信信号である前記第1のベースバンドフィルタの前記出力信号に対して、シンボル同期、CP除去、FFT処理を施し、周波数軸波形に変換し、周波数マスク生成回路に入力し、周波数軸変換された信号の振幅が予め定めた一定値以上の場合は1を、一定値以下の場合には0を出力することで周波数マスク回路によりサブキャリアマップ生成を行い、このサブキャリアマップにIFFT処理を実施することにより送信信号の周波数配置の変化に追従したフィルタ係数を生成することを特徴とするピークファクタ低減装置。
A first baseband filter for filtering a signal outside the transmission band, and a complex impulse signal having an amplitude proportional to the excess when the amplitude component of the output signal of the first baseband filter exceeds a set value an impulse generator for a second baseband filter for performing a filtering process of the complex impulse signal at the output of the impulse generator, and a pre-Symbol filter coefficient generation circuit for generating a filter coefficient of the second baseband filter, wherein A delay device that delays the output signal of the first baseband filter by a processing time of the impulse generation circuit and the second baseband filter, and an output signal of the second baseband filter from the output signal of the delay device A peak factor reduction device comprising a subtractor for subtracting
The filter coefficient generation circuit subjects the filter coefficient of the second baseband filter to symbol synchronization, CP removal, and FFT processing on the output signal of the first baseband filter that is a transmission signal, Frequency mask circuit by converting to waveform, inputting to frequency mask generation circuit, and outputting 1 when the amplitude of the frequency axis converted signal is greater than or equal to a predetermined value, and 0 when less than a certain value A peak factor reduction apparatus characterized by generating a filter coefficient that follows a change in frequency arrangement of a transmission signal by performing subcarrier map generation by performing IFFT processing on the subcarrier map .
請求項1に記載のピークファクタ低減装置であって、
前記フィルタ係数生成回路の最終段に窓関数によりフィルタ係数の削減を行う窓関数回路を持つことを特徴とするピークファクタ低減装置。
The peak factor reduction device according to claim 1,
A peak factor reduction device comprising a window function circuit for reducing a filter coefficient by a window function at a final stage of the filter coefficient generation circuit.
請求項1に記載のピークファクタ低減装置であって、
前記フィルタ係数生成回路の最終段にフィルタ係数の急激な変動を抑えるためのローパスフィルタを持つことを特徴とするピークファクタ低減装置。
The peak factor reduction device according to claim 1,
A peak factor reduction device having a low-pass filter for suppressing a rapid fluctuation of a filter coefficient at a final stage of the filter coefficient generation circuit.
請求項1に記載のピークファクタ低減装置であって、
前記フィルタ係数生成部に、前記第1のベースバンドフィルタと同一のフィルタ係数を生成する係数生成部と前記第2のベースバンドフィルタの係数とを選択する係数選択部を持つことを特徴とするピークファクタ低減装置。
The peak factor reduction device according to claim 1,
The filter coefficient generation unit includes a coefficient generation unit that generates the same filter coefficient as the first baseband filter and a coefficient selection unit that selects a coefficient of the second baseband filter. Factor reduction device.
送信データを無線通信に適したベースバンド信号に変換するモデム部と、ベースバンド信号の送信帯域制限を行なうベースバンドフィルタと、ディジタル−アナログ変換を行なうDA変換機と、送信信号の周波数変換を行なう直交変調器と、送信信号の電力増幅を行なう電力増幅器と、送信信号の帯域制限を行うフィルタとで構成される送信機を備えた無線基地局において、
前記ベースバンドフィルタと前記DA変換機との間に、
送信帯域外の信号をフィルタリングする第1のベースバンドフィルタと、この第1のベースバンドフィルタの出力信号の振幅成分が設定値を超過した場合に超過分に比例する振幅を有する複素インパルス信号を出力するインパルス生成回路と、このインパルス生成回路の出力の複素インパルス信号のフィルタリング処理を行う第2のベースバンドフィルタと、前記第1のベースバンドフィルタの前記出力信号を前記インパルス生成回路および前記第2のベースバンドフィルタの処理時間分遅延させる遅延器と、この遅延器の出力信号から前記第2のベースバンドフィルタの出力信号を減算する減算器とから構成されるピークファクタ低減装置を備え
さらに、送信信号である前記第1のベースバンドフィルタの前記出力信号を入力信号とし、該第1のベースバンドフィルタの前記出力信号に対し、シンボル同期、CP除去、FFT処理を施し、周波数軸波形に変換し、周波数マスク生成回路に入力し、周波数軸変換された信号の振幅が予め定めた一定値以上の場合は1を、一定値以下の場合には0を出力することで周波数マスク回路によりサブキャリアマップ生成を行い、このサブキャリアマップにIFFT処理を実施することにより送信信号の周波数配置の変化に追従したフィルタ係数を生成し、前記第2のベースバンドフィルタに与えるフィルタ係数生成回路を備えることを特徴とする無線基地局。
A modem unit that converts transmission data into a baseband signal suitable for wireless communication, a baseband filter that limits transmission band of the baseband signal, a DA converter that performs digital-analog conversion, and frequency conversion of the transmission signal In a radio base station including a transmitter including a quadrature modulator, a power amplifier that performs power amplification of a transmission signal, and a filter that performs band limitation of the transmission signal,
Between the baseband filter and the DA converter,
A first baseband filter for filtering a signal outside the transmission band, and a complex impulse signal having an amplitude proportional to the excess when the amplitude component of the output signal of the first baseband filter exceeds a set value an impulse generator which, the impulse output and a second baseband filter for performing a filtering process of the complex impulse signal generating circuit, before Symbol first baseband the said output signal of the filter impulse generating circuit and the second A peak factor reduction device comprising: a delay device that delays the processing time of the baseband filter; and a subtractor that subtracts the output signal of the second baseband filter from the output signal of the delay device ,
Further, the output signal of the first baseband filter, which is a transmission signal, is used as an input signal, symbol synchronization, CP removal, and FFT processing are performed on the output signal of the first baseband filter to obtain a frequency axis waveform Is output to the frequency mask generation circuit, and the frequency mask circuit outputs 1 when the amplitude of the frequency-axis converted signal is equal to or larger than a predetermined value, and 0 when the amplitude is equal to or smaller than the predetermined value. A filter coefficient generation circuit for generating a subcarrier map, generating a filter coefficient following a change in frequency arrangement of a transmission signal by performing IFFT processing on the subcarrier map, and applying the generated filter coefficient to the second baseband filter; A radio base station.
請求項5に記載の無線基地局であって、
前記ピークファクタ低減装置の後段にアンプの歪み補償を行うディジタルプリディストーション回路を備えることを特徴とする無線基地局。
The radio base station according to claim 5, wherein
A radio base station comprising a digital predistortion circuit that performs distortion compensation of an amplifier downstream of the peak factor reduction device.
JP2009011060A 2009-01-21 2009-01-21 Peak factor reduction device and base station Expired - Fee Related JP5175751B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009011060A JP5175751B2 (en) 2009-01-21 2009-01-21 Peak factor reduction device and base station

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009011060A JP5175751B2 (en) 2009-01-21 2009-01-21 Peak factor reduction device and base station

Publications (2)

Publication Number Publication Date
JP2010171610A JP2010171610A (en) 2010-08-05
JP5175751B2 true JP5175751B2 (en) 2013-04-03

Family

ID=42703320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009011060A Expired - Fee Related JP5175751B2 (en) 2009-01-21 2009-01-21 Peak factor reduction device and base station

Country Status (1)

Country Link
JP (1) JP5175751B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5990422B2 (en) * 2012-07-24 2016-09-14 日本無線株式会社 Peak suppression circuit
JP6776699B2 (en) * 2016-07-27 2020-10-28 日本電気株式会社 Peak suppression circuit and peak suppression method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702829B2 (en) * 2001-10-16 2005-10-05 株式会社日立製作所 Peak factor reduction device
JP3990974B2 (en) * 2002-11-26 2007-10-17 株式会社日立コミュニケーションテクノロジー Peak factor reduction device
WO2007043151A1 (en) * 2005-10-06 2007-04-19 Matsushita Electric Industrial Co., Ltd. Multi-carrier transmission device
JP4823107B2 (en) * 2007-03-09 2011-11-24 株式会社日立製作所 OFDM modulator

Also Published As

Publication number Publication date
JP2010171610A (en) 2010-08-05

Similar Documents

Publication Publication Date Title
JP4823107B2 (en) OFDM modulator
KR101679105B1 (en) Peak power suppression circuit, and communication device provided with said circuit
US20110059710A1 (en) Dynamic crest factor reduction system
US8446202B2 (en) Power limiting circuit
EP2131545B1 (en) Technique for peak power reduction
WO2007068077A1 (en) System and method for reducing peak-to-average power ratio in orthogonal frequency division multiplexing signals using reserved spectrum
JP5201158B2 (en) Signal processing circuit and communication apparatus having this circuit
JP2004104162A (en) Amplitude limiter
JPWO2010061914A1 (en) Peak suppression device and peak suppression method
US8654891B2 (en) Peak suppressing apparatus, peak suppressing method and wireless communications apparatus
JP4836866B2 (en) Communication device
KR101664797B1 (en) Method for PAPR Reduction of OFDM Signals and OFDM Transmitter using the same
JP4625434B2 (en) Transmitter
JP5175751B2 (en) Peak factor reduction device and base station
JP3693331B2 (en) Multi-carrier signal generator
JP4918390B2 (en) Transmitter
JP2009224922A (en) Peak suppression apparatus, wireless transmitter, and window function generating apparatus
JP2018019246A (en) Peak suppression circuit and peak suppression method
JP4789749B2 (en) Peak suppressor
JP6070820B2 (en) Communication apparatus and peak suppression method thereof
JP2009100390A (en) Peak factor reduction device and radio transmitter
JP4558813B2 (en) Transmitter
KR20110001464A (en) Signal processing method and apparatus for synthesis of signals
JP5146144B2 (en) Peak suppression device, peak suppression method, and wireless communication device
US9515861B2 (en) Peak suppression apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

LAPS Cancellation because of no payment of annual fees