JP5178151B2 - 無線通信システム及び無線信号合成方法 - Google Patents
無線通信システム及び無線信号合成方法 Download PDFInfo
- Publication number
- JP5178151B2 JP5178151B2 JP2007285061A JP2007285061A JP5178151B2 JP 5178151 B2 JP5178151 B2 JP 5178151B2 JP 2007285061 A JP2007285061 A JP 2007285061A JP 2007285061 A JP2007285061 A JP 2007285061A JP 5178151 B2 JP5178151 B2 JP 5178151B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- gain control
- digital
- control data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
- Radio Transmission System (AREA)
Description
前記信号処理部は、当該無線部から出力される無線信号をディジタルデータに変換するとともに、変換したディジタルデータの値に基づいて前記無線部で増幅する無線信号の平均振幅が一定となるように制御するための利得制御データを生成し、この利得制御データを、前記無線部に出力するとともに前記ディジタル合成回路へ前記ディジタルデータと共に出力する。
前記ディジタル合成回路は、各信号処理部から出力されたデータをディジタル伝送路を通じて取り込み、取り込んだデータのうち、ディジタルデータと前記利得制御データとをそれぞれ一つのものに合成する。
前記信号変換部は、前記ディジタル合成回路から出力されたディジタルデータを前記無線信号に変換するとともに、変換された無線信号の振幅を前記ディジタル合成回路から出力された利得制御データに基づいて制御する。
また、前記ディジタル合成回路は、例えば、それぞれ2系統で入力されるI/Qデータ及び利得制御データを合成する加算回路を多段に接続した加算回路群と、最終段の加算回路から出力されるI/Qデータを直交変調する直交変調回路とを含んで成る。
入力系統数が2n(nは正の整数)の場合、前記加算回路は、2n−1の回路数の多段接続により構成される。
前記加算回路は、入力された2系統のI/Qデータ及び利得制御データのうち、大きい方の利得制御データに対応するI/Qデータ、小さい方の利得制御データに対応するI/Qデータ、小さい方の利得制御データ、利得制御データの差分を出力する信号選択回路と、前記利得制御データを前記I/Qデータの振幅調整のための係数に変換する能動テーブルとを含み、前記信号選択回路から出力されるデータと前記能動テーブルから出力される係数との加算又は乗算により前記入力された2系統のI/Qデータを加算したデータを後段に出力するものである。
この無線通信システム1は、距離を隔てて配置された8つ(図1では一部省略)のアンテナ100と、これらのアンテナ100と1対1対応で設けられた受信部200と、これらの受信部200の後段に当該受信部200と1対1対応で設けられた複数の信号処理部300と、1つのディジタル合成回路400とを有している。アンテナ100,受信部200及び信号処理部で一つの受信系統をなす。
ディジタル合成回路400は、複数系統のI/Qデータと利得制御データとを合成し、合成されたI/Qデータをディジタル直交変調信号に変換する。このディジタル合成回路400の詳細については、後述する。
次に、本実施形態におけるディジタル合成回路400について説明する。
図2は、ディジタル合成回路400の構成図である。このディジタル合成回路400は、それぞれ2系統のI/Qデータ及び利得制御データの加算処理を行う4つの第1加算回路410a〜410dと、それぞれ前段の2つの第1加算回路の出力の加算処理を行う2つの第2加算回路410e,410fと、この2つの第2加算回路の410e,410fの出力の加算処理を行う第3加算回路410gと、この第3加算回路410gから出力されるI/Qデータを直交変調信号に変換する直交変調回路420とを備えて構成される。
第1〜第3加算回路410a〜410gは、すべて同じ回路構成となる。
各加算回路410a〜410gの構成例を説明する。
図3は、図2の左最上段の加算回路410aの構成例を示す図である。ここでは2系統のI/Qデータ「Sa」,「Sb」及び利得制御データ「Ga」,「Gb」の加算処理を行う場合の例を示すが、他の加算回路410b〜410gについても同様の構成となる。
信号選択回路411は、所定のプログラムによって動作するファームウエアであり、入力された2系統の信号データ、すなわちI/Qデータ「Sa」,「Sb」、利得制御データ「Ga」,「Gb」の値の大小比較処理、演算処理及び信号データの生成処理を行う。本例では、I/Qデータ「Sa」に対応する利得制御データ「Ga」と、I/Qデータ「Sb」に対応する利得制御データ「Gb」のうち、利得制御データ「Ga」,「Gb」の大小に応じて、以下の処理を行う。
大きい方の利得制御データ「Ga」に対応するI/Qデータ「Sa」を信号データ「Sgmax」、小さい方の利得制御データ「Gb」に対応するI/Qデータ「Sb」を信号データ「Sgmin」とする。また、小さい方の利得制御データ「Gb」を信号データ「Gmin」(dB)、利得制御データ「Ga」と利得制御データ「Gb」との差(=Ga−Gb)を信号データ「Gsub」(dB)とし、これらの演算処理を行う。
大きい方の利得制御データ「Gb」に対応するI/Qデータ「Sb」を信号データ「Sgmax」、小さい方の利得制御データ「Ga」に対応するI/Qデータ「Sa」を信号データ「Sgmin」とする。また、小さい方の利得制御データ「Ga」を信号データ「Gmin」(dB値)、利得制御データ「Ga」と利得制御データ「Gb」との差(=Gb−Ga)を信号データ「Gsub」(dB値)とし、これらの演算処理を行う。
この能動テーブルは例えば上述したEXCEL関数を用いて作成することができる。すなわち、アドレスが12ビット、データは6ビットで構成されるものとして、アドレス12ビットのうち、上位アドレス6ビットを一方の系統の利得制御データ(例えば「Ga」)に割り当て、下位アドレス6ビットを他方の系統の利得制御データ(例えば「Gb」)に割り当てる。そして、各アドレスの値に対応した利得制御データに対する減衰量(dB)の真数加算結果をLog変換し、その結果を、出力すべき利得制御データとして、アドレス毎に格納する。アドレスに対して出力すべき利得制御データは、『−ROUND(10Log(10の(−上位アドレス/10)乗)×10の(−下位アドレス/10)乗))』で求めることができる。但し、出力すべき利得制御データが負となる場合は、0とする。
図5の例では、アドレスの値「0」〜「4095」の各々について、上位6ビットのアドレスの値を64で除算した数値を整数にし(小数点以下切捨て、数値が負の値の時は数値を超えない整数にする)、下位6ビットについてはアドレスの値を64で除算した余りの数値を採用し、真数加算の値は以下のエクセル関数によって演算する。
『−ROUND(10×Log(10の(−上位6ビットの値/10)乗)+10の(−下位6ビット値/10)乗))』
各々のアドレスの値に対応する利得制御データ(dB)は,以下のエクセル関数によって演算する。
『IF(真数加算の値<0,0,真数加算の値)』
『ROUND(10の−アドレス/20)乗×216)』
アドレスは6ビット、データは2の補数17ビットで構成される。
また、2系統入力型の加算回路410を多段に接続するだけでディジタル合成回路を構成することができるので、I/Qデータの数が増減しても容易に対応することができる。しかもディジタル回路なので、加算回路410の増加に伴う電力損失は、アナログ手段を用いていた従来型システムに比べて格段に抑制される。
これにより、ゲートアレイなどのLSIに容易に組み込みができ、より小型かつ低コストの回路の開発が可能となった。
100 アンテナ
200 無線部
201 第1の周波数変換器
202 可変増幅器
203 A/D変換器
300 信号処理部
301 直交変換回路
302 Log検波回路
303 多重化回路
400 ディジタル合成回路
410 加算回路
411 信号選択回路
412,415,417 ROM(能動テーブル)
413,418 乗算器
414,416 加算器
420 直交変調回路
500 D/A変換器
600 第2の周波数変換器
700 可変減衰器
Claims (6)
- m個のアンテナと1対1に対応して設けられ、当該アンテナで受信した所定形式の無線信号を増幅するm個の無線部と、各無線部と1対1に対応して設けられるm個の信号処理部と、各信号処理部の出力を合成するディジタル合成回路と、このディジタル合成回路の後段に設けられる信号変換部とを備えており、
前記信号処理部は、当該無線部から出力される無線信号をディジタルデータに変換するとともに、変換したディジタルデータの値に基づいて前記無線部で増幅する無線信号の平均振幅が一定となるように制御するための利得制御データを生成し、この利得制御データを、前記無線部に出力するとともに前記ディジタル合成回路へ前記ディジタルデータと共に出力し、
前記ディジタル合成回路は、各信号処理部から出力されたデータをディジタル伝送路を通じて取り込み、取り込んだデータのうち、ディジタルデータと前記利得制御データとをそれぞれ一つのものに合成し、
前記信号変換部は、前記ディジタル合成回路から出力されたディジタルデータを前記無線信号に変換するとともに、変換された無線信号の振幅を前記ディジタル合成回路から出力された利得制御データに基づいて制御する、
無線通信システム。 - 前記信号処理部は、無線信号をI/Qデータに変換する直交変換回路と、変換されたI/Qデータに基づいて前記利得制御データを生成するLog検波回路とを含み、変換したI/Qデータ及び生成された利得制御データを多重化し、多重化したデータを前記ディジタル合成回路へ出力する、
請求項1記載の無線通信システム。 - 前記ディジタル合成回路は、それぞれ2系統で入力されるI/Qデータ及び利得制御データを合成する加算回路を多段に接続した加算回路群と、最終段の加算回路から出力されるI/Qデータを直交変調する直交変調回路とを含んで成る、
請求項1記載の無線通信システム。 - 入力系統数が2n(nは正の整数)の場合、前記加算回路は、2n−1の回路数の多段接続により構成される、
請求項3記載の無線通信システム。 - 前記加算回路は、入力された2系統のI/Qデータ及び利得制御データのうち、大きい方の利得制御データに対応するI/Qデータ、小さい方の利得制御データに対応するI/Qデータ、小さい方の利得制御データ、利得制御データの差分を出力する信号選択回路と、前記利得制御データを前記I/Qデータの振幅調整のための係数に変換する能動テーブルとを含み、
前記信号選択回路から出力されるデータと前記能動テーブルから出力される係数との加算又は乗算により前記入力された2系統のI/Qデータを加算したデータを後段に出力する、
請求項4記載の無線通信システム。 - 複数の受信系統で受信して得られた所定形式の無線信号を各々の受信系統の無線部で増幅し、これらを合成して一つの無線信号を得る方法において、
各受信系統の無線信号をそれぞれディジタルデータに変換し、変換したディジタルデータの値に基づいて前記無線部で増幅する無線信号の平均振幅が一定となるように制御するための利得制御データを生成し、この利得制御データを、前記無線部に出力するとともに前記ディジタルデータと共に出力する段階と、
各受信系統から出力されるディジタルデータ及び利得制御データをディジタル伝送路を通じて取得し、取得したこれらのデータのうちディジタルデータを前記利得制御データに従って重み付けすることによりディジタル合成し、他方、利得制御データについては所定関数に従って合成する段階と、
合成されたディジタルデータを前記無線信号に変換するとともに、変換された無線信号の振幅を前記合成された利得制御データに基づいて制御する段階とを有する、
無線信号合成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007285061A JP5178151B2 (ja) | 2007-11-01 | 2007-11-01 | 無線通信システム及び無線信号合成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007285061A JP5178151B2 (ja) | 2007-11-01 | 2007-11-01 | 無線通信システム及び無線信号合成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009117884A JP2009117884A (ja) | 2009-05-28 |
| JP5178151B2 true JP5178151B2 (ja) | 2013-04-10 |
Family
ID=40784573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007285061A Expired - Fee Related JP5178151B2 (ja) | 2007-11-01 | 2007-11-01 | 無線通信システム及び無線信号合成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5178151B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9804664B2 (en) * | 2014-05-27 | 2017-10-31 | Qualcomm Incorporated | Adaptive control of RF low power modes in a multi-rate wireless system using MCS value |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11220346A (ja) * | 1998-02-02 | 1999-08-10 | Fujitsu Ltd | 自動利得制御回路 |
| JP4063385B2 (ja) * | 1998-03-05 | 2008-03-19 | 株式会社日立国際電気 | 無線中継装置 |
| JP3105871B2 (ja) * | 1998-09-25 | 2000-11-06 | 埼玉日本電気株式会社 | 無線装置とその無線受信方法 |
| JP4362246B2 (ja) * | 2001-06-20 | 2009-11-11 | 日本放送協会 | ダイバーシティ受信用回り込みキャンセル装置及び中継システム |
-
2007
- 2007-11-01 JP JP2007285061A patent/JP5178151B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009117884A (ja) | 2009-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8140106B2 (en) | Peak factor reduction device and base station | |
| US7583809B2 (en) | Sound signal processing device and sound signal processing method | |
| JP4968331B2 (ja) | ピーク抑圧方法 | |
| CN110212871B (zh) | 一种音频功率放大器及其增益控制电路和控制方法 | |
| JP5505001B2 (ja) | 歪補償装置、増幅装置、送信装置および歪補償方法 | |
| JPH11505382A (ja) | チャネル数を適合できるデジタルcdmaマルチプレクサ | |
| JP5178151B2 (ja) | 無線通信システム及び無線信号合成方法 | |
| US20070109170A1 (en) | Receiving device and automatic gain control method | |
| JP2001308730A (ja) | ディジタル受信機 | |
| JPH06103842B2 (ja) | プロセッサを用いた圧縮伸長通信装置 | |
| JP2006246398A (ja) | 歪補償装置 | |
| US6256502B1 (en) | Wideband multicarrier power control for a cellular PCS basestation tranmitter | |
| JP2017188734A (ja) | 増幅装置 | |
| US8031803B2 (en) | Transmitter capable of suppressing peak of transmission signal | |
| JP7233625B1 (ja) | 受信装置及びa/d変換方法 | |
| KR100737621B1 (ko) | 고주파 신호 송신기의 신호변환기 및 컴바인 성능 개선방법 | |
| JP2001505027A (ja) | 送信を最適化する方法及び送信器 | |
| JP2002345075A (ja) | 信号処理装置 | |
| JP4002709B2 (ja) | ディジタル通信システム | |
| JP2952797B2 (ja) | 電力和一定自動利得制御回路 | |
| JP2013243503A (ja) | 音声伝送システム | |
| KR102216715B1 (ko) | 광대역 신호 송신이득 조절 장치 및 그 신호 처리 방법 | |
| US8169260B2 (en) | Amplifier circuit utilizing characteristic correction and smooth curvilinear correction | |
| JP4892899B2 (ja) | デジタル信号処理システム | |
| JP5081022B2 (ja) | ディジタル伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130108 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5178151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |