Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5183642B2 - 半導体装置およびその製造方法 - Google Patents
[go: Go Back, main page]

JP5183642B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5183642B2
JP5183642B2 JP2009547019A JP2009547019A JP5183642B2 JP 5183642 B2 JP5183642 B2 JP 5183642B2 JP 2009547019 A JP2009547019 A JP 2009547019A JP 2009547019 A JP2009547019 A JP 2009547019A JP 5183642 B2 JP5183642 B2 JP 5183642B2
Authority
JP
Japan
Prior art keywords
connection conductor
semiconductor chip
insulating resin
circuit pattern
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009547019A
Other languages
English (en)
Other versions
JPWO2009081723A1 (ja
Inventor
純司 鶴岡
一雄 青木
正樹 小野
克彦 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin AW Co Ltd
Fuji Electric Co Ltd
Original Assignee
Aisin AW Co Ltd
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin AW Co Ltd, Fuji Electric Co Ltd filed Critical Aisin AW Co Ltd
Priority to JP2009547019A priority Critical patent/JP5183642B2/ja
Publication of JPWO2009081723A1 publication Critical patent/JPWO2009081723A1/ja
Application granted granted Critical
Publication of JP5183642B2 publication Critical patent/JP5183642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42Fillings
    • H10W76/47Solid or gel fillings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07336Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • H10W72/07532Compression bonding, e.g. thermocompression bonding
    • H10W72/07533Ultrasonic bonding, e.g. thermosonic bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07552Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07631Techniques
    • H10W72/07635Applying EM radiation, e.g. induction heating or using a laser
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07631Techniques
    • H10W72/07636Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/521Structures or relative sizes of bond wires
    • H10W72/527Multiple bond wires having different sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5438Dispositions of bond wires the bond wires having multiple connections on the same bond pad
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5453Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • H10W72/5473Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/621Structures or relative sizes of strap connectors
    • H10W72/622Multilayered strap connectors, e.g. having a coating on a lowermost surface of a core
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651Materials of strap connectors
    • H10W72/652Materials of strap connectors comprising metals or metalloids, e.g. silver
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Laser Beam Processing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

この発明は、IGBT(Insulated Gate Bipolar Transistor)やPIM(Power Integrated Module)などの半導体装置およびその製造方法に関する。
図9は、従来の半導体装置の要部断面図である。従来の半導体装置の組立て工程について説明する。裏面銅箔3、セラミックス4、回路パターン5および回路パターン6からなる絶縁回路基板の裏面銅箔3と銅ベース1をはんだ2により接合し、回路パターン5と半導体チップ8をはんだ7により接合する。半導体チップ8はスイッチング素子であるIGBTやFWD(Free Wheeling Diode)などである。
通常、これらのはんだ接合は、1回の加熱工程にて行われる。この後、半導体チップ8の上部の図示しないエミッタ電極と回路パターン6とを超音波振動にてボンディングワイヤ9(アルミワイヤなど)にて接続する。
次に、外部端子11がインサート成型された端子ケース10と銅ベース1とを図示しないシリコーン系接着剤にて加熱接着する。この後、回路パターン5と外部端子11および回路パターン6と外部端子11とをスポットレーザ溶接する。この場合のレーザ溶接におけるレーザ光の照射位置は、外部端子11の上側である。その後、図示しない樹脂を充填し半導体チップ8の表面を被覆する。このようにして、従来の半導体装置を作製する。
また、特許文献1において、半導体素子を搭載するための配線パターンを形成した基板とリードとをレーザにより接合してなる半導体素子搭載用基板であって、基板の電極パッドと接合するリードの先端部分がリードの他の部分より薄く形成されていることが開示されている。
また、特許文献2において、樹脂封止体と、前記樹脂封止体内部に位置し、表裏面のうち表面に電極が形成された第1の半導体チップおよび第2の半導体チップと、前記樹脂封止体の内外に亘って延在し、前記第1の半導体チップの電極に電気的に接続される第1のリードと、前記第1のリードと、前記樹脂封止体の内外に亘って延在し、前記第2の半導体チップの電極に電気的に接続される第2のリードとを有する半導体装置の製造方法であって、前記第1のリード、第2のリードの各々を重ね合わせた状態で前記樹脂封止体を形成した後、前記第1のリード、第2のリードの各々をレーザ溶接することで、飛び散ったスパッタが半導体チップの回路形成面に飛来するのを防止することが開示されている。
特開平7−94845号公報 特開2006−74073号公報
前記の図9に示すレーザ溶接は、樹脂17を被覆する前に行う。このレーザ溶接を行うと、図10に示すように、飛散したスパッタ21が絶縁基板(セラミックス4)に形成した回路パターン5、6(図示しない配線パターンも含む)などを短絡したり、ボンディングワイヤ9などの配線を切断(溶断)したり、半導体チップ8を損傷したりする。
つまりスパッタが飛散することで、絶縁基板の絶縁不良、回路パターン同士の短絡、ワイヤ配線の断線、半導体チップへの物理的なダメージ(溶融痕、微細なキズ、マイクロクラックなど)および半導体チップの電気的特性不良(短絡など)を起こす。
この発明の目的は、前記の課題を解決して、レーザ溶接で発生するスパッタが回路パターンや半導体チップに付着するのを防止して、電気的特性の劣化を防ぐことができる半導体装置およびその製造方法を提供することにある。
前記の目的を達成するために、
(1)絶縁基板上に形成された回路パターンと、前記回路パターン上に固着された半導体チップと、前記回路パターンもしくは前記半導体チップの少なくとも一方に固着された接続導体と、前記接続導体の上部面の溶接部を上部から露出させ、全ての前記回路パターン、前記半導体チップを被覆した絶縁樹脂と、前記半導体チップの主電極に主電流を流し、前記接続導体の前記溶接部にレーザ溶接で接合された外部端子と、からなる構成とする。
(2)前記絶縁樹脂上に、前記接続導体の露出部と前記外部端子を被覆する上層絶縁樹脂を備えた構成とする。
(3)絶縁基板上に形成された回路パターンと、前記回路パターン上に固着された半導体チップと、前記回路パターンもしくは前記半導体チップの少なくとも一方に固着された接続導体と、前記接続導体の溶接部を露出させ、前記回路パターン、前記半導体チップを被覆した絶縁樹脂と、前記半導体チップの主電極に主電流を流す外部端子と、該外部端子と前記接続導体の前記溶接部とにそれぞれレーザ溶接で接合された外部接続導体と、からなる構成とする。
(4)前記絶縁樹脂上に、前記接続導体の露出部と前記外部端子と前記外部接続導体とを被覆する上層絶縁樹脂を備えた構成とする。
(5)前記半導体チップは、前記主電極の他に1または複数の信号電極を有し、前記絶縁樹脂は、少なくとも前記信号電極と外部に導出する信号端子とを接続するボンディングワイヤを被覆しているとよい。
(6)前記接続導体は、前記固着した面と前記溶接部とが、空間を隔てて位置する屈曲構造であるとよい。
(7)絶縁基板上に形成された回路パターンに半導体チップを固着する工程と、前記回路パターンもしくは前記半導体チップの少なくとも一方に接続導体を固着する工程と、前記接続導体の上部面の溶接部を絶縁樹脂の上部から露出させ、全ての前記回路パターン、前記半導体チップを前記絶縁樹脂にて被覆する被覆工程と、前記被覆工程に続いて、前記半導体チップの主電極に主電流を流す外部端子を、前記接続導体の前記溶接部にレーザ溶接で接合する工程と、前記絶縁樹脂上に、前記接続導体の露出部と前記外部端子を被覆する上層絶縁樹脂を充填する充填工程と、を含む半導体装置の製造方法とする。
(8)絶縁基板上に形成された回路パターンに半導体チップを固着する工程と、前記回路パターンもしくは前記半導体チップの少なくとも一方に接続導体を固着する工程と、前記接続導体の溶接部を露出させ、前記回路パターン、前記半導体チップを絶縁樹脂にて被覆する被覆工程と、前記被覆工程に続いて、前記半導体チップの主電極に主電流を流す外部端子と、前記接続導体の前記溶接部とにそれぞれ外部接続導体をレーザ溶接で接合する工程と、前記絶縁樹脂上に、前記接続導体の露出部と前記外部端子と前記外部接続導体とを被覆する上層絶縁樹脂を充填する充填工程と、を含む半導体装置の製造方法とする。
(9)前記絶縁樹脂は、硬化性樹脂であって、前記被覆工程は、前記硬化性樹脂を硬化させる工程を含み、前記充填工程の前に、前記絶縁樹脂の表面の異物を除去する除去工程を有する半導体装置の製造方法とする。
(10)前記絶縁樹脂および上層絶縁樹脂は、硬化性樹脂であって、前記充填工程に続いて、前記絶縁樹脂および前記上層絶縁樹脂を同時に硬化する硬化工程を有する半導体装置の製造方法とする。
(11)前記半導体チップの信号電極に導通する信号端子の少なくとも一部もしくは前記信号端子に導通するボンディングワイヤを、前記絶縁樹脂により被覆する。
この発明によれば、絶縁樹脂の充填を2度に分けて行い、一回目の充填をレーザ溶接する下の部材の上部面より下になるようにし、その状態でレーザ溶接し、その後さらに追加の絶縁樹脂を充填することで、レーザ溶接時に発生するスパッタの飛散があっても、このスパッタにより回路パターンや半導体チップおよびボンディングワイヤなどが物理的な損傷(キズ、ワレ、切断など)を受けることがなく、電気的特性の劣化(耐圧低下、断線による非導通)を防止できる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
この発明の第1実施例の半導体装置の要部断面図。 第1実施例の半導体装置の変形例を示す要部断面図。 第1実施例の半導体装置の別の変形例を示す要部断面図。 図1の半導体装置の製造方法を示す図であり、(a)および(b)は工程順に示した要部製造工程断面図。 端子ケースと接続導体の距離が大きい場合のA部の構成図であり、同図(a)は外部端子を伸ばした場合の図、同図(b)は外部接続導体を用いた場合の図。 この発明の第2実施例の半導体装置の要部断面図。 この発明の第3実施例の半導体装置の構成図であり、(a)は要部断面図、(b)は(a)のY−Y線で切断した要部断面図。 この発明の第4実施例の半導体装置の要部構成図であり、(a)は要部断面図、(b)は(a)のY−Y線で切断した要部断面図、(c)は(a)のB部の構造が異なる要部断面図、(d)は(a)のC部の構造が異なる要部断面図。 従来の半導体装置の要部断面図。 スパッタが飛散する様子を示す図。
実施の形態を以下の実施例で説明する。尚、従来技術の図9の部位と同一部位には同一符号を付した。
<実施例1>
図1は、この発明の第1実施例の半導体装置の要部断面図である。基本的な構造は、図9に示した従来の半導体装置と同じだが、異なるのは、回路パターン5と外部端子11との間および回路パターン6と外部端子11との間に接続導体14を挿入している点である。
セラミックス4(絶縁基板)と、このセラミックス4の裏側に形成された裏面銅箔3と、セラミックス4の表側に形成された回路パターン5および回路パターン6からなる絶縁回路基板の裏面銅箔3と銅ベース1をはんだ2により接合し、回路パターン5と半導体チップ8をはんだ7により接合する。また、ブロック状の接続導体14を回路パターン5および回路パターン6とをはんだ13で接合する。このはんだ2およびはんだ13による接合は超音波接合であっても構わない。
次に、半導体チップ8の上部の図示しないエミッタ電極と回路パターン6とを超音波振動にてボンディングワイヤ9(アルミワイヤなど)にて接続する。
次に、外部端子11がインサート成型された端子ケース10と銅ベース1とを図示しないシリコーン系接着剤にて加熱接着する。この後、接続導体14の上部面Pが露出しボンディングワイヤ9が埋没するように樹脂17aを充填する(図4(a)参照)。
その後、接続導体14と外部端子11とをスポットレーザ溶接する。この場合のレーザ溶接におけるレーザ光の照射位置は、外部端子11の上側である。接続導体14には、回路パターンと接合しやすく、外部端子11とレーザ溶接しやすい金属を、外部端子11は接続導体14とのレーザ溶接しやすい金属をそれぞれ選択する。外部へ主電流を流す観点から、導電性がよいことが望ましく、銅または銅合金が好適である。また、それぞれ接合性を勘案して表面にニッケルめっきなどを施してもよい。
外部端子11にレーザを照射して外部端子11と接続導体14を溶接部12にて溶接する。レーザの照射によって、外部端子11が溶融しその一部がスパッタ21となって飛散する。飛散したスパッタは樹脂17a上に付着する。その後、さらに上層の絶縁樹脂として樹脂17bを充填する(図4(b)参照)。前記の樹脂17aと樹脂17bはシリコーンゲルやエポキシ樹脂であり、両者で同一材質の樹脂である。樹脂17aはレーザ溶接時に液状のままであっても、硬化させた状態であってもよい。また、両者の樹脂は異なった材質であっても構わない。
樹脂17bを充填する前に、樹脂17a上に付着したスパッタ21を除去する工程を加えてもよい。例えば、樹脂17a上にエアーを吹き付けて、スパッタ21を除去する。レーザ照射の前に樹脂17aを硬化させておくとエアーなどによってスパッタ21を除去するのが容易となる。
このようにして、本発明の半導体装置を作製する。スパッタ21が樹脂17a上に付着し、この樹脂17aがマスクとなり回路パターン5、回路パターン6などや半導体チップ8上およびボンディングワイヤ9にスパッタ21が到達しないため、これらに損傷を与えることはない。
つまり、レーザ溶接時にスパッタ21が発生し飛散しても、このスパッタ21により回路パターン5、6や半導体チップ8およびボンディングワイヤ9が物理的な損傷(キズ、ワレ、切断など)を受けることを防止でき、電気的特性の劣化(耐圧低下、断線による非導通)を防止できる。
ここで、回路パターン5に、IGBTなどの1または複数の信号電極を有する半導体チップ8を実装した変形例について説明する。
図2に第1実施例の半導体装置の変形例を示す。ここで、図(a)および図(b)には工程順の要部断面が示されている。
半導体チップ8は、主電極のほかに、前記主電極が配置されている半導体チップ8の主面に、1または複数の信号電極を有している。そして、前記主電極を回路パターン6へ接続して主電流を流すボンディングワイヤ9とは別に、前記信号電極を、信号端子11’と接続する信号用のボンディングワイヤ90が接続される。そして、図(a)に示すように、半導体チップ8の信号電極に導通する信号端子11’の少なくとも一部、もしくは前記信号端子11’に導通するボンディングワイヤ90が樹脂17aにより被覆されている。
主電流を流すボンディングワイヤ9は、通常、信号電極に接続するボンディングワイヤ90より太く、1つの主電極に対して複数本接続される。ボンディングワイヤ9の太さならびに本数は、主電極に流れる電流の大きさまたはボンディングワイヤ1本あたりに通流可能な電流の大きさによって選択する。
信号電極に接続するボンディングワイヤ90には、主電極に接続されるボンディングワイヤ9のように大きな電流が流れることがなく、また信号電極も小さいため、細いワイヤが用いられる。
ボンディングワイヤに対するスパッタ21の影響を防ぐためには、前記樹脂17aは、すべてのボンディングワイヤを覆うのが望ましい。
主電流を流すボンディングワイヤ9は、信号電極に接続するボンディングワイヤ90より太く剛性も大きいため、信号電極に接続するボンディングワイヤ90に比べてスパッタ21の衝突の影響を受けにくい。また、近接するボンディングワイヤ9は複数本並列に接続されたものであるため、スパッタ21がボンディングワイヤ9に付着しても、短絡の影響も受けにくい。
ボンディングワイヤ9のループ高は、ワイヤの剛性の違いから信号電極に接続するボンディングワイヤ90より高いため、前記樹脂17aの充填高さを、少なくとも、信号電極に接続するボンディングワイヤ90を覆う高さとする。この高さとなるように、前記溶接部12の位置Hを決定すると、図2に示すように、半導体装置の高さを低くすることができる。また、信号電極に接続するボンディングワイヤ90をスパッタ21から確実に保護することもできる。
前記の接続導体14は、回路パターン5表面および回路パターン6表面に前述したようにはんだ13にて接合されている。この接続導体14と回路パターン5および回路パターン6とのはんだ接合は、銅ベース1と裏面銅箔とのはんだ接合、回路パターン5と半導体チップ8とのはんだ接合と同じ工程で実施することができる。
すなわち、新たにはんだ接合工程を増やすことなく、接続導体14をはんだ接合することができる。
接続導体14を絶縁回路基板の回路パターン5および回路パターン6にはんだ接合した後、外部端子11と接続導体14とをスポットレーザ溶接する。ここで用いる接続導体14の厚さは、外部端子11の厚さ以上とすることで、溶接部12が接続導体14の下に位置する絶縁回路基板の回路パターン5および回路パターン6や図示しない回路配線などの回路パターンに到達することなく、信頼性の高いレーザ溶接による安定した強固な接合が実現できる。
また、この信号端子11’を含めた半導体装置の形態においては、図3に示す形態であってもよい。
図3は第1実施例の半導体装置の別の変形例を示す。図3では、信号端子11’周辺の半導体装置の要部断面図が示されている。尚、図3において、銅ベース1は、表示されていない。
例えば、図(a)に示すように、端子ケース10に一体的に成型(封止)された信号端子11’と半導体チップ8の信号電極とが、直接的にボンディングワイヤ90を通じて電気的に接続されている。
また、図(b)に示すように、セラミックス4上に、回路パターン5とは別の回路パターン5’を設け、当該回路パターン5’と半導体チップ8の信号電極とが、直接的にボンディングワイヤ90を通じて電気的に接続されている。そして、端子ケース10に一体的に成型された信号端子11’と回路パターン5’とがボンディングワイヤ91を通じて電気的に接続されている。
また、図(c)に示すように、回路パターン5’にはんだ13を介して、信号端子11’を接合してもよい。そして、信号端子11’と半導体チップ8の信号電極とを直接的にボンディングワイヤ90を通じて電気的に接続してもよい。
このような半導体装置の形態であってもよい。
図4は、図1の半導体装置の製造方法を説明する工程であり、同図(a)、同図(b)は工程順に示した要部製造工程断面図である。工程の説明は前記の図1で行っている。
レーザ溶接する前に樹脂17aを充填するので、レーザ溶接時に発生するスパッタ21は樹脂17aの表面に付着し、回路パターン5,6や半導体チップ8へは付着しない。そのため電気的特性の劣化が防止される。また、その後、樹脂17bを充填するのでスパッタ21が樹脂17に混入するのは樹脂17aと樹脂17bの界面となり、スパッタ21はこの界面に散在することになる。
図5は、端子ケースと接続導体の距離が大きい場合のA部の構成図であり、同図(a)は外部端子を伸ばした場合の図、同図(b)は外部接続導体を用いた場合の図である。図に示すように、端子ケース10と接続導体14の間の距離が大きい場合には、同図(a)で示すように外部端子11を接続導体14まで伸ばすか、同図(b)で示すように外部接続導体19で外部端子11と接続導体14を橋渡しをすればよい。
<実施例2>
図6は、この発明の第2実施例の半導体装置の要部断面図である。図1の場合との差異は、外部端子11とスポットレーザ溶接を行う接続導体の形状がU字型の接続導体15としている点である。ここで、U字型と称したのは、「U」の文字を横に倒した形状であるためである。回路パターン5にはんだ接合する面と、溶接部12で溶接する面(P)とが回路パターン面より立ち上がる部分(連結部)によって空間を隔てて連結された形状である。接続導体15をU字形状とすることで、レーザ溶接の際、上側に位置する外部接続導体(リードフレーム)で下側に位置するU字型接続導体15の上部平板部(上部面P)を押さえ込むことにより上部平板部Pがたわんでレーザ溶接面において、接続導体15と外部端子11とがしっかりと密着して良好なレーザ溶接ができる。
また、U字型接続導体15の厚みおよびこれらの材料の表面状態やレーザパワーに変動が生じた場合、レーザ溶接時にU字型の上部の平板部aが溶融しその溶接部12の中心に貫通孔が形成されることがある。その場合、この貫通孔を介してレーザ光がU字型の下側の平板部bに照射される。
しかし、U字型の下側の平板部bにはレーザ光の焦点が結ばないためレーザ光のエネルギーが弱まりU字型の下側の平板部bは溶融しない。このように、U字型接続導体15を挿入することで、絶縁回路基板の回路パターン5および回路パターン6への溶接部12の到達を防止することができる。そのため、信頼性の高いレーザ溶接による安定した強固な接合を実現することができる。
この場合も第1実施例と同様にレーザ溶接する前に樹脂17aをU字型の上側の平板部の表面(上部面P)より下で、ボンディングワイヤ9を被覆するように充填し、レーザ溶接が終わった後で再度樹脂17a上に樹脂17bを充填する。こうすることで、レーザ溶接時に発生するスパッタ21が絶縁基板の回路パターン(回路パターン5や回路パターン6や図示しない回路配線パターン)や半導体チップ8表面に付着したり、ボンディングワイヤ9を切断することが防止される。
<実施例3>
図7は、この発明の第3実施例の半導体装置の構成図であり、同図(a)は要部断面図、同図(b)は同図(a)のY−Y線で切断した要部断面図である。図1および図6の場合との差異は、接続導体の形状をΩ型としたΩ型接続導体16とした点である。Ω型と称したのは形状がΩの文字に似ているためである。回路パターン5にはんだ接合する面と、溶接部12で溶接する面(P)とが、回路パターン面より立ち上がる部分(連結部)によって、空間を隔てて連結された形状である。Ω型接続導体16は外部端子11とレーザ溶接による溶接部12で固着される。このレーザ溶接する前に樹脂17aをΩ型接続導体16の上側の平坦部表面(上部面P)より下に位置するように充填する。これによってスパッタ21による損傷や不良を防止する。レーザ溶接後、樹脂17a上に樹脂17bを充填する。
このΩ型接続導体16は、はんだ13により回路パターン5および回路パターン6と接合されている。この場合も同様に、薄い回路パターン5および回路パターン6と厚い外部端子11とを溶接せず、間に厚いΩ型接続導体16を挿入することで、U字型接続導体を挿入した場合と同様に、絶縁回路基板の回路パターン5および回路パターン6への溶接部12の到達を防止することができる。そのため、信頼性の高いレーザ溶接による安定した強固な接合を実現することができる。この場合のΩ型接続導体16の厚さは、外部端子11の厚さ以上とする。
前記の第2、第3実施例で示したU字型やΩ型に限らず、図示しないが、接続導体14の回路パターンや半導体チップに接合される面と、レーザ溶接される面との間に空間を設け、この空間をレーザ光の光路の延長上に位置するようにすることで同様の効果が得られる。また、円筒や四角柱の側壁の一部が切れて図示しないスリット状の開口部が形成されていても構わない。
あるいは、断面が□字状の角状のパイプを切断し、一方の面を回路パターン5あるいは回路パターン6にはんだ接合し、対向する面に外部端子11をスポットレーザ溶接する構成としてもよい。
この角状のパイプは長尺のパイプを切断するだけでよいので安価に用意することができる。また、断面が□字状なのでレーザ光の光路の延長上に空隙があり、同様の効果が得られる。
<実施例4>
図8は、この発明の第4実施例の半導体装置の要部構成図であり、同図(a)は要部断面図、同図(b)は同図(a)のY−Y線で切断した要部断面図、同図(c)は同図(a)のB部の構造が異なる要部断面図、同図(d)は同図(a)のC部の構造が異なる要部断面図である。この図は2個の半導体チップをΩ型接続導体20で接続し、そのΩ型接続導体20と外部接続導体19(リードフレーム)をレーザ溶接した場合の図である。同図(b)はΩ型接続導体20は2本の足元に2個の半導体チップ8(例えば、IGBTチップとダイオードチップなど)がそれぞれはんだ13で固着している状態を示している。同図(c)は端子ケースに外部端子が埋め込まれボンディングワイヤ9と接続する箇所が端子ケース10から露出している場合である。通常のケース構造は同図(c)のような構造をしている。
また、Ω型接続導体20は外部接続導体19(外部端子11と接続する金属板やリードフレームのこと)とレーザ溶接による溶接部12で固着される。このレーザ溶接する前に樹脂17aをΩ型接続導体20の上側の平坦部表面(上部面P)より下に位置するように充填する。これによってスパッタ21による損傷や不良を防止する。レーザ溶接後、樹脂17a上に樹脂17bを充填する。外部端子11とセラミックス4に形成されるパッド22(ゲート用パッドなど)はボンディングワイヤ9で接続され、このボンディングワイヤ9は樹脂17aに埋没している。
同図(a)では外部接続導体19でΩ型接続導体20と外部端子11を接続しているが、同図(d)で示すように外部接続導体19を用いないで、外部端子11をΩ型接続導体20まで伸ばし、外部端子11で直接Ω型接続導体20を接続しても構わない。
尚、前記の接続導体14、U字型接続導体15,Ω型接続導体16、20および図示しない角状のパイプなどの接続導体の材質としては、低電気抵抗材(電気伝導率の大きな材料)である銅・銅合金を用いるとよい。また、前記半導体チップ8の上側にはアルミワイヤがボンディングされているが、リードフレームによる配線などの場合もある。
また、前記のスポットレーザ溶接に用いるレーザ光の波長は0.19μm〜10.6μmであるとよい。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
符号の説明
1 銅ベース
2、7、13 はんだ
3 裏面銅箔
4 セラミックス(絶縁基板)
5、5’、6 回路パターン
8 半導体チップ
9 ボンディングワイヤ(アルミワイヤ)
10 端子ケース
11 外部端子
11’ 信号端子
12 溶接部
14 接続導体
15 U字型接続導体
17、17a、17b 樹脂
19 外部接続導体
20 Ω型接続導体
21 スパッタ
22 パッド
90、91 ボンディングワイヤ
P 上部面

Claims (11)

  1. 絶縁基板上に形成された回路パターンと、
    前記回路パターン上に固着された半導体チップと、
    前記回路パターンもしくは前記半導体チップの少なくとも一方に固着された接続導体と、
    前記接続導体の上部面の溶接部を上部から露出させ、全ての前記回路パターン、前記半導体チップを被覆した絶縁樹脂と、
    前記半導体チップの主電極に主電流を流し、前記接続導体の前記溶接部にレーザ溶接で接合された外部端子と、
    からなることを特徴とする半導体装置。
  2. 前記絶縁樹脂上に、前記接続導体の露出部と前記外部端子を被覆する上層絶縁樹脂を備えたことを特徴とする請求項1に記載の半導体装置。
  3. 絶縁基板上に形成された回路パターンと、
    前記回路パターン上に固着された半導体チップと、
    前記回路パターンもしくは前記半導体チップの少なくとも一方に固着された接続導体と、
    前記接続導体の溶接部を露出させ、前記回路パターン、前記半導体チップを被覆した絶縁樹脂と、
    前記半導体チップの主電極に主電流を流す外部端子と、
    該外部端子と前記接続導体の前記溶接部とにそれぞれレーザ溶接で接合された外部接続導体と、
    からなることを特徴とする半導体装置。
  4. 前記絶縁樹脂上に、前記接続導体の露出部と前記外部端子と前記外部接続導体とを被覆する上層絶縁樹脂を備えたことを特徴とする請求項3に記載の半導体装置。
  5. 前記半導体チップは、前記主電極の他に1または複数の信号電極を有し、前記絶縁樹脂は、少なくとも前記信号電極と外部に導出する信号端子とを接続するボンディングワイヤを被覆していることを特徴とする請求項1または3に記載の半導体装置。
  6. 前記接続導体は、前記固着した面と前記溶接部とを、空間を隔てて位置する屈曲構造であることを特徴とする請求項1または3に記載の半導体装置。
  7. 絶縁基板上に形成された回路パターンに半導体チップを固着する工程と、
    前記回路パターンもしくは前記半導体チップの少なくとも一方に接続導体を固着する工程と、
    前記接続導体の上部面の溶接部を絶縁樹脂の上部から露出させ、全ての前記回路パターン、前記半導体チップを前記絶縁樹脂にて被覆する被覆工程と、
    前記被覆工程に続いて、前記半導体チップの主電極に主電流を流す外部端子を、前記接続導体の前記溶接部にレーザ溶接で接合する工程と、
    前記絶縁樹脂上に、前記接続導体の露出部と前記外部端子を被覆する上層絶縁樹脂を充填する充填工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 絶縁基板上に形成された回路パターンに半導体チップを固着する工程と、
    前記回路パターンもしくは前記半導体チップの少なくとも一方に接続導体を固着する工程と、
    前記接続導体の溶接部を露出させ、前記回路パターン、前記半導体チップを絶縁樹脂にて被覆する被覆工程と、
    前記被覆工程に続いて、前記半導体チップの主電極に主電流を流す外部端子と、前記接続導体の前記溶接部とにそれぞれ外部接続導体をレーザ溶接で接合する工程と、
    前記絶縁樹脂上に、前記接続導体の露出部と前記外部端子と前記外部接続導体とを被覆する上層絶縁樹脂を充填する充填工程と、
    を含むことを特徴とする半導体装置の製造方法。
  9. 前記絶縁樹脂は、硬化性樹脂であって、前記被覆工程は、前記硬化性樹脂を硬化させる工程を含み、前記充填工程の前に、前記絶縁樹脂の表面の異物を除去する除去工程を有することを特徴とする請求項7または8に記載の半導体装置の製造方法。
  10. 前記絶縁樹脂および上層絶縁樹脂は、硬化性樹脂であって、前記充填工程に続いて、前記絶縁樹脂および前記上層絶縁樹脂を同時に硬化する硬化工程を有することを特徴とする請求項7または8に記載の半導体装置の製造方法。
  11. 前記半導体チップの信号電極に導通する信号端子の少なくとも一部もしくは前記信号端子に導通するボンディングワイヤを、前記絶縁樹脂により被覆することを特徴とする請求項7または8に記載の半導体装置の製造方法。
JP2009547019A 2007-12-20 2008-12-09 半導体装置およびその製造方法 Active JP5183642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009547019A JP5183642B2 (ja) 2007-12-20 2008-12-09 半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007328641 2007-12-20
JP2007328641 2007-12-20
JP2009547019A JP5183642B2 (ja) 2007-12-20 2008-12-09 半導体装置およびその製造方法
PCT/JP2008/072314 WO2009081723A1 (ja) 2007-12-20 2008-12-09 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009081723A1 JPWO2009081723A1 (ja) 2011-05-06
JP5183642B2 true JP5183642B2 (ja) 2013-04-17

Family

ID=40801030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009547019A Active JP5183642B2 (ja) 2007-12-20 2008-12-09 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US8710666B2 (ja)
JP (1) JP5183642B2 (ja)
CN (1) CN101933139B (ja)
DE (1) DE112008003425B4 (ja)
WO (1) WO2009081723A1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5164962B2 (ja) * 2009-11-26 2013-03-21 三菱電機株式会社 電力変換装置
EP2408260A1 (de) * 2010-07-13 2012-01-18 Saint-Gobain Glass France Glasscheibe mit einem elektrischen Anschlusselement
CN103299420B (zh) * 2011-01-07 2016-08-31 富士电机株式会社 半导体器件及其制造方法
BR112013028049B1 (pt) 2011-05-10 2020-10-06 Saint-Gobain Glass France Painel com pelo menos um elemento de conexão elétrico,método para produção e uso de tal painel
MX2013013015A (es) 2011-05-10 2014-01-31 Saint Gobain Hoja de vidrio que comprende un elemento de conexion electrica.
KR101553762B1 (ko) 2011-05-10 2015-09-16 쌩-고벵 글래스 프랑스 전기 연결 요소를 구비한 창유리
JP5790196B2 (ja) * 2011-06-23 2015-10-07 富士電機株式会社 半導体装置の製造方法
JP5733401B2 (ja) 2011-08-10 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
CN102403419B (zh) * 2011-11-09 2013-08-21 东莞勤上光电股份有限公司 一种大功率led散热结构的制作工艺
FR2986902A1 (fr) * 2012-02-09 2013-08-16 Pixinbio Procede d'assemblage d'un dispositif portable d'analyse d'echantillon biologique
CN102738099A (zh) * 2012-06-05 2012-10-17 嘉兴斯达微电子有限公司 一种新型高可靠功率模块
CN104584213B (zh) * 2012-08-24 2018-02-13 三菱电机株式会社 半导体装置
CN103208473B (zh) * 2012-12-15 2016-01-20 南京银茂微电子制造有限公司 采用激光焊接端子的功率模块
CN103887246A (zh) * 2012-12-20 2014-06-25 浙江大学 具有新型接合层的电力电子模块散热结构
CN103887300A (zh) * 2012-12-20 2014-06-25 浙江大学 具有高可靠性导热绝缘基板的功率igbt模块
CN103035590A (zh) * 2012-12-25 2013-04-10 浙江大学 一种igbt功率模块
JP6028592B2 (ja) 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法
JP2015119072A (ja) 2013-12-19 2015-06-25 富士電機株式会社 レーザ溶接方法、レーザ溶接治具、半導体装置
CN103785980A (zh) * 2014-01-27 2014-05-14 江苏德丽斯特半导体科技有限公司 大功率晶闸管导电柱和门极线焊接夹具
DE102014219585A1 (de) * 2014-09-26 2016-03-31 Robert Bosch Gmbh Kontaktanordnung mit einem Schaltungsträger und einem Verbindungselement
JP6325975B2 (ja) * 2014-12-19 2018-05-16 新光電気工業株式会社 リードフレーム、半導体装置
CN105990265B (zh) * 2015-02-26 2019-04-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
CN105047624B (zh) * 2015-07-01 2017-11-24 四川广义微电子股份有限公司 Igbt芯片导热模块及其制备方法
JP6711001B2 (ja) * 2016-02-17 2020-06-17 富士電機株式会社 半導体装置及び製造方法
KR20230090371A (ko) * 2016-04-29 2023-06-21 누부루 인크. 반도체 패키징, 자동차 전기 장치, 배터리 및 기타 부품에 대한 가시 레이저 용접 방법
JP6750394B2 (ja) 2016-08-18 2020-09-02 富士電機株式会社 半導体装置及び半導体装置製造方法
DE102017115879B4 (de) * 2017-07-14 2021-07-22 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines leistungselektronischen Submoduls mittels eines Schweißenverfahrens
JP6987031B2 (ja) * 2018-08-08 2021-12-22 三菱電機株式会社 電力用半導体装置及びその製造方法、並びに、電力変換装置
US12080675B2 (en) * 2019-03-05 2024-09-03 Rohm Co., Ltd. Semiconductor device and bonding method
CN110418518B (zh) * 2019-07-18 2020-12-11 烟台台芯电子科技有限公司 一种提高igbt模块端子焊接强度的工艺方法
JP7280789B2 (ja) * 2019-09-24 2023-05-24 株式会社東芝 パワーモジュール
JP6866913B2 (ja) * 2019-10-24 2021-04-28 三菱電機株式会社 半導体装置
JP7334613B2 (ja) * 2019-12-23 2023-08-29 株式会社デンソー 電気機器及びその製造方法
JP7562965B2 (ja) * 2020-03-10 2024-10-08 富士電機株式会社 製造方法、製造装置、治具アセンブリ、半導体モジュールおよび車両
JP7643186B2 (ja) * 2021-05-31 2025-03-11 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
DE112022000173T5 (de) 2021-06-23 2023-07-20 Fuji Electric Co., Ltd. Halbleitermodul und verfahren zu dessen herstellung
CN119013780A (zh) * 2022-04-08 2024-11-22 日立能源有限公司 用于功率模块的布置、功率模块以及生产用于功率模块的布置的方法
CN115227956A (zh) * 2022-07-26 2022-10-25 空芯微医疗科技(上海)有限责任公司 空心微针的制备方法
WO2024075463A1 (ja) * 2022-10-07 2024-04-11 住友電気工業株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632360A (ja) * 1986-06-20 1988-01-07 Fujitsu Ltd 回路部品の外部リ−ド接続方法
JPH0577944U (ja) * 1992-03-24 1993-10-22 シチズン時計株式会社 水晶発振器
JP2000252410A (ja) * 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置及びその製造方法
JP2007165690A (ja) * 2005-12-15 2007-06-28 Fuji Electric Holdings Co Ltd ヒートスプレッダと金属板との接合方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3747051A (en) * 1970-07-16 1973-07-17 Amp Inc Welding method and means using foil electrode
JPS59181627A (ja) 1983-03-31 1984-10-16 Toshiba Corp 半導体装置の製造方法
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
JPS60157243A (ja) 1984-01-25 1985-08-17 Mitsubishi Electric Corp 半導体装置
SG52794A1 (en) * 1990-04-26 1998-09-28 Hitachi Ltd Semiconductor device and method for manufacturing same
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
JPH0577944A (ja) 1991-09-19 1993-03-30 Canon Inc 手差し給紙装置
JPH0629459A (ja) * 1992-07-08 1994-02-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JPH0794845A (ja) 1993-09-20 1995-04-07 Toppan Printing Co Ltd 半導体素子搭載用基板および半導体装置
JPH07147347A (ja) * 1993-11-25 1995-06-06 Matsushita Electric Ind Co Ltd 集積回路装置
US5473190A (en) * 1993-12-14 1995-12-05 Intel Corporation Tab tape
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
JP3201187B2 (ja) 1994-12-08 2001-08-20 富士電機株式会社 半導体装置
US5661337A (en) * 1995-11-07 1997-08-26 Vlsi Technology, Inc. Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
US5844308A (en) * 1997-08-20 1998-12-01 Cts Corporation Integrated circuit anti-bridging leads design
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
JP3525753B2 (ja) * 1998-08-26 2004-05-10 株式会社豊田中央研究所 パワーモジュール
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
KR20010095252A (ko) * 2000-04-04 2001-11-03 도낀 가부시끼가이샤 고주파 전류 억제형 전자 부품 및 이를 위한 접합 와이어
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
JP3563387B2 (ja) * 2001-01-23 2004-09-08 Necエレクトロニクス株式会社 半導体装置用導電性硬化樹脂及び半導体装置
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
JP4078993B2 (ja) * 2003-01-27 2008-04-23 三菱電機株式会社 半導体装置
TWI244173B (en) * 2003-11-12 2005-11-21 Optimum Care Int Tech Inc Semiconductor chip package structure
US6972372B1 (en) * 2004-05-28 2005-12-06 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using outer lead portions and exposed inner lead portions to provide interconnection
DE102004058305B3 (de) * 2004-12-02 2006-05-18 Infineon Technologies Ag Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben
DE102005037321B4 (de) * 2005-08-04 2013-08-01 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
TWI284407B (en) * 2005-11-03 2007-07-21 Cyntec Co Ltd Package device with electromagnetic interference shield
JP4335203B2 (ja) 2005-11-30 2009-09-30 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4842118B2 (ja) 2006-01-24 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7298038B2 (en) * 2006-02-25 2007-11-20 Stats Chippac Ltd. Integrated circuit package system including die stacking
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP5103863B2 (ja) * 2006-10-16 2012-12-19 富士電機株式会社 半導体装置
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
US7868471B2 (en) * 2007-09-13 2011-01-11 Stats Chippac Ltd. Integrated circuit package-in-package system with leads
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632360A (ja) * 1986-06-20 1988-01-07 Fujitsu Ltd 回路部品の外部リ−ド接続方法
JPH0577944U (ja) * 1992-03-24 1993-10-22 シチズン時計株式会社 水晶発振器
JP2000252410A (ja) * 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置及びその製造方法
JP2007165690A (ja) * 2005-12-15 2007-06-28 Fuji Electric Holdings Co Ltd ヒートスプレッダと金属板との接合方法

Also Published As

Publication number Publication date
WO2009081723A1 (ja) 2009-07-02
DE112008003425B4 (de) 2023-08-31
DE112008003425T5 (de) 2010-10-28
CN101933139B (zh) 2012-11-07
US8710666B2 (en) 2014-04-29
US20100295187A1 (en) 2010-11-25
JPWO2009081723A1 (ja) 2011-05-06
CN101933139A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
JP5183642B2 (ja) 半導体装置およびその製造方法
CN101339934B (zh) 具有焊接引线的半导体器件及其制造方法
JP4924411B2 (ja) 電力半導体装置
CN101009235B (zh) 半导体装置制造方法
JP4614586B2 (ja) 混成集積回路装置の製造方法
JP5239291B2 (ja) 半導体装置およびその製造方法
JP4078993B2 (ja) 半導体装置
JP6413201B2 (ja) シャント抵抗の実装構造及びシャント抵抗の実装構造の製造方法
JP2017224736A (ja) 半導体装置、製造方法、及び導電性ポスト
JP4967701B2 (ja) 電力半導体装置
JP4798020B2 (ja) 半導体装置およびその製造方法
JP2008205058A (ja) 半導体装置
JP5119139B2 (ja) 半導体装置及び半導体装置の製造方法
JP5233853B2 (ja) 半導体装置
JP2002026067A (ja) 半導体装置及びその実装方法
JP7055109B2 (ja) 半導体装置
JP3658946B2 (ja) 電力用トランジスタの実装構造
US12300588B2 (en) Semiconductor module and method for fabricating the same
JP2019133965A (ja) 半導体装置及びその製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
JP3838826B2 (ja) チップ型半導体装置
JP2014220329A (ja) 半導体装置の製造方法
JP2020184577A (ja) 半導体装置の製造方法および接合材供給治具ならびにその製造方法
WO2017208941A1 (ja) 半導体装置及びその製造方法
JP2025021146A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130115

R150 Certificate of patent or registration of utility model

Ref document number: 5183642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250