Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5185447B2 - アクティブマトリクス基板、製造方法、及び表示装置 - Google Patents
[go: Go Back, main page]

JP5185447B2 - アクティブマトリクス基板、製造方法、及び表示装置 - Google Patents

アクティブマトリクス基板、製造方法、及び表示装置 Download PDF

Info

Publication number
JP5185447B2
JP5185447B2 JP2011543193A JP2011543193A JP5185447B2 JP 5185447 B2 JP5185447 B2 JP 5185447B2 JP 2011543193 A JP2011543193 A JP 2011543193A JP 2011543193 A JP2011543193 A JP 2011543193A JP 5185447 B2 JP5185447 B2 JP 5185447B2
Authority
JP
Japan
Prior art keywords
metal film
active matrix
contact hole
layer
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011543193A
Other languages
English (en)
Other versions
JPWO2011065204A1 (ja
Inventor
久雄 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011543193A priority Critical patent/JP5185447B2/ja
Publication of JPWO2011065204A1 publication Critical patent/JPWO2011065204A1/ja
Application granted granted Critical
Publication of JP5185447B2 publication Critical patent/JP5185447B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、画素がマトリクス状に設けられたアクティブマトリクス基板、その製造方法、及びそのアクティブマトリクス基板を用いた表示装置に関する。
近年、例えば液晶表示装置は、在来のブラウン管に比べて薄型、軽量などの特長を有するフラットパネルディスプレイとして、液晶テレビ、モニター、携帯電話などに幅広く利用されている。このような液晶表示装置では、複数のデータ配線（ソース配線）及び複数の走査配線（ゲート配線）をマトリクス状に配線するとともに、データ配線と走査配線との交差部の近傍にスイッチング素子としての薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）と、この薄膜トランジスタに接続された画素電極を有する画素をマトリクス状に配置したアクティブマトリクス基板を、表示パネルとしての液晶パネルに用いたものが知られている。
また、上記のようなアクティブマトリクス基板では、画素電極と薄膜トランジスタのドレイン電極とはコンタクトホール部を介して接続されている。具体的にいえば、アクティブマトリクス基板では、一般的に、保護層が薄膜トランジスタ上に形成されるとともに、（層間）絶縁層が保護層上に形成されている。また、アクティブマトリクス基板では、コンタクトホール部において、保護層及び絶縁層に接触孔を設けることにより、画素電極とドレイン電極とを接触させて、これら画素電極とドレイン電極とを接続していた。
また、在来のアクティブマトリクス基板では、通常、接触孔が形成された絶縁層をマスクとして、保護層に対しエッチングを行うことにより、当該保護層に接触孔を形成していた。ところが、在来のアクティブマトリクス基板では、上記エッチングを行ったときに、絶縁層の下で保護層が甚だしくアンダーカットされることがあり、画素電極のプロファイルが悪くなったり、画素電極がドレイン電極に適切に接続されずに、画素電極に断線を発生したりするなどの問題点を生じることがあった。
そこで、従来のアクティブマトリクス基板には、例えば下記特許文献１に記載されているように、上記エッチングによって保護層の接触孔を形成した後に、アッシング工程を実施することによって当該保護層の接触孔の周辺の絶縁層を除去して、当該接触孔で保護層の境界線を露出する。これにより、この従来のアクティブマトリクス基板では、保護層に生じていたアンダーカット構造を除去することが提案されている。また、この従来のアクティブマトリクス基板では、コンタクトホール部において、絶縁層の接触孔の周囲の側壁及び保護層の接触孔の周囲の側壁を、例えば階段形状とすることによって、上記問題点の発生をより抑制することも示されている。
特表２００５−５１００６４号公報
しかしながら、上記のような従来のアクティブマトリクス基板では、製造工程の簡略化を図ることができないという問題点を生じた。
具体的にいえば、従来のアクティブマトリクス基板では、保護層の接触孔を形成した後に、アッシング工程を実施することによって当該保護層の接触孔の周辺の絶縁層を除去して、当該接触孔で保護層の境界線を露出していた。ところが、この従来のアクティブマトリクス基板では、保護層の境界線を露出するために、アッシング工程に時間及び手間を要することがあり、製造工程の簡略化を図ることができないという問題点を生じた。特に、従来のアクティブマトリクス基板において、絶縁層の接触孔の周囲の側壁及び保護層の接触孔の周囲の側壁を階段形状に構成する場合には、アッシング工程を高精度に行うことが要求されて、製造工程の簡略化を図ることはできなかった。
上記の課題を鑑み、本発明は、製造工程の簡略化を図ることができるアクティブマトリクス基板、その製造方法、及びそのアクティブマトリクス基板を用いた表示装置を提供することを目的とする。
上記の目的を達成するために、本発明にかかるアクティブマトリクス基板は、薄膜トランジスタ及び前記薄膜トランジスタに接続された画素電極を有する画素がマトリクス状に設けられるとともに、マトリクス状の前記画素が形成される基材を備えたアクティブマトリクス基板であって、
前記基材上には、前記薄膜トランジスタのドレイン電極と、前記画素電極とを接続する金属膜と、前記金属膜を覆うように形成された保護層と、前記保護層上に形成された絶縁層とが設けられ、
前記保護層及び前記絶縁層には、前記画素電極と前記金属膜とを接続するコンタクトホール部の接触孔が設けられ、
前記コンタクトホール部では、前記金属膜に対して、陽極酸化を行うことにより、前記保護層の接触孔を充填するように、かつ、端部が前記絶縁層の下方に設けられるように、陽極酸化膜が当該金属膜上に形成され、
前記コンタクトホール部では、前記陽極酸化膜を介在させて前記画素電極と前記金属膜とが接続されていることを特徴とするものである。
上記のように構成されたアクティブマトリクス基板では、陽極酸化膜が保護層の接触孔を充填するように、かつ、端部が絶縁層の下方に設けられるように、金属膜上に形成されている。また、コンタクトホール部では、陽極酸化膜を介在させて画素電極と金属膜とが接続されている。これにより、上記従来例と異なり、製造工程の簡略化を図ることができる。
また、上記アクティブマトリクス基板において、前記ドレイン電極として、前記金属膜の端部が用いられていることが好ましい。
この場合、金属膜の端部がドレイン電極と兼用されるので、より製造簡単なアクティブマトリクス基板を構成することができ、製造工程の簡略化を容易に図ることができる。
また、上記アクティブマトリクス基板において、前記基材上には、前記画素毎に設けられるとともに、補助容量を発生させるための補助容量用電極が設けられ、
前記補助容量用電極として、前記金属膜の端部が用いられていることが好ましい。
この場合、金属膜の端部が補助容量用電極と兼用されるので、補助容量用電極を有するアクティブマトリクス基板において、より製造簡単なアクティブマトリクス基板を構成することができ、製造工程の簡略化を容易に図ることができる。
また、上記アクティブマトリクス基板において、前記金属膜には、チタンまたはニオブが含まれるとともに、
前記陽極酸化膜には、チタンまたはニオブの陽極酸化膜が含まれていることが好ましい。
この場合、チタンまたはニオブの陽極酸化膜が用いられているので、金属膜と上記画素電極とを確実に電気的に接続することができる。
また、本発明の表示装置は、上記いずれかのアクティブマトリクス基板を用いたことを特徴とするものである。
上記のように構成された表示装置では、製造工程の簡略化を図ることができるアクティブマトリクス基板が用いられているので、製造簡単な表示装置を容易に構成することができる。
また、本発明のアクティブマトリクス基板の製造方法は、薄膜トランジスタ及び前記薄膜トランジスタに接続された画素電極を有する画素がマトリクス状に設けられるとともに、マトリクス状の前記画素が形成される基材を備えたアクティブマトリクス基板の製造方法であって、
前記基材上に、前記薄膜トランジスタのドレイン電極と、前記画素電極とを接続する金属膜を形成する金属膜形成工程と、
前記金属膜を覆うように、保護層を形成する保護層形成工程と、
前記画素電極と前記金属膜とを接続するコンタクトホール部の接触孔が設けられるように、前記保護層上に絶縁層を形成する絶縁層形成工程と、
前記絶縁層をマスクとして、前記保護層に対し、前記コンタクトホール部の接触孔を形成する接触孔形成工程と、
前記保護層に形成された前記接触孔の内部に露出した前記金属膜に対して、陽極酸化を行うことにより、前記保護層の接触孔を充填するように、かつ、端部が前記絶縁層の下方に設けられるように、当該金属膜上に陽極酸化膜を形成する陽極酸化膜形成工程と、
前記コンタクトホール部において、前記陽極酸化膜を介在させて前記画素電極と前記金属膜とを接続する接続工程とを具備していることを特徴とするものである。
上記のように構成されたアクティブマトリクス基板の製造方法では、陽極酸化膜形成工程において、保護層に形成された接触孔の内部に露出した金属膜に対して、陽極酸化を行うことにより、保護層の接触孔を充填するように、かつ、端部が絶縁層の下方に設けられるように、当該金属膜上に陽極酸化膜を形成している。また、接続工程では、コンタクトホール部において、陽極酸化膜を介在させて画素電極と金属膜とを接続している。これにより、上記従来例と異なり、保護層の接触孔の周辺の絶縁層を除去して、当該接触孔で保護層の境界線を露出する必要がない。この結果、上記従来例と異なり、アクティブマトリクス基板の製造工程の簡略化を図ることができる。
また、上記アクティブマトリクス基板の製造方法において、前記金属膜形成工程では、前記金属膜の端部が前記ドレイン電極として形成されていることが好ましい。
この場合、金属膜の端部がドレイン電極と兼用されるので、より製造簡単なアクティブマトリクス基板を構成することができ、製造工程の簡略化を容易に図ることができる。
また、上記アクティブマトリクス基板の製造方法において、前記金属膜形成工程では、前記金属膜の端部が前記画素毎に設けられて、補助容量を発生させるための補助容量用電極として形成されていることが好ましい。
この場合、金属膜の端部が補助容量用電極と兼用されるので、補助容量用電極を有するアクティブマトリクス基板において、より製造簡単なアクティブマトリクス基板を構成することができ、製造工程の簡略化を容易に図ることができる。
また、上記アクティブマトリクス基板の製造方法において、前記金属膜には、チタンまたはニオブが含まれるとともに、
前記陽極酸化膜には、チタンまたはニオブの陽極酸化膜が含まれていることが好ましい。
この場合、チタンまたはニオブの陽極酸化膜が用いられているので、金属膜と上記画素電極とを確実に電気的に接続することができる。
本発明によれば、製造工程の簡略化を図ることができるアクティブマトリクス基板、その製造方法、及びそのアクティブマトリクス基板を用いた表示装置を提供することが可能となる。
図１は、本発明の一実施形態にかかる液晶表示装置を説明する図である。 図２は、図１に示した液晶パネルの構成を説明する図である。 図３は、図１に示したアクティブマトリクス基板の要部構成を説明する図である。 図４は、図３のＩＶ−ＩＶ線断面図である。 図５は、上記アクティブマトリクス基板の製造工程を説明する図であり、図５（ａ）〜図５（ｃ）は、一連の主な製造工程を説明している。 図６は、上記アクティブマトリクス基板の製造工程を説明する図であり、図６（ａ）〜図６（ｂ）は、図５（ｃ）に示した工程の終了後に行われる、一連の主な製造工程を説明している。
以下、本発明のアクティブマトリクス基板、その製造方法、及び表示装置の好ましい実施形態について、図面を参照しながら説明する。なお、以下の説明では、本発明を透過型の液晶表示装置に適用した場合を例示して説明する。また、各図中の構成部材の寸法は、実際の構成部材の寸法及び各構成部材の寸法比率等を忠実に表したものではない。
図１は、本発明の一実施形態にかかる液晶表示装置を説明する図である。図１において、本実施形態の液晶表示装置１は、図１の上側が視認側（表示面側）として設置される液晶パネル２と、液晶パネル２の非表示面側（図１の下側）に配置されて、当該液晶パネル２を照明する照明光を発生するバックライト装置３とが設けられている。
液晶パネル２は、一対の基板を構成するカラーフィルタ基板４及び本発明のアクティブマトリクス基板５と、カラーフィルタ基板４及びアクティブマトリクス基板５の各外側表面にそれぞれ設けられた偏光板６、７とを備えている。カラーフィルタ基板４とアクティブマトリクス基板５との間には、図示を省略した液晶層が狭持されている。また、カラーフィルタ基板４及びアクティブマトリクス基板５には、平板状の透明なガラス材またはアクリル樹脂などの透明な合成樹脂が使用されている。偏光板６、７には、ＴＡＣ（トリアセチルセルロース）またはＰＶＡ（ポリビニルアルコール）などの樹脂フィルムが使用されており、液晶パネル２に設けられた表示面の有効表示領域を少なくとも覆うように対応するカラーフィルタ基板４またはアクティブマトリクス基板５に貼り合わせられている。
また、アクティブマトリクス基板５は、上記一対の基板の一方の基板を構成するものであり、アクティブマトリクス基板５では、液晶パネル２の表示面に含まれる複数の画素に応じて、画素電極や薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）などが上記液晶層との間に形成されている（詳細は後述。）。一方、カラーフィルタ基板４は、一対の基板の他方の基板を構成するものであり、カラーフィルタ基板４には、カラーフィルタや共通電極などが上記液晶層との間に形成されている（図示せず）。
また、液晶パネル２では、当該液晶パネル２の駆動制御を行う制御装置（図示せず）に接続されたＦＰＣ（Flexible Printed Circuit）８が設けられており、上記液晶層を画素単位に動作することで表示面を画素単位に駆動して、当該表示面上に所望画像を表示するようになっている。
尚、液晶パネル２の液晶モードや画素構造は任意である。また、液晶パネル２の駆動モードも任意である。すなわち、液晶パネル２としては、情報を表示できる任意の液晶パネルを用いることができる。それ故、図１においては液晶パネル２の詳細な構造を図示せず、その説明も省略する。
バックライト装置３は、光源としての発光ダイオード９と、発光ダイオード９に対向して配置された導光板１０とを備えている。また、バックライト装置３では、断面Ｌ字状のベゼル１４により、導光板１０の上方に液晶パネル２が設置された状態で、発光ダイオード９及び導光板１０が狭持されている。また、カラーフィルタ基板４には、ケース１１が載置されている。これにより、バックライト装置３は、液晶パネル２に組み付けられて、当該バックライト装置３からの照明光が液晶パネル２に入射される透過型の液晶表示装置１として一体化されている。
導光板１０には、例えば透明なアクリル樹脂などの合成樹脂が用いられており、発光ダイオード９からの光が入光される。導光板１０の液晶パネル２と反対側（対向面側）には、反射シート１２が設置されている。また、導光板１０の液晶パネル２側（発光面側）には、レンズシートや拡散シートなどの光学シート１３が設けられており、導光板１０の内部を所定の導光方向（図１の左側から右側への方向）に導かれた発光ダイオード９からの光が均一な輝度をもつ平面状の上記照明光に変えられて液晶パネル２に与えられる。
尚、上記の説明では、導光板１０を有するエッジライト型のバックライト装置３を用いた構成について説明したが、本実施形態はこれに限定されるものではなく、直下型のバックライト装置を用いてもよい。また、発光ダイオード以外の冷陰極蛍光管や熱陰極蛍光管などの他の光源を有するバックライト装置も用いることができる。
次に、図２も参照して、本実施形態の液晶パネル２について具体的に説明する。
図２は、図１に示した液晶パネルの構成を説明する図である。
図２において、液晶表示装置１（図１）には、文字や画像等の情報を表示する上記表示部としての液晶パネル２（図１）の駆動制御を行うパネル制御部１５と、このパネル制御部１５からの指示信号を基に動作するソースドライバ１６及びゲートドライバ１７が設けられている。
パネル制御部１５は、上記制御装置内に設けられたものであり、液晶表示装置１の外部からの映像信号が入力されるようになっている。また、パネル制御部１５は、入力された映像信号に対して所定の画像処理を行ってソースドライバ１６及びゲートドライバ１７への各指示信号を生成する画像処理部１５ａと、入力された映像信号に含まれた１フレーム分の表示データを記憶可能なフレームバッファ１５ｂとを備えている。そして、パネル制御部１５が、入力された映像信号に応じて、ソースドライバ１６及びゲートドライバ１７の駆動制御を行うことにより、その映像信号に応じた情報が液晶パネル２に表示される。
ソースドライバ１６及びゲートドライバ１７は、アクティブマトリクス基板５上に設置されている。具体的には、ソースドライバ１６は、アクティブマトリクス基板５の表面上において、表示パネルとしての液晶パネル２の有効表示領域Ａの外側領域で当該液晶パネル２の横方向に沿うように設置されている。また、ゲートドライバ１７は、アクティブマトリクス基板５の表面上において、上記有効表示領域Ａの外側領域で当該液晶パネル２の縦方向に沿うように設置されている。
また、ソースドライバ１６及びゲートドライバ１７は、液晶パネル２側に設けられた複数の画素Ｐを画素単位に駆動する駆動回路であり、ソースドライバ１６及びゲートドライバ１７には、複数のソース配線Ｓ１〜ＳＭ（Ｍは、２以上の整数、以下、“Ｓ”にて総称する。）及び複数のゲート配線Ｇ１〜ＧＮ（Ｎは、２以上の整数、以下、“Ｇ”にて総称する。）がそれぞれ接続されている。これらのソース配線Ｓ及びゲート配線Ｇは、それぞれデータ配線及び走査配線を構成しており、アクティブマトリクス基板５に含まれた透明なガラス材または透明な合成樹脂製の基材（図示せず）上で互いに交差するように、マトリクス状に配列されている。すなわち、ソース配線Ｓは、マトリクス状の列方向（液晶パネル２の縦方向）に平行となるように上記基材上に設けられ、ゲート配線Ｇは、マトリクス状の行方向（液晶パネル２の横方向）に平行となるように上記基材上に設けられている。
また、これらのソース配線Ｓと、ゲート配線Ｇとの交差部の近傍には、スイッチング素子としての薄膜トランジスタ１８と、薄膜トランジスタ１８に接続された画素電極１９を有する上記画素Ｐが設けられている。また、各画素Ｐでは、共通電極２０が液晶パネル２に設けられた上記液晶層を間に挟んだ状態で画素電極１９に対向するよう構成されている。すなわち、アクティブマトリクス基板５では、薄膜トランジスタ１８、画素電極１９、及び共通電極２０が画素単位に設けられている。
また、アクティブマトリクス基板５では、ソース配線Ｓと、ゲート配線Ｇとによってマトリクス状に区画された各領域に、複数の各画素Ｐの領域が形成されている。これら複数の画素Ｐには、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の画素が含まれている。また、これらのＲＧＢの画素は、例えばこの順番で、各ゲート配線Ｇ１〜ＧＮに平行に順次配設されている。さらに、これらのＲＧＢの画素は、カラーフィルタ基板４側に設けられたカラーフィルタ層（図示せず）により、対応する色の表示を行えるようになっている。
また、アクティブマトリクス基板５では、ゲートドライバ１７は、画像処理部１５ａからの指示信号に基づいて、ゲート配線Ｇ１〜ＧＮに対して、対応する薄膜トランジスタ１８のゲート電極をオン状態にする走査信号（ゲート信号）を順次出力する。また、ソースドライバ１６は、画像処理部１５ａからの指示信号に基づいて、表示画像の輝度（階調）に応じたデータ信号（電圧信号（階調電圧））を対応するソース配線Ｓ１〜ＳＭに出力する。
次に、図３及び図４も参照して、本実施形態のアクティブマトリクス基板５の要部構成について具体的に説明する。
図３は、図１に示したアクティブマトリクス基板の要部構成を説明する図である。図４は、図３のＩＶ−ＩＶ線断面図である。
図３に例示するように、アクティブマトリクス基板５では、画素Ｐ毎に、薄膜トランジスタ１８と画素電極１９とが設けられている。薄膜トランジスタ１８は、ソース配線Ｓに一体的に設けられたソース電極１８ｓと、ソース電極１８ｓに対向するように設けられたドレイン電極１８ｄと、これらソース電極１８ｓ及びドレイン電極１８ｄの下方に順次設けられた半導体層ＳＬ及びゲート電極１８ｇとを備えている。ゲート電極１８ｇは、ゲート配線Ｇに一体的に設けられている。また、ドレイン電極１８ｄは、後述の金属膜としての３層構造金属膜２１の一方の端部によって構成されている。
また、アクティブマトリクス基板５には、補助容量用配線ＣＳが隣接する２本のゲート配線Ｇの間で画素Ｐの略中央部を通るように、ゲート配線Ｇと平行に設けられている。また、この補助容量用配線ＣＳの上方には、補助容量用電極２２が設けられている。また、補助容量用電極２２は、３層構造金属膜２１の他方の端部によって構成されている。さらに、補助容量用電極２２の上方には、画素電極１９と３層構造金属膜（金属膜）２１とを接続するコンタクトホール部Ｈが設けられている。また、このコンタクトホール部Ｈでは、後に詳述するように、陽極酸化膜を介在させて画素電極１９と３層構造金属膜２１とが接続されている。尚、コンタクトホール部Ｈでは、その縦方向（ソース配線Ｓに平行な方向）の寸法及び横方向（ゲート配線Ｇに平行な方向）の寸法は、例えば３０μｍに設定されている。
また、アクティブマトリクス基板５には、図４に示すように、例えば無アルカリガラスからなる基材５ａが用いられており、この基材５ａ上に薄膜トランジスタ１８（図３）、補助容量用配線ＣＳ、補助容量用電極２２（図３）、及びコンタクトホール部Ｈなどが形成されている。
具体的にいえば、基材５ａ上には、チタン層２３ａ、アルミニウム層２３ｂ、及びチタン層２３ｃを有する３層構造金属膜からなるゲート電極１８ｇが設けられている。また、このゲート電極１８ｇの上方には、ゲート絶縁膜２４が設けられており、このゲート絶縁膜２４の上方には、半導体層ＳＬが設けられている。この半導体層ＳＬの上方には、当該半導体層ＳＬのソース領域及びドレイン領域にそれぞれ接続されたコンタクト層２６ａ、２６ｂが設けられている。
尚、上記の説明以外に、チタン層２３ａ、アルミニウム層２３ｂ、及びチタン層２３ｃを有する３層構造金属膜に代えて、純金属や不純物が添加された単膜金属膜やその他複層構造金属膜を用いて、ゲート電極１８ｇを形成してもよい。
また、コンタクト層２６ｂの上方には、薄膜トランジスタ１８のドレイン電極１８ｄ（図３）が設けられている。このドレイン電極１８ｄには、上述したように、当該ドレイン電極１８ｄと、画素電極１９とを接続する上記金属膜としての３層構造金属膜２１の一方の端部が用いられている。また、この３層構造金属膜２１には、例えばチタン層２５ａ、アルミニウム層２５ｂ、及びチタン層２５ｃを有する３層構造の金属膜が用いられている。
また、コンタクト層２６ｂの上方には、薄膜トランジスタ１８のソース電極１８ｓが設けられている。このソース電極１８ｓには、３層構造金属膜２１と同じ金属膜が用いられている。つまり、ソース電極１８ｓは、例えばチタン層２５ａ’、アルミニウム層２５ｂ’、及びチタン層２５ｃ’を有する３層構造の金属膜の一方の端部によって構成されている。また、この金属膜の他方の端部は、ソース配線Ｓ（図３）と一体的に構成されている。また、保護層２７が、３層構造金属膜２１及びチタン層２５ａ’、アルミニウム層２５ｂ’、及びチタン層２５ｃ’を有する３層構造の金属膜の上方に設けられている。また、この保護層２７は、コンタクト層２６ａ、２６ｂの間で半導体層ＳＬのチャネル領域の上方にも形成されている。さらに、保護層２７の上方には、（層間）絶縁膜としての絶縁層２８が設けられている。
一方、コンタクトホール部Ｈ側では、基材５ａ上に、例えばゲート電極１８ｇと同じ３層構造の金属膜からなる補助容量用配線ＣＳが設けられている。すなわち、補助容量用配線ＣＳは、例えばチタン層２３ａ’、アルミニウム層２３ｂ’、及びチタン層２３ｃ’を有する３層構造金属膜によって構成されている。また、補助容量用配線ＣＳの上方には、ゲート絶縁膜２４が設けられ、さらには半導体層ＳＬ及びコンタクト層２６が順次ゲート絶縁膜２４上に設けられている。
尚、上記の説明以外に、チタン層２３ａ’、アルミニウム層２３ｂ’、及びチタン層２３ｃ’を有する３層構造金属膜に代えて、純金属や不純物が添加された単膜金属膜やその他複層構造金属膜を用いて、補助容量用配線ＣＳを形成してもよい。
また、コンタクト層２６の上方には、３層構造金属膜２１の他方の端部によって構成された上記補助容量用電極２２（図３）が設けられている。この補助容量用電極２２と補助容量用配線ＣＳとは、ゲート絶縁膜２４、半導体層ＳＬ、及びコンタクト層２６を介して容量結合によって接続されている。また、３層構造金属膜２１の他方の端部（補助容量用電極２２）では、その上側のチタン層２５ｃに対して、陽極酸化を行うことにより、形成された陽極酸化膜２９（つまり、チタン酸化物）が当該３層構造金属膜２１上に形成されている。また、この陽極酸化膜２９は、図４に示すように、保護層２７の接触孔を充填するように、かつ、端部が絶縁層２８の下方に設けられるように、形成されている。さらに、陽極酸化膜２９は、コンタクトホール部Ｈにおいて、画素電極１９と接続されている。
尚、上記の説明以外に、半導体層ＳＬ及びコンタクト層２６を設けることなく、ゲート絶縁膜２４を介して、補助容量用電極２２と補助容量用配線ＣＳとを容量結合によって接続する構成でもよい。
次に、図５及び図６を参照して、上記のように構成された本実施形態のアクティブマトリクス基板５の要部について、その製造方法について具体的に説明する。
図５は、上記アクティブマトリクス基板の製造工程を説明する図であり、図５（ａ）〜図５（ｃ）は、一連の主な製造工程を説明している。図６は、上記アクティブマトリクス基板の製造工程を説明する図であり、図６（ａ）〜図６（ｂ）は、図５（ｃ）に示した工程の終了後に行われる、一連の主な製造工程を説明している。
図５（ａ）に示すように、アクティブマトリクス基板５では、まず例えばスパッタリング法により、基材５ａ上に、チタン層２３ａ、アルミニウム層２３ｂ、及びチタン層２３ｃを有する３層構造金属膜及びチタン層２３ａ’、アルミニウム層２３ｂ’、及びチタン層２３ｃ’を有する３層構造金属膜を成膜する。これらチタン層２３ａ，２３ａ’、アルミニウム層２３ｂ，２３ｂ’、及びチタン層２３ｃ，２３ｃ’の具体的な厚さは、例えばそれぞれ３０ｎｍ、２５０ｎｍ、及び１５０ｎｍである。次に、これらの３層構造金属膜に対して、例えばフォトリソグラフィ法等によってパターニングを行うことにより、ゲート電極１８ｇ及び補助容量用配線ＣＳが、基材５ａ上に形成される。また、この時、ゲート配線Ｇも同時に基材５ａ上に形成される。
次に、図５（ｂ）に示すように、例えばプラズマＣＶＤ法等により、基材５ａ上でゲート電極１８ｇ及び補助容量用配線ＣＳを覆うようにして、例えば窒化シリコン（ＳｉＮｘ）膜からなるゲート絶縁膜２４を形成する。尚、このゲート絶縁膜２４の具体的な厚さは、例えば４００ｎｍである。その後、ゲート電極１８ｇ及び補助容量用配線ＣＳの上方において、例えばアモルファスシリコン（a−Ｓｉ）膜からなる半導体層ＳＬ及び、例えばリン（Ｐ）をドーピングしたｎ＋アモルファスシリコン層２６を積層し、これを図５（ｂ）に示す断面形状にパターニングする。尚、半導体層ＳＬ及びｎ＋アモルファスシリコン層２６の具体的な厚さは、それぞれ例えば２００ｎｍ及び５０ｎｍである。
続いて、図５（ｃ）に示すように、例えばスパッタリング法により、チタン層２５ａ、アルミニウム層２５ｂ、及びチタン層２５ｃを有する３層構造金属膜２１を成膜する。続いて、この３層構造金属膜２１に対して、パターニングを行うことにより、ソース電極１８ｓ及びドレイン電極１８ｄを形成する。つまり、３層構造金属膜２１の一方の端部をドレイン電極１８ｄとして構成するとともに、このドレイン電極１８ｄに所定の距離をおいて分離されたチタン層２５ａ’、アルミニウム層２５ｂ’、及びチタン層２５ｃ’を有する３層構造金属膜の端部をソース電極１８ｓとして構成する。また、３層構造金属膜２１の他方の端部は、補助容量用電極２２として構成される。これにより、基材５ａ上に、薄膜トランジスタ１８のドレイン電極１８ｄと、画素電極１９とを接続する金属膜を形成する金属膜形成工程が完了される。また、これらチタン層２５ａ，２５ａ’、アルミニウム層２５ｂ，２５ｂ’、及びチタン層２５ｃ，２５ｃ’の具体的な厚さは、例えばそれぞれ４０ｎｍ、２５０ｎｍ、及び２００ｎｍである。
その後、ソース電極１８ｓ及びドレイン電極１８ｄをマスクとして、ｎ＋アモルファスシリコン層２６をエッチング除去することにより、半導体層ＳＬにチャネル領域を形成する。すなわち、図５（ｃ）に示すように、半導体層ＳＬのソース領域には、コンタクト層２６ａを介してチタン層２５ａ’、アルミニウム層２５ｂ’、及びチタン層２５ｃ’を有する３層構造金属膜の端部からなるソース電極１８ｓが接続される。また、半導体層ＳＬのドレイン領域には、コンタクト層２６ｂを介してチタン層２５ａ、アルミニウム層２５ｂ、及びチタン層２５ｃを有する３層構造金属膜２１の端部からなるドレイン電極１８ｓが接続される。さらに、半導体層ＳＬのチャネル領域の上方では、ｎ＋アモルファスシリコン層２６及び３層構造金属膜２１が除去される。
次に、図６（ａ）に示すように、例えばＣＶＤ法等を用いて、３層構造金属膜２１を覆うように、ソース電極１８ｓ及びドレイン電極１８ｄ上に、例えば窒化シリコン（ＳｉＮｘ）層を成膜し、保護層２７を形成する。これにより、３層構造金属膜（金属膜）２１を覆うように、保護層２７を形成する保護層形成工程が完了される。また、保護層２７の具体的な厚さは、例えば８０ｎｍである。
続いて、図６（ａ）に示すように、例えばフォトリソグラフィ法等を用いて、保護層５３上に、透明樹脂からなる（層間）絶縁層２８を形成する。この絶縁層２８の具体的な厚さは、例えば３０００ｎｍである。また、この絶縁層２８では、上記コンタクトホール部Ｈの接触孔２８ｈが形成されている。これにより、画素電極１９と３層構造金属膜（金属膜）２１とを接続するコンタクトホール部Ｈの接触孔２８ｈが設けられるように、保護層２７上に絶縁層２８を形成する絶縁層形成工程が完了される。
さらに、図６（ａ）に示すように、絶縁層２８をマスクとして、保護層２７をエッチングで除去することによって、当該保護層２７において、コンタクトホール部Ｈの接触孔２７ｈを形成する。これにより、絶縁層２８をマスクとして、保護層２７に対し、コンタクトホール部Ｈの接触孔２７ｈを形成する接触孔形成工程が完了される。また、この工程が完了されると、コンタクトホール部Ｈ内において、３層構造金属膜２１の上側のチタン層２５ｃが露出される。
次に、図６（ｂ）に示すように、陽極酸化膜２９がコンタクトホール部Ｈ内に形成される。具体的にいえば、上側のチタン層２５ｃに対して、例えば１％リン酸水溶液を用いて、化成電圧８０Ｖで陽極酸化を行うことにより、チタン酸化物からなる陽極酸化膜２９を形成する。これにより、保護層２７に形成された接触孔２７ｈの内部に露出した３層構造金属膜（金属膜）２１に対して、陽極酸化を行うことにより、保護層２７の接触孔２７ｈを充填するように、かつ、端部が絶縁層２８の下方に設けられるように、当該３層構造金属膜（金属膜）２１上に陽極酸化膜２９を形成する陽極酸化膜形成工程が完了される。すなわち、チタン層２５ｃを陽極酸化すると、チタン層２５ｃが体積膨張して、陽極酸化膜（チタン酸化物層）２９が形成される。このため、図６（ｂ）に示すように、絶縁層２８と陽極酸化膜２９との段差が無くなり、コンタクトホール部Ｈでの画素電極１９の断線を防止することができる。
その後、図６（ｂ）に示すように、絶縁層２８上に対して、例えばスパッタリング法等を用いて、ＩＴＯ等の透明導電膜を堆積し、パターニングすることによって、薄膜トランジスタ１８及び補助容量用電極２２の上方に画素電極１９を形成する。これにより、コンタクトホール部Ｈにおいて、陽極酸化膜２９を介在させて画素電極１９と３層構造金属膜（金属膜）２１とを接続する接続工程が完了される。また、この画素電極１９の具体的な厚さは、１３０ｎｍである。
以上のように構成された本実施形態のアクティブマトリクス基板５では、陽極酸化膜２９が保護層２７の接触孔２７ｈを充填するように、かつ、端部が絶縁層２８の下方に設けられるように、３層構造金属膜（金属膜）２１上に形成されている。また、コンタクトホール部Ｈでは、陽極酸化膜２９を介在させて画素電極１９と３層構造金属膜２１とが接続されている。これにより、本実施形態のアクティブマトリクス基板５では、上記従来例と異なり、保護層の接触孔の周辺の絶縁層を除去して、当該接触孔で保護層の境界線を露出させることなく、保護層２７でのアンダーカットに対するステップカバレッジを行うことができる。この結果、本実施形態では、上記従来例と異なり、アクティブマトリクス基板５の製造工程の簡略化を図ることができる。
また、本実施形態では、３層構造金属膜２１の上側のチタン層２５ｃに対して、陽極酸化を行うことにより、チタン層２５ｃの体積膨張を行って、陽極酸化膜２９が絶縁層２８との段差を無くすように形成されているので、コンタクトホール部Ｈでの画素電極１９の断線の発生などを防ぐことができ、信頼性に優れたアクティブマトリクス基板５を容易に構成することができる。
また、本実施形態では、製造工程の簡略化を図ることができるアクティブマトリクス基板５が用いられているので、製造簡単な液晶表示装置（表示装置）１を容易に構成することができる。
尚、上記の実施形態はすべて例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって規定され、そこに記載された構成と均等の範囲内のすべての変更も本発明の技術的範囲に含まれる。
例えば、上記の説明では、本発明を透過型の液晶表示装置に適用した場合について説明したが、本発明の表示装置はアクティブマトリクス基板を使用したものであれば何等限定されない。具体的にいえば、本発明の表示装置は、半透過型や反射型の液晶パネルあるいは有機ＥＬ（Electronic Luminescence）素子、無機ＥＬ素子、電界放出ディスプレイ（Field Emission Display）などのアクティブマトリクス基板を用いた各種表示装置に適用することができる。
また、上記の説明では、金属膜として、チタン層、アルミニウム層、及びチタン層を有する３層構造金属膜を用いるとともに、上側のチタン層に対して、陽極酸化を行うことによって形成したチタン酸化物（陽極酸化膜）を用いた場合について説明したが、本発明のアクティブマトリクス基板は、コンタクトホール部では、金属膜に対して、陽極酸化を行うことにより、保護層の接触孔を充填するように、かつ、端部が絶縁層の下方に設けられるように、陽極酸化膜が当該金属膜上に形成され、かつ、コンタクトホール部では、陽極酸化膜を介在させて画素電極と金属膜とが接続されているものであれば何等限定されない。
具体的にいえば、金属膜として、ニオブ層、アルミニウム層、及びチタン層を有する３層構造金属膜を用いるとともに、上側のニオブ層に対して、陽極酸化を行うことによって形成したニオブ酸化物（陽極酸化膜）を用いてもよい。また、金属膜として、チタン層またはニオブ層、及びアルミニウム層を有する３層構造金属膜を用いるとともに、陽極酸化物としてチタン酸化物またはニオブ酸化物を用いたり、チタンまたはニオブを金属膜として用いるとともに、陽極酸化物としてチタン酸化物またはニオブ酸化物を用いたりしてもよい。さらには、例えばチタンまたはニオブに対して、所定の不純物を添加した金属を金属膜として用いるとともに、その金属の陽極酸化物を用いることもできる。但し、チタンまたはニオブの陽極酸化膜が用いる場合の方が、金属膜と画素電極とを確実に電気的に接続することができる点で好ましい。
また、上記の説明では、３層構造金属膜（金属膜）の一方の端部及び他方の端部をそれぞれドレイン電極及び補助容量用電極として用いた場合について説明したが、本発明はこれに限定されるものではなく、金属膜の一方の端部及び他方の端部と、ドレイン電極及び補助容量用電極とを各々別個に構成してもよい。言い換えれば、本発明は、補助容量用電極が設けられていないアクティブマトリクス基板にも適用することができる。
但し、金属膜の端部を、ドレイン電極または補助容量用電極として用いた場合の方が、より製造簡単なアクティブマトリクス基板を構成することができ、製造工程の簡略化を容易に図ることができる点で好ましい。さらには、上記の実施形態のように、金属膜の一方の端部及び他方の端部をそれぞれドレイン電極及び補助容量用電極として用いた場合の方が、補助容量用電極を有するアクティブマトリクス基板において、さらに製造簡単なアクティブマトリクス基板を構成することができ、製造工程の簡略化をより容易に図ることができる点で好ましい。
本発明は、製造工程の簡略化を図ることができるアクティブマトリクス基板、その製造方法、及びそのアクティブマトリクス基板を用いた表示装置に対して有用である。
１ 液晶表示装置（表示装置）
５ アクティブマトリクス基板
５ａ 基材
１８ 薄膜トランジスタ
１８ｄ ドレイン電極
１９ 画素電極
２１ ３層構造金属膜（金属膜）
２５ａ チタン層
２５ｂ アルミニウム層
２５ｃ チタン層
２２ 補助容量用電極
２７ 保護層
２８ 絶縁層

Claims (9)

  1. 薄膜トランジスタ及び前記薄膜トランジスタに接続された画素電極を有する画素がマトリクス状に設けられるとともに、マトリクス状の前記画素が形成される基材を備えたアクティブマトリクス基板であって、
    前記基材上には、前記薄膜トランジスタのドレイン電極と、前記画素電極とを接続する金属膜と、前記金属膜を覆うように形成された保護層と、前記保護層上に形成された絶縁層とが設けられ、
    前記保護層及び前記絶縁層には、前記画素電極と前記金属膜とを接続するコンタクトホール部の接触孔が設けられ、
    前記コンタクトホール部では、前記金属膜に対して、陽極酸化を行うことにより、前記保護層の接触孔を充填するように、かつ、端部が前記絶縁層の下方に設けられるように、陽極酸化膜が当該金属膜上に形成され、
    前記コンタクトホール部では、前記陽極酸化膜を介在させて前記画素電極と前記金属膜とが接続されている、
    ことを特徴とするアクティブマトリクス基板。
  2. 前記ドレイン電極として、前記金属膜の端部が用いられている請求項１に記載のアクティブマトリクス基板。
  3. 前記基材上には、前記画素毎に設けられるとともに、補助容量を発生させるための補助容量用電極が設けられ、
    前記補助容量用電極として、前記金属膜の端部が用いられている請求項１に記載のアクティブマトリクス基板。
  4. 前記金属膜には、チタンまたはニオブが含まれるとともに、
    前記陽極酸化膜には、チタンまたはニオブの陽極酸化膜が含まれている請求項１〜３のいずれか１項に記載のアクティブマトリクス基板。
  5. 請求項１〜４のいずれか１項に記載のアクティブマトリクス基板を用いたことを特徴とする表示装置。
  6. 薄膜トランジスタ及び前記薄膜トランジスタに接続された画素電極を有する画素がマトリクス状に設けられるとともに、マトリクス状の前記画素が形成される基材を備えたアクティブマトリクス基板の製造方法であって、
    前記基材上に、前記薄膜トランジスタのドレイン電極と、前記画素電極とを接続する金属膜を形成する金属膜形成工程と、
    前記金属膜を覆うように、保護層を形成する保護層形成工程と、
    前記画素電極と前記金属膜とを接続するコンタクトホール部の接触孔が設けられるように、前記保護層上に絶縁層を形成する絶縁層形成工程と、
    前記絶縁層をマスクとして、前記保護層に対し、前記コンタクトホール部の接触孔を形成する接触孔形成工程と、
    前記保護層に形成された前記接触孔の内部に露出した前記金属膜に対して、陽極酸化を行うことにより、前記保護層の接触孔を充填するように、かつ、端部が前記絶縁層の下方に設けられるように、当該金属膜上に陽極酸化膜を形成する陽極酸化膜形成工程と、
    前記コンタクトホール部において、前記陽極酸化膜を介在させて前記画素電極と前記金属膜とを接続する接続工程と
    を具備していることを特徴とするアクティブマトリクス基板の製造方法。
  7. 前記金属膜形成工程では、前記金属膜の端部が前記ドレイン電極として形成されている請求項６に記載のアクティブマトリクス基板の製造方法。
  8. 前記金属膜形成工程では、前記金属膜の端部が前記画素毎に設けられて、補助容量を発生させるための補助容量用電極として形成されている請求項６に記載のアクティブマトリクス基板の製造方法。
  9. 前記金属膜には、チタンまたはニオブが含まれるとともに、
    前記陽極酸化膜には、チタンまたはニオブの陽極酸化膜が含まれている請求項６〜８のいずれか１項に記載のアクティブマトリクス基板の製造方法。
JP2011543193A 2009-11-30 2010-11-05 アクティブマトリクス基板、製造方法、及び表示装置 Expired - Fee Related JP5185447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011543193A JP5185447B2 (ja) 2009-11-30 2010-11-05 アクティブマトリクス基板、製造方法、及び表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009272288 2009-11-30
JP2009272288 2009-11-30
PCT/JP2010/069701 WO2011065204A1 (ja) 2009-11-30 2010-11-05 アクティブマトリクス基板、製造方法、及び表示装置
JP2011543193A JP5185447B2 (ja) 2009-11-30 2010-11-05 アクティブマトリクス基板、製造方法、及び表示装置

Publications (2)

Publication Number Publication Date
JPWO2011065204A1 JPWO2011065204A1 (ja) 2013-04-11
JP5185447B2 true JP5185447B2 (ja) 2013-04-17

Family

ID=44066307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011543193A Expired - Fee Related JP5185447B2 (ja) 2009-11-30 2010-11-05 アクティブマトリクス基板、製造方法、及び表示装置

Country Status (4)

Country Link
US (1) US8933452B2 (ja)
EP (1) EP2509060A1 (ja)
JP (1) JP5185447B2 (ja)
WO (1) WO2011065204A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6124668B2 (ja) 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6402914B2 (ja) * 2013-11-29 2018-10-10 日亜化学工業株式会社 発光装置の製造方法
US10698864B2 (en) 2017-11-13 2020-06-30 Philo, Inc. Auxiliary manifest file to provide timed metadata
KR102878049B1 (ko) * 2019-12-24 2025-10-29 엘지디스플레이 주식회사 표시 패널 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11311810A (ja) * 1999-03-31 1999-11-09 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JP2000221488A (ja) * 1999-01-29 2000-08-11 Sharp Corp 液晶表示装置
JP2001320039A (ja) * 2000-05-11 2001-11-16 Canon Inc 光電変換装置
JP2006003776A (ja) * 2004-06-21 2006-01-05 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、及び電子機器
JP2008241978A (ja) * 2007-03-27 2008-10-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796756B1 (ko) 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN103121799A (zh) * 2004-03-09 2013-05-29 出光兴产株式会社 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221488A (ja) * 1999-01-29 2000-08-11 Sharp Corp 液晶表示装置
JPH11311810A (ja) * 1999-03-31 1999-11-09 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JP2001320039A (ja) * 2000-05-11 2001-11-16 Canon Inc 光電変換装置
JP2006003776A (ja) * 2004-06-21 2006-01-05 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、及び電子機器
JP2008241978A (ja) * 2007-03-27 2008-10-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器

Also Published As

Publication number Publication date
JPWO2011065204A1 (ja) 2013-04-11
EP2509060A1 (en) 2012-10-10
US20120235149A1 (en) 2012-09-20
US8933452B2 (en) 2015-01-13
WO2011065204A1 (ja) 2011-06-03

Similar Documents

Publication Publication Date Title
US8779430B2 (en) Semiconductor device, active matrix substrate, and display device
JP2013080040A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
WO2011074336A1 (ja) アクティブマトリクス基板、及び製造方法
WO2011074338A1 (ja) 半導体装置、アクティブマトリクス基板、及び表示装置
US20160223860A1 (en) Liquid crystal panel and dual-vision liquid crystal display device
TW201539095A (zh) 光電裝置及電子機器
US20100271564A1 (en) Active matrix substrate, liquid crystal display device having the substrate, and manufacturing method for the active matrix substrate
TWI424237B (zh) 顯示裝置及製造其之方法
JP5185447B2 (ja) アクティブマトリクス基板、製造方法、及び表示装置
US9275932B2 (en) Active matrix substrate, and display device
WO2011024911A1 (ja) 半導体装置、アクティブマトリクス基板、及び表示装置
US11474391B2 (en) Electro-optical device, manufacturing method for electro-optical device, and electronic apparatus
US20130102115A1 (en) Method for manufacturing active matrix substrate
US11442319B2 (en) Display substrate, display apparatus, and method of fabricating display substrate
JP2007140435A (ja) 薄膜トランジスタアレイ、半透過型薄膜トランジスタ液晶ディスプレイ、ｌｃｄデバイス及び電子デバイス
JP2013250319A (ja) アクティブマトリクス基板、製造方法、及び表示装置
JP2008139656A (ja) 表示装置及びその製造方法
US9690156B2 (en) Active matrix substrate and display device
JP7619013B2 (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP7463872B2 (ja) 電気光学装置および電子機器
JP5425328B1 (ja) 表示装置
JP6503052B2 (ja) 液晶表示装置
JP2007240806A (ja) 液晶表示装置
JP2023066502A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
WO2014038501A1 (ja) アクティブマトリクス基板、及び製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130117

R150 Certificate of patent or registration of utility model

Ref document number: 5185447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees