JP5208439B2

JP5208439B2 - 窒化物半導体装置

Info

Publication number: JP5208439B2
Application number: JP2007097330A
Authority: JP
Inventors: 忠義出口; 英司脇; 敦中川
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2007-04-03
Filing date: 2007-04-03
Publication date: 2013-06-12
Anticipated expiration: 2027-04-03
Also published as: JP2008258310A

Description

本発明は、能動層に窒化物半導体を用いた窒化物半導体装置に関し、特に高電子移動度トランジスタ（ＨＥＭＴ: High Electron Mobility Transistor）や電界効果トランジスタ（ＦＥＴ: Field Effect Transistor）のような、半導体装置にショットキ接触する制御電極を有し、インバーターやコンバーターなどのスイッチング装置に応用されるノーマリーオフ型の電界効果トランジスタ等に関する。

図６は、従来のIII−Ｖ族窒化物半導体からなる半導体装置の断面図を示している。図６に示す半導体装置は、いわゆるＨＥＭＴ構造を示しており、サファイア基板からなる基板１０１上には、窒化ガリウム（ＧａＮ）からなるバッファ層１０２、窒化ガリウムからなるチャネル層１０３、ノンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）からなるショットキ層１０４が順次積層した構造となっており、チャネル層１０３とショットキ層１０４とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい２次元電子ガス層が形成されている。ショットキ層１０４には凹部１０４ａを形成し、この凹部１０４ａ内にショットキ接触するゲート電極１０８（制御電極）を形成している。このような構造の半導体装置では、ゲート電極１０８に印加する電圧を制御することにより、ソース電極１０７ａとドレイン電極１０７ｂとの間を流れるキャリア（２次元電子ガス）を制御している。また凹部１０４ａを備えることにより、ピンチオフ電圧を浅くしている。即ち、ゲート電極１０８に印加する制御電圧が０Ｖのとき、ゲート電極１０８直下のチャネルにはキャリアが存在せず、ゲート電極１０８直下以外のチャネルにキャリアが存在しているノーマリーオフ型となっている。

図７は、別の従来例のIII−Ｖ族窒化物半導体からなる半導体装置の断面図を示している。図７に示す半導体装置は、図６で説明した凹部１０４ａの代わりに、ショットキ層１０４上にｐ型不純物をドープしたｐ型窒化ガリウム層１０５を形成し、ｐ型窒化ガリウム層１０５上にゲート電極１０８を形成している。このような構造の半導体装置では、ｐ型窒化ガリウム層１０５とノンドープの窒化アルミニウムガリウムからなるショットキ層１０４との間で形成されるビルトインポテンシャルを利用することにより、ピンチオフ電圧を浅くし、ノーマリーオフ型となっている（たとえば非特許文献１等）。
X.Hu、G.Simin、J.Yang、M.AsifKhan、R.GaskaandM.S.Shur、「Enhancement mode AlGaN/GaN HFET with selectively grown pn junction gate」、ELECTRONICSLETTERS、Vol.36、No.8、2000、p753-754

図６に示すショットキ層１０４に凹部１０４ａを形成し、この凹部１０４ａ内にゲート電極１０８を形成する従来の窒化物半導体装置では、ショットキ層１０４をドライエッチ
ングすることで凹部１０４ａを形成するため、その表面にダメージを与えてしまう。即ち、ゲート電極１０８がショットキ接触するショットキ層１０４の表面にダメージを与えてしまうことになる。その結果、ショットキ障壁高さが小さくなり、完全なノーマリーオフ型の動作が実現しにくいという問題があった。

また、図７に示すショットキ層１０４上にｐ型窒化ガリウム層１０５を備える構造では、窒化ガリウム層にｐ型不純物を高濃度にドープすることが困難であり、その活性化率も低いため、高濃度のｐ型窒化ガリウム層１０５を形成することができず、良好なｐｎ接合を形成できなかった。その結果、ビルトインポテンシャルが小さくなり、完全なノーマリーオフ型の動作が実現できないという問題があった。

本発明は、完全なノーマリーオフ型動作を実現することができる、窒化物半導体装置を提供することを目的とする。

上記目的を達成するため、請求項１に係る発明は、基板上に積層したガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層の上に積層した前記III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層上に積層した前記III−Ｖ族窒化物半導体層からなり、前記第１及び第２のIII−Ｖ族窒化物半導体層より成膜温度が低く、微結晶構造からなるアルミニウムを含まない第３の窒化物半導体層が順に積層された窒化物半導体装置において、前記第３の窒化物半導体層にショットキ接触する制御電極を備え、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第１の窒化物半導体層からなるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とする。

請求項２に係る発明は、基板上に積層したガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層の上に積層した前記III−Ｖ族窒化物半導体層からなりアルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層上に積層した前記III−Ｖ族窒化物半導体層からなり、前記第１及び第２のIII−Ｖ族窒化物半導体層より成膜温度が低く、微結晶構造からなるアルミニウムを含まない第３の窒化物半導体層が順に積層された窒化物半導体装置において、前記第１の窒化物半導体層の一部を凹状に欠き、少なくとも該凹部内に露出した前記第１の窒化物半導体層上に前記第２の窒化物半導体層及び前記第３の窒化物半導体層が順次積層し、前記凹部上の前記第３の窒化物半導体層にショットキ接触する制御電極を備え、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第１の窒化物半導体層からなるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とする。

請求項３に係る発明は、請求項１または２いずれか記載の窒化物半導体装置において、前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第４の窒化物半導体層を備え、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第４の窒化物半導体層と前記第１の窒化物半導体層の間に形成されるキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とする。

請求項４に係る発明は、請求項１乃至３いずれかに記載の窒化物半導体装置において、前記第３の窒化物半導体層にショットキ接触する前記制御電極と、前記第１の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第１の窒化物半導体層からなるチャネル、あるいは前記第４の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする。

請求項５に係る発明は、請求項１乃至３いずれかに記載の窒化物半導体装置において、前記第３の窒化物半導体層にショットキ接触する前記制御電極と、前記第３の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第１の窒化物半導体層からなるチャネル、あるいは前記第４の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする。

本発明による窒化物半導体装置は、少なくともアルミニウムを含まず、エピタキシャル成長温度を通常の温度より低く設定して微結晶構造とした絶縁性の高い第３の窒化物半導体層に制御電極を接触させる構造とすることにより、制御電極と窒化物半導体層との間で形成されるショットキ障壁の高さを、従来の窒化物半導体層との接触に比べて高くすることができる。また絶縁性の高い第３の窒化物半導体層と第２の窒化物半導体層が積層した構造となっているため、第３の窒化物半導体層のみの場合に比べて自発分極とピエゾ分極の効果がさらに大きくなっており、第３の窒化物半導体層に制御電極を接触させる構造とすることにより、ショットキーバリアの高さが高くなる。

その結果、本発明の制御電極をＦＥＴあるいはＨＥＭＴ等のゲート電極とし、ソース-ゲート電極間の電位差が０Ｖとなるように制御電圧を印加した場合、ゲート電極直下のチャネルにキャリアが存在せず、ゲート電極直下以外の領域であるゲート-ソース電極間、ゲート-ドレイン電極間のチャネルにはキャリアが存在する構造を形成することができ、ノーマリーオフ型の動作を実現する窒化物半導体装置を提供することが可能となる。

本発明の制御電極は、絶縁性の高い微結晶構造からなる窒化物半導体層上に設けられるため、リーク電流を少なくすることができる。本発明の制御電極をＦＥＴあるいはＨＥＭＴ等のゲート電極とした場合、ゲートリーク電流が減少する。さらにチャネルでの衝突イオン化が抑制されることにより、高耐圧化を実現できる。またゲート-ドレイン電極の間に絶縁性の高い微結晶構造からなる窒化物半導体層が設けられている構造とするため、ゲート-ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善される。

本発明によれば、アルミニウムを含まず、不純物イオンの注入等の加工を施さない成膜後の、微結晶構造のままの窒化物半導体層上にオーミック電極を形成することにより、窒化物半導体の微結晶粒界にオーミック電極を構成する金属が侵入し、コンタクト抵抗率の低い（１０^-6Ω・ｃｍ²台）オーミック電極を備えた半導体装置を得ることができる。

以下、本発明の窒化物半導体装置について、詳細に説明する。

まず本発明の窒化物半導体装置について、III−Ｖ族窒化物半導体装置であるＨＥＭＴを例にとり、詳細に説明する。図１は本発明の第１の実施例である。図１に示すように炭化珪素（ＳｉＣ）からなる基板１１上に、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、後述するショットキ層１４のエネルギーギャップより小さいエネルギーギャップを持ち、厚さ３μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１３、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する厚さ１５ｎｍのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）からなるショットキ層１４、厚さ１０ｎｍのノンドープ窒化ガリウム（ＧａＮ）からなるキャップ層１５と、厚さ１０ｎｍの微結晶構造のノンドープ窒化ガリウム（ＧａＮ）からなる低温成長キャップ層１６を積層形成している。低温成長キャップ層１６上には、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極１８を形成し、ショットキ層１４、キャップ層１５、低温成長キャップ層１６との間にショットキ接触を形成している。更に低温成長キャップ層１６とキャップ層１５の一部が除去され、ショットキ層１４にオーミック接触するチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）からなるソース電極１７ａ、ドレイン電極１７ｂを形成している。

微結晶構造からなる低温成長キャップ層１６は、ＭＯＣＶＤ（有機金属化学的気相堆積）法、ＭＢＥ（分子線ビームエピタキシャル）法等によりキャップ層１５の成膜温度より６００℃程度低い温度で成膜することにより、絶縁性の高い半導体層が形成される。図１に示した第１の実施例の低温成長キャップ層１６は、ＭＯＣＶＤ法により５００℃で成膜されており、シート抵抗が１０¹¹Ω／□以上の高抵抗となっている。なお、チャネル層１３、ショットキ層１４等の低温成長キャップ層１６以外の半導体層は、成膜温度１１３０℃でエピタキシャル成長している。

図２（ａ）、（ｂ）は、それぞれ上述の従来例のＨＥＭＴ及び本発明のドレイン電流−電圧特性を示している。ドレインのスイープ電圧が０Ｖ〜２０Ｖであり、ゲート電圧は０Ｖから＋３Ｖまで、−２Ｖから＋２Ｖまでステップ１Ｖで変化させた。図２（ｂ）をみると明らかなように、本発明の窒化物半導体装置がノーマリーオフ型で動作していることが確認できた。またゲート電圧が、測定周期１０ｍｓ、パルス幅３００μｓｅｃで印加されたパルスＩ−Ｖ特性により、本発明の窒化物半導体装置が従来例に較べて大幅に電流コラプスが抑制されていることも確認できた。このように本発明では、特性の優れた窒化物半導体装置を提供できることが確認できた。

また低温成長キャップ層１６は絶縁特性が優れており、キャップ層１５との組み合わせることによりショットキー障壁が高くなっているため、５桁以上ゲート電流（ゲートリーク電流）が低減していることが確認された。このゲートリーク電流の低減に伴い、チャネルでの衝突イオン化が抑制でき、その結果、オフ耐圧が従来の１００Ｖから１８０Ｖに改善された。窒化物半導体ＨＥＭＴのオフ耐圧は熱暴走ではなく、衝突イオン化が起因しており、ショットキ電極からチャネルに流れ込むトンネル電流に大きく支配されていることが報告されている（International Conference on Nitride Semiconductor, Nara, 2003, Tu-P2.067）。

図３は、本発明の第２の実施例であるIII−Ｖ族窒化物半導体装置であるＨＥＭＴの断面図を示している。図１に示す第１の実施例と同様、炭化珪素（ＳｉＣ）からなる基板１１上に、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、厚さ３μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１３、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する、厚さ１５ｎｍのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）からなるショットキ層１４、厚さ１０ｎｍのノンドープ窒化ガリウム（ＧａＮ）からなるキャップ層１５及び厚さ１０ｎｍの微結晶構造のノンドープ窒化ガリウム（ＧａＮ）からなる低温成長キャップ層１６を積層形成する。低温成長キャップ層１６上には、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）の積層体等からなるソース電極１７ａ及びドレイン電極１７ｂ（オーミック電極）が形成されており、ショットキ層１４にオーミック接触が形成されている。本実施例では、オーミック接触が形成される低温成長キャップ層１６及びキャップ層１５は、成膜後に不純物イオンの注入やエッチングなどの特別な加工を施さず、成膜後の微結晶構造がそのまま保持されている点が、上述の実施例１と異なる点である。低温成長キャップ層１６上には、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極１８を形成し、ショットキ層１４、キャップ層１５、低温成長キャップ層１６との間にショットキ接合を形成している。

オーミック電極が形成される低温成長キャップ層１６は、微結晶構造となっているため、微結晶粒界にオーミック電極を構成する金属が侵入し、コンタクト抵抗率の低い(１０^-6Ω・ｃｍ²台)オーミック電極を得ることができる。このように低温成長キャップ層１６とキャップ層１５の一部を除去することなくソース電極１７ａ、ドレイン電極１７ｂを形成することができるので、プレーナー構造となり製造工程の歩留まりや信頼性が向上する。

本実施例の窒化物半導体装置においても、実施例１で説明したと同様に、ノーマリーオフ型で動作していることが確認できた。また、大幅に電流コラプスが抑制されていることが確認できた。

図４は、本発明の第３の実施例であるIII−Ｖ族窒化物半導体装置であるＨＥＭＴの断面図を示している。図１に示す第１の実施例と同様、炭化珪素（ＳｉＣ）からなる基板１１上に、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、厚さ３μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１３、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する、厚さ１５ｎｍのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）からなるショットキ層１４を積層形成する。

その後、シリコン酸化膜（ＳｉＯ₂）等からなる保護膜（図示しない）を堆積後、一部をフォトリソグラフィー及びフッ酸系のウエットエッチング等で開口し、開口部分のショットキ層１４上に厚さ１０ｎｍのノンドープ窒化ガリウム（ＧａＮ）からなるキャップ層１５選択成長する。保護膜を除去した後に、厚さ１０ｎｍの微結晶構造のノンドープ窒化ガリウム（ＧａＮ）からなる低温成長キャップ層１６を全面に積層形成する。

低温成長キャップ層１６上には、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）の積層体等からなるソース電極１７ａ及びドレイン電極１７ｂ（オーミック電極）が形成されており、少なくともショットキ層１４にオーミック接触が形成されている。また、電極材料拡散ならばチャネル層１３までオーミック接触が形成されている。選択成長したキャップ層１５上の低温成長キャップ層１６上には、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極１８を形成し、ショットキ層１４、キャップ層１５，低温成長キャップ層１６との間にショットキ接合を形成している。

本実施例では、ゲート電極１８直下のみキャップ層１５があり、ショットキー障壁を高くしている点が、上述の第２の実施例と異なる。

図５は、本発明の第４の実施例であるIII−Ｖ族窒化物半導体装置であるＨＥＭＴの断面図を示している。図１に示す第１の実施例と同様、炭化珪素（ＳｉＣ）からなる基板１１上に、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、厚さ３μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１３、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する、厚さ２５ｎｍのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）からなるショットキ層１４を積層形成する。

その後、シリコン酸化膜（ＳｉＯ₂）等からなる保護膜（図示しない）を堆積後、一部をフォトリソグラフィー及びフッ酸系のウエットエッチング等で開口し、開口部分のショットキ層１４を塩素系ガスを用いたドライエッチングにより凹状に１０ｎｍエッチングし、その凹部に厚さ１０ｎｍのノンドープ窒化ガリウム（ＧａＮ）からなるキャップ層１５選択成長する。保護膜を除去した後に、厚さ１０ｎｍの微結晶構造のノンドープ窒化ガリウム（ＧａＮ）からなる低温成長キャップ層１６を全面に積層形成する。

低温成長キャップ層１６上には、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）の積層体等からなるソース電極１７ａ及びドレイン電極１７ｂ（オーミック電極）が形成されており、ショットキ層１４にオーミック接触が形成されている。選択成長したキャップ層１５上の低温成長キャップ層１６上には、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極１８を形成し、ショットキ層１４、キャップ層１５、低温成長キャップ層１６との間にショットキ接合を形成している。

本実施例では、ゲート電極１８直下のみ凹状にエッチングして選択成長したキャップ層１５を形成し、ショットキー障壁を高くし、ゲート電極直下以外は厚さ２５ｎｍのショットキ層により、ゲート電極直下に較べてショットキ層１４とチャネル層１３の界面に存在する２次元電子ガスを増大させている点が、上述の実施例２と異なる点である。

以上本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものでなく種々変更可能である。例えば、制御電極の種類、ショットキ層やキャリア供給層の厚さ及び不純物濃度は、制御電極直下のチャネルにキャリアが存在せず、制御電極直下以外のチャネルにキャリアが存在するように適宜選択、設定することができる。

また、実施例で説明したＨＥＭＴ構造の他、いわゆるキャリア供給層を備えたＨＥＭＴ構造の窒化物半導体や、不純物が添加された窒化物半導体層を能動層（チャネル層）とし、その上に上述のキャップ層１５、低温成長キャップ層１６が形成された構造のＦＥＴ構造とすることができる。また、窒化物半導体層は、ＧａＮ／ＡｌＧａＮ系に限定されるものでなく、第２の窒化物半導体層（上記実施例ではキャップ層１５に相当）は、ＧａＮ、ＩｎＮあるいはこれらの混晶化合物を含み、かつアルミニウムを含まない層で構成することができる。また第１の窒化物半導体層（上記実施例ではチャネル層１３に相当）は、ＧａＮ、ＩｎＮ、ＡｌＮあるいはこれらの混晶半導体を含み、かつ少なくともアルミニウムを含む層で形成することができる。実施例において使用した炭化珪素（ＳｉＣ）基板の代わりにサファイア基板を用いてもかまわない。その場合は、バッファ層１２として窒化ガリウム（ＧａＮ）を用いる方が好ましい。また炭化珪素（ＳｉＣ）基板の代わりにシリコン（Ｓｉ）基板を用いてもかまわない。

また第１の窒化物半導体層あるいは第３の窒化物半導体層とオーミック接触する電極の組成は、使用する窒化物半導体層の種類等に応じて、適宜選択すればよい。

なお第３の窒化物半導体層について微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列化した構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望のショットキ特性や絶縁特性等が得られる範囲で、成長温度を制御することによって得られるものである。第３の窒化物半導体層の成長温度は、第１の窒化物半導体層の成長温度より６００℃程度以上低い温度に設定すると、ＨＥＭＴあるいはＦＥＴの制御電極を形成する場合に好適である。

本発明の第１の実施例である窒化物半導体装置の断面図である。従来の窒化物半導体装置と第１の実施例の窒化物半導体装置のドレイン電流−電圧特性を示す図である。本発明の第２の実施例である窒化物半導体装置の断面図である。本発明の第３の実施例である窒化物半導体装置の断面図である。本発明の第４の実施例である窒化物半導体装置の断面図である。従来のこの種の窒化物半導体装置の断面図である。従来のこの種の別の窒化物半導体装置の断面図である。

符号の説明

１１、１０１；基板、１２、１０２；バッファ層、１３、１０３；チャネル層、
１４、１０４；ショットキ層、１０４ａ；凹部、１５、１０５；キャップ層、
１６；低温成長キャップ層、１７ａ、１０７ａ；ソース電極、
１７ｂ、１０７ｂ；ドレイン電極、１８、１０８；ゲート電極

Claims

基板上に積層したガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層の上に積層した前記III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層上に積層した前記III−Ｖ族窒化物半導体層からなり、前記第１及び第２のIII−Ｖ族窒化物半導体層より成膜温度が低く、微結晶構造からなるアルミニウムを含まない第３の窒化物半導体層が順に積層された窒化物半導体装置において、
前記第３の窒化物半導体層にショットキ接触する制御電極を備え、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第１の窒化物半導体層からなるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とする窒化物半導体装置。
基板上に積層したガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層の上に積層した前記III−Ｖ族窒化物半導体層からなりアルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層上に積層した前記III−Ｖ族窒化物半導体層からなり、前記第１及び第２のIII−Ｖ族窒化物半導体層より成膜温度が低く、微結晶構造からなるアルミニウムを含まない第３の窒化物半導体層が順に積層された窒化物半導体装置において、
前記第１の窒化物半導体層の一部を凹状に欠き、少なくとも該凹部内に露出した前記第１の窒化物半導体層上に前記第２の窒化物半導体層及び前記第３の窒化物半導体層が順次積層し、前記凹部上の前記第３の窒化物半導体層にショットキ接触する制御電極を備え、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第１の窒化物半導体層からなるチャネルにキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とする窒化物半導体装置。
請求項１または２いずれか記載の窒化物半導体装置において、
前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第４の窒化物半導体層を備え、前記制御電極に印加する制御電圧が０Ｖのとき、前記制御電極直下の前記第４の窒化物半導体層と前記第１の窒化物半導体層の間に形成されるキャリアが存在せず、前記制御電極直下以外の前記チャネルにキャリアが存在していることを特徴とする窒化物半導体装置。
請求項１乃至３いずれかに記載の窒化物半導体装置において、
前記第３の窒化物半導体層にショットキ接触する前記制御電極と、前記第１の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第１の窒化物半導体層からなるチャネル、あるいは前記第４の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする窒化物半導体装置。
請求項１乃至３いずれかに記載の窒化物半導体装置において、
前記第３の窒化物半導体層にショットキ接触する前記制御電極と、前記第３の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第１の窒化物半導体層からなるチャネル、あるいは前記第４の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする窒化物半導体装置。