JP5214550B2

JP5214550B2 - 電力半導体装置の製造方法

Info

Publication number: JP5214550B2
Application number: JP2009159489A
Authority: JP
Inventors: 裕康定別当
Original assignee: 株式会社テラミクロス
Priority date: 2009-07-06
Filing date: 2009-07-06
Publication date: 2013-06-19
Anticipated expiration: 2029-07-06
Also published as: JP2011014812A

Description

本発明は、電力半導体装置の製造方法に関する。

特許文献１に記載の電力半導体装置では、電力半導体チップ（３）が金属ベース（１）に実装され、ボンディングワイヤ（８）が電力半導体チップ（３）の上面から金属ベース（１）にかけて接続され、その電力半導体チップ（３）及びボンディングワイヤ（８）が筒状の樹脂ケース（２）の内側に収容され、樹脂ケース（２）の両側の開口が金属ベース（１）と樹脂カバー（５）によってそれぞれ塞がれ、樹脂ケース（２）内にシリコンゲル（９）が注入され、電力半導体チップ（３）及びボンディングワイヤ（８）がシリコンゲル（９）によって封止されている。

特開平１０−２２９１３９号公報

ところで、電力半導体チップの上面だけでなく、電力半導体チップの下面にも電極が形成されていることがある。ところが、電力半導体チップをパッケージによって強化した上で、電力半導体チップの上面側と下面側の両方から電極を引き出す技術はない。
そこで、本発明が解決しようとする課題は、電力半導体チップの上面側と下面側の両方から電極を引き出せるようにすることである。

本発明に係る電力半導体装置の製造方法は、パパワーデバイスからなる半導体チップであって、その下面に第１電極が形成されるとともにその上面に第２電極が形成された前記半導体チップの下面を接着樹脂によって基材上の絶縁基材に接着する第１工程と、前記半導体チップを覆うようにして前記絶縁基材に保護基材を貼り付ける第２工程と、前記基材を前記絶縁基材から除去する第３工程と、前記絶縁基材に関して前記半導体チップの反対側から前記絶縁基材に向けてレーザーを照射することによって、前記第１電極まで通じるビアホールを前記絶縁基材に形成する第４工程と、前記絶縁基材にパッドをパターニングして、前記パッドを前記ビアホールを通じて前記第１電極に接触させる第５工程と、前記絶縁基材から前記保護基材を除去して、前記第２電極を露出させる第６工程と、を含むこととした。

本発明によれば、半導体チップが絶縁基材によって補強することができる。また、半導体チップが絶縁基材によって補強されても、半導体チップの上面に設けられた第２電極が露出するとともに、パッドが半導体チップの反対側において絶縁基材に設けられているから、半導体チップの上面側と下面側の両方から電極を引き出すことができる。

本発明の第１実施形態としての電力半導体装置の断面図。パッケージされる半導体構成体としての一例を示した断面図。パッケージされる半導体構成体としての一例を示した断面図。パッケージされる半導体構成体としての一例を示した断面図。本発明の第１実施形態の変形例としての電力半導体装置の断面図。本発明の第１実施形態の変形例としての電力半導体装置の断面図。図２に示す半導体構成体の製造方法の一工程における断面図。図７に係る工程の後の工程における断面図。図８に係る工程の後の工程における断面図。図１に示す電力半導体装置の製造方法の一工程における断面図。図１０に係る工程の後の工程における断面図。図１１に係る工程の後の工程における断面図。図１２に係る工程の後の工程における断面図。図１３に係る工程の後の工程における断面図。図１４に係る工程の後の工程における断面図。図１５に係る工程の後の工程における断面図。図１６に係る工程の後の工程における断面図。図１７に係る工程の後の工程における断面図。図１８に係る工程の後の工程における断面図。図１９に係る工程の後の工程における断面図。図２０に係る工程の後の工程における断面図。図１に示す電力半導体装置を基板に実装してなる搭載構造の断面図。図１に示す電力半導体装置を搭載する方法の一工程における断面図。図２３に係る工程の後の工程における断面図。第２実施形態としての電力半導体装置の製造方法の一工程における断面図。図２５に係る工程の後の工程における断面図。図２６に係る工程の後の工程における断面図。図２７に係る工程の後の工程における断面図。図２８に係る工程の後の工程における断面図。図２９に係る工程の後の工程における断面図。

以下に、本発明を実施するための形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

＜第１の実施の形態＞
図１は、電力半導体装置１の断面図である。図２は、封止される前の半導体構成体２を示した断面図である。
この電力半導体装置１は、半導体構成体２を備える。半導体構成体２は、半導体チップ３、電極５、電極６及び絶縁膜７を有する。半導体チップ３は、パワーデバイスである。具体的には、半導体チップ３は、整流ダイオード、パワートランジスタ、パワーＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯ）又はトライアックである。半導体チップ３の下面には、複数の電極５が設けられ、半導体チップ３の上面には電極６が設けられている。

絶縁膜７は、半導体チップ３の下面に成膜され、その絶縁膜７にビアホール８が形成されている。絶縁膜７の表面に電極５がパターニングされ、電極５の一部がビアホール８に埋められ、電極５が半導体チップ３の下面に形成された端子に接触している。絶縁膜７としては、無機絶縁層（例えば、酸化シリコン層又は窒化シリコン層）若しくは樹脂絶縁層（例えば、ポリイミド樹脂層）又はこれらの積層体である。絶縁膜７が積層体である場合、無機絶縁層が半導体チップ３の下面に成膜され、樹脂絶縁層がその無機絶縁層の表面に成膜されていてもよいし、その逆であってもよい。

電極６は半導体チップ３の上面全体に成膜されている。電極５，６は、Ｃｕからなるものであり、それら厚みは少なくとも３μｍであり、５μｍ以上であることが好ましい。電極５，６は、半導体チップ３の種類や構造に応じたものであり、例えば電極、配線、パッド、コンタクトプラグ、ゲート、ドレイン、ソース、アノード、カソード、エミッタ、コレクタ、ベース等をいう。例えば、半導体チップ３がサイリスタである場合、電極６がカソード、何れかの電極５がゲート、他の電極５がアノードである。

図３の断面図に示すように、電極５にポスト９が凸設されていてもよい。ポスト９はＣｕからなる。
図４の断面図に示すように、カバーコート１０が電極５及び絶縁膜７を覆うように成膜されていてもよい。図２のようにポスト９が形成されていない場合でも、図４のように電極５及び絶縁膜７がカバーコート１０によって覆われていてもよい。なお、半導体構成体２はベアチップであってもよい。つまり、半導体チップ３の下面に絶縁膜７が形成されずに、電極５が半導体チップ３の下面に直接設けられてもよい。

図１に示すように、半導体チップ３は、シート状の絶縁基材１１上に実装されている。絶縁基材１１は、繊維強化樹脂からなる。具体的には、強度、熱膨張係数、ガラス遷移温度、リフロー温度耐性の観点から、絶縁基材１１は、ガラス繊維エポキシ樹脂、ガラス繊維ポリイミド樹脂、ガラス布基材エポキシ樹脂、ガラス布基材ポリイミド樹脂その他のガラス繊維絶縁性樹脂複合材からなる。特に、絶縁基材１１は、低い熱膨張係数を有するととともに十分な強度、剛性を持ち、レーザービア加工が可能なガラス繊維絶縁性樹脂複合材からなる。なお、絶縁基材１１が、低い熱膨張係数を有するとともに十分な強度、剛性を持ち、レーザービア加工が可能なポリイミド樹脂又はＢＴレジン（ビスマレイミド・トリアジン樹脂：Ｂ（ビスマレイド）成分と、Ｔ（トリアジン）成分とを主成分とし、エポキシ、ＰＰＥ、アリルなどの変成用の樹脂を加えた熱硬化性樹脂）からなるものとしてもよい。絶縁基材１１が繊維強化樹脂、ポリイミド樹脂又はＢＴレジンからなれば、絶縁基材１１の熱膨張係数をシリコンに近い１０ｐｐｍ／℃以下にすることも可能であるためである。

絶縁基材１１のサイズは半導体チップ３のサイズよりも大きく、絶縁基材１１の周縁部分１１ａが半導体チップ３の側面４から外側にはみ出ている。そのため、半導体チップ３のエッジ部分が絶縁基材１１によって保護されている。

半導体チップ３の下面が絶縁基材１１に向いた状態で、半導体チップ３が絶縁基材１１上に搭載されている。半導体チップ３の下面及び電極５が接着樹脂層１２によって絶縁基材１１に接着されている。接着樹脂層１２は、絶縁性を有し、エポキシ系樹脂といった熱硬化性樹脂からなる。接着樹脂層１２は、半導体チップ３の側面４の外側にはみ出ている。半導体チップ３が接着樹脂層１２に沈み込んでおり、半導体チップ３の側面４（特に、側面４の下部分）が接着樹脂層１２によって覆われている。一方、接着樹脂層１２が半導体チップ３の上面を覆わず、電極６が露出している。

絶縁基材１１のうち電極５が重なる部分には、ビアホール１３が形成されている。ビアホール１３内には、導体１４が充填されている。絶縁基材１１の表面であってビアホール１３上には、パッド１５が形成されている。つまり、ビアホール１３とパッド１５と導体１４は、いわゆるビア・オン・パッド構造となっている。また、パッド１５と導体１４は一体形成されている。導体１４及びパッド１５は、銅（Ｃｕ）からなるが、他の金属からなるものでもよい。

パッド１５上には半田バンプ１８が形成されている。また、パッド１５がニッケル（Ｎｉ）の膜１６によって被覆され、ニッケル膜１６が金（Ａｕ）の膜１７によって被覆され、パッド１５と半田バンプ１８の間にこれらの膜１６，１７が介在している。銅と半田は相互拡散しやすいので、ニッケルの膜１６によってパッド１５と半田バンプ１８の金属拡散を防止し、ニッケルが酸化しやすいので、金の膜１７によってニッケルの膜１６の酸化を防止している。

なお、図５に示すように、半田バンプ１８が設けられていなくてもよい。
また、図６に示すように、ビア・オン・パッド構造でなくてもよい。つまり、パッド１５がビアホール１３上に形成されているのではなく、ビアホール１３からずれて絶縁基材１１の表面上に形成されていてもよい。ビア・オン・パッド構造でない場合には、絶縁基材１１の表面上にソルダーレジスト１９が成膜され、そのソルダーレジスト１９に開口２０が形成され、開口２０内において半田バンプ１８が金の膜１７上に形成されている。ソルダーレジスト１９は、感光性樹脂が硬化したものである。
また、図１、図５、図６の何れでもニッケルの膜１６及び金の膜１７が形成されていなくてもよく、その場合半田バンプ１８がパッド１５に直接接している。

電力半導体装置１の製造方法について説明する。
半導体構成体２を製造する。半導体構成体２の製造工程は以下のようになる。
まず、図７に示すように、半導体ウエハ３ａに対して絶縁膜７を成膜し、絶縁膜７にビアホール８を形成し、更に電極５をパターニングする。なお、半導体ウエハ３ａのサイズは、図１に示された半導体構成体２をダイシングにより複数個取り出せるようなサイズとなっている。

次に、図８に示すように半導体ウエハ３ａの裏面を研磨する。次に、図９に示すように研磨面にイオン注入を行って、更にスパッタ法等によって電極膜６ａを成膜する。次に、図１０に示すように、半導体ウエハ３ａをダイシングすることによって、複数の半導体構成体２を取り出す。なお、半導体ウエハ３ａに対してイオン注入や成膜する処理は、半導体チップ３の種類や構造に応じて適宜変更してもよい。また、予め製造された半導体構成体２を用いてもよい。

続いて、半導体チップ３をパッケージする。半導体チップ３のパッケージ工程は、以下のようになる。
まず、図１１に示すように、金属からなる基材４１上に、繊維強化樹脂（例えば、ガラス繊維エポキシ樹脂、ガラス繊維ポリイミド樹脂、ガラス布基材エポキシ樹脂、ガラス布基材ポリイミド樹脂）、ポリイミド樹脂又はＢＴレジンからなる絶縁基材１１を成膜する。基材４１は、絶縁基材１１の取り扱いを容易にするためのキャリアであり、具体的には銅板である。このように準備した基材４１、絶縁基材１１のサイズは、図１に示された電力半導体装置１をダイシングにより複数個取り出せるようなサイズとなっている。

次に、図１２に示すように、フェースダウン実装法により半導体チップ３を絶縁基材１１上に実装する。具体的には、熱硬化性樹脂（例えば、エポキシ系樹脂）からなる非導電性ペースト（ＮＣＰ；Non-Conductive Paste）１２ａを印刷法又はディスペンサ法によって絶縁基材１１に塗布する。非導電性ペースト１２ａを塗布する範囲は、搭載しようとする半導体チップ３のサイズよりも広くする。そして、半導体チップ３の下面を非導電性ペースト１２ａに向けて、半導体チップ３を非導電性ペースト１２ａにフェースダウンし、加熱圧着により半導体チップ３の下面及び電極５を絶縁基材１１に接着する。そうすることで、非導電性ペースト１２ａの一部が半導体チップ３の側面４よりも外側にはみ出た状態になり、非導電性ペースト１２ａが硬化して接着樹脂層１２となる。なお、非導電性ペースト１２ａの代わりに非導電性フィルム（ＮＣＦ；Non-Conductive Film）によって半導体チップ３と絶縁基材１１を接着してもよい。この場合でも、非導電性フィルムのサイズを搭載しようとする半導体チップ３のサイズよりも大きくし、非導電性フィルムが硬化してなる接着樹脂層１２を半導体チップ３の側面４よりも外側にはみ出させる。

次に、図１３に示すように、ＰＥＴ（ポリエチレンテレフタラート：Polyethylene terephthalate）からなる保護基材４２を半導体チップ３の上から絶縁基材１１に貼り付ける。具体的には、接着剤４３を保護基材４２と絶縁基材１１の間に挟んで、接着剤４３によって保護基材４２を絶縁基材１１に接着する。接着剤４３が半導体チップ３の間の隙間に充填される。接着剤４３に用いられる樹脂材料と接着樹脂層１２に用いられる樹脂材料が異なるものであり、接着剤４３は例えばソルダーレジストからなるものである。

次に、図１４に示すように、基材４１をエッチングによって除去する。基材４１を除去することによって、絶縁基材１１が露出する。基材４１を除去しても、反対側に保護基材４２が設けられているから、絶縁基材１１が保護基材４２によって補強され、絶縁基材１１が曲がりにくく、絶縁基材１１を容易に取り扱うことができる。

次に、図１５に示すように、絶縁基材１１に関して半導体チップ３の反対側から絶縁基材１１に向けてレーザーを照射する。そうすることによって、絶縁基材１１にビアホール１３を形成し、ビアホール１３を電極５まで通じさせる。ビアホール１３が電極５まで通じて、ビアホール１３内で電極５が露出したら、レーザー照射を止める。ここで用いるレーザーは、例えば、炭酸ガスレーザー（CO₂レーザー）又は紫外線レーザー（ＵＶレーザー）とする。ビアホール１３の形成後、ビアホール１３内をデスミア処理する。

次に、図１６に示すように、フィルドメッキ処理を行うことによって、ビアホール１３内に導体１４を充填させるとともに、絶縁基材１１の表面に金属メッキ膜１５ａを成膜する。具体的には、無電解メッキ処理、電気メッキ処理を順に行うことによって、金属メッキ膜１５ａ及び導体１４を形成する。フィルドメッキ処理を行っているので、ビアホール１３内に導体１４が充填され、ビアホール１３の部分で金属メッキ膜１５ａに凹みが生じにくく、金属メッキ膜１５ａを平坦に形成することができる。この際、半導体チップ３及び電極６等が保護基材４２によって覆われているから、半導体チップ３及び電極６等がメッキ液によって損傷しない。特に、絶縁基材１１と保護基材４２の間の隙間が接着剤４３によって埋められているから、半導体チップ３及び電極６等の保護効果がとても良い。

次に、図１７に示すように、金属メッキ膜１５ａに対してフォトリソグラフィー法及びエッチング法を施すことによって、金属メッキ膜１５ａをパターニングして、金属メッキ膜１５ａをパッド１５に加工する。この際、保護基材４２及び接着剤４３によって半導体チップ３及び電極６等をエッチャントから保護することができる。
なお、上述のようなサブトラクティブ法によってパッド１５のパターンニングを行うのではなく、セミアディティブ法又はフルアディティブ法によって導体１４の形成とともにパッド１５のパターニングを行ってもよい。

次に、図１８に示すように、メッキ法によってパッド１５の表面にニッケルの膜１６を形成し、メッキ法によってニッケル膜１６の表面に金の膜１７を形成する。なお、サブトラクティブ法によってパッド１５のパターンニングを行うに際して、金属メッキ膜１５ａのエッチング前にニッケル膜１６及び金の膜１７をパターンニングした後、そのニッケル膜１６及び金の膜１７をマスクとして金属メッキ膜１５ａをエッチングすることによって、パッド１５を形成してもよい。また、ニッケルの膜１６及び金の膜１７は形成しなくてもよい。

次に、図１９に示すように、保護基材４２を剥離し、残留した接着剤４３を溶剤（除去液）で除去する。ここで用いる溶剤は、接着剤４３を溶かせるが、接着樹脂層１２を溶かせないものである。そのため、接着剤４３は除去されるが、接着樹脂層１２は除去されずに残留する。保護基材４２及び接着剤４３を除去することによって、電極６が露出する。

次に、必要に応じてソルダーレジストを絶縁基材１１の表面に形成し、ソルダーレジストの開口でパッド１５を露出させる。特に、図６のようにビア・オン・パッド構造でない場合には、絶縁基材１１の表面上にソルダーレジスト１９を形成することが好ましい。

次に、図２０に示すように、パッド１５上（ニッケル膜１６及び金の膜１７がある場合には、金の膜１７上）に半田バンプ１８を形成する。

次に、図２１に示すように、ダイシング処理により複数の電力半導体装置１を切り出す。この際、絶縁基材１１のサイズが半導体チップ３のサイズよりも大きくなるようにダイシングを行い、絶縁基材１１の周縁部分１１ａを半導体チップ３の側面４よりも外側にはみ出した状態にする。

以上のように本実施形態によれば、低い熱膨張係数の絶縁基材１１上に半導体チップ３を接着した構造のため、半導体チップ３をパッケージする工程での応力の発生原因は接着樹脂層１２の収縮応力であるから、残留応力を最小限に抑えることができる。

また、複数の電力半導体装置１を製造するに際して、接着樹脂層１２をべた一面の層として共通化させるのではなく、接着樹脂層１２を半導体チップ３ごとに設けている。そのため、半導体チップ３が薄くても、対応可能という利点がある。

また、絶縁基材１１や接着樹脂層１２のサイズが半導体チップ３のサイズよりも大きく、絶縁基材１１及び接着樹脂層１２の周縁部分が半導体チップ３の側面４から外側にはみ出ているので、半導体チップ３のエッジ部分を保護することができる。

また、半導体チップ３が絶縁基材１１に搭載されているだけであり、絶縁基材１１の反対側には基材がない。そのため、半導体チップ３の上面側が覆われておらず、電極６が露出している。それゆえ、絶縁基材１１の反対側の面に電極６が形成された半導体チップ３でも、電極６を利用することができる。

また、半導体チップ３が絶縁基材１１によって補強されても、半導体チップ３の上面側で外部に引き出される電極として電極６を用いることができ、半導体チップ３の下面側で外部に引き出される電極としてパッド１５を用いることができる。

また、半導体チップ３が絶縁基材１１によって補強されているものとしても、絶縁基材１１が繊維強化樹脂、ポリイミド樹脂又はＢＴレジンからなるので、絶縁基材１１を薄くすることができる。それゆえ、電力半導体装置１全体としても薄型化することができる。

電力半導体装置１を搭載してなる搭載構造について説明する。
図２２に示すように、電力半導体装置１が回路基板５１に搭載されている。
回路基板５１の表面には、パッド１５に電気的に接触するパッド５２が設けられているとともに、電極６に電気的に接触するパッド５３が設けられている。パッド１５とパッド５２との間に半田１８ｂが挟まれ、半田１８ｂによってパッド１５とパッド５２が接合されている。半田１８ｂは、半田バンプ１８をリフローしたものである。パッド１５とパッド５２の間に半田１８ｂが介在しているだけであるから、低インピーダンスとなっている。

半導体チップ３は、リードフレーム５４によって覆われている。リードフレーム５４内に半導体チップ３が収容できるよう、リードフレーム５４が箱状に設けられ、リードフレーム５４の開口部にはフランジ５５が設けられ、フランジ５５がリードフレーム５４の外側に延出している。リードフレーム５４とフランジ５５が一体形成されている。リードフレーム５４及びフランジ５５は、金属等の導電性材料からなる。

リードフレーム５４の内面のうち回路基板５１と対向する面（天井面）と電極６との間には半田５６が挟まれ、半田５６によって電極６とリードフレーム５４の内面が接合されている。

また、リードフレーム５４の開口部及びフランジ５５とパッド５３との間には半田５７が設けられ、半田５７によってリードフレーム５４の開口部及びフランジ５５とパッド５３が接合されている。

この搭載構造においては、半導体チップ３で発生した熱がリードフレーム５４によって外部に放熱される。半導体チップ３の片側の面がリードフレーム５４に接しているから、放熱効率が向上している。なお、更に放熱効率を向上させるべく、リードフレーム５４にヒートシンクを取り付けてもよい。

電力半導体装置１の搭載方法及び搭載構造の製造方法について説明する。
まず、図２３に示すように、フランジ５５が設けられたリードフレーム５４を準備し、リードフレーム５４の内側底面に半田５６を塗布し、電極６を半田５６に向けて半導体チップ３をリードフレーム５４内に収容し、電極６とリードフレーム５４を半田５６によって半田付けする。

次に、図２４に示すように、リードフレーム５４の開口を回路基板５１に向けて、半導体チップ３及びリードフレーム５４を回路基板５１に搭載する。半田バンプ１８によってパッド１５とパッド５２を半田付けするとともに、半田５７によってリードフレーム５４の開口部及びフランジ５５をパッド５３に半田付けする（図２２参照）。なお、パッド１５に半田バンプ１８が設けられていない場合には、半田をパッド１５又はパッド５２に塗布して、リフローすることによって、パッド１５とパッド５２を半田付けする。

＜第２の実施の形態＞
本実施形態における半導体装置の構造は、第１実施形態における電力半導体装置１の構造と同じである。本実施形態における半導体装置の製造方法は、第１実施形態に電力半導体装置１の製造方法と相違する。

本実施形態における半導体装置の製造方法について説明する。
まず、図２５に示すように、基材４１上には第１の金属膜６１が成膜され、第１の金属膜６１上には第２の金属膜６２が成膜されている。第１の金属膜６１と基材４１が共に銅からなり、第２の金属膜６２がニッケルからなる。なお、金属膜６１，６２は他の金属からなるものとしてもよい。

次に、フォトリソグラフィー法及びエッチング法によって第２の金属膜６２に開口６４を形成する。また、開口６４に重なる開口６３を第１の金属膜６１に形成する。なお、開口６３，６４の位置は、後に形成するビアホール１３に相当する位置である。

そして、繊維強化樹脂、ポリイミド樹脂又はＢＴレジンからなる絶縁基材１１を第２の金属膜６２上に形成する。この際、絶縁基材１１の一部が開口６３，６４内に埋まる。

その後、半導体チップ３を絶縁基材１１上にフェースダウン実装する工程（図２６参照）から、基材４１をエッチングにより除去する工程（図２７参照）までは、第１の実施の形態の場合と同様である。ここで、半導体チップ３を実装する際には、電極５を開口６３，６４に位置合わせする。また、基材４１をエッチングによって除去しても、第１の金属膜６１が基材４１と異なる材料であるから、第１の金属膜６１がエッチングストッパとして機能し、第１の金属膜６１及び第２の金属膜６２がエッチングされない。

次に、図２８に示すように、第１の金属膜６１をエッチング等によって除去する。第２の金属膜６２は残す。

次に、図２９に示すように、絶縁基材１１に関して半導体チップ３の反対側から開口６４内に向けてレーザーを照射することによって、開口６４内においてビアホール１３を絶縁基材１１に形成する。この際、第２の金属膜６２がマスクとして機能し、レーザーによってビアホール１３が開口６４よりも大きく広がることがない。ビアホール１３が電極５まで通じたら、レーザー照射を止める。

次に、図３０に示すように、残留した第２の金属膜６２をシード層としてフィルドメッキ処理を行うことによって、第２の金属膜６２を金属メッキ膜１５ａに成長させるとともに、ビアホール１３内に導体１４を充填させる。

その後、フォトリソグラフィー法及びエッチング法によって金属メッキ膜１５ａをパッド１５にパターニングする工程から、ダイシング工程までは、第１実施形態の場合と同様である。

１電力半導体装置
３半導体チップ
４側面
５、６電極
１１絶縁基材
１２接着樹脂層
１３ビアホール
１４導体
１５パッド

Claims

パワーデバイスからなる半導体チップであって、その下面に第１電極が形成されるとともにその上面に第２電極が形成された前記半導体チップの下面を接着樹脂によって基材上の絶縁基材に接着する第１工程と、
前記半導体チップを覆うようにして前記絶縁基材に保護基材を貼り付ける第２工程と、
前記基材を前記絶縁基材から除去する第３工程と、
前記絶縁基材に関して前記半導体チップの反対側から前記絶縁基材に向けてレーザーを照射することによって、前記第１電極まで通じるビアホールを前記絶縁基材に形成する第４工程と、
前記絶縁基材にパッドをパターニングして、前記パッドを前記ビアホールを通じて前記第１電極に接触させる第５工程と、
前記絶縁基材から前記保護基材を除去して、前記第２電極を露出させる第６工程と、
を含むことを特徴とする電力半導体装置の製造方法。