JP5214866B2 - 誘電性材料に狭いトレンチを形成する方法 - Google Patents

Description

本発明は、半導体プロセスの分野に関する。

より詳しく言えば、本発明は、ミクロ及びナノ電気機械システムの製造、及び相互接続のための低誘電率絶縁体の製造に関する。本発明は、半導体装置における幅が狭い溝（トレンチ：trench）の分野の探求に貢献するものである。

相互接続は、集積回路の性能およびコストにとって制限要素であり、また、これからも制限要素であり続けるであろう。技術が更にスケールダウンするに連れて、相互接続にまつわる問題は絶えず緊急のものとなってきている。アルミニウムに替わる相互接続材料として低抵抗の銅を導入することは、研究者にある種の新たな難題をもたらすことになる。というのは、銅は、アルミニウム合金と同様のやり方で接続を行うことができないからである。

形状サイズが縮減するに連れて、より幅が狭い銅のトレンチを形成する必要がある。また、より密なパッキング（packing）と多層接続をし易くするために、トレンチは、それがより狭くなるに比例してより深くなってしまう。誘電体内にエッチングされた深いトレンチは、空洞（ボイド：void）や欠陥を伴うことなく、完全に充填されなければならない。現行の技術では、トレンチが深くなるほど欠陥が生じ易い。

トレンチをエッチングし、そのトレンチを電解的に充填し、その後に、化学的に活性なスラリー（slurry）を用いて余分な金属を機械的に磨いて除去するのに、現在は、「デュアル・ダマシン（dual-Damascene）」法が用いられている。高アスペクト比の幅が狭い構造をエッチングし充填することは、デュアル・ダマシン構造にとっては特に困難であろう。

より幅が狭い（細い）トレンチに取り組むことが挑戦であり、これらトレンチの幅を、１０から１のアスペクト比（幅に対する長さの比）で、約２０から３０ナノメートル（ｎｍ）に縮減することが目的である。

半導体工業会の最新の国家技術ロードマップは、アスペクト比が３から１で５０ｎｍから６０ｎｍのトレンチ幅に関しては、２００６年までに、新しいリソグラフィ（lithography）技術が役立つことができるようになることを予言している。図１は、５０ｎｍから６０ｎｍの最小幅と３から１のアスペクト比を備えた最新技術の状態に適合したトレンチを示している。

将来の細いトレンチを満たすために現在用いられているダマシン技術、ＡＬＤ及びＣＶＤのようなバリアー（barrier）積層技術は、（２０−３０ｎｍの幅と１０から１のアスペクト比を有する）これら小さなトレンチに正面から取り組むものではないので、代替的なパターニング（patterning）法、又は少なくともこれら幅が狭いトレンチに有用なテスト構造を有することは、非常に助けとなる。

半導体装置において幅が狭いトレンチを形成するための方法が開示されている。より詳しく言えば、１つ若しくはそれ以上の幅が狭い（細い）トレンチであって、４０ｎｍよりも小さい、好ましくは２０ｎｍと３０ｎｍの間に含まれる幅を有し、好ましくは（約）１０と（約）２の間に含まれる、より好ましくは（約）１０と（約）１の間に含まれるアスペクト比（幅対深さの比）を有するトレンチ、を形成する方法が開示されている。

前記細いトレンチを形成するには、まず、（好ましくは、ブラック・ダイアモンド（登録商標）のようなＳｉＣＯ（Ｈ）の）第１誘電体層内に、暫定的な（テンポラリ：temporary）構造がパターニングされる。

前記テンポラリ構造は、フォトリソグラフィ（photolithography）パターニングによって形作られ、重要とは言えない（ノンクリティカル：non-critical）デザインを有したものであるが、この構造のある部分は、本発明の細いトレンチを創り出すのに用いられることになろう。

前記テンポラリ構造のエッチング中、テンポラリパターンの側壁は、ダメージ（damage）を受けるか、及び／又は化学的に変換される。特に、前記第１誘電体材料におけるテンポラリパターンの側壁は、例えば、前記テンポラリ構造のパターニング中に用いられるプラズマの適正な選択性（セレクティビティ：selectivity）を選ぶことにより、或いは、この代わりに、側壁の化学的酸化のような特別な変換ステップを実行することにより、制御されたやり方でダメージを受ける。前記ダメージは、ダメージを受けた部分が、腐食剤によりエッチング可能になるダメージであり、前記エッチング用腐食剤は、好ましくはフッ化物酸（ＨＦ：fluoridric acid）、より好ましくは５％未満のＨＦ、最も好ましくは約１％のＨＦを含むものである。

その後に、第２誘電体材料がテンポラリ構造範囲内に積層され、そして前記第２誘電体材料の余剰分は、前記第１誘電体材料の上側レベルに達するまで除去される（エッチバック又はＣＭＰ）。前記第２誘電体材料は、（前記第１誘電体材料と同一の又は同一でない）ＣＶＤにより積層されたＳｉＣＯ（Ｈ）誘電体材料であってもよいが、好ましくは、例えば、ＪＳＲ社から商業的に入手できるＬＫＤ（登録商標），シップレイ（Ｓｈｉｐｌｅｙ）社から商業的に入手できるＺｉｒｋｏｎ（登録商標），ＣＣＩＣから商業的に入手できるＮＣＳ（登録商標）などのように、スピンオン（spin-on）タイプの誘電体の低ｋ材料（すなわち、ｋ値が３．９よりも低い）である。

その後に、第１誘電体材料のダメージを受けた部分を除去するのにエッチング処理が適用され、非常に小さいつまり幅が狭いトレンチが創り出される。前記エッチング処理は、第１誘電体材料のダメージ部分に対して選択的でなければならない。

前記幅が狭いトレンチは、５０ｎｍよりも小さい、好ましくは２０ｎｍと３０ｎｍの間に含まれる幅を有し、１０から２又はより好ましくは１０から１のアスペクト比（幅対深さの比）を有するトレンチとして特徴付けられる。

前記幅が狭いトレンチは、非常に小さい（１０−３０ｎｍ幅の）トレンチ内でのバリアーの積層、銅メッキ及びシード層の積層を研究し最適化するためのテスト手段として用いることができる。

本発明は、誘電体材料内に幅の狭いトレンチを形成する方法を提供するものであり、以下のステップを備えている：
−基板上にエッチング停止層を積層する
−前記エッチング停止層の上部に第１誘電体層を積層する
−前記第１誘電体層にテンポラリパターンをパターニングする
−前記テンポラリパターンの側壁を、腐食剤でエッチング可能となるようにダメージを与える（変換させる）
−前記テンポラリ構造内に第２誘電体層を積層する
−前記第２誘電体層の上側レベルが前記第１誘電体層のレベルと等しくなるように、前記第２誘電体層の余剰分を除去する
−前記第１誘電体層のダメージ部分を幅の狭いトレンチが形成されるように、腐食剤を用いて選択的に除去する。

本発明に係る方法では、前記幅が狭いトレンチは、好ましくは５０ｎｍよりも小さい、より好ましくは４０ｎｍよりも小さい、そして最も好ましくは３０ｎｍよりも小さい、幅を有している。

好ましくは、前記トレンチの幅は、（約）５０ｎｍと（約）１０ｎｍの間、より好ましくは（約）４０ｎｍと（約）２０ｎｍの間、そして更に好ましくは（約）３０ｎｍと（約）２０ｎｍの間、に含まれる。

好ましくは、アスペクト比は、（約）１０から（約）２までの間で、より好ましくは（約）１０から（約）１までの間で、変化する。

本発明に係る方法では、前記「選択的」なエッチングは湿式（ウエット：wet）エッチングであり、前記腐食剤は好ましくはＨＦを含んでいる。前記第１腐食剤成分は、（約）５重量％未満のＨＦ、好ましくは（約）２重量％未満のＨＦ、そしてより好ましくは（約）１重量％未満のＨＦを含み得る。前記選択的なエッチングは乾式（ドライ：dry）エッチング処理であってもよい。

本発明に係る方法では、前記第１誘電体層用の材料及び第２誘電体層用の材料は、前記腐食剤に対する耐性がなければならない。

本発明に係る方法では、前記第１誘電体層におけるテンポラリ構造のパターニングは、酸化プラズマによって行うことができ、このプラズマは、酸素を含み、更には過フッ化炭素（炭化水素）成分を含み得る。

本発明に係る方法では、前記テンポラリ構造をパターニングするステップと、前記テンポラリ構造の側壁にダメージをもたらすステップとは、同時に行われる。

この代わりに、前記側壁は別の処理ステップでダメージを受けてもよい。

本発明は、また、幅の狭いトレンチを作製する本発明方法のステップを備えた半導体装置を作製する方法を提供する。

本発明は、また、本発明方法によって得られる装置であって、幅の狭いトレンチを備えた装置を提供する。前記幅の狭いトレンチは、好ましくは５０ｎｍよりも小さい、より好ましくは４０ｎｍよりも小さい、そして最も好ましくは３０ｎｍよりも小さい、幅を有している。特に、前記トレンチの幅は、（約）５０ｎｍと（約）１０ｎｍの間、好ましくは（約）４０ｎｍと（約）２０ｎｍの間、そしてより好ましくは（約）３０ｎｍと（約）２０ｎｍの間、に含まれる。前記幅が狭いトレンチのアスペクト比は、（約）１０から（約）２までの間で、より好ましくは（約）１０から（約）１までの間で、変化する。

全ての図形／図面は、本発明の幾つかの様相および実施形態を例示することを意図している。明瞭化のために、装置は簡略化して示されている。全ての変更およびオプションが示されているわけではないので、本発明は与えられた図面の内容に限定されるものではない。異なる図面において、同様の部分を参照する場合には同様の数字符号が使用されている。

図２から図７は、幅が狭いトレンチを形成するための本発明に係る方法の異なる処理ステップを示すものである。

本発明は、半導体装置における幅の狭いトレンチを形成するための方法を提供するものである。特に、５０ｎｍよりも小さい幅、好ましくは２０ｎｍから３０ｎｍの幅を有し、１０から２のアスペクト比（幅対深さの比）、より好ましくは１０から１のアスペクト比を有する、幅の狭いトレンチを形成する方法が開示されている。

幅が狭いトレンチの形成は、局所的に第１誘電体層用の材料の特性を化学的に変化させることに基づいており、その結果、前記第１誘電体層用の材料は化学的に変換され、腐食剤でエッチング可能になる。

好ましくは、まず、前記第１誘電体層にテンポラリ構造が創り出される。前記テンポラリ構造は、フォトリソグラフィパターニングによって形作られ、重要とは言えないデザインを有しているが、この構造の部分は本発明の幅が狭いトレンチを創り出すのに用いられることになる。前記テンポラリパターンの側壁は、ダメージを受けるか、及び／又は化学的に変換され、その結果、これら側壁は、第１エッチング物質によりエッチングできるようになる。

第２誘電体材料がテンポラリ構造範囲内に積層され、もし必要であれば、その上側レベルが第１誘電体のレベルに等しくなるように平坦化される。かかる平坦化ステップは、化学的機械的平坦化（ＣＭＰ）又はエッチバック（etchback）であっても良い。

前記第１誘電体の範囲内の変換（好ましくは酸化ステップ）は、酸化ステップ、例えば、ＵＶオゾン処理、或いは酸化剤の添加を伴った超臨界炭酸ガスを導入することにより、酸素含有プラズマ中で、非同時に、（非等方性ドライエッチングでなされる）テンポラリ構造のパターニング中に、成し遂げられる。

半導体装置における相互接続に用いられる幅の狭いトレンチを形成するための、本発明に係る方法が、図２から図７に例示されている。この方法は、基板上へのエッチング停止層１の積層で始まる。前記基板は、アクティブデバイスを備えたＳｉウエハー（wafer）或いは半導体プロセスに好適な任意の基板であってよい。前記エッチング停止層は、ＳｉＣ，ＳｉＮ等であってよい。

その後に、前記エッチング停止層１上に第１誘電体層２が積層される。該層の厚さは、本発明により創成される幅の狭いトレンチの深さを決定付け、２０ｎｍから４０ｎｍの幅を有する細いトレンチを意図しているならば、最終的に形成されるトレンチにおいて１０から２又は１０から１のアスペクト比が得られるように、積層される第１誘電体層の厚さは、好ましくは、２００ｎｍと４００ｎｍの間にある。

前記第１誘電体層２用の材料の積層は、例えば、プラズマエンハンスド化学蒸着法（ＰＥ−ＣＶＤ）、化学蒸着法（ＣＶＤ）、スピンオン堆積法などの方法により行うことができる。前記第１誘電体層２用の材料の例としては、有機珪酸塩ガラス（ＯＳＧ）、一般にＳｉＯＣ（Ｈ）材料とも称される（水素化）シリコンオキシカーバイド、或いは（より高い多孔性の誘導体を含む）炭素ドープ酸化物が挙げられる。これら材料の例としては、（ＢＤと称される）ブラックダイヤモンド（登録商標）、コーラル（登録商標）或いはオーロラ（登録商標）のような商業的に入手可能な材料が挙げられる。

前記第１誘電体層２には、テンポラリ構造がパターニングされる。これを成し遂げるために、（少なくともレジスト及び反射防止コーティングを備えた）感光体層３が前記第１誘電体層２上に積層され、フォトリソグラフィプロセスによりテンポラリパターンが前記感光体層３に転写される。ドライエッチングパターニングにより、テンポラリパターンが前記第１誘電体層２に転写される。その後、残余のレジスト及びポリマー（不図示）が、ドライアッシュプラズマとウェットストリップの組み合わせにより除去される。図２は、本発明に係るテンポラリパターンのフォトリソグラフィパターニングを示している。

もし必要であれば、ドライエッチングプロセスを容易にするために、（前記第１誘電体層２と感光体層３の間に位置する）ハードマスク層（金属製）を追加して積層することもできる。

前記第１誘電体層２のテンポラリパターンの側壁は、腐食剤によりエッチング可能になるように、変換（本出願では、「ダメージ」とも称される）される必要がある。

第１誘電体層２の変換された部分４への変換は、第１誘電体層２用の材料のドライエッチング（パターニング）及び／又は酸化プラズマを用いた灰化（アッシング：ashing）中に、同時に行われる。

第１誘電体層２の変換／ダメージ部分４への変換は、第１誘電体層２用の材料のドライエッチングの後に、ＵＶオゾン処理、酸化剤の添加を伴った超臨界ＣＯ_２（ＳＣＣＯ_２）などの、追加的な（酸化）処理を行うことにより、非同時に行うこともできる。第１誘電体層２を酸化するために、幾つかの他の酸化処理が適用可能である。

第１誘電体層２用の材料が、例えば、ブラックダイヤモンドのようなＳｉＣＯ（Ｈ）材料である場合には、元の第１誘電体層２用の材料に比して、変換された誘電体層部分４における炭素濃度が減少する結果となる。変換された誘電体層部分４は、炭素が減損したＳｉＣＯ（Ｈ）材料である。第１誘電体層２の変換された誘電層部分４への変換の程度は、ＳｉＣＯ（Ｈ）材料のタイプ、特に、第１誘電体層２用の材料の気孔性や炭素含有量に依存する。ＳｉＣＯ（Ｈ）材料から炭素を完全に除去した場合には、ＳｉＯ_ｘ材料と称される。ＳｉＯ_ｘ被膜（フィルム：film）は、Ｓｉ（ケイ素）及びＯ（酸素）を含有する膜であって、両者が化合物を生成するようには関係付けられていない膜に相当する。この種の被膜は、ＳｉＯ_２のものに比して、より欠陥が多く、また、より少なくしか架橋されていない。ＳｉＯ_ｘ材料は、より架橋されていないので、ＨＦエッチング（除去処理）をより受け易い。

変換された／ダメージを受けた側壁を備えたテンポラリパターンが図３に示されており、その構造の正面図および平面図は、ダメージを受けていない領域２に向かってのダメージ（を受けた）領域４の寸法を明確に示している。

その後に、第２誘電体層５用の材料で成る第２誘電体層５が、前記テンポラリ構造内に積層される。図４は、本発明に係るテンポラリパターンが前記第２誘電体層５用の材料で完全に満たされる、第２誘電体層５の堆積（誘電体充填とも称される）を示している。好ましくはないが、前記第２誘電体層５用の材料は第１誘電体層２用の材料と同一であってもよい。前記第２誘電体層５用の材料は、好ましくは、非常に共形（コンフォーマル：conformal）に積層され、テンポラリ構造を完全に満たすことができる、スピンオン誘電体である。スピンオンタイプの誘電体の低ｋ材料（すなわち、ｋ値が３．９よりも低い）の例としては、ＪＳＲ社から商業的に入手できるＬＫＤ（登録商標），シップレイ（Ｓｈｉｐｌｅｙ）社から商業的に入手できるＺｉｒｋｏｎ（登録商標），ＣＣＩＣ社から商業的に入手できるＮＣＳ（登録商標）などが挙げられる。

必要な場合には、前記第２誘電体層５用の材料の余剰分は、第２誘電体層５の上側レベルが前記第１誘電体層２のレベルに等しくなるように除去される。この除去プロセスは、平坦化とも言われるが、化学的機械的研磨またはエッチバックにより（湿式もしくは乾式で）行うことができる。その結果として得られる構造（平面図および側面図）が図５に示されている。

必要な場合には、ボンドパッド（bond pad）のクリヤアウト（clear out）があり、これは図６に示されている。前記ボンドパッドは、幅が狭いトレンチの品質を（そのトレンチを導電性材料で満たした後に）評価するために、電気的な計測および／又は信頼性の調査が求められる場合に、必要とされる。ボンドパッドのクリヤアウトを実行するためには、エッチング停止層１上に止まる第２誘電体層５に、第２のフォトリソグラフィパターンが転写される。前記ボンドパッドにおける第２誘電体層５用の材料の除去は、非等方性エッチングによって達成することができる。図６の第２の断面図は、（幅の狭い）トレンチの両端部に開放（オープン：open）構造を創り出す、ボンドパッドのクリヤアウトを明瞭に示している。

第１誘電体層２のダメージを受けた／変換された部分４は、幅の狭いトレンチ６が創成されるように前記第１誘電体層２におけるダメージを受けた／変換された部分４をエッチング用腐食液で除去する、選択的なエッチング処理によって、最終的に除去される。その結果として得られる幅の狭いトレンチを備えた構造が図７に示されている。

本発明に係る方法においては、前記「選択的な」エッチングは好ましくはウエットエッチングであり、前記腐食液は好ましくはＨＦを含むものである。前記第１腐食液成分は、（約）５重量％未満のＨＦ、好ましくは（約）２重量％未満のＨＦ、そしてより好ましくは（約）１重量％未満のＨＦを含み得る。前記選択的なエッチングはドライエッチング処理であってもよい。また、この選択的なエッチングは、好ましくは、ＨＦを含有した水性の溶液中に構造体を浸漬させることにより行われる。

本発明に係る方法においては、前記第１誘電体層２用の材料及び第２誘電体層５用の材料は、前記腐食液に対し耐性がなければならない。

本発明に係る方法においては、第１誘電体層２におけるテンポラリ構造のパターニング（ドライエッチング）は、酸化プラズマによって行うことができ、前記プラズマは、酸素を含み、更には過フッ化炭素（炭化水素）成分を含み得る。

本発明に係る方法においては、前記変換された誘電体材料４は、好ましくは５０ｎｍよりも小さい、最も好ましくは約２０ｎｍから４０ｎｍの面内寸法を有している。

本発明において記載されたトレンチは、好ましくは、半導体装置のラインの後端（ＢＥＯＬ）における（デュアル）ダマシン構造の部分であり、つまり、前記ＢＥＯＬにおける相互接続構造として用いることができる。

本発明において記載されたトレンチは、好ましくは、バリアー層、シード層および／又は幅が狭いトレンチ内での銅の堆積プロセスの研究および最適化に用いられる。

図８は、前記幅が狭いトレンチ内でのバリアー層７の（及び随意的にはシード層の）積層を示している。

図９は、前記幅が狭いトレンチ内での導電性材料８の積層（例えばメッキ処理による銅の積層）を示している。材料（バリアー層および／又は銅）の過剰分の除去に必要とされる平坦化ステップは、図示されていない。

（先行技術）５０ｎｍから６０ｎｍの最小幅と３から１のアスペクト比を備えた最新技術の状態に適合したトレンチを示す図である。 本発明に係るテンポラリパターンのフォトリソグラフィパターニングを示す図である。 本発明に係る第１誘電体層へのテンポラリパターンのパターニング（ドライエッチング）を示す図で、好ましくは、同時に前記テンポラリパターンの側壁を変換してそれらが腐食剤でエッチングできるようにしている。もし必要であれば、フォトリソグラフィの任意の残留物を除去するために、特別のレジスト・アッシュ／ストリップ・ステップが実行される。 本発明に係るテンポラリパターンが前記第２誘電体層用の材料で完全に満たされる、第２誘電体層の堆積（誘電体充填とも称される）を示す図である。 本発明に係る第２誘電体層の部分的な除去（平坦化とも称される）を示す図であり、その結果第２誘電体層の上側レベルが前記第１誘電体層のレベルに等しくなる。このステップは（湿式もしくは乾式の）化学的機械的研磨またはエッチバックによって行うことができる。 本発明に係る（随意的な）ボンドパッドのクリヤアウトステップを示す図であり、この図６の断面２は、ボンドパッドのクリヤアウトが（幅の狭い）トレンチの両端部に開放した構造を創り出すことを明瞭に示している。 第１誘電体層用の材料のダメージ部分を除去して非常に小さい又は幅が狭いトレンチが創成されるのに用いられる、本発明に係る選択的なエッチングプロセスを示す図である。 前記幅の狭いトレンチの側壁上へのバリアー層（及び随意的にはシード層）の堆積を示す図である。 前記幅の狭いトレンチ内での銅の積層（例えばメッキ）を示す図である。

符号の説明

１ エッチング停止層
２ 第１誘電体層
３ 感光体層
４ 変換された誘電体層
５ 第２誘電体層
６ トレンチ
７ バリアー層
８ 導電性材料

Claims (15)

1. ４０ｎｍよりも小さい幅を有するトレンチを形成する方法であって、
   基板上にエッチング停止層（１）を積層するステップと、
   前記エッチング停止層（１）の上部に第１誘電体層（２）を積層するステップと、
   前記第１誘電体層（２）にテンポラリ構造をパターニングするステップと、
   前記パターニングされたテンポラリ構造の側壁に、腐食剤でエッチング可能となるように、ダメージを与える又は変換させるステップと、
   前記テンポラリ構造内に第２誘電体層（５）を積層するステップと、
   前記第２誘電体層（５）の上側レベルが前記第１誘電体層（２）のレベルと等しくなるように、前記第２誘電体層（５）の余剰分を除去するステップと、
   前記第１誘電体層（２）のダメージを受けた又は変換された部分（４）を、幅の狭いトレンチが形成されるように、腐食剤を用いて選択的に除去するステップと、を備え、
   更に、前記テンポラリ構造をパターニングするステップは、
   前記第１誘電体層（２）上に感光体層（３）を積層するステップと、
   前記テンポラリ構造をリソグラフィ技術で前記感光体層（３）に転写するステップと、
   その後に、前記テンポラリ構造をドライエッチングにより前記第１誘電体層（２）に転写するステップと、を備えており、
   前記第１誘電体層（２）用の材料及び前記第２誘電体層（５）用の材料は、前記腐食剤に対して耐性がある、
   ことを特徴とする方法。
2. 前記第１誘電体層（２）上にハードマスク又はメタルハードマスクが積層されることを特徴とする請求項１に記載のトレンチを形成する方法。
3. 前記テンポラリ構造をパターニングするステップと、該テンポラリ構造の側壁にダメージを与える又は変換させるステップと、が同時に行われることを特徴とする請求項１又は２に記載のトレンチを形成する方法。
4. 前記テンポラリ構造をパターニングするステップと、該テンポラリ構造の側壁にダメージを与える又は変換させるステップとは、酸化プラズマにより行われることを特徴とする請求項３記載のトレンチを形成する方法。
5. 前記プラズマは酸素を含んでいることを特徴とする請求項４記載のトレンチを形成する方法。
6. 前記プラズマは、１つ若しくはそれ以上の過フッ化炭素（炭化水素）成分を更に含んでいることを特徴とする請求項４又は５に記載のトレンチを形成する方法。
7. 前記腐食剤は、ＨＦを含んだウエット腐食剤であることを特徴とする請求項１から６の何れか一に記載のトレンチを形成する方法。
8. 前記腐食剤は、５重量％未満のＨＦを含んでいることを特徴とする請求項１から７の何れか一に記載のトレンチを形成する方法。
9. 前記第１誘電体層（２）用の材料は、ＳｉＣＯ（Ｈ）材料であることを特徴とする請求項１から８の何れか一に記載のトレンチを形成する方法。
10. 前記第２誘電体層（５）用の材料は、スピンオンタイプの低ｋ材料であることを特徴とする請求項１から９の何れか一に記載のトレンチを形成する方法。
11. 前記テンポラリ構造の側壁にダメージを与える又は変換させるステップは、酸化剤の添加を伴ったＵＶオゾン処理または酸化剤の添加を伴ったＳＣＣＯ_２処理によって行われることを特徴とする請求項１から１０の何れか一に記載のトレンチを形成する方法。
12. 前記第１誘電体層（２）のダメージを受けた又は変換された部分（４）は、５０ｎｍよりも小さい面内寸法を有していることを特徴とする請求項１から１１の何れか一に記載のトレンチを形成する方法。
13. 前記幅の狭いトレンチは、１０から１のアスペクト比を有していることを特徴とする請求項１から１２の何れか一に記載のトレンチを形成する方法。
14. 前記トレンチ内にバリアー層（７）を積層するステップと、
    前記バリアー層上に随意的にシード層を積層するステップと、
    前記シード層またはバリアー層上に導電性材料（８）を積層してトレンチを完全に満たすステップと、
    を更に備えていることを特徴とする請求項１から１３の何れか一に記載のトレンチを形成する方法。
15. ４０ｎｍよりも小さい幅のトレンチを有する半導体装置を製作する方法であって、
    請求項１から１４の何れか一に記載のトレンチを形成する方法を備えることを特徴とする半導体装置を製作する方法。