Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP5219908B2 - タッチパネル装置 - Google Patents
[go: Go Back, main page]

JP5219908B2 - タッチパネル装置 - Google Patents

タッチパネル装置 Download PDF

Info

Publication number
JP5219908B2
JP5219908B2 JP2009098235A JP2009098235A JP5219908B2 JP 5219908 B2 JP5219908 B2 JP 5219908B2 JP 2009098235 A JP2009098235 A JP 2009098235A JP 2009098235 A JP2009098235 A JP 2009098235A JP 5219908 B2 JP5219908 B2 JP 5219908B2
Authority
JP
Japan
Prior art keywords
touch
width
electrode
area
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009098235A
Other languages
English (en)
Other versions
JP2010250493A (ja
Inventor
宏治 土井
則夫 萬場
浩司 永田
俊志 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2009098235A priority Critical patent/JP5219908B2/ja
Priority to KR20100033846A priority patent/KR101138622B1/ko
Priority to US12/759,045 priority patent/US9024886B2/en
Priority to CN2010101642515A priority patent/CN101866239B/zh
Priority to EP10003950.2A priority patent/EP2241959B1/en
Publication of JP2010250493A publication Critical patent/JP2010250493A/ja
Priority to US13/271,804 priority patent/US20120031657A1/en
Application granted granted Critical
Publication of JP5219908B2 publication Critical patent/JP5219908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/021Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/021Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/20Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/823Interconnections through encapsulations, e.g. pillars through molded resin on a lateral side a chip
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/20Configurations of stacked chips
    • H10W90/22Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/20Configurations of stacked chips
    • H10W90/26Configurations of stacked chips the stacked chips being of the same size without any chips being laterally offset, e.g. chip stacks having a rectangular shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/20Configurations of stacked chips
    • H10W90/297Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making

Landscapes

  • Position Input By Displaying (AREA)
  • Switches That Are Operated By Magnetic Or Electric Fields (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明はタッチパネル(タッチスクリーン)装置に関し、特に、投影型(projected capacitive type)の静電容量方式タッチパネルにおいてタッチ位置を検出する技術に関する。
タッチパネルは、入力装置(タッチパッド)と出力装置(フラットパネルディスプレイ)が一体化されたユーザインタフェース装置である。ディスプレイに表示された操作対象を指等で直接タッチする、という直感的な操作方法を特徴としており、情報端末等で広く利用されている。
タッチパネルには様々な実現方式があるが、その一方式として、投影型静電容量方式がある。本方式では、パネル上に複数の電極を配置しておき、指先がパネルに接近した際に発生する各電極の静電容量の変化に基づいて、タッチ位置を検出する。電極に透過率の高い素材を用い、これをディスプレイパネル上に配置することで、タッチパネルを構成できる。
入力装置としてのタッチパネルの性能指標に、タッチ位置の検出精度がある。パネル上においてユーザが実際にタッチした位置と、検出された位置の誤差が小さいほど、精度が高いとされる。
投影型静電容量方式のタッチパネルにおいてタッチ位置を高い精度で検出する技術の例として、特許文献1に記載された方法が挙げられる。このタッチ位置検出方法では、X、Yそれぞれ方向の位置を検出するための電極において、タッチ時に指先が同時に複数の電極に触れるような配置(電極パターン)とすることで、タッチ位置を高精度に求めることを可能としている。
特表2003−511799号公報
しかしながら、従来のタッチ位置検出方法では、タッチ時に指先がパネルに触れる範囲(タッチ領域)が、電極の配置された領域(電極領域)からはみ出す場合、検出されるタッチ位置の精度が低下してしまうという問題がある。これを防止するためには、タッチ位置検出の有効範囲を、電極領域の内側における一定範囲内に限定する必要がある。このため、パネル全体に電極を配置したとしても、パネルの端にタッチ位置を検出できない領域ができてしまう。
本発明は、以上のような課題を解決するためのもので、その目的は、タッチ領域が電極領域からはみ出す場合においてもタッチ位置を高い精度で検出すること、またこれにより、電極領域の全体をタッチ位置検出の有効範囲とするタッチパネルを提供することである。
タッチ領域の形状を例えば円と仮定する。前記タッチ領域円と電極領域が重なる領域のX方向の幅およびY方向の幅を、センサ測定値から求める。前記X方向の幅とY方向の幅が異なる場合、タッチ領域が電極領域からはみ出しているものと判定し、前記タッチ領域円の中心の位置をタッチ位置とみなして算出する。
X方向またはY方向のどちらか一方向において、タッチ領域が電極領域からはみ出している場合においても、タッチ位置を高い精度で検出できる。
タッチパネル・モジュールの全体構成を示すブロック図である。 タッチパネル1の断面構造を示す断面図である。 タッチ位置検出処理の手順を示すフローチャートである。 タッチ領域が電極領域からはみ出している場合のセンサ測定値の例を示す図である。 タッチ領域が電極領域からはみ出している場合のタッチ位置の算出方法を示す図である。
以下、本発明の実施例を説明する。
図1は、本実施例で用いるタッチパネル・モジュール(タッチパネル装置)の全体構成を示すブロック図である。前記タッチパネル・モジュールは、タッチパネル1、静電容量検出部2、制御部3、記憶部4、およびバス接続信号線5から構成される。タッチパネル1には、ユーザのタッチを検出するためのセンサ端子である電極パターン(電極X1〜5および電極Y1〜5)が形成されている。静電容量検出部2は、電極X1〜5および電極Y1〜5と接続しており、前記各電極の静電容量を測定する。制御部3は、前記静電容量の測定結果に基づいてタッチ位置の検出を行い、バス接続信号線5を介して前記検出結果をホストへ通知する。記憶部4は、制御部3がタッチ位置検出処理を行う上で必要となるパラメータおよび作業用データとして次のものを格納する。基準値41、測定値42、差分値43は、電極の総数を要素数とする配列データである。本実施例においては、前記配列の要素数は10である。タッチ閾値44、変換比率45、重なり幅X46、重なり幅Y47は、単一の数値データである。
図2は、タッチパネル1の断面構造を示す断面図である。タッチパネル1は、基板層13を底面とし、順に電極層Y、絶縁層12、電極層X、保護層11を積層させた構造を持つ。
図3は、タッチ位置検出処理の手順を示すフローチャートである。
図4は、タッチ領域が電極領域からはみ出している場合のセンサ測定値の例を示す図である。
図5は、タッチ領域が電極領域からはみ出している場合のタッチ位置の算出方法を示す図である。
以下、図3のフローチャートに基づいて、タッチ位置を検出する処理の流れを説明する。
タッチパネル・モジュールの電源が入れられると以下の処理が開始される。
ステップS1において、制御部3は、基準値41を初期化する。具体的には、全電極(電極X1〜5および電極Y1〜5)のそれぞれについて静電容量を測定し、得られた値を各電極の基準値41として格納する。基準値41は、各電極の非タッチ時の静電容量である。ここでは、電源投入時においてはタッチパネル1がタッチされていない状態であることを仮定している。
ステップS2において、制御部3は、まず全電極のそれぞれについて静電容量を測定し、得られた値を各電極の測定値42として格納する。また、次の式(1)によって求めた値を差分値43として格納する。
差分値43=測定値42−基準値41 (1)
ただし、式(1)で求めた値が負の値となった場合は、かわりに0を差分値43として格納する。差分値43は、各電極においてタッチによって増加した静電容量である。
以下、求めた差分値43が図4に示す状態であったことを仮定して説明を進める。図4において、タッチパネル1の上側の図は電極X1〜5の差分値43とタッチ閾値44の例を示すグラフである。横軸は電極X1〜5を表し、棒グラフの高さが差分値43を表す。電極X1、X2の差分値43はタッチ閾値44以上であり、電極X3〜5の差分値43はタッチ閾値44未満である。図4において、タッチパネル1の右側の図は電極Y1〜5の差分値43とタッチ閾値44の例を示すグラフである。横軸は電極Y1〜5を表し、棒グラフの高さが差分値43を表す。電極Y2〜4の差分値43はタッチ閾値44以上であり、電極Y1、Y5の差分値43はタッチ閾値44未満である。
ステップS3において、制御部3は、タッチパネル1がタッチされているか否かを判定する。具体的には、全電極のそれぞれについて、その差分値43と、予め設定されたタッチ閾値44の値とを比較する。ここで、X軸およびY軸の両方において、少なくとも1つの電極の差分値43がタッチ閾値44以上の値であった場合、タッチ有りと判定して、ステップS4へ進む。前記条件を満たさない場合は、タッチ無しと判定して、ステップS2へ戻る。図4に示す状態においては、電極X1、X2および電極Y2〜4の差分値43がタッチ閾値44以上の値であるため、タッチ有りと判定される。
ステップS4において、制御部3は、次の式(2)および(3)によって求めた値を、それぞれ重なり幅X46および重なり幅Y47として格納する。
重なり幅X46=MAX(Y軸の差分値43)*変換比率45 (2)
重なり幅Y47=MAX(X軸の差分値43)*変換比率45 (3)
ここで関数MAXは、複数の値の中から最大のものを選択して返す関数である。図4においては、X軸では電極X1の差分値43、Y軸では電極Y3の差分値43がそれぞれ最大である。変換比率45は予め設定された値であり、差分値43の値をタッチパネル1上の長さに変換するための比率である。重なり幅X46および重なり幅Y47は、図5に示すように、それぞれ、タッチパネル1上のタッチされた領域(タッチ領域)と、電極が配置された領域(電極領域6)とが重なる領域のX方向の幅およびY方向の幅である。
式(2)で重なり幅X46が求められる理由は次のとおりである。図4からわかるように、電極Y3はタッチ領域と重なるX方向の幅が最も長いため、静電容量の変化は最も大きく、右側の図に示すように差分値43は最も大きい。電極Y2、Y4はタッチ領域と重なるX方向の幅が電極Y3より短いため、静電容量の変化は電極Y3より少なく、右側の図に示すように差分値43は電極Y3の差分値よりも小さい。電極Y1、Y5はタッチ領域と重なるX方向の幅がわずかであるため、静電容量の変化はわずかであり、右側の図に示すように差分値43はわずかである。重なり幅X46は、タッチ領域と電極領域6とが重なる領域のX方向の幅であるから、重なり幅X46は、タッチ領域と重なるX方向の幅が最も長い電極である電極Y3がタッチ領域と重なるX方向の幅に比例することになり、電極Y3の差分値43に比例することになる。したがって、重なり幅X46は式(2)によって求められる。変換比率45は実験等によって求めればよい。
式(3)で重なり幅Y47が求められる理由は次のとおりである。図4からわかるように、電極X1はタッチ領域と重なるY方向の幅が最も長いため、静電容量の変化は最も大きく、上側の図に示すように差分値43は最も大きい。電極X2はタッチ領域と重なるY方向の幅が電極X1より短いため、静電容量の変化は電極X1より少なく、上側の図に示すように差分値43は電極X1の差分値よりも小さい。電極X3はタッチ領域と重なるY方向の幅がわずかであるため、静電容量の変化はわずかであり、上側の図に示すように差分値43はわずかである。電極X4、X5はタッチ領域と重なるY方向の幅がないため、静電容量の変化はなく、上側の図に示すように差分値43はゼロである。重なり幅Y47は、タッチ領域と電極領域6とが重なる領域のY方向の幅であるから、重なり幅Y47は、タッチ領域と重なるY方向の幅が最も長い電極である電極X1がタッチ領域と重なるY方向の幅に比例することになり、電極X1の差分値43に比例することになる。したがって、重なり幅Y47は式(3)によって求められる。変換比率45は実験等によって求めればよい。
ステップS5において、制御部3は、重なり幅X46と重なり幅Y47の値を比較する。両者の差が所定の閾値より小さい場合、タッチ領域全体が電極領域6の内側に収まっているものと判定し、ステップS6へ進む。そうでない場合はステップS7へ進む。
ステップS6では、差分値43に基づいてタッチ位置を求める。具体的には、X軸およびY軸のそれぞれについて、差分値43を重みwiとし、各電極の位置をxi、yiとした場合の加重平均を求める。すわなち、次の式(4)、式(5)の計算を行う。
タッチ位置(X座標)=Σ(wi*xi)/Σ(wi) (4)
タッチ位置(Y座標)=Σ(wi*yi)/Σ(wi) (5)
以上により、タッチ領域が電極領域6からはみ出していない場合のタッチ位置検出の1サイクルが完了し、ステップS2へ戻る。
ステップS7では、タッチ領域の形状を円であると仮定し、前記円の中心位置をタッチ位置とみなして算出する。ここでは、図5に示すとおり、タッチ領域が電極領域6からX方向にはみ出しているものと仮定する。このとき、タッチ位置のX座標は次の式(6)により求められる。
タッチ位置(X座標)=重なり幅X46−重なり幅Y47/2 (6)
図5におけるXがX座標、Rが重なり幅Y47/2にそれぞれ対応する。Y座標は、タッチ領域が電極領域6からはみ出していない場合の計算式(5)により求める。また、タッチ領域が電極領域6からY方向にはみ出している場合については、前記の算出方法において、XとYとを入れ替えることで同様にタッチ位置を求められる。
以上により、タッチ領域が電極領域6からはみ出している場合のタッチ位置検出の1サイクルが完了し、ステップS2へ戻る。
上記の説明においては、タッチ領域の形状は円であることを仮定したが、そうでない場合においても、重なり幅X46および重なり幅Y47を基にタッチ位置を算出可能であれば、本実施例を適用できる。すなわち、タッチ領域と電極領域とが重なる領域のX方向の幅およびY方向の幅を求め、求めたX方向の幅およびY方向の幅からタッチ領域の中心の位置を求め、その中心の位置をタッチ位置として算出すればよい。タッチ領域の形状は、任意の図形であると仮定することができる。例えば、円または楕円であると仮定してもよいし、あるいはX方向の幅とY方向の幅の比率が一定である(例えば、正方形や長方形あるいは角が丸みを帯びた正方形や長方形)と仮定してもよい。また、実験等によってタッチ領域の形状を決めてもよい。
なお、本発明は、以上に述べた実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
1 タッチパネル
11 保護層
12 絶縁層
13 基板層
X,Y 電極層
X1〜5 電極(X軸)
Y1〜5 電極(Y軸)
2 静電容量検出部
3 制御部
4 記憶部
5 バス接続信号線
6 電極領域

Claims (4)

  1. 複数のセンサにおける測定値に基づいてタッチ位置を検出するタッチパネル装置において、X方向のタッチ位置およびY方向のタッチ位置を検出するためのセンサ測定値に基づいて、タッチ領域と電極領域とが重なる領域のX方向の幅およびY方向の幅を求め、前記X方向の幅およびY方向の幅から前記タッチ領域の中心の位置を求め、前記中心の位置をタッチ位置として算出するタッチパネル装置であって、第1の方向のタッチ位置を、前記タッチ領域と電極領域とが重なる領域の第1の方向の幅から前記タッチ領域と電極領域とが重なる領域の第2の方向の幅の2分の1を減算した値として算出することを特徴とする、タッチパネル装置。
  2. 前記タッチ領域の形状は、X方向の幅とY方向の幅の比率が一定であると仮定することを特徴とする、請求項1に記載のタッチパネル装置。
  3. 前記タッチ領域の形状は、円または楕円であると仮定することを特徴とする、請求項1に記載のタッチパネル装置。
  4. 前記タッチ領域と電極領域とが重なる領域のX方向の幅を、Y軸のセンサ測定値の最大値に予め設定された値を乗算して求め、前記タッチ領域と電極領域とが重なる領域のY方向の幅を、X軸のセンサ測定値の最大値に予め設定された値を乗算して求めることを特徴とする、請求項1に記載のタッチパネル装置。
JP2009098235A 2009-04-14 2009-04-14 タッチパネル装置 Active JP5219908B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009098235A JP5219908B2 (ja) 2009-04-14 2009-04-14 タッチパネル装置
KR20100033846A KR101138622B1 (ko) 2009-04-14 2010-04-13 터치 패널 장치
US12/759,045 US9024886B2 (en) 2009-04-14 2010-04-13 Touch-panel device
CN2010101642515A CN101866239B (zh) 2009-04-14 2010-04-14 触摸面板装置
EP10003950.2A EP2241959B1 (en) 2009-04-14 2010-04-14 Touch-panel device
US13/271,804 US20120031657A1 (en) 2009-04-14 2011-10-12 Electronic device mounting structure and electronic device mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009098235A JP5219908B2 (ja) 2009-04-14 2009-04-14 タッチパネル装置

Publications (2)

Publication Number Publication Date
JP2010250493A JP2010250493A (ja) 2010-11-04
JP5219908B2 true JP5219908B2 (ja) 2013-06-26

Family

ID=43312759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009098235A Active JP5219908B2 (ja) 2009-04-14 2009-04-14 タッチパネル装置

Country Status (2)

Country Link
US (1) US20120031657A1 (ja)
JP (1) JP5219908B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051530A (ja) * 2011-08-30 2013-03-14 Yamaha Corp フェーダ操作子及びそれを備えた操作子装置
US9257396B2 (en) 2014-05-22 2016-02-09 Invensas Corporation Compact semiconductor package and related methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036431A (en) * 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
JPH0828583B2 (ja) * 1992-12-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ
JPH07230352A (ja) * 1993-09-16 1995-08-29 Hitachi Ltd タッチ位置検出装置及びタッチ指示処理装置
JP3861333B2 (ja) * 1996-08-27 2006-12-20 松下電器産業株式会社 座標位置入力装置
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
JP3908147B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置及びその製造方法
TWI231023B (en) * 2003-05-27 2005-04-11 Ind Tech Res Inst Electronic packaging with three-dimensional stack and assembling method thereof
JP4074862B2 (ja) * 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
JP3856150B2 (ja) * 2005-01-13 2006-12-13 富士通株式会社 タッチパネル装置
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP4551830B2 (ja) * 2005-07-08 2010-09-29 任天堂株式会社 ポインティングデバイスの入力調整プログラムおよび入力調整装置
JP4758712B2 (ja) * 2005-08-29 2011-08-31 新光電気工業株式会社 半導体装置の製造方法
US7906846B2 (en) * 2005-09-06 2011-03-15 Nec Corporation Semiconductor device for implementing signal transmission and/or power supply by means of the induction of a coil
US7429792B2 (en) * 2006-06-29 2008-09-30 Hynix Semiconductor Inc. Stack package with vertically formed heat sink
JP5302522B2 (ja) * 2007-07-02 2013-10-02 スパンション エルエルシー 半導体装置及びその製造方法
JP2009071095A (ja) * 2007-09-14 2009-04-02 Spansion Llc 半導体装置の製造方法
JP5358077B2 (ja) * 2007-09-28 2013-12-04 スパンション エルエルシー 半導体装置及びその製造方法
US7838967B2 (en) * 2008-04-24 2010-11-23 Powertech Technology Inc. Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips

Also Published As

Publication number Publication date
JP2010250493A (ja) 2010-11-04
US20120031657A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
CN101866239B (zh) 触摸面板装置
JP5219965B2 (ja) タッチパネル装置
JP5055231B2 (ja) タッチパネルのタッチ位置検出方法
JP5740411B2 (ja) 投影型静電容量式タッチパネルを走査する方法、投影型静電容量式タッチパネルの走査のための記憶媒体及び装置
JP5193942B2 (ja) 静電容量型タッチパネル装置
JP5738707B2 (ja) タッチパネル
TWI486851B (zh) 自容式觸控面板
CN103365510A (zh) 藉由投影触控数据减少排除手掌误触计算的方法
JP2011243181A (ja) タッチパネルにおけるタッチポイントの判断方法およびそのシステム
CN101661362A (zh) 一种多点触摸感应装置
US8514193B2 (en) Touch sensing method and touch sensing system
CN101950228B (zh) 触控点检测方法
US9274657B2 (en) Self-capacitive touch panel
CN103577006B (zh) 自容式触控面板
JP5832772B2 (ja) タッチパネル、タッチパネルシステム、および電子機器
JP6082394B2 (ja) 高分解能なゴースト除去ジェスチャ
TWI491859B (zh) 測量觸碰力量的方法及測量裝置
JP5814704B2 (ja) タッチパネルコントローラ、タッチパネルの制御方法、それを用いた入力装置および電子機器
JP5219908B2 (ja) タッチパネル装置
JP2013131079A (ja) 投影型静電容量方式タッチパネルとその座標検出方法
CN103677454B (zh) 自容式触控面板
CN107807747B (zh) 触控系统及其触控侦测方法
TWI507960B (zh) 觸控系統及其座標修正方法
CN104102397B (zh) 自容式触控面板
JP5833511B2 (ja) マルチタッチ状態下で押圧位置を判別可能なユーザインタフェース装置、プログラム及び機能発動方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5219908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250