JP5220669B2 - Electronic device, game machine, main control board, peripheral board, authentication method and authentication program - Google Patents
Electronic device, game machine, main control board, peripheral board, authentication method and authentication program Download PDFInfo
- Publication number
- JP5220669B2 JP5220669B2 JP2009079684A JP2009079684A JP5220669B2 JP 5220669 B2 JP5220669 B2 JP 5220669B2 JP 2009079684 A JP2009079684 A JP 2009079684A JP 2009079684 A JP2009079684 A JP 2009079684A JP 5220669 B2 JP5220669 B2 JP 5220669B2
- Authority
- JP
- Japan
- Prior art keywords
- authentication
- value
- correction
- main control
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 170
- 230000002093 peripheral effect Effects 0.000 title claims description 166
- 238000012937 correction Methods 0.000 claims description 298
- 230000008569 process Effects 0.000 claims description 88
- 238000012545 processing Methods 0.000 claims description 57
- 230000005540 biological transmission Effects 0.000 claims description 53
- 238000013500 data storage Methods 0.000 claims description 39
- 238000004364 calculation method Methods 0.000 claims description 26
- 230000006870 function Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000012795 verification Methods 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 9
- 230000000694 effects Effects 0.000 description 66
- 238000007689 inspection Methods 0.000 description 46
- 238000010586 diagram Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000003860 storage Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000002265 prevention Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 238000005304 joining Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Pinball Game Machines (AREA)
Description
この発明は、複数の基板を備え、これらの基板間の通信の認証をおこなう電子機器、遊技機、主制御基板、周辺基板、認証方法および認証プログラムに関する。 The present invention relates to an electronic device, a gaming machine, a main control board, a peripheral board, an authentication method, and an authentication program that include a plurality of boards and authenticate communication between these boards.
従来、複数の基板を備えた電子機器において、これら各基板に対する不正を防止するための様々な技術が提案されている。複数の基板を備えた電子機器としては、たとえば、ぱちんこ遊技機などがある。ぱちんこ遊技機には、電子機器全体の動作を司る主制御基板と、電子機器の各部の動作をおこなう被制御基板(周辺部)とを備えている。この主制御基板は、周辺部に制御コマンドを含む制御信号を出力し、その他の周辺部は、主制御基板から送信された制御信号にしたがって動作を実行する機能を備えている。 Conventionally, in an electronic apparatus having a plurality of substrates, various techniques have been proposed for preventing fraud on these substrates. As an electronic device provided with a plurality of substrates, for example, there is a pachinko gaming machine. The pachinko gaming machine includes a main control board that controls the operation of the entire electronic device, and a controlled board (peripheral part) that operates each part of the electronic device. The main control board outputs a control signal including a control command to the peripheral part, and the other peripheral parts have a function of executing an operation according to the control signal transmitted from the main control board.
主制御基板に対する不正には、たとえば、正規の主制御基板を不正な制御基板に取り替えたり、主制御基板がおこなう処理を規定したプログラムデータを改ざんしたりするなどの方法がある。このような不正を防止するため、たとえば、主制御基板内に搭載されたROMに記録されているプログラムデータをROMチェッカによってチェックして、ROMの不正交換などを防止する技術が提案されている(たとえば、下記特許文献1参照。)。
Examples of frauds with respect to the main control board include a method of replacing a regular main control board with an illegal control board, or altering program data that defines processing performed by the main control board. In order to prevent such fraud, for example, a technique has been proposed in which program data recorded in a ROM mounted on the main control board is checked by a ROM checker to prevent illegal exchange of the ROM ( For example, see the following
また、他の方法としては、表示制御部などの周辺基板内に搭載されたROMにあらかじめ、他の基板の照合をおこなうための期待値を保持させておき、この期待値と、主制御基板および他の周辺基板のID(固有の値)の和と、が一致した場合に、他の基板を認証することで、不正な基板が挿入されたことを検知する技術が提案されている(たとえば、下記特許文献2参照。)。 As another method, the ROM mounted in the peripheral board such as the display control unit holds in advance an expected value for collating other boards, and this expected value is compared with the main control board and When the sum of IDs (unique values) of other peripheral boards matches, a technique for detecting that an illegal board has been inserted by authenticating other boards has been proposed (for example, (See Patent Document 2 below.)
しかしながら、上述した特許文献1の技術によれば、プログラムデータの改ざんは検知できるが、正規な主制御基板と被制御基板との間に不正な制御基板が接続されてしまうのを防止することができない。このため、不正な制御基板から出力される制御信号によって、被制御基板が不正な制御をおこなってしまうという問題がある。
However, according to the technique disclosed in
ここで、図15および図16を用いて、従来技術による不正防止技術について説明する。図15は、従来技術による不正防止技術の概要を示す説明図である。また、図16は、不正な制御基板の挿入例を示す説明図である。図15に示すように、正規の主制御基板1501は、周辺基板1502に対して正規の制御信号RSを出力して、周辺基板1502の動作を制御する。正規の主制御基板1501には、検査用ポート1503が設けられている。この検査用ポート1503から正規の主制御基板1501の内部に設けられたROMなどに記録されたプログラムデータを検査して、正規の主制御基板1501に不正がおこなわれていないかを検査する。
Here, a fraud prevention technique according to the prior art will be described with reference to FIGS. 15 and 16. FIG. 15 is an explanatory diagram showing an outline of a fraud prevention technique according to the prior art. FIG. 16 is an explanatory diagram showing an example of inserting an unauthorized control board. As shown in FIG. 15, the regular
ところが、図16に示すように、正規の主制御基板1501と周辺基板1502との間に、不正な制御基板1601が挿入されてしまう場合がある。不正な制御基板1601は、正規の主制御基板1501から出力された正規の制御信号RSを破棄または無視し、替わりに不正な制御信号FSを周辺基板1502に出力する。ここで、周辺基板1502は、入力された信号が、正規の制御信号RSであるか不正な制御信号FSであるかを判別することができない。このため、周辺基板1502は、不正な制御信号FSにしたがって動作してしまうという問題がある。
However, as shown in FIG. 16, an
また、検査用ポート1503は正規の主制御基板1501のみに設けられているため、検査用ポート1503を用いた検査をおこなっても、正規の主制御基板1501内の処理に対する検査結果が返ってしまう。このため、検査用ポート1503を用いた検査をおこなっても、不正な制御基板1601による不正制御を検知することができないという問題がある。
In addition, since the
また、上述した特許文献2の技術では、不正な制御基板が挿入されたことを検知することができる。しかしながら、基板が変更されると、IDも変わるため、他の基板が変更になる度に、期待値を書き換えなければならないという問題がある。したがって、主制御基板や他の周辺基板の認証をおこなう基板の設定を、主制御基板や他の周辺基板が変更される度に変更しなければならず、手間がかかるという問題がある。 Further, with the technique of Patent Document 2 described above, it can be detected that an unauthorized control board has been inserted. However, since the ID changes when the substrate is changed, there is a problem that the expected value must be rewritten every time another substrate is changed. Therefore, there is a problem that the setting of the board for performing authentication of the main control board and other peripheral boards must be changed every time the main control board and other peripheral boards are changed, which is troublesome.
また、特許文献2の技術では、いずれかの基板が変更された場合、変更後の主制御基板や他の周辺基板のIDの和で、期待値を自動更新する異常解除スイッチが備えられている。しかしながら、たとえば不正な基板が挿入されているときに異常解除スイッチが操作されると、不正な基板を正規の基板として認証してしまうという問題がある。 Further, in the technique of Patent Document 2, when any of the boards is changed, an abnormality canceling switch is provided that automatically updates the expected value with the sum of the IDs of the changed main control board and other peripheral boards. . However, for example, if the abnormality release switch is operated while an unauthorized substrate is inserted, there is a problem that the unauthorized substrate is authenticated as a regular substrate.
この発明は、上述した従来技術による問題点を解消するため、主制御基板を認証するために用いる期待値を簡単な方法で補正し、かつ主制御基板から周辺基板に対する不正制御や、期待値および認証に関する情報の流用を防止することができる電子機器、遊技機、主制御基板、周辺基板、認証方法および認証プログラムを提供することを目的とする。 The present invention corrects the expected value used for authenticating the main control board by a simple method in order to solve the above-mentioned problems caused by the prior art, and also performs illegal control from the main control board to the peripheral board, the expected value and It is an object of the present invention to provide an electronic device, a gaming machine, a main control board, a peripheral board, an authentication method, and an authentication program that can prevent the use of information related to authentication.
上述した課題を解決し、目的を達成するため、この発明にかかる電子機器は、主制御部と、前記主制御部によって送信された制御コマンドに基づいて所定の処理をおこなう周辺部と、を備える電子機器であって、前記主制御部は、所定のデータを記憶するデータ記憶手段と、前記データ記憶手段内に記憶されている前記データを分割する数(以下、「分割数」という)を決定する決定手段と、前記データ記憶手段内の前記データを前記分割数に分割し、分割されたデータ群内のすべてのデータに対して結合法則を満たす2項演算をおこなって前記分割数分の認証値を生成する認証値生成手段と、前記周辺部に保持され、前記主制御部から送信された前記認証値の照合に用いられる期待値を補正するための補正値を生成する補正値生成手段と、前記補正値と前記分割数分の前記認証値とを前記周辺部に送信する送信手段と、を備え、前記周辺部は、前記補正値と前記分割数分の前記認証値とを受信する受信手段と、前記受信手段によって受信された前記補正値を用いて前記期待値を補正する補正手段と、前記受信手段によって受信された前記分割数分の前記認証値に対して前記2項演算をおこなった演算結果と補正前の前記期待値または補正後の前記期待値とが一致するか否かを、前記補正値による補正前には当該補正前の前記期待値を用いて判断し、前記補正値による補正後には当該補正後の前記期待値を用いて判断して、前記主制御部を認証する認証手段と、を備え、前記期待値は、前記データ記憶手段内の全ての前記データに対して前記2項演算をおこなった値であり、前記送信手段は、前記分割数分の前記認証値の送信後、当該分割数に基づく回数の前記主制御部の認証に用いられる分の前記認証値を送信した際に、前記補正値を送信し、前記補正手段は、前記分割数分の前記認証値による前記主制御部の認証成立後、当該認証時に前記2項演算の対象となった前記認証値の数に基づく回数の前記主制御部の認証がおこなわれた際に、前記期待値を補正することを特徴とする。 In order to solve the above-described problems and achieve the object, an electronic apparatus according to the present invention includes a main control unit and a peripheral unit that performs predetermined processing based on a control command transmitted by the main control unit. In the electronic apparatus, the main control unit determines data storage means for storing predetermined data and a number for dividing the data stored in the data storage means (hereinafter referred to as “division number”). And determining means to divide the data in the data storage means into the number of divisions, and performing binary operation satisfying a coupling law on all data in the divided data group to perform authentication for the number of divisions An authentication value generating means for generating a value; a correction value generating means for generating a correction value for correcting an expected value that is held in the peripheral portion and used for collation of the authentication value transmitted from the main control section; , Transmitting means for transmitting the correction value and the authentication value for the number of divisions to the peripheral part, wherein the peripheral part receives the correction value and the authentication value for the number of divisions. A correction unit that corrects the expected value using the correction value received by the receiving unit, and the binary operation is performed on the authentication values for the number of divisions received by the receiving unit. Whether or not the calculation result and the expected value before correction or the expected value after correction match is determined using the expected value before the correction before the correction by the correction value. An authentication unit that determines after the correction using the expected value after the correction and authenticates the main control unit, and the expected value is calculated for all the data in the data storage unit. This is the value obtained by performing binary operation, After transmitting the authentication value for the number of divisions, the means transmits the correction value when transmitting the authentication value for the number of times based on the number of divisions used for authentication of the main control unit, After the authentication of the main control unit based on the authentication values for the number of divisions is established, the correction unit performs the authentication of the main control unit a number of times based on the number of the authentication values subjected to the binary operation at the time of the authentication. When performed, the expected value is corrected.
この発明によれば、主制御部は、データ記憶手段内のデータを分割した分割数に基づき決定される補正タイミングを満たすように補正値を送信し、周辺部は、主制御部に対する認証が成立した際に2項演算の対象となった認証値の数(結合数)に基づき決定されるタイミングで期待値を補正する。分割数および結合数は主制御部および周辺部のみが知る値なので、不正解析者は、期待値の補正に用いる補正値の送信タイミングを知ることができない。これにより、周辺部が保持する期待値を不正解析者に知られることなく補正することができる。また、主制御部と周辺部との間に不正な制御部が挿入された場合、不正な制御部では補正値の送信タイミングがわからずに期待値の補正をおこなうことができない。このため、認証処理において不正な制御部が挿入されたことを検知することができ、不正な制御部による不正な処理を防止することができる。 According to this invention, the main control unit transmits the correction value so as to satisfy the correction timing determined based on the number of divisions of the data in the data storage means, and the peripheral unit is authenticated with respect to the main control unit. The expected value is corrected at a timing determined based on the number of authentication values (number of connections) that is the target of the binary operation. Since the number of divisions and the number of connections are values that only the main control unit and the peripheral unit know, the unauthorized analyst cannot know the transmission timing of the correction value used for correcting the expected value. As a result, the expected value held by the peripheral portion can be corrected without the unauthorized analyst knowing it. Further, when an unauthorized control unit is inserted between the main control unit and the peripheral unit, the unauthorized control unit cannot correct the expected value without knowing the transmission timing of the correction value. For this reason, it can be detected that an unauthorized control unit is inserted in the authentication process, and unauthorized processing by the unauthorized control unit can be prevented.
また、この発明にかかる電子機器は、前記送信手段が前記制御コマンドに前記認証値および前記補正値を付加して前記周辺部に送信することを特徴とする。 In the electronic device according to the present invention, the transmission unit adds the authentication value and the correction value to the control command and transmits the control command to the peripheral portion.
この発明によれば、認証値および補正値を単体で送信する場合と比較して、主制御部と周辺部との間の通信負荷の増大を抑えることができる。また、この発明によれば、認証値を単体で送信する場合と比較して、通信データ中から認証値が抽出され、解析されてしまう可能性を低減することができる。 According to the present invention, an increase in communication load between the main control unit and the peripheral unit can be suppressed as compared with the case where the authentication value and the correction value are transmitted alone. Moreover, according to this invention, compared with the case where an authentication value is transmitted alone, the possibility that an authentication value is extracted from communication data and analyzed can be reduced.
また、この発明にかかる電子機器は、前記認証値生成手段が前記認証値が付加される前記制御コマンドを用いて当該認証値を生成することを特徴とする。 The electronic device according to the present invention is characterized in that the authentication value generation means generates the authentication value using the control command to which the authentication value is added.
この発明によれば、認証値を付加して送信する制御コマンドを用いて認証値を生成する。一般に、不正な制御部は、正規の主制御部と異なる制御コマンドを送信することによって、周辺基板に不正な動作をおこなわせようとする。この発明のように、今回送信する制御コマンドを用いて認証値を生成すれば、不正な制御部によって認証値が再利用された場合であっても、認証値と制御コマンドの整合がとれず、不正を検知することができる。 According to the present invention, the authentication value is generated using the control command to which the authentication value is added and transmitted. Generally, an unauthorized control unit attempts to perform an unauthorized operation on a peripheral board by transmitting a control command different from that of a regular main control unit. Like this invention, if the authentication value is generated using the control command transmitted this time, even if the authentication value is reused by an unauthorized control unit, the authentication value and the control command cannot be matched, It can detect fraud.
また、この発明にかかる電子機器は、前記主制御部が前記認証値および前記補正値を所定の暗号化方法で暗号化する暗号化手段を備え、前記送信手段は、前記暗号化手段によって暗号化された前記認証値および前記補正値を前記周辺部に送信し、前記周辺部は、前記所定の暗号化方法に対応する復号化方法で前記認証値および前記補正値を復号化する復号化手段を備え、前記認証手段および前記補正手段は、前記復号化手段によって復号化された前記認証値および前記補正値を用いて、前記認証および前記補正をおこなうことを特徴とする。 The electronic device according to the present invention further includes an encryption unit in which the main control unit encrypts the authentication value and the correction value with a predetermined encryption method, and the transmission unit is encrypted by the encryption unit. The authentication value and the correction value are transmitted to the peripheral unit, and the peripheral unit includes a decryption unit that decrypts the authentication value and the correction value with a decryption method corresponding to the predetermined encryption method. The authentication means and the correction means perform the authentication and the correction using the authentication value and the correction value decrypted by the decryption means.
この発明によれば、認証値の生成方法が解析されたり、認証値や補正値が再利用されたりする可能性を低減することができる。 According to the present invention, it is possible to reduce the possibility that an authentication value generation method is analyzed or an authentication value or a correction value is reused.
また、この発明にかかる電子機器は、前記暗号化手段が前記分割数に基づいて前記暗号化方法を変更し、前記復号化手段は、前記主制御部に対する前記認証が成立した際に前記2項演算の対象となった前記認証値の数に基づいて前記復号化方法を変更することを特徴とする。 In the electronic device according to the present invention, the encryption unit changes the encryption method based on the number of divisions, and the decryption unit determines whether the authentication to the main control unit is successful. The decryption method is changed based on the number of the authentication values that have been subjected to the calculation.
この発明によれば、不正解析者は、認証値の暗号化方法の切り替えタイミングを知ることができず、認証値の生成方法が解析されたり、認証値や補正値が再利用されたりする可能性をさらに低減することができる。 According to the present invention, the unauthorized analyst cannot know the switching timing of the authentication value encryption method, and the authentication value generation method may be analyzed, or the authentication value or the correction value may be reused. Can be further reduced.
また、この発明にかかる電子機器は、前記データ記憶手段が前記主制御部で用いられるプログラムデータを記憶することを特徴とする。 In the electronic apparatus according to the present invention, the data storage means stores program data used in the main control unit.
この発明によれば、主制御部に記録されたプログラムデータの不正な書き換えや、主制御部の記憶手段の不正な取り替えなどを検出することができる。 According to this invention, it is possible to detect unauthorized rewriting of program data recorded in the main control unit, unauthorized replacement of storage means of the main control unit, and the like.
また、この発明にかかる電子機器は、前記2項演算は、加算または排他的論理和演算であることを特徴とする。 The electronic device according to the present invention is characterized in that the binary operation is addition or exclusive OR operation.
この発明によれば、認証値の生成に用いる2項演算として、加算および排他的論理和演算を切り替えて用いることができる。 According to the present invention, addition and exclusive OR operation can be switched and used as the binary operation used for generating the authentication value.
また、この発明にかかる遊技機は、主制御基板は、前記認証値を送信し、周辺基板は、前記主制御基板によって送信された前記認証値を用いて前記主制御基板に対する認証をおこなうことを特徴とする。 In the gaming machine according to the present invention, the main control board transmits the authentication value, and the peripheral board performs authentication for the main control board using the authentication value transmitted by the main control board. Features.
この発明によれば、主制御基板は、データ記憶手段内のデータを分割した分割数に基づき決定される補正タイミングを満たすように補正値を送信し、周辺基板は、主制御基板に対する認証が成立した際に2項演算の対象となった認証値の数(結合数)に基づき決定されるタイミングで期待値を補正する。分割数および結合数は主制御基板および周辺基板のみが知る値なので、不正解析者は、期待値の補正に用いる補正値の送信タイミングを知ることができない。これにより、周辺基板が保持する期待値を不正解析者に知られることなく補正することができる。また、主制御基板と周辺基板との間に不正な制御基板が挿入された場合、不正な制御基板では補正値の送信タイミングがわからずに期待値の補正をおこなうことができない。このため、認証処理において不正な制御基板が挿入されたことを検知することができ、不正な制御基板による不正な処理を防止することができる。 According to this invention, the main control board transmits the correction value so as to satisfy the correction timing determined based on the number of divisions of the data in the data storage means, and the peripheral board is authenticated for the main control board. The expected value is corrected at a timing determined based on the number of authentication values (number of connections) that is the target of the binary operation. Since the number of divisions and the number of connections are values known only by the main control board and the peripheral board, the unauthorized analyst cannot know the transmission timing of the correction value used for correcting the expected value. As a result, the expected value held by the peripheral board can be corrected without the unauthorized analyst knowing it. Further, when an unauthorized control board is inserted between the main control board and the peripheral board, the unauthorized control board cannot correct the expected value without knowing the transmission timing of the correction value. For this reason, it can be detected that an unauthorized control board has been inserted in the authentication process, and unauthorized processing by the unauthorized control board can be prevented.
この発明にかかる主制御基板は、電子機器に搭載され、周辺基板に所定の処理をおこなわせる制御コマンドを送信する主制御基板であって、所定のデータを記憶するデータ記憶手段と、前記データ記憶手段内に記憶されている前記データを分割する数(以下、「分割数」という)を決定する決定手段と、前記データ記憶手段内の前記データを前記分割数に分割し、分割されたデータ群内のすべてのデータに対して結合法則を満たす2項演算をおこなって前記分割数分の認証値を生成する認証値生成手段と、前記周辺基板に保持され、前記主制御基板から送信された前記認証値の照合に用いられる期待値を補正するための補正値を生成する補正値生成手段と、前記分割数分の前記認証値と前記補正値とを前記周辺基板に送信する送信手段と、を備え、前記送信手段は、前記分割数分の前記認証値の送信後、当該分割数に基づく回数の前記主制御基板の認証に用いられる分の前記認証値を送信した際に、前記補正値を送信することを特徴とする。 A main control board according to the present invention is a main control board that is mounted on an electronic device and transmits a control command for performing a predetermined process on a peripheral board, and includes data storage means for storing predetermined data, and the data storage A determining means for determining the number of the data stored in the means to be divided (hereinafter referred to as “number of divisions”), the data in the data storage means being divided into the number of divisions, and a divided data group Authentication value generating means for generating binary authentication values corresponding to the number of divisions by performing a binary operation satisfying a coupling rule on all data in the data, and the peripheral value held by the peripheral board and transmitted from the main control board Correction value generation means for generating a correction value for correcting an expected value used for verification of authentication values, and transmission means for transmitting the authentication values and the correction values for the number of divisions to the peripheral board. The transmission means, after transmitting the authentication value for the division number, when transmitting the authentication value for the authentication of the main control board for the number of times based on the division number, It is characterized by transmitting.
この発明によれば、データ記憶手段内のデータを分割した分割数に基づき決定される補正タイミングを満たすように補正値を送信する。分割数は主制御基板のみが知る値なので、不正解析者は、期待値の補正に用いる補正値の送信タイミングを知ることができない。これにより、周辺基板が保持する期待値を不正解析者に知られることなく補正することができる。また、主制御基板と周辺基板との間に不正な制御基板が挿入された場合、不正な制御基板では補正値の送信タイミングがわからずに期待値の補正をおこなうことができない。このため、認証処理において不正な制御基板が挿入されたことを検知することができ、不正な制御基板による不正な処理を防止することができる。 According to the present invention, the correction value is transmitted so as to satisfy the correction timing determined based on the number of divisions of the data in the data storage means. Since the number of divisions is a value known only by the main control board, the unauthorized analyst cannot know the transmission timing of the correction value used for correcting the expected value. As a result, the expected value held by the peripheral board can be corrected without the unauthorized analyst knowing it. Further, when an unauthorized control board is inserted between the main control board and the peripheral board, the unauthorized control board cannot correct the expected value without knowing the transmission timing of the correction value. For this reason, it can be detected that an unauthorized control board has been inserted in the authentication process, and unauthorized processing by the unauthorized control board can be prevented.
この発明にかかる周辺基板は、主制御基板を認証するための認証値の生成に係るデータ記憶手段内のデータを分割する数(以下、「分割数」という)を決定し、前記データを前記分割数に分割し、前記分割数に基づき決定される補正タイミングを満たすように期待値を補正するための補正値を送信する前記主制御基板によって送信された制御コマンドに基づいて所定の処理をおこなう周辺基板であって、前記主制御基板を認証するための認証値と前記主制御基板から送信された認証値の照合に用いられる期待値を補正する補正値とを前記主制御基板から受信する受信手段と、前記受信手段によって受信された前記補正値を用いて前記期待値を補正する補正手段と、前記受信手段によって受信された前記分割数分の前記認証値に対して結合法則を満たす2項演算をおこなった演算結果と前記期待値とが一致するか否かを、前記補正値による補正前には当該補正前の前記期待値を用いて判断し、前記補正値による補正後には当該補正後の前記期待値を用いて判断して、前記主制御基板を認証する認証手段と、を備え、前記補正手段は、前記分割数分の前記認証値による前記主制御基板の認証成立後、当該認証時に前記2項演算の対象となった前記認証値の数に基づく回数の前記主制御基板の認証がおこなわれた際に、前記期待値を補正することを特徴とする。 The peripheral board according to the present invention determines the number (hereinafter referred to as “number of divisions”) for dividing the data in the data storage means related to the generation of the authentication value for authenticating the main control board, and divides the data A peripheral that performs predetermined processing based on a control command transmitted by the main control board that transmits a correction value for correcting an expected value so as to satisfy a correction timing determined based on the division number. Receiving means for receiving, from the main control board, an authentication value for authenticating the main control board and a correction value for correcting an expected value used for verification of the authentication value transmitted from the main control board A correction means for correcting the expected value using the correction value received by the receiving means, and a combination rule for the authentication values for the number of divisions received by the receiving means Before the correction by the correction value, it is determined whether or not the calculation result obtained by performing the satisfying binary calculation matches the expected value using the expected value before the correction, and after the correction by the correction value, Authentication means for authenticating the main control board by judging using the expected value after the correction, and the correction means after the authentication of the main control board with the authentication value for the number of divisions The expected value is corrected when the authentication of the main control board is performed a number of times based on the number of the authentication values subjected to the binary calculation at the time of the authentication.
この発明によれば、主制御基板に対する認証が成立した際に2項演算の対象となった認証値の数に基づき決定されるタイミングで期待値を補正する。主制御基板に対する認証が成立した際に2項演算の対象となった認証値の数は周辺基板のみが知る値なので、不正解析者は、期待値の補正タイミングを知ることができない。これにより、周辺基板が保持する期待値を不正解析者に知られることなく補正することができる。また、主制御基板と周辺基板との間に不正な制御基板が挿入された場合、不正な制御基板では補正値の送信タイミングがわからずに期待値の補正をおこなうことができない。このため、認証処理において不正な制御基板が挿入されたことを検知することができ、不正な制御基板による不正な処理を防止することができる。 According to the present invention, the expected value is corrected at a timing determined based on the number of authentication values subjected to the binary calculation when the authentication for the main control board is established. When the authentication for the main control board is established, the number of authentication values subjected to the binary calculation is a value known only by the peripheral board, so that the fraud analyst cannot know the correction timing of the expected value. As a result, the expected value held by the peripheral board can be corrected without the unauthorized analyst knowing it. Further, when an unauthorized control board is inserted between the main control board and the peripheral board, the unauthorized control board cannot correct the expected value without knowing the transmission timing of the correction value. For this reason, it can be detected that an unauthorized control board has been inserted in the authentication process, and unauthorized processing by the unauthorized control board can be prevented.
また、この発明にかかる認証方法は、主制御部と、前記主制御部によって送信された制御コマンドに基づいて所定の処理をおこなう周辺部と、を備える電子機器における認証方法であって、前記主制御部において、前記主制御部に記憶されている所定のデータを分割する数(以下、「分割数」という)を決定する分割数決定工程と、前記データを前記分割数に分割し、分割されたデータ群内のすべてのデータに対して結合法則を満たす2項演算をおこなって前記分割数分の認証値を生成する認証値生成工程と、前記周辺部に保持され、前記主制御部から送信された前記認証値の照合に用いられる期待値を補正するための補正値を生成する補正値生成工程と、前記分割数分の前記認証値の送信後、当該分割数に基づく回数の前記主制御部の認証に用いられる分の前記認証値が送信されたタイミングを、前記補正値を送信するタイミングとして決定する送信タイミング決定工程と、前記分割数分の前記補正値を前記周辺部に送信するとともに、前記送信タイミング決定工程で決定されたタイミングで前記補正値を前記周辺部に送信する送信工程と、を含み、前記周辺部において、前記分割数分の前記認証値と前記補正値とを受信する受信工程と、前記受信工程で受信された前記分割数分の前記認証値に対して前記2項演算をおこなった演算結果と補正前の前記期待値または補正後の前記期待値とが一致するか否かを、前記補正値による補正前には当該補正前の前記期待値を用いて判断し、前記補正値による補正後には当該補正後の前記期待値を用いて判断して、前記主制御部を認証する認証工程と、前記分割数分の前記認証値による前記主制御部の認証成立後、当該認証時に前記2項演算の対象となった前記認証値の数に基づく回数の前記主制御部の認証がおこなわれたタイミングを、前記期待値を補正するタイミングとして決定する補正タイミング決定工程と、前記補正タイミング決定工程で決定されたタイミングで、前記補正値を用いて前記期待値を補正する補正工程と、を含むことを特徴とする。 An authentication method according to the present invention is an authentication method in an electronic device including a main control unit and a peripheral unit that performs a predetermined process based on a control command transmitted by the main control unit. In the control unit, a division number determining step for determining a number (hereinafter referred to as “division number”) for dividing the predetermined data stored in the main control unit, and dividing the data into the division numbers. An authentication value generating step for generating an authentication value corresponding to the number of divisions by performing a binary operation satisfying a coupling rule on all data in the data group, and being transmitted from the main control unit held in the peripheral portion A correction value generating step for generating a correction value for correcting the expected value used for the verification of the authentication value, and the main control of the number of times based on the division number after transmitting the authentication value for the division number Authentication A transmission timing determining step for determining a timing at which the authentication value for the used amount is transmitted as a timing for transmitting the correction value; and transmitting the correction value for the number of divisions to the peripheral portion, and the transmission timing. A transmission step of transmitting the correction value to the peripheral portion at a timing determined in a determination step, and receiving the authentication value and the correction value for the number of divisions in the peripheral portion; Whether the calculation result obtained by performing the two-term calculation on the authentication values for the number of divisions received in the reception step matches the expected value before correction or the expected value after correction, Before the correction by the correction value, the determination is made using the expected value before the correction, and after the correction by the correction value, the determination is made using the expected value after the correction, and the main control unit is authenticated. After the authentication process and the authentication of the main control unit with the authentication values for the number of divisions, the authentication of the main control unit is performed a number of times based on the number of the authentication values subjected to the two-term operation at the time of the authentication. A correction timing determination step for determining the performed timing as a timing for correcting the expected value; a correction step for correcting the expected value using the correction value at the timing determined in the correction timing determination step; It is characterized by including.
この発明によれば、主制御部は、データ記憶手段内のデータを分割した分割数に基づき決定される補正タイミングを満たすように補正値を送信し、周辺部は、主制御部に対する認証が成立した際に2項演算の対象となった認証値の数(結合数)に基づき決定されるタイミングで期待値を補正する。分割数および結合数は主制御部および周辺部のみが知る値なので、不正解析者は、期待値の補正に用いる補正値の送信タイミングを知ることができない。これにより、周辺部が保持する期待値を不正解析者に知られることなく補正することができる。また、主制御部と周辺部との間に不正な制御部が挿入された場合、不正な制御部では補正値の送信タイミングがわからずに期待値の補正をおこなうことができない。このため、認証処理において不正な制御部が挿入されたことを検知することができ、不正な制御部による不正な処理を防止することができる。 According to this invention, the main control unit transmits the correction value so as to satisfy the correction timing determined based on the number of divisions of the data in the data storage means, and the peripheral unit is authenticated with respect to the main control unit. The expected value is corrected at a timing determined based on the number of authentication values (number of connections) that is the target of the binary operation. Since the number of divisions and the number of connections are values that only the main control unit and the peripheral unit know, the unauthorized analyst cannot know the transmission timing of the correction value used for correcting the expected value. As a result, the expected value held by the peripheral portion can be corrected without the unauthorized analyst knowing it. Further, when an unauthorized control unit is inserted between the main control unit and the peripheral unit, the unauthorized control unit cannot correct the expected value without knowing the transmission timing of the correction value. For this reason, it can be detected that an unauthorized control unit is inserted in the authentication process, and unauthorized processing by the unauthorized control unit can be prevented.
また、この発明にかかる認証プログラムは、電子機器に搭載され、周辺基板に所定の処理をおこなわせる制御コマンドを送信する主制御基板のコンピュータ実行可能な認証プログラムであって、当該認証プログラムは、コンピュータを、所定のデータを記憶するデータ記憶手段と、前記データ記憶手段内に記憶されている前記データを分割する数(以下、「分割数」という)を決定する決定手段と、前記データ記憶手段内の前記データを前記分割数に分割し、分割されたデータ群内のすべてのデータに対して結合法則を満たす2項演算をおこなって前記分割数分の認証値を生成する認証値生成手段と、前記周辺基板に保持され、前記主制御基板から送信された前記認証値の照合に用いられる期待値を補正するための補正値を生成する補正値生成手段と、前記分割数分の前記認証値と前記補正値とを前記周辺基板に送信する送信手段と、して機能させ、前記送信手段は、前記分割数分の前記認証値の送信後、当該分割数に基づく回数の前記主制御部の認証に用いられる分の前記認証値を送信した際に、前記補正値を送信することを特徴とする。また、この発明にかかる認証プログラムは、主制御基板を認証するための認証値の生成に係るデータ記憶手段内のデータを分割する数(以下、「分割数」という)を決定し、前記データを前記分割数に分割し、前記分割数に基づき決定される補正タイミングを満たすように期待値を補正するための補正値を送信する前記主制御基板によって送信された制御コマンドに基づいて所定の処理をおこなう周辺基板のコンピュータ実行可能な認証プログラムであって、当該認証プログラムは、コンピュータを、前記主制御基板を認証するための認証値と前記主制御基板から送信された認証値の照合に用いられる期待値を補正する補正値とを前記主制御基板から受信する受信手段と、前記受信手段によって受信された前記補正値を用いて前記期待値を補正する補正手段と、前記受信手段によって受信された前記分割数分の前記認証値に対して結合法則を満たす2項演算をおこなった演算結果と前記期待値とが一致するか否かを、前記補正値による補正前には当該補正前の前記期待値を用いて判断し、前記補正値による補正後には当該補正後の前記期待値を用いて判断して、前記主制御基板を認証する認証手段と、して機能させ、前記補正手段は、前記分割数分の前記認証値による前記主制御部の認証成立後、当該認証時に前記2項演算の対象となった前記認証値の数に基づく回数の前記主制御部の認証がおこなわれた際に、前記期待値を補正することを特徴とする。 An authentication program according to the present invention is a computer-executable authentication program for a main control board that is mounted on an electronic device and transmits a control command for performing a predetermined process on a peripheral board, the authentication program being a computer A data storage means for storing predetermined data, a determination means for determining a number for dividing the data stored in the data storage means (hereinafter referred to as “the number of divisions”), and in the data storage means Authentication value generating means for dividing the data into the number of divisions, performing a binary operation satisfying a combining law on all data in the divided data group, and generating authentication values for the number of divisions; A correction value generator that generates a correction value for correcting an expected value that is held on the peripheral board and is used for collation of the authentication value transmitted from the main control board. And a transmission means for transmitting the authentication value and the correction value for the number of divisions to the peripheral board, and the transmission means, after transmitting the authentication values for the number of divisions, The correction value is transmitted when the authentication value corresponding to the number of times used for authentication of the main control unit is transmitted based on the number of divisions. Further, the authentication program according to the present invention determines a number (hereinafter referred to as “division number”) for dividing the data in the data storage means related to generation of an authentication value for authenticating the main control board, and A predetermined process is performed based on a control command transmitted by the main control board that divides into the number of divisions and transmits a correction value for correcting an expected value so as to satisfy a correction timing determined based on the number of divisions. A computer-executable authentication program for a peripheral board to be executed, wherein the authentication program is used to collate an authentication value for authenticating the main control board with an authentication value transmitted from the main control board. Receiving means for correcting a correction value from the main control board; and correcting the expected value using the correction value received by the receiving means. The correction means, and whether the calculation result obtained by performing a binary operation satisfying a coupling law on the authentication values for the number of divisions received by the reception means matches the expected value. An authenticating unit for authenticating the main control board by making a determination using the expected value before the correction before the correction by the value, and making a determination by using the expected value after the correction after the correction by the correction value; The correction means, after the authentication of the main control unit with the authentication value for the number of divisions is established, the number of times based on the number of the authentication values subjected to the binary calculation at the time of the authentication. The expected value is corrected when the main control unit is authenticated.
この発明によれば、上記の認証方法をコンピュータに実行させることができる。 According to the present invention, the above authentication method can be executed by a computer.
本発明にかかる電子機器、遊技機、主制御基板、周辺基板、認証方法および認証プログラムによれば、主制御基板を認証するために用いる期待値を簡単な方法で補正し、かつ主制御基板から周辺基板に対する不正制御や、期待値の流用を防止することができるという効果を奏する。 According to the electronic device, the gaming machine, the main control board, the peripheral board, the authentication method, and the authentication program according to the present invention, the expected value used for authenticating the main control board is corrected by a simple method, and from the main control board There is an effect that it is possible to prevent unauthorized control of the peripheral board and diversion of expected values.
(実施の形態)
以下に添付図面を参照して、この発明にかかる電子機器の機能を有したぱちんこ遊技機と、このぱちんこ遊技機に搭載されている複数の基板間(主制御基板および周辺基板)の制御信号に含まれる制御コマンドを認証する認証方法および認証プログラムの好適な実施の形態を詳細に説明する。
(Embodiment)
Referring to the accompanying drawings, control signals between a pachinko gaming machine having the function of an electronic device according to the present invention and a plurality of boards (main control board and peripheral board) mounted on the pachinko gaming machine will be described below. A preferred embodiment of an authentication method and an authentication program for authenticating an included control command will be described in detail.
(ぱちんこ遊技機の基本構成)
図1は、本発明のぱちんこ遊技機の遊技盤の一例を示す正面図である。遊技盤101の下部位置に配置された発射部(図2参照)の駆動によって発射された遊技球は、レール102a,102b間を上昇して遊技盤101の上部位置に達した後、遊技領域103内を落下する。遊技領域103には、図示を省略する複数の釘が設けられ、遊技球を各種の方向に向けて落下させるとともに、落下途中の位置には、遊技球の落下方向を変化させる風車や、入賞口が配設されている。
(Basic configuration of pachinko machine)
FIG. 1 is a front view showing an example of a game board of a pachinko gaming machine according to the present invention. A game ball launched by driving a launching unit (see FIG. 2) arranged at a lower position of the
遊技盤101の遊技領域103の中央部分には、図柄表示部104が配置されている。図柄表示部104としては、たとえば液晶表示器(LCD)が用いられる。なお、図柄表示部104としては、LCDに限らずCRTなどを用いることもできる。図柄表示部104の下方には、始動入賞させるための始動入賞口105が配設されている。図柄表示部104の左右には、それぞれ入賞ゲート106が配設されている。
A
入賞ゲート106は、遊技球の通過を検出し、始動入賞口105を一定時間だけ開放させる抽選をおこなうために設けられる。図柄表示部104の側部や下方などには普通入賞口107が配設されている。普通入賞口107に遊技球が入賞すると、普通入賞時の賞球数(たとえば10個)の払い出しをおこなう。遊技領域103の最下部には、どの入賞口にも入賞しなかった遊技球を回収する回収口108が設けられている。
The winning
上述した図柄表示部104は、特定の入賞口に遊技球が入賞したとき(始動入賞時)に、複数の図柄の表示の変動を開始させ、所定時間後に図柄が停止する。この停止時に特定図柄(たとえば「777」)に揃ったとき、大当たり状態となる。大当たり状態のとき、下方に位置する大入賞口109が一定の期間開放を所定ラウンド(たとえば15ラウンド)繰り返し、入賞した遊技球に対応した賞球数を払い出す。
The
図2は、ぱちんこ遊技機の制御部の内部構成を示すブロック図である。制御部200は、複数の制御部により構成されている。図示の例では、主制御部201と、周辺部(演出制御部202、賞球制御部203)とを有する。主制御部201は、ぱちんこ遊技機の遊技にかかる基本動作を制御する。演出制御部202は、遊技中の演出動作を制御する。賞球制御部203は、払い出す賞球数を制御する。
FIG. 2 is a block diagram showing the internal configuration of the control unit of the pachinko gaming machine. The
主制御部201は、ROM212に記憶されたプログラムデータに基づき、遊技内容の進行に伴う基本処理を実行するCPU211と、CPU211の演算処理時におけるデータのワークエリアとして機能するRAM213、各検出部221〜224から各種データを受信するとともに、演出制御部202および賞球制御部203への各種データの送信をおこなうインタフェース(I/F)214などを備えて構成される。主制御部201は、たとえばいわゆる主制御基板によってその機能を実現する。
Based on the program data stored in the
この主制御部201の入力側には、始動入賞口105に入賞した入賞球を検出する始動入賞口検出部221と、入賞ゲート106を通過した遊技球を検出するゲート検出部222と、普通入賞口107に入賞した遊技球を検出する普通入賞口検出部223と、大入賞口109に入賞した入賞球を検出する大入賞口検出部224とがI/F214を介して接続されている。これらの検出部としては、近接スイッチなどを用いて構成できる。
On the input side of the
この主制御部201の出力側には、大入賞口開閉部231が接続され、この大入賞口開閉部231の開閉を制御する。大入賞口開閉部231は、大当たり時に大入賞口109を一定期間開放する機能であり、ソレノイドなどを用いて構成される。この大当たりは、生成した乱数(大当たり判定用乱数)に基づいて所定の確率(たとえば300分の1など)で発生するようあらかじめプログラムされている。
A prize winning opening /
演出制御部202は、主制御部201から各種の制御コマンドを含む制御信号を受け取り、このコマンドに基づいてROM242に記憶されたプログラムデータを実行して遊技中における演出制御をおこなう。この演出制御部202は、演出処理を実行するCPU241と、CPU241の演算処理時におけるデータのワークエリアとして機能するRAM243、図柄表示部104に表示させる画像データを書き込むVRAM244、主制御部201からの各種データの受信およびランプ制御部251や音声制御部252への各種データの送信をおこなうインタフェース(I/F)245などを備えて構成される。演出制御部202は、たとえばいわゆる演出基板によってその機能を実現する。また、演出制御部202の出力側には、上述した図柄表示部(LCD)104、ランプ制御部251、音声制御部252がI/F245を介して接続されている。
The
賞球制御部203は、主制御部201から各種の制御コマンドを含む制御信号を受け取り、このコマンドに基づいてROM282に記憶されたプログラムデータを実行して賞球制御をおこなう。この賞球制御部203は、賞球制御の処理を実行するCPU281と、CPU281の演算処理時におけるデータのワークエリアとして機能するRAM283、主制御部201からの各種データの受信および発射部292との各種データの送受信をおこなうインタフェース(I/F)284などを備えて構成される。賞球制御部203は、たとえばいわゆる賞球基板によってその機能を実現する。
The winning
賞球制御部203は、接続される払出部291に対して入賞時の賞球数を払い出す制御をおこなう。また、発射部292に対する遊技球の発射の操作を検出し、遊技球の発射を制御する。払出部291は、遊技球の貯留部から所定数を払い出すためのモータなどからなる。賞球制御部203は、この払出部291に対して、各入賞口(始動入賞口105、普通入賞口107、大入賞口109)に入賞した遊技球に対応した賞球数を払い出す制御をおこなう。
The winning
発射部292は、遊技のための遊技球を発射するものであり、遊技者による遊技操作を検出するセンサと、遊技球を発射させるソレノイドなどを備える。賞球制御部203は、発射部292のセンサにより遊技操作を検出すると、検出された遊技操作に対応してソレノイドなどを駆動させて遊技球を間欠的に発射させ、遊技盤101の遊技領域103に遊技球を送り出す。
The
上記構成の主制御部201と、演出制御部202と、賞球制御部203は、それぞれ異なるプリント基板(主制御基板、演出基板、賞球基板)に設けられる。これに限らず、たとえば、賞球制御部203は、主制御部201と同一のプリント基板上に設けることもできる。
The
(主制御基板および周辺基板の機能的構成)
図3は、主制御基板(主制御部)および周辺基板(演出制御部、賞球制御部)の機能的構成を示すブロック図である。まず、主制御部201としての機能を有する主制御基板310の機能的構成について説明する。図3に示すように、主制御基板310は、周辺基板320を動作させるための制御コマンドを送信する機能部であり、データ記憶部311、決定部312、認証データ生成部313、補正データ生成部314、暗号化部315、送信部316によって構成される。
(Functional configuration of main control board and peripheral board)
FIG. 3 is a block diagram showing a functional configuration of a main control board (main control unit) and peripheral boards (effect control unit, prize ball control unit). First, a functional configuration of the main control board 310 having a function as the
データ記憶部311は、所定のデータを記憶する。所定のデータとは、たとえば主制御基板310で用いられるプログラムデータである。データ記憶部311としては、たとえば、主制御部201のROM212(図2参照)の一部を用いることができる。
The
決定部312は、データ記憶部311内に記憶されているデータを分割する数(以下、「分割数」という)を決定する。決定部312は、たとえば、乱数生成回路や乱数生成プログラムによって生成された値を分割数としたり、主制御基板310の他の処理において生成される値を所定のタイミングで参照し、その値を分割数としたりする。
The
認証データ生成部313は、データ記憶部311内のデータを分割数に分割し、分割されたデータのそれぞれに対して結合法則を満たす2項演算をおこなって分割数分の認証データを生成する。結合法則を満たす2項演算とは、たとえば加算または排他的論理和演算である。この場合、認証データ生成部313は、加算または排他的論理和演算のいずれかを選択し、分割されたデータのそれぞれに対して選択した演算をおこなって分割数分の認証データを生成する。
The authentication
補正データ生成部314は、周辺基板320に保持され、主制御基板310から送信された認証データの照合に用いられる期待値を補正するための補正データを生成する。期待値とは、たとえば周辺基板320にあらかじめ(製造時など)保持されている値であり、周辺基板320において主制御基板310から送信された認証データの照合に用いる値である。期待値は、具体的には、データ記憶部311内の全てのデータに対して認証データ生成部313と同じ2項演算をおこなった値である。
The correction
補正データ生成部314は、たとえば、変更前の期待値と変更後の期待値との差分を補正データとして生成する。このように、変更後の期待値そのものではなく、変更前の期待値との差分を補正データとすることによって、たとえば補正データが不正解析者によって窃取されても、期待値が解読されずに認証処理の強度を向上させることができる。
For example, the correction
ここで、期待値の補正が必要な場合とは、たとえば、主制御基板310が他の制御基板と交換可能な制御基板であり、主制御基板310が他の制御基板に交換された場合や、認証データの生成に用いるデータ記憶部311内のデータが変更された場合、認証データの生成に用いる2項演算の種類が変更された場合などである。また、補正データは、認証データと識別できない形式(データフォーマットなど)に生成される。
Here, when the expected value needs to be corrected, for example, the main control board 310 is a control board that can be replaced with another control board, and the main control board 310 is replaced with another control board. This is the case where the data in the
暗号化部315は、認証データおよび補正データを所定の暗号化方法で暗号化する。暗号化部315による暗号化方法は任意であるが、暗号化部315において複数の暗号化方法を用いることができる場合、分割数に基づいて暗号化方法を変更してもよい。たとえば、暗号化部315で2つの暗号化方法を用いることができる場合、分割数が偶数の場合は第1の方法、奇数の場合は第2の方法、というように変更する。また、暗号化部315は、制御信号内の制御コマンドを用いて認証データおよび補正データを暗号化するようにしてもよい。
The
送信部316は、分割数分の認証データと補正データとを周辺部320に送信する。送信部316は、たとえば、主制御基板310から周辺基板320に送信される制御信号に認証データまたは補正データを付加することにより、認証データを送信する。
The
ここで、送信部316が補正データを送信するタイミングは、分割数に基づいている。具体的には、たとえば、認証データを生成する際の分割数が2である場合、当該認証データを用いた認証処理が成立した後、2回目の認証処理が成立した後に補正データを送信するようにする。分割数は、主制御基板310のみが知る値であり、また、認証データと補正データとは識別できない形式で生成される。このため、主制御基板310以外の者は、補正データが送信されるタイミングを知ることができず、不正解析者などによって、補正データが不正に窃取されるのを防止することができる。
Here, the timing at which the
つぎに、演出制御部202や賞球制御部203などの周辺部としての機能を有する周辺基板320の機能的構成について説明する。図3に示すように、周辺基板320は、受信部321、復号化部322、認証部323、補正部324によって構成される。
Next, a functional configuration of the peripheral board 320 having functions as peripheral portions such as the
受信部321は、主制御基板310によって送信された分割数分の認証データと補正データとを受信する。受信部321は、たとえば、認証データまたは補正データが付加された制御信号を受信することによって、認証データを受信する。なお、受信部321は、受信したデータが認証データであるか補正データであるかは識別しなくてよい。
The receiving
復号化部322は、暗号化部315による暗号化方法に対応する復号化方法で認証データおよび補正データを復号化する。復号化部322は、暗号化部315による暗号化方法が分割数に基づいて変更される場合、主制御基板310に対する認証が成立した際に認証部323による演算の対象となった認証データの数に基づいて復号化方法を変更する。
The
認証部323は、受信部321によって受信された分割数分の認証データに対して2項演算をおこなった演算結果と期待値とが一致するか否かに基づいて主制御基板310を認証する。認証部323がおこなう2項演算と、主制御基板310の認証データ生成部314がおこなう2項演算は、同じ種類の2項演算である。この2項演算は結合法則を満たすため、データ記憶部311内の全てのデータから生成された期待値と、分割したデータから生成された認証データに対して同じ演算をおこなった値とは一致するはずである。これにより、認証部323は、主制御基板310の正当性を認証する。
The
補正部324は、受信部321によって受信された補正データを用いて期待値を補正する。補正部324は、主制御基板310に対する認証が成立した際に2項演算の対象となった認証データの数(以下、「結合数」という)に基づくタイミングで期待値を補正する。具体的には、たとえば、認証が成立した際に2項演算の対象となった認証データの数が2である場合、当該認証データを用いた認証処理が成立した後、2回目の認証処理が成立した後に受信したデータを用いて期待値を補正する。
The correcting
前述のように、認証データと補正データとは識別することができない。しかし、主制御基板310に対する認証が成立した際に2項演算の対象となった認証データの数は、分割数と一致するため、補正部324は、主制御基板310の送信部316による補正データの送信タイミングに合わせて期待値を補正することができる。よって、周辺基板320は、期待値が変化した場合であっても、正規の主制御基板310に対する認証処理を継続することができる。
As described above, the authentication data and the correction data cannot be distinguished. However, since the number of authentication data subjected to the binary calculation when the authentication for the main control board 310 is established matches the number of divisions, the
(ぱちんこ遊技機の基本動作)
上記構成によるぱちんこ遊技機の基本動作の一例を説明する。主制御部201は、各入賞口に対する遊技球の入賞状況を制御コマンドとして賞球制御部203に出力する。賞球制御部203は、主制御部201から出力された制御コマンドに応じて、入賞状況に対応した賞球数の払い出しをおこなう。
(Basic operation of pachinko machines)
An example of the basic operation of the pachinko gaming machine having the above configuration will be described. The
また、主制御部201は、始動入賞口105に遊技球が入賞するごとに、対応する制御コマンドを演出制御部202に出力し、演出制御部202は、図柄表示部104の図柄を変動表示させ、停止させることを繰り返す。大当たりの発生が決定しているときには、対応する制御コマンドを演出制御部202に出力し、演出制御部202は、所定の図柄で揃えて停止させる。このとき同時に、大入賞口109を開放する制御をおこなう。演出制御部202は、大当たり発生期間中、および大当たり発生までの間のリーチ時や、リーチ予告時などには、図柄表示部104に対して、図柄の変動表示に加えて各種の演出表示をおこなう。このほか、各種役物に対して特定の駆動をおこなったり、ランプ261の表示状態を変更するなどの演出をおこなう。
The
そして、大当たり発生時には、大入賞口109が複数回開放される。1回の開放が1ラウンドとして、たとえば15回のラウンドが繰り返し実行される。1ラウンドの期間は、遊技球がたとえば10個入賞したとき、あるいは所定期間(たとえば30秒)とされている。この際、賞球制御部203は、大入賞口109に対する遊技球1個の入賞あたり、たとえば15個の賞球数で払い出しをおこなう。大当たり終了後は、この大当たり状態が解除され、通常の遊技状態に復帰する。
When a big hit occurs, the big winning
(各制御部による処理の詳細)
つぎに、各制御部がおこなう各種処理の詳細について説明する。はじめに、主制御部201による演出制御部202の制御処理について説明する。図4および図5は、主制御部による演出制御部の制御処理の手順を示すフローチャートである。なお、図4〜図9においては、演出制御部202の制御処理の手順を明確にするため、補正データ、認証データおよび付随データについては考慮しないものとする。すなわち、図4〜図9の説明において、「コマンドを送信する」とは、「当該コマンドを示すデータ(制御コマンドデータ)を含む制御信号を送信する」との意味であり、たとえば補正データや認証データや付随データ(図10参照)の有無は考慮しないものとする。
(Details of processing by each control unit)
Next, details of various processes performed by each control unit will be described. First, the control process of the
図4および図5のフローチャートにおいて、主制御部201は、まず、ぱちんこ遊技機の電源がオンにされるまで待機する(ステップS401:Noのループ)。ぱちんこ遊技機の電源がオンにされると(ステップS401:Yes)、主制御部201は、演出制御部202や賞球制御部203などの周辺部に対して電源オンコマンドを送信する(ステップS402)。電源オンコマンドが送信されると、演出制御部202は、ランプ制御部251や音声制御部252、図柄表示部104のそれぞれに対して電源オン時の演出用の制御コマンド(具体的には、ランプの点灯や音声の出力、デモ画面の表示などを指示する制御コマンド)を送信する。
4 and 5, the
つぎに、主制御部201は、ROM212またはRAM213に記録されている未抽選入賞回数データを参照して、未抽選入賞回数が0回か否かを判断する(ステップS403)。未抽選入賞回数とは、始動入賞口に検出された入賞球の数(入賞回数)から、入賞球に対応する抽選がおこなわれた回数(既抽選回数)を減じた数である。未抽選入賞回数が0回の場合(ステップS403:Yes)、主制御部201は、デモが開始されてから経過した時間を計測する(ステップS404)。
Next, the
デモが開始されてから所定時間が経過すると(ステップS405:Yes)、主制御部201は、演出制御部202に客待ちデモコマンドを送信して(ステップS406)、ステップS407に移行する。デモが開始されてから所定時間が経過しない場合は(ステップS405:No)、そのままステップS407に移行する。ステップS406で客待ちデモコマンドが送信されると、演出制御部202は、ランプ制御部251や音声制御部252、図柄表示部104に対して客待ちデモ用の制御信号を送信する。また、ステップS403で、未抽選入賞回数が0回ではない場合は(ステップS403:No)、ステップS410に移行する。
When a predetermined time elapses after the demonstration is started (step S405: Yes), the
つぎに、主制御部201は、始動入賞口検出部221によって始動入賞口への入賞球が検出されたか否か判断する(ステップS407)。始動入賞口への入賞球が検出されると(ステップS407:Yes)、主制御部201は、デモが開始されてから計測していた時間をクリアして(ステップS408)、未抽選入賞回数に1を加える(ステップS409)。つづいて、主制御部201は、大当たり判定用乱数を取得して(ステップS410)、未抽選入賞回数から1を減算し(ステップS411)、図5のステップS412に移行する。また、ステップS407で、始動入賞口への入賞球が検出されない場合は(ステップS407:No)、ステップS404に戻り、以降の処理を継続する。
Next, the
つぎに、主制御部201は、ステップS410で取得した大当たり判定用乱数が、あらかじめ定められた大当たり乱数であるか否かを判断する(ステップS412)。大当たり判定用乱数が大当たり乱数である場合(ステップS412:Yes)、主制御部201は、演出制御部202に大当たりリーチコマンド(図柄変動コマンド)を送信する(ステップS413)。主制御部201は、図柄変動時間が経過するまで待機して(ステップS414:Noのループ)、図柄変動時間が経過すると(ステップS414:Yes)、演出制御部202に図柄停止コマンドを送信する(ステップS415)。
Next, the
つぎに、主制御部201は、演出制御部202に大当たり開始コマンドを送信し(ステップS416)、つづけて、大当たり中の各ラウンドに対応するコマンド(大当たりコマンド)を順次送信する(ステップS417)。そして、主制御部201は、全てのラウンドの大当たりコマンドの送信が終わると、大当たり終了コマンドを送信して(ステップS418)、ステップS422に移行する。
Next, the
一方、ステップS412で、大当たり判定用乱数が大当たり乱数でなかった場合(ステップS412:No)、主制御部201は、演出制御部202にはずれリーチコマンド(図柄変動コマンド)を送信する(ステップS419)。主制御部201は、図柄変動時間が経過するまで待機して(ステップS420:Noのループ)、図柄変動時間が経過すると(ステップS420:Yes)、演出制御部202に図柄停止コマンドを送信する(ステップS421)。
On the other hand, if the jackpot determination random number is not a jackpot random number in step S412, the
主制御部201は、ぱちんこ遊技機の電源がオフにされるまでは(ステップS422:No)、図4のステップS403に戻り、以降の処理を繰り返す。そして、ぱちんこ遊技機の電源がオフにされると(ステップS422:Yes)、主制御部201は、演出制御部202に終了処理コマンドを送信して(ステップS423)、本フローチャートによる処理を終了する。
The
図6は、大当たり関連コマンド(大当たりリーチコマンド、大当たり開始コマンド、大当たりコマンド、大当たり終了コマンド)の送信タイミングを示すタイムチャートである。大当たりリーチコマンドは、実際に大当たりが発生するよりも頻繁に、かつランダムに送信される。また、大当たり開始コマンドは、実際に大当たりが発生した場合に、大当たり状態に移行する際に1度だけ送信される。また、大当たりコマンドは、大当たり状態に移行した後、ラウンドごとに継続的に送信される。また、大当たり終了コマンドは、大当たり状態の全てのラウンドが終了し、通常の状態に移行する際に1度だけ送信される。 FIG. 6 is a time chart showing the transmission timing of a jackpot related command (a jackpot reach command, a jackpot start command, a jackpot command, a jackpot end command). The jackpot reach command is transmitted more frequently and randomly than the actual jackpot occurs. The jackpot start command is transmitted only once when shifting to the jackpot state when a jackpot is actually generated. The jackpot command is continuously transmitted for each round after shifting to the jackpot state. The jackpot end command is transmitted only once when all rounds of the jackpot state are completed and the normal state is entered.
つぎに、演出制御部202による処理について説明する。以下では、図柄変動時(大当たりリーチコマンド(図5のステップS413参照)または、はずれリーチコマンド(図5のステップS419参照)を受信した場合)および、大当たり時の演出制御部202の処理について説明する。
Next, processing by the
図7は、演出制御部による図柄変動処理の手順を示すフローチャートである。図7のフローチャートにおいて、演出制御部202は、まず、図柄変動コマンドである大当たりリーチコマンド(図5のステップS413参照)、または、はずれリーチコマンド(図5のステップS419参照)を受信するまで待機する(ステップS701:Noのループ)。図柄変動コマンドを受信すると(ステップS701:Yes)、演出制御部202は、変動演出選択用の乱数を取得して(ステップS702)、取得した乱数に基づいて変動演出の種類を選択する(ステップS703)。そして、演出制御部202は、ランプ制御部251や音声制御部252に対して変動演出別の演出開始コマンドを送信する(ステップS704)。
FIG. 7 is a flowchart showing the procedure of the symbol variation process by the effect control unit. In the flowchart of FIG. 7, the
演出制御部202は、変動演出の演出時間が経過したか否かや(ステップS705)、主制御部201から図柄停止コマンド(図5のステップS415,S421参照)を受信したか否かを判断する(ステップS706)。演出時間が経過した場合(ステップS705:Yes)、または、図柄停止コマンドを受信した場合(ステップS706:Yes)、演出制御部202は、ランプ制御部251や音声制御部252に対して演出停止コマンドを送信する(ステップS707)。また、演出時間が経過せず(ステップS705:No)、かつ図柄停止コマンドを受信しない場合は(ステップS706:No)、ステップS705に戻り、以降の処理を繰り返す。
The
つぎに、演出制御部202の大当たり時の処理について説明する。図8は、演出制御部による大当たり時の処理の手順を示すフローチャートである。図8のフローチャートにおいて、演出制御部202は、まず、主制御部201から大当たり開始コマンド(図5のステップS416参照)を受信するまで待機する(ステップS801:Noのループ)。大当たり開始コマンドを受信すると(ステップS801:Yes)、演出制御部202は、ランプ制御部251や音声制御部252に対して大当たり開始処理コマンドを送信する(ステップS802)。
Next, the processing for the big hit of the
つぎに、演出制御部202は、主制御部201からラウンド別の大当たりコマンド(図5のステップS417参照)を受信するまで待機する(ステップS803:Noのループ)。大当たりコマンドを受信すると(ステップS803:Yes)、演出制御部202は、ランプ制御部251や音声制御部252に対して受信したラウンド別の大当たりコマンドに対応するラウンド別処理コマンドを送信する(ステップS804)。
Next, the
つづいて、演出制御部202は、主制御部201から大当たり終了コマンド(図5のステップS418参照)を受信するまで待機する(ステップS805:Noのループ)。大当たり終了コマンドを受信すると(ステップS805:Yes)、演出制御部202は、ランプ制御部251や音声制御部252に対して大当たり終了処理コマンドを送信して(ステップS806)、本フローチャートによる処理を終了する。
Subsequently, the
つづいて、ランプ制御部251によるランプ制御処理について説明する。ここでは、演出制御部202から図柄変動コマンドを受信した場合(図柄変動時)の処理について説明する。図9は、ランプ制御部による図柄変動時のランプ制御処理の手順を示すフローチャートである。図9のフローチャートにおいて、ランプ制御部251は、まず、演出制御部202から演出開始コマンドを受信するまで待機する(ステップS901:Noのループ)。
Subsequently, a lamp control process by the
演出制御部202から演出開始コマンドを受信すると(ステップS901:Yes)、ランプ制御部251は、コマンド別に用意されているデータを読み出して(ステップS902)、コマンド別の選択ルーチンを実行し(ステップS903)、ランプデータをセットする(ステップS904)。そして、ランプ制御部251は、ランプ261に対してランプデータを出力する(ステップS905)。ランプ制御部251から出力されたランプデータに基づいて、ランプ261は点灯または消灯する。
When an effect start command is received from the effect control unit 202 (step S901: Yes), the
ランプ制御部251は、演出制御部202から演出停止コマンドを受信するまでは(ステップS906:No)、ステップS905に戻り、ランプデータの出力を継続する。演出停止コマンドを受信すると(ステップS906:Yes)、ランプ制御部251は、ランプデータの出力を停止して(ステップS907)、本フローチャートによる処理を終了する。
Until the
なお、図9にはランプ制御部251の処理を記載したが、音声制御部252による音声制御も、図9の処理とほぼ同様である。音声制御部252による音声制御処理は、図9の処理において、ステップS904,S905,S907の「ランプデータ」を「音声データ」と読み替えればよい。
Note that although the processing of the
このように、演出制御部202や賞球制御部203などの周辺部は、主制御部201によって出力された制御コマンドに基づいて各種の処理をおこなう。一方、たとえば、主制御部201と周辺部との間に不正な制御基板が接続された場合(図16参照)などのように、制御コマンドの出力元が正規の主制御部201ではない場合、周辺部は不正な制御基板から出力された不正な制御コマンドによって不正な動作をおこなってしまう。
As described above, peripheral units such as the
これを防止するため、本実施の形態にかかるぱちんこ遊技機では、主制御部201と周辺部との間で認証処理をおこなう。より詳細には、周辺部を認証者、主制御部201を被認証者とした認証処理をおこない、主制御部201から送信される制御信号の正当性を認証する。この認証処理に用いる認証データは、主制御部201に記録されているプログラムデータを任意に分割したデータを元に生成されている。この認証処理によって、主制御部201が不正な制御基板に交換されたり、主制御部201と周辺部との間に不正な制御基板が取り付けられるなどの不正を検知して、ぱちんこ遊技機への不正を防止することができる。
In order to prevent this, in the pachinko gaming machine according to the present embodiment, an authentication process is performed between the
本実施の形態では、認証データを制御コマンドデータに付加して送信する。認証データを制御コマンドデータに付加することによって、認証データ単体で送信する場合と比較して、主制御部201と周辺部との間の通信負荷の増大を抑えることができる。また、認証データを制御コマンドデータに付加することによって、認証データを単体で送信する場合と比較して、通信データ中から認証データが抽出され、解析されてしまう可能性を低減することができる。以下に認証データと制御コマンドデータを含む制御信号のフォーマットについて説明する。
In the present embodiment, authentication data is added to control command data and transmitted. By adding the authentication data to the control command data, it is possible to suppress an increase in communication load between the
(制御信号のデータフォーマット)
つづいて、主制御部201が周辺基板に出力する制御信号のデータフォーマットについて説明する。図10は、主制御部が出力する制御信号のデータフォーマットを模式的に示す説明図である。図10に示すように、主制御部201が出力する通常の制御信号1010には、制御コマンドデータ1001および付随データ1002が含まれている。制御コマンドデータ1001は、たとえば大当たりリーチコマンドや大当たり開始コマンド、ラウンド別コマンドなどの各コマンド固有のデータである。また、付随データ1002は、制御コマンドデータ1001に付随するデータであり、たとえば、入賞した遊技球の数など制御コマンドデータ1001に基づく処理に必要なデータである。
(Control signal data format)
Next, the data format of the control signal output from the
また、主制御部201は、制御コマンドデータ1001および付随データ1002に加え、認証データ1003または補正データ1004を含んだ、認証データ付制御信号1020または補正データ付制御信号1030を周辺基板に出力する。主制御部201は、たとえば、制御コマンドデータ1001が所定のコマンドである場合に、補正データ1004を含んだ制御信号を周辺基板に出力し、その後、認証データ1003を含んだ制御信号を周辺基板に出力する。
In addition to the
このように、認証データ1003または補正データ1004を制御信号に含めることによって、認証データ単体または補正データ単体で送信する場合と比較して、主制御部201と周辺部との間の通信負荷を減らすことができる。また、認証データ1003または補正データ1004を制御信号に含めることによって、認証データ1003または補正データ1004を単体で送信する場合と比較して、通信データ中から認証データ1003または補正データ1004が抽出され、解析されてしまう可能性を低減することができる。
As described above, by including the
認証データ1003は、制御コマンドデータ1001および付随データ1002が正規の主制御部201から出力されたものであることを、周辺部が認証するためのデータである。認証データ1003は、具体的には以下のように生成された値である。
The
(認証データ(検査値)の生成方法)
図11は、主制御部における認証データ(検査値)の生成方法を模式的に示す説明図である。認証データ1003は、主制御部201のROM212などに記録されたデータを用いて生成する。より詳細には、ROM212の所定の領域を任意の分割数で分割した上で、分割した領域にそれぞれ格納されたデータに対して結合法則を満たす2項演算(半群演算)をおこなって検査値を算出する。半群演算としては、たとえば、加算や排他的論理和演算などが挙げられる。そして、検査値に対して所定の演算(たとえば、暗号化処理)をおこなって得られた値を認証データとする。なお、検査値を暗号化するか否かは任意であるが、不正防止の観点から暗号化することが望ましい。
(Method for generating authentication data (inspection value))
FIG. 11 is an explanatory diagram schematically showing a method of generating authentication data (inspection value) in the main control unit. The
検査値を算出するために用いるデータの種類は任意であるが、たとえば、主制御部201のROM212に記録されたプログラムデータ(命令コードや固定データ)を用いることができる。主制御部201のROM212に記録されたプログラムデータを用いることによって、プログラムデータの不正な書き換えや、主制御部201のROM212の不正な取り替えなどを検出することができる。
The type of data used for calculating the inspection value is arbitrary, but for example, program data (instruction code or fixed data) recorded in the
たとえば、図11に示すプログラムデータ格納部1100には、12個のデータ(0x01〜0x09,0x0A〜0x0C)が格納されている。分割数を3とした場合、プログラムデータ格納部1100は、たとえば4つのデータを含む第1ブロック1100a、3つのデータを含む第2ブロック1100b、5つのデータを含む第3ブロック1100cに分割できる。主制御部201は、これらの各ブロックに格納されたデータに対してそれぞれ半群演算をおこなって検査値を算出する。なお、上述したブロック内のデータ数は例示である。分割したブロック内のデータ数は固定値としてもよいし、ランダムに決定してもよい。
For example, 12 data (0x01 to 0x09, 0x0A to 0x0C) are stored in the program
たとえば、半群演算として加算を用いる方法を方式Aとすると、第1ブロック1100aに格納された4つのデータ0x01,0x02,0x03,0x04を加算して第1検査値0x0Aが得られる。同様に、第2ブロック1100bに格納された3つのデータ0x05,0x06,0x07を加算して第2検査値0x12が、第3ブロック1100cに格納された5つのデータ0x08,0x09,0x0A,0x0B,0x0Cを加算して第3検査値0x32がそれぞれ得られる。
For example, if the method of using addition as a semi-group operation is method A, four data 0x01, 0x02, 0x03, and 0x04 stored in the
また、たとえば、半群演算として排他的論理和演算を用いる方法を方式Bとすると、第1ブロック1100aに格納された4つのデータ0x01,0x02,0x03,0x04に排他的論理和演算をおこない第1検査値0x04が得られる。同様に、第2ブロック1100bに格納された3つのデータ0x05,0x06,0x07に排他的論理和演算をおこない第2検査値0x04が、第3ブロック1100cに格納された5つのデータ0x08,0x09,0x0A,0x0B,0x0Cに排他的論理和演算をおこない第3検査値0x0Cがそれぞれ得られる。
For example, if the method using the exclusive OR operation as the semi-group operation is method B, the exclusive OR operation is performed on the four pieces of data 0x01, 0x02, 0x03, and 0x04 stored in the
そして、得られた検査値に対して暗号化処理をおこなって認証データとする。この暗号化処理の際、検査値とともに、同時に送信される制御コマンドデータ1001や付随データ1002に関するデータを含めて暗号化処理をおこなってもよい。制御コマンドデータ1001や付随データ1002に関するデータとは、制御コマンドデータ1001や付随データ1002そのものや、制御コマンドデータ1001や付随データ1002に対してハッシュ関数による演算やパリティチェック、巡回冗長検査(Cyclic Redundancy Check:CRC)、チェックサムなどの演算をおこなって得られた値などである。
Then, the obtained inspection value is encrypted to obtain authentication data. At the time of this encryption processing, the encryption processing may be performed including the inspection value and data related to the
一般に、不正な制御基板は、正規の主制御部201と異なる制御コマンドを送信することによって、周辺部に不正な動作をおこなわせようとする。このため、制御コマンドデータ1001や付随データ1002を用いて認証データ1003を生成すれば、不正な制御基板によって認証データ1003を再利用された場合であっても、認証データ1003と制御コマンドの整合がとれず、不正を検知することができる。
In general, an unauthorized control board attempts to cause an unauthorized operation to be performed by transmitting a control command different from that of the regular
一方、認証者である周辺部は、プログラムデータ格納部1100に格納されたデータ全体に対して半群演算をおこなった値を期待値として保持している。たとえば、方式Aの場合の期待値は0x01〜0x0Cの和である0x4Eとなる。また、方式Bの場合の期待値は0x01〜0x0Cの排他的論理和である0x0Cとなる。
On the other hand, the peripheral part as the authenticator holds the value obtained by performing the semi-group operation on the entire data stored in the program
周辺部は、受信した認証データ付制御信号1020から検査値を取り出して、検査値に対して半群演算をおこなった値を期待値と照合する。検査値は半群演算を用いて生成されているので、分割したプログラムデータから生成した検査値のすべてに対して同じ半群演算をおこなえば、プログラムデータ全体に対して半群演算をおこなった期待値と一致するはずである。検査値に対して半群演算をおこなった値と期待値とが一致すると、周辺部は主制御部201を認証する。
The peripheral part extracts the inspection value from the received control signal with
なお、周辺部における半群演算処理は、分割したデータから生成した検査値を結合する処理に対応するため、「結合処理」と呼ぶ。また、認証が成立した際の結合処理に用いた検査値の数を「結合数」という。周辺部における結合数と主制御部201における分割数とは同じ数となる。
Note that the semi-group calculation process in the peripheral portion corresponds to a process of combining the inspection values generated from the divided data, and is therefore referred to as “joining process”. In addition, the number of inspection values used for the combining process when authentication is established is referred to as “number of connections”. The number of connections in the peripheral part and the number of divisions in the
図10の説明に戻り、補正データ1004は、周辺部が保持する認証データ1003の期待値を補正する値である。上述のように、認証データ1003は、主制御部201が保持するデータを用いて生成された値であるが、その生成方法には複数の方法があり、それぞれの生成方法に対応する認証データが存在する。また、主制御部201が正規のユーザによって他の基板に置き換えられた場合には、認証データ1003の生成に用いられるデータが異なるため、認証データ1003の値が異なってくる。補正データ1004は、このような場合に周辺部で保持する認証データ1003の期待値を補正するためのデータである。
Returning to the description of FIG. 10, the
補正データ1004は、たとえば、変更前の認証データ1003の期待値と変更後の認証データ1003の期待値との差分データである。補正データ1004を、変更後の期待値そのものではなく、変更前の期待値との差分データとすることによって、たとえば不正解析者によって制御信号が窃取されても期待値は解読されないため、認証処理の強度を向上させることができる。
The
補正データ1004の送信タイミングは、上述した認証データ1003の生成に用いた分割数によって決定される。たとえば、認証データ1003の生成時における分割数が2の場合、当該認証データによる認証処理後2回目の認証処理が成立した後に補正データ1004を送信するようにする。補正データ1004の送信タイミング情報(補正タイミング情報)は、たとえば主制御部201のROM212に記憶される。なお、上述した分割数と補正タイミングとの関係は一例であり、主制御部201と周辺部との間で任意の取り決めをしておけばよい。
The transmission timing of the
また、認証データ1003や補正データ1004には、認証データ1003や補正データ1004とともに送信される制御コマンドデータ1001や付随データ1002に関するデータを含ませてもよい。制御コマンドデータ1001や付随データ1002に関するデータとは、制御コマンドデータ1001や付随データ1002そのものや、制御コマンドデータ1001や付随データ1002に対して上述したような誤り検出方式を用いた演算をおこなって得られた値などである。
Further, the
一般に、不正な制御基板は、正規の主制御部201と異なる制御コマンドを送信することによって、周辺部に不正な動作をおこなわせようとする。認証データ1003や補正データ1004とともに送信する制御コマンドデータ1001や付随データ1002を用いて認証データ1003や補正データ1004を生成すれば、不正な制御基板によって認証データ1003や補正データ1004が再利用された場合であっても、認証データ1003や補正データ1004と制御コマンドデータ1001の整合がとれず、不正を検知することができる。
In general, an unauthorized control board attempts to cause an unauthorized operation to be performed by transmitting a control command different from that of the regular
認証データ1003や補正データ1004に制御コマンドデータ1001や付随データ1002に関するデータを含ませる場合、主制御部201は制御コマンドデータ1001や付随データ1002に関するデータと検査値とを合わせて暗号化して、認証データ1003や補正データ1004を生成する。
When the
なお、制御コマンドデータ1001、付随データ1002、認証データ1003または補正データ1004の並び方は、図10に示す順番に限らず、たとえば認証データ1003または補正データ1004を制御信号の先頭にしたり、制御コマンドデータ1001と付随データ1002との間に認証データ1003または補正データ1004を挿入してもよい。また、制御コマンドデータ1001および付随データ1002とは別個に認証データ1003を出力することとしてもよい。たとえば、所定のコマンドを含む制御信号を送信した後、1回目の制御信号送信時に補正データ1004を付加して、3回目の制御信号送信時に認証データ1003を付加する、などとしてもよい。
The arrangement of the
さらに、認証データ1003や補正データ1004を含まない通常の制御信号1010に、補正データ1004や認証データ1003と同程度のサイズのダミーデータ(不図示)を付加してもよい。ここで、ダミーデータは、補正処理や認証処理に用いないデータである。このようにすることで、通常の制御信号1010のデータサイズを、認証データ付制御信号1020や補正データ付制御信号1030と同程度とすることができる。このため、第三者にデータサイズの違いによって認証データ1003や補正データ1004が付加されている制御信号を見破られることを防ぐことができる。
Further, dummy data (not shown) having the same size as the
(制御信号の送受信処理)
つづいて、主制御部201と周辺部との間でおこなう制御信号の送受信処理について説明する。図12は、主制御部201による制御信号の送信処理の手順を示すフローチャートである。図12では、認証データの生成時における分割数がNの場合、当該認証データの送信後、N回目の認証データの生成および送信をおこなった後に補正データを送信する場合の処理を示している。
(Control signal transmission / reception processing)
Subsequently, a control signal transmission / reception process performed between the
まず、主制御部201は、電源がオンにされるまで待機して(ステップS1201:Noのループ)、電源がオンにされると(ステップS1201:Yes)、補正データの送信タイミングか否かを判断する(ステップS1202)。具体的には、主制御部201は、ROM212内の補正タイミング情報記憶領域を参照して、補正タイミング情報の値が0であるか否かを判断する。補正データの送信タイミングの場合(ステップS1202:Yes)、補正データを生成し(ステップS1203)、周辺部に補正データ付制御信号を送信する(ステップS1204)。そして、ROM212内の補正タイミング情報をクリアして(ステップS1205)、ステップS1216に移行する。
First, the
ステップS1202において、補正データの送信タイミングではない場合(ステップS1202:No)、主制御部201は、認証データの送信タイミングか否かを判断する(ステップS1206)。認証データの送信タイミングの場合(ステップS1206:Yes)、主制御部201は、プログラムデータの分割数を決定し(ステップS1207)、決定した分割数でプログラムデータを分割し、それぞれに対して半群演算をおこなって検査値を算出する(ステップS1208)。そして、検査値に対して暗号化処理をおこなって認証データを生成する(ステップS1209)。分割数の決定方法は任意である。また、分割数は認証データの送信タイミングとなる前に決定されていてもよい。
If it is not the correction data transmission timing in step S1202 (step S1202: No), the
つぎに、主制御部201は、生成した認証データを含む分割数分の認証データ付制御信号を順次送信する(ステップS1210)。なお、認証データ付制御信号は連続して送信してもよいし、通常の制御信号に混ぜて送信してもよい。また、認証データの送信順序も任意である。主制御部201は、ステップS1209で生成した認証データをすべて送信するまで(ステップS1211:No)、ステップS1210に戻り、認証データ付制御信号の送信を継続する。
Next, the
認証データをすべて送信すると(ステップS1211:Yes)、主制御部201は、次回の補正タイミングが決定しているか否かを判断する(ステップS1212)。次回の補正タイミングが決定しているかとは、具体的には、ROM212内の補正タイミング情報記憶領域に値が記憶されているか否かということである。次回の補正タイミングが決定している場合(ステップS1212:Yes)、主制御部201は、補正タイミング情報をマイナス1して(ステップS1213)、ステップS1216に移行する。
When all the authentication data is transmitted (step S1211: Yes), the
一方、ステップS1212で、次回の補正タイミングが決定していない場合(ステップS1212:No)、主制御部201は、分割数に基づいて補正タイミングを決定する(ステップS1214)。具体的には、次回以降分割数回目の認証処理の成立後に補正データを送信するものとして、ROM212内の補正タイミング情報記憶領域に分割数を記憶させる。
On the other hand, when the next correction timing is not determined in step S1212 (step S1212: No), the
また、ステップS1206において、認証データの送信タイミングでない場合(ステップS1206:No)、主制御部201は通常の制御信号を送信する(ステップS1215)。主制御部201は、電源がオフにされるまでは(ステップS1216:No)、ステップS1202に戻り、以降の処理を継続する。そして、電源がオフにされると(ステップS1216:Yes)、本フローチャートによる処理を終了する。
In step S1206, when it is not the transmission timing of the authentication data (step S1206: No), the
つぎに、周辺部による制御信号の受信処理について説明する。図13は、周辺部による制御信号の受信処理の手順を示すフローチャートである。図13のフローチャートにおいて、周辺部は電源がオンにされるまで待機して(ステップS1301:Noのループ)、電源がオンにされると(ステップS1301:Yes)、主制御部201から制御信号を受信するまで待機する(ステップS1302:Noのループ)。主制御部201から制御信号を受信すると(ステップS1302:Yes)、周辺部は、受信した制御信号に付加データが含まれているか否かを判断する(ステップS1303)。付加データとは、図10に示すように、認証データまたは補正データである。制御信号に付加データが含まれてるか否かの判断は、たとえば、制御信号のデータ量が通常の制御信号よりも多いか否かや、認証データが含まれていることを示すフラグが制御信号に立てられているか否かを判断することによっておこなう。
Next, the reception process of the control signal by the peripheral part will be described. FIG. 13 is a flowchart illustrating a procedure of control signal reception processing by the peripheral unit. In the flowchart of FIG. 13, the peripheral unit waits until the power is turned on (step S1301: No loop). When the power is turned on (step S1301: Yes), a control signal is sent from the
制御信号に付加データが含まれている場合(ステップS1303:Yes)、周辺部は、現在が補正タイミングか否かを判断する(ステップS1304)。具体的には、周辺部は、ROM242または282内の補正タイミング情報記憶領域を参照して、補正タイミング情報の値が0であるか否かを判断する。補正タイミングの場合(ステップS1304:Yes)、制御信号内の付加データは補正データであるため、周辺部は、この補正データを用いて期待値を補正する(ステップS1305)。そして、補正タイミング情報をクリアして(ステップS1306)、ステップS1320に移行する。
When the additional data is included in the control signal (step S1303: Yes), the peripheral unit determines whether or not the current timing is the correction timing (step S1304). Specifically, the peripheral unit refers to the correction timing information storage area in the
一方、ステップS1304で補正タイミングではない場合(ステップS1304:No)、制御信号内の付加データは認証データであるため、周辺部は、認証データに復号化処理をおこなって検査値を取得する(ステップS1307)。周辺部は、取得した検査値を検査値用メモリに格納して(ステップS1308)、検査値用メモリ内のすべての検査値に対して半群演算(結合処理)をおこなう(ステップS1309)。検査値用メモリ内の検査値が1つの場合は、結合処理をおこなわずにそのままステップS1310に移行する。 On the other hand, when it is not the correction timing in step S1304 (step S1304: No), since the additional data in the control signal is authentication data, the peripheral part performs a decoding process on the authentication data to obtain a test value (step S1304). S1307). The peripheral unit stores the acquired inspection value in the inspection value memory (step S1308), and performs a semi-group operation (joining process) on all inspection values in the inspection value memory (step S1309). If there is one inspection value in the inspection value memory, the process proceeds to step S1310 without performing the combining process.
そして、周辺部は、演算結果(結合結果)と保持している検査値の期待値とを照合して、結合結果と期待値とが一致するか否かを判断する(ステップS1310)。結合結果と期待値が一致する場合(ステップS1310:Yes)、周辺部は、主制御部201に対する認証を成立させて(ステップS1311)、ステップS1315に移行する。 Then, the peripheral unit collates the operation result (combination result) with the expected value of the stored test value, and determines whether or not the combination result matches the expected value (step S1310). If the combined result matches the expected value (step S1310: Yes), the peripheral unit establishes authentication for the main control unit 201 (step S1311), and proceeds to step S1315.
一方、ステップS1310において、検査値の演算結果と期待値が一致しない場合(ステップS1310:No)、周辺部は、所定数以上の認証データを受信するまで(ステップS1312:No)、ステップS1302に戻り、以降の処理を繰り返す。所定数以上の認証データを受信すると(ステップS1312:Yes)、周辺部は、主制御部201に対する認証を不成立とする(ステップS1313)。所定数は任意の数であるが、たとえば、プログラムデータ格納部1100に格納可能なデータの数(最大分割数)とすることができる。認証が成立しなかった場合、周辺部は、制御コマンドデータおよび付随データを破棄するとともに、たとえばスピーカ262(図2参照)から報知信号を出力して(ステップS1314)、本フローチャートによる処理を終了する。 On the other hand, if the calculation result of the inspection value does not match the expected value in step S1310 (step S1310: No), the peripheral unit returns to step S1302 until a predetermined number or more of authentication data is received (step S1312: No). The subsequent processing is repeated. When the authentication data of a predetermined number or more is received (step S1312: Yes), the peripheral unit fails to authenticate the main control unit 201 (step S1313). Although the predetermined number is an arbitrary number, for example, it can be the number of data that can be stored in the program data storage unit 1100 (maximum number of divisions). If the authentication is not established, the peripheral unit discards the control command data and the accompanying data, and outputs a notification signal from, for example, the speaker 262 (see FIG. 2) (step S1314), and ends the process according to this flowchart. .
ステップS1311で主制御部201に対する認証が成立した場合、周辺部は、検証値用メモリ内のデータを消去する(ステップS1315)とともに、次回の補正タイミングが決定しているか否かを判断する(ステップS1316)。次回の補正タイミングが決定しているかとは、具体的には、ROM242または282内の補正タイミング情報記憶領域に値が記憶されているか否かということである。次回の補正タイミングが決定している場合(ステップS1316:Yes)、主制御部201は、補正タイミング情報をマイナス1して(ステップS1317)、ステップS1320に移行する。
When authentication with respect to the
一方、ステップS1316で、次回の補正タイミングが決定していない場合(ステップS1316:No)、主制御部201は、結合数に基づいて補正タイミングを決定する(ステップS1318)。具体的には、次回以降分割数回目の認証処理の成立後に期待値の補正をおこなうものとして、ROM242または282内の補正タイミング情報記憶領域に結合数を記憶させる。
On the other hand, when the next correction timing is not determined in step S1316 (step S1316: No), the
また、ステップS1303で、制御信号に付加データが含まれていない場合(ステップS1303:No)、周辺部は、認証処理をおこなわず、そのまま制御コマンドデータおよび付随データに基づく処理をおこなう(ステップS1319)。電源がオフにされるまで(ステップS1320:No)、周辺部はステップS1302に戻り、以降の処理を継続する。そして、電源がオフにされると(ステップS1320:Yes)、本フローチャートによる処理を終了する。 If no additional data is included in the control signal in step S1303 (step S1303: No), the peripheral unit performs the process based on the control command data and the accompanying data as it is without performing the authentication process (step S1319). . Until the power is turned off (step S1320: No), the peripheral portion returns to step S1302, and the subsequent processing is continued. When the power is turned off (step S1320: Yes), the processing according to this flowchart is terminated.
(期待値の補正処理の具体例)
つづいて、図12および図13に示す処理のうち、期待値の補正処理の具体例について説明する。図14は、制御部間のデータの流れの一例を示すシーケンス図である。図14には、図12および図13と同様に、認証データの生成時における分割数がNの場合、当該認証データの送信後N回目の認証データの認証処理をおこなった後に補正データを送信する場合の処理を示している。
(Specific example of expected value correction processing)
Subsequently, a specific example of expected value correction processing among the processing shown in FIGS. 12 and 13 will be described. FIG. 14 is a sequence diagram illustrating an example of a data flow between control units. In FIG. 14, as in FIGS. 12 and 13, when the number of divisions at the time of generating authentication data is N, the correction data is transmitted after performing authentication processing of the Nth authentication data after transmitting the authentication data. Shows the process.
まず、主制御部201は、任意の方法で今回の認証処理に用いる分割数を決定する。たとえば、今回の分割数=2とすると(ステップS1401)、主制御部201は、プログラムデータ格納部1100に格納されたデータを2つのブロックに分割し、それぞれのブロックに含まれるデータを用いて2つの検査値を算出し、さらに暗号化処理をおこなって2つの認証データを生成する(ステップS1402)。そして、周辺部に対してそれぞれの認証データを含む2つの認証データ付制御信号を送信する(ステップS1403)。
First, the
その後、主制御部201は、補正タイミング情報に値がない(クリアされている)ため、分割数に基づいて補正データの送信タイミングを決定する(ステップS1404)。この場合、分割数が2であるため、今回の認証データ付制御信号の送信後、認証データの認証処理を2回おこなった後に補正データを送信するものとする。すなわち、補正タイミング情報=2とする。
Thereafter, the
つづいて、周辺部における処理について説明する。周辺部は、主制御部201から送信された認証データ付制御信号を受信する(ステップS1405)。そして、認証データ付制御信号内の認証データを復号化して検査値を取得し、結合処理をおこなう(ステップS1406)。結合結果が期待値と一致すると、周辺部は主制御部201に対する認証を成立させる(ステップS1407)。今回の場合は、2つの検査値を用いて結合処理をおこなった際に期待値と一致するはずである(結合数=2)。 Next, processing in the peripheral part will be described. The peripheral unit receives the control signal with authentication data transmitted from the main control unit 201 (step S1405). Then, the authentication data in the control signal with authentication data is decrypted to obtain the inspection value, and the combining process is performed (step S1406). If the combined result matches the expected value, the peripheral unit establishes authentication for the main control unit 201 (step S1407). In this case, when the joining process is performed using two inspection values, it should match the expected value (number of joins = 2).
その後、周辺部は、補正タイミング情報に値がない(クリアされている)ため、結合数に基づいて期待値の補正タイミングを決定する(ステップS1408)。この場合、結合数が2であるため、今回の認証処理後2回の認証処理が成立した後に受信したデータを用いて期待値を補正するものとする。すなわち、補正タイミング情報=2とする。 Thereafter, the peripheral portion has no value (cleared) in the correction timing information, and therefore determines the correction timing of the expected value based on the number of connections (step S1408). In this case, since the number of connections is 2, the expected value is corrected using data received after two authentication processes have been established after the current authentication process. That is, correction timing information = 2.
2回目の認証処理の説明に移り、主制御部201は、再び任意の方法で分割数を決定する。たとえば、今回の分割数=5とすると(ステップS1409)、主制御部201は、プログラムデータ格納部1100に格納されたデータを5つのブロックに分割し、それぞれのブロックに含まれるデータを用いて5つの検査値を算出し、さらに暗号化処理をおこなって5つの認証データを生成する(ステップS1410)。そして、周辺部に対してそれぞれの認証データを含む5つの認証データ付制御信号を送信する(ステップS1411)。認証データの送信が終了すると、主制御部201は補正タイミング情報を1(2−1=1)とする。
Moving on to the description of the second authentication process, the
つづいて、周辺部は、主制御部201から送信された認証データ付制御信号を受信し(ステップS1412)、認証データ付制御信号内の認証データを復号化して検査値を取得し、結合処理をおこなう(ステップS1413)。結合結果が期待値と一致すると、周辺部は主制御部201に対する認証を成立させる(ステップS1414)。認証が成立すると、周辺部は補正タイミング情報を1とする(2−1=1)。 Subsequently, the peripheral unit receives the control signal with authentication data transmitted from the main control unit 201 (step S1412), decodes the authentication data in the control signal with authentication data, obtains the inspection value, and performs the combining process. Perform (step S1413). When the combined result matches the expected value, the peripheral unit establishes authentication for the main control unit 201 (step S1414). When authentication is established, the peripheral portion sets the correction timing information to 1 (2-1 = 1).
3回目の認証処理の説明に移り、主制御部201は、再び任意の方法で分割数を決定する。たとえば、今回の分割数=3とすると(ステップS1415)、主制御部201は、プログラムデータ格納部1100に格納されたデータを5つのブロックに分割し、それぞれのブロックに含まれるデータを用いて3つの検査値を算出し、さらに暗号化処理をおこなって3つの認証データを生成する(ステップS1416)。そして、周辺部に対してそれぞれの認証データを含む3つの認証データ付制御信号を送信する(ステップS1417)。認証データの送信が終了すると、主制御部201は補正タイミング情報を0(1−1=0)とする。
Turning to the description of the third authentication process, the
つづいて、周辺部は、主制御部201から送信された認証データ付制御信号を受信し(ステップS1418)、認証データ付制御信号内の認証データを復号化して検査値を取得し、結合処理をおこなう(ステップS1419)。結合結果が期待値と一致すると、周辺部は主制御部201に対する認証を成立させる(ステップS1420)。認証が成立すると、周辺部は補正タイミング情報を0とする(1−0=0)。 Subsequently, the peripheral unit receives the control signal with authentication data transmitted from the main control unit 201 (step S1418), decodes the authentication data in the control signal with authentication data, obtains the inspection value, and performs the combining process. Perform (step S1419). When the combined result matches the expected value, the peripheral unit establishes authentication for the main control unit 201 (step S1420). When authentication is established, the peripheral portion sets the correction timing information to 0 (1-0 = 0).
このように、1回目の認証処理後、2回の認証処理が成立すると、主制御部201は、補正タイミング情報=0であるため、補正データを生成し(ステップS1421)、周辺部に対して補正データ付制御信号を送信する(ステップS1422)。なお、補正データ付制御信号と認証データ付制御信号とは、見かけ上区別することができない。この後、主制御部201は、補正タイミング情報をクリアする(ステップS1423)。
As described above, when two authentication processes are established after the first authentication process, the
周辺部は、補正データ付制御信号を受信すると(ステップS1424)、補正タイミング情報=0であるため、受信した制御信号に含まれる補正データを用いて期待値を補正する(ステップS1425)。この後、周辺部は補正タイミング情報をクリアする(ステップS1426)。 When the peripheral portion receives the control signal with correction data (step S1424), the correction timing information = 0, so that the expected value is corrected using the correction data included in the received control signal (step S1425). Thereafter, the peripheral portion clears the correction timing information (step S1426).
4回目の認証処理の説明に移り、主制御部201は、再び任意の方法で分割数を決定する。たとえば、今回の分割数=6とすると(ステップS1427)、主制御部201は、プログラムデータ格納部1100に格納されたデータを6つのブロックに分割し、それぞれのブロックに含まれるデータを用いて6つの検査値を算出し、さらに暗号化処理をおこなって6つの認証データを生成する(ステップS1428)。そして、周辺部に対してそれぞれの認証データを含む6つの認証データ付制御信号を送信する(ステップS1429)。
Moving on to the description of the fourth authentication process, the
その後、主制御部201は、補正タイミング情報に値がない(クリアされている)ため、分割数に基づいて補正データの送信タイミングを決定する(ステップS1430)。この場合、分割数が6であるため、今回の認証データ付制御信号の送信後、認証処理6回分の認証データ付制御信号を送信した後に補正データ付制御信号を送信するものとする。すなわち、補正タイミング情報=6とする。
Thereafter, since the correction timing information has no value (cleared), the
つづいて、周辺部は、主制御部201から送信された認証データ付制御信号を受信し(ステップS1431)、認証データ付制御信号内の認証データを復号化して検査値を取得し、結合処理をおこなう(ステップS1432)。結合結果が期待値と一致すると、周辺部は主制御部201に対する認証を成立させる(ステップS1433)。 Subsequently, the peripheral unit receives the control signal with authentication data transmitted from the main control unit 201 (step S1431), decodes the authentication data in the control signal with authentication data, obtains the inspection value, and performs the combining process. Perform (step S1432). When the combined result matches the expected value, the peripheral unit establishes authentication for the main control unit 201 (step S1433).
その後、周辺部は、補正タイミング情報に値がない(クリアされている)ため、結合数に基づいて期待値の補正タイミングを決定する(ステップS1434)。この場合、結合数が6であるため、今回の認証処理後6回の認証処理が成立した後に受信したデータを用いて期待値を補正するものとする。すなわち、補正タイミング情報=6とする。 Thereafter, the peripheral portion has no value (cleared) in the correction timing information, and therefore determines the correction timing of the expected value based on the number of connections (step S1434). In this case, since the number of connections is 6, it is assumed that the expected value is corrected using data received after 6 authentication processes have been established after the current authentication process. That is, correction timing information = 6.
なお、上述した実施の形態では、検査値の暗号化に際して単一の暗号化方法を用いたが、検査値の生成方式と同様に複数の暗号化方法を切り替えてもよい。これにより、不正解析者によって認証データが解析される可能性を低減することができる。 In the above-described embodiment, a single encryption method is used for encrypting the inspection value. However, a plurality of encryption methods may be switched in the same manner as the inspection value generation method. Thereby, possibility that authentication data will be analyzed by a fraud analyst can be reduced.
以上説明したように、本実施の形態にかかるぱちんこ遊技機は、主制御部において、憶手段内のデータを分割した分割数に基づき決定される補正タイミングを満たすように補正データを送信し、周辺部において、主制御部に対する認証が成立した際に2項演算の対象となった認証データの数(結合数)に基づき決定されるタイミングで期待値を補正する。分割数および結合数は主制御部および周辺部のみが知る値なので、不正解析者は、期待値の補正に用いる補正データの送信タイミングを知ることができない。これにより、周辺部が保持する期待値を不正解析者に知られることなく補正することができる。また、主制御部と周辺部との間に不正な制御部が挿入された場合、不正な制御部では補正データの送信タイミングがわからずに期待値の補正をおこなうことができない。このため、認証処理において不正な制御部が挿入されたことを検知することができ、不正な制御部による不正な処理を防止することができる。 As described above, the pachinko gaming machine according to the present embodiment transmits correction data so as to satisfy the correction timing determined based on the number of divisions of the data in the storage means in the main control unit, In the unit, the expected value is corrected at a timing determined based on the number of authentication data (number of connections) subjected to the binary operation when the authentication for the main control unit is established. Since the number of divisions and the number of connections are values known only by the main control unit and the peripheral unit, the fraud analyst cannot know the transmission timing of the correction data used for correcting the expected value. As a result, the expected value held by the peripheral portion can be corrected without the unauthorized analyst knowing it. Further, when an unauthorized control unit is inserted between the main control unit and the peripheral unit, the unauthorized control unit cannot correct the expected value without knowing the transmission timing of the correction data. For this reason, it can be detected that an unauthorized control unit is inserted in the authentication process, and unauthorized processing by the unauthorized control unit can be prevented.
なお、本実施の形態で説明した主制御部および周辺部の制御方法および認証方法は、あらかじめ用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。 Note that the control method and authentication method for the main control unit and the peripheral unit described in this embodiment can be realized by executing a program prepared in advance on a computer such as a personal computer or a workstation. This program is recorded on a computer-readable recording medium such as a hard disk, a flexible disk, a CD-ROM, an MO, and a DVD, and is executed by being read from the recording medium by the computer. The program may be a transmission medium that can be distributed via a network such as the Internet.
以上のように、本発明は、制御部への不正が懸念される電子機器やその電子機器に搭載される制御基板に有用であり、特に、ぱちんこ遊技機、スロット遊技機、その他各種の遊技機に適している。 As described above, the present invention is useful for an electronic device in which fraud to the control unit is concerned and a control board mounted on the electronic device, and in particular, a pachinko gaming machine, a slot gaming machine, and other various gaming machines. Suitable for
310 主制御基板
311 データ記憶部
312 決定部
313 認証データ生成部
314 補正データ生成部
315 暗号化部
316 送信部
320 周辺基板
321 受信部
322 復号化部
323 認証部
324 補正部
310
Claims (13)
前記主制御部は、
所定のデータを記憶するデータ記憶手段と、
前記データ記憶手段内に記憶されている前記データを分割する数(以下、「分割数」という)を決定する決定手段と、
前記データ記憶手段内の前記データを前記分割数に分割し、分割されたデータ群内のすべてのデータに対して結合法則を満たす2項演算をおこなって前記分割数分の認証値を生成する認証値生成手段と、
前記周辺部に保持され、前記主制御部から送信された前記認証値の照合に用いられる期待値を補正するための補正値を生成する補正値生成手段と、
前記補正値と前記分割数分の前記認証値とを前記周辺部に送信する送信手段と、を備え、
前記周辺部は、
前記補正値と前記分割数分の前記認証値とを受信する受信手段と、
前記受信手段によって受信された前記補正値を用いて前記期待値を補正する補正手段と、
前記受信手段によって受信された前記分割数分の前記認証値に対して前記2項演算をおこなった演算結果と補正前の前記期待値または補正後の前記期待値とが一致するか否かを、前記補正値による補正前には当該補正前の前記期待値を用いて判断し、前記補正値による補正後には当該補正後の前記期待値を用いて判断して、前記主制御部を認証する認証手段と、を備え、
前記期待値は、前記データ記憶手段内の全ての前記データに対して前記2項演算をおこなった値であり、
前記送信手段は、前記分割数分の前記認証値の送信後、当該分割数に基づく回数の前記主制御部の認証に用いられる分の前記認証値を送信した際に、前記補正値を送信し、
前記補正手段は、前記分割数分の前記認証値による前記主制御部の認証成立後、当該認証時に前記2項演算の対象となった前記認証値の数に基づく回数の前記主制御部の認証がおこなわれた際に、前記期待値を補正することを特徴とする電子機器。 An electronic device comprising: a main control unit; and a peripheral unit that performs a predetermined process based on a control command transmitted by the main control unit,
The main control unit
Data storage means for storing predetermined data;
Determining means for determining the number of divisions of the data stored in the data storage means (hereinafter referred to as “division number”);
Authentication that divides the data in the data storage means into the number of divisions and performs a binary operation satisfying a combining rule on all the data in the divided data group to generate authentication values for the number of divisions Value generation means;
Correction value generation means for generating a correction value for correcting an expected value that is held in the peripheral portion and used for verification of the authentication value transmitted from the main control unit;
Transmitting means for transmitting the correction value and the authentication values for the number of divisions to the peripheral part,
The peripheral portion is
Receiving means for receiving the correction value and the authentication values for the number of divisions;
Correction means for correcting the expected value using the correction value received by the receiving means;
Whether the calculation result obtained by performing the two-term calculation on the authentication values for the number of divisions received by the receiving unit matches the expected value before correction or the expected value after correction, Authentication that authenticates the main control unit by using the expected value before the correction using the expected value before the correction by the correction value, and by using the expected value after the correction after the correction by the correction value Means, and
The expected value is a value obtained by performing the binary operation on all the data in the data storage means,
The transmission means transmits the correction value when transmitting the authentication value for the number of divisions used for authentication of the main control unit after transmitting the authentication values for the number of divisions. ,
The correction means is configured to authenticate the main control unit a number of times based on the number of the authentication values subjected to the two-term operation at the time of authentication after the authentication of the main control unit by the authentication values for the number of divisions. The electronic apparatus is characterized in that the expected value is corrected when the operation is performed.
前記認証値および前記補正値を所定の暗号化方法で暗号化する暗号化手段を備え、
前記送信手段は、前記暗号化手段によって暗号化された前記認証値および前記補正値を前記周辺部に送信し、
前記周辺部は、
前記所定の暗号化方法に対応する復号化方法で前記認証値および前記補正値を復号化する復号化手段を備え、
前記認証手段および前記補正手段は、前記復号化手段によって復号化された前記認証値および前記補正値を用いて、前記認証および前記補正をおこなうことを特徴とする請求項1〜3のいずれか一つに記載の電子機器。 The main control unit
An encryption means for encrypting the authentication value and the correction value by a predetermined encryption method;
The transmission means transmits the authentication value and the correction value encrypted by the encryption means to the peripheral part,
The peripheral portion is
A decrypting means for decrypting the authentication value and the correction value by a decryption method corresponding to the predetermined encryption method;
The authentication unit and the correction unit perform the authentication and the correction using the authentication value and the correction value decrypted by the decryption unit. Electronic equipment described in one.
前記復号化手段は、前記主制御部に対する前記認証が成立した際に前記2項演算の対象となった前記認証値の数に基づいて前記復号化方法を変更することを特徴とする請求項4に記載の電子機器。 The encryption means changes the encryption method based on the division number,
Said decoding means, according to claim 4, characterized in that to change the decoding method based on the number of the authentication value and the authentication is the subject of the binary operation when satisfied with respect to the main control unit The electronic device as described in.
主制御基板は、前記認証値を送信し、周辺基板は、前記主制御基板によって送信された前記認証値を用いて前記主制御基板に対する認証をおこなうことを特徴とする遊技機。 Comprising the electronic device according to any one of claims 1 to 7,
A main control board transmits the authentication value, and a peripheral board authenticates the main control board using the authentication value transmitted by the main control board.
所定のデータを記憶するデータ記憶手段と、
前記データ記憶手段内に記憶されている前記データを分割する数(以下、「分割数」という)を決定する決定手段と、
前記データ記憶手段内の前記データを前記分割数に分割し、分割されたデータ群内のすべてのデータに対して結合法則を満たす2項演算をおこなって前記分割数分の認証値を生成する認証値生成手段と、
前記周辺基板に保持され、前記主制御基板から送信された前記認証値の照合に用いられる期待値を補正するための補正値を生成する補正値生成手段と、
前記分割数分の前記認証値と前記補正値とを前記周辺基板に送信する送信手段と、を備え、
前記送信手段は、前記分割数分の前記認証値の送信後、当該分割数に基づく回数の前記主制御基板の認証に用いられる分の前記認証値を送信した際に、前記補正値を送信することを特徴とする主制御基板。 A main control board that is mounted on an electronic device and transmits a control command to perform a predetermined process on a peripheral board,
Data storage means for storing predetermined data;
Determining means for determining the number of divisions of the data stored in the data storage means (hereinafter referred to as “division number”);
Authentication that divides the data in the data storage means into the number of divisions and performs a binary operation satisfying a combining rule on all the data in the divided data group to generate authentication values for the number of divisions Value generation means;
Correction value generation means for generating a correction value for correcting an expected value that is held in the peripheral board and used for collation of the authentication value transmitted from the main control board;
Transmitting means for transmitting the authentication value and the correction value for the number of divisions to the peripheral board,
The transmission means transmits the correction value when transmitting the authentication value for the authentication of the main control board for the number of times based on the division number after transmitting the authentication value for the division number. A main control board characterized by that.
前記主制御基板を認証するための認証値と前記主制御基板から送信された認証値の照合に用いられる期待値を補正する補正値とを前記主制御基板から受信する受信手段と、
前記受信手段によって受信された前記補正値を用いて前記期待値を補正する補正手段と、
前記受信手段によって受信された前記分割数分の前記認証値に対して結合法則を満たす2項演算をおこなった演算結果と前記期待値とが一致するか否かを、前記補正値による補正前には当該補正前の前記期待値を用いて判断し、前記補正値による補正後には当該補正後の前記期待値を用いて判断して、前記主制御基板を認証する認証手段と、を備え、
前記補正手段は、前記分割数分の前記認証値による前記主制御基板の認証成立後、当該認証時に前記2項演算の対象となった前記認証値の数に基づく回数の前記主制御基板の認証がおこなわれた際に、前記期待値を補正することを特徴とする周辺基板。 The number of data in the data storage means for generating the authentication value for authenticating the main control board (hereinafter referred to as “division number”) is determined, the data is divided into the division number, and the division number A peripheral board that performs a predetermined process based on a control command transmitted by the main control board that transmits a correction value for correcting an expected value so as to satisfy a correction timing determined based on:
Receiving means for receiving from the main control board an authentication value for authenticating the main control board and a correction value for correcting an expected value used for verification of the authentication value transmitted from the main control board;
Correction means for correcting the expected value using the correction value received by the receiving means;
Before the correction by the correction value, whether or not the calculation result obtained by performing the binomial calculation satisfying the binding law on the authentication values for the number of divisions received by the receiving means matches the expected value is determined. Is determined using the expected value before the correction, and is determined using the expected value after the correction after the correction by the correction value, and includes an authentication unit that authenticates the main control board,
The correction means is configured to authenticate the main control board a number of times based on the number of the authentication values subjected to the two-term operation at the time of authentication after the authentication of the main control board with the authentication values for the number of divisions. A peripheral substrate, wherein the expected value is corrected when the step is performed.
前記主制御部において、
前記主制御部に記憶されている所定のデータを分割する数(以下、「分割数」という)を決定する分割数決定工程と、
前記データを前記分割数に分割し、分割されたデータ群内のすべてのデータに対して結合法則を満たす2項演算をおこなって前記分割数分の認証値を生成する認証値生成工程と、
前記周辺部に保持され、前記主制御部から送信された前記認証値の照合に用いられる期待値を補正するための補正値を生成する補正値生成工程と、
前記分割数分の前記認証値の送信後、当該分割数に基づく回数の前記主制御部の認証に用いられる分の前記認証値が送信されたタイミングを、前記補正値を送信するタイミングとして決定する送信タイミング決定工程と、
前記分割数分の前記補正値を前記周辺部に送信するとともに、前記送信タイミング決定工程で決定されたタイミングで前記補正値を前記周辺部に送信する送信工程と、を含み、
前記周辺部において、
前記分割数分の前記認証値と前記補正値とを受信する受信工程と、
前記受信工程で受信された前記分割数分の前記認証値に対して前記2項演算をおこなった演算結果と補正前の前記期待値または補正後の前記期待値とが一致するか否かを、前記補正値による補正前には当該補正前の前記期待値を用いて判断し、前記補正値による補正後には当該補正後の前記期待値を用いて判断して、前記主制御部を認証する認証工程と、
前記分割数分の前記認証値による前記主制御部の認証成立後、当該認証時に前記2項演算の対象となった前記認証値の数に基づく回数の前記主制御部の認証がおこなわれたタイミングを、前記期待値を補正するタイミングとして決定する補正タイミング決定工程と、
前記補正タイミング決定工程で決定されたタイミングで、前記補正値を用いて前記期待値を補正する補正工程と、
を含むことを特徴とする認証方法。 An authentication method in an electronic device comprising a main control unit and a peripheral unit that performs predetermined processing based on a control command transmitted by the main control unit,
In the main control unit,
A division number determination step of determining a number (hereinafter referred to as “division number”) for dividing predetermined data stored in the main control unit;
An authentication value generation step of dividing the data into the number of divisions, generating binary values that satisfy a combining rule for all data in the divided data group, and generating authentication values for the number of divisions;
A correction value generating step for generating a correction value for correcting an expected value that is held in the peripheral portion and used for verification of the authentication value transmitted from the main control unit;
After transmitting the authentication values for the number of divisions, the timing at which the authentication values for the number of times used for authentication of the main control unit based on the number of divisions is transmitted is determined as the timing for transmitting the correction value. A transmission timing determination step;
Transmitting the correction value for the number of divisions to the peripheral part, and transmitting the correction value to the peripheral part at the timing determined in the transmission timing determination step,
In the periphery,
A receiving step of receiving the authentication value and the correction value for the number of divisions;
Whether the calculation result obtained by performing the two-term calculation on the authentication values for the number of divisions received in the reception step matches the expected value before correction or the expected value after correction, Authentication that authenticates the main control unit by using the expected value before the correction using the expected value before the correction by the correction value, and by using the expected value after the correction after the correction by the correction value Process,
Timing at which authentication of the main control unit is performed for the number of times based on the number of the authentication values subjected to the two-term operation at the time of authentication after the authentication of the main control unit with the authentication values for the number of divisions Correction timing determining step for determining the timing for correcting the expected value,
A correction step of correcting the expected value using the correction value at the timing determined in the correction timing determination step;
An authentication method comprising:
所定のデータを記憶するデータ記憶手段と、
前記データ記憶手段内に記憶されている前記データを分割する数(以下、「分割数」という)を決定する決定手段と、
前記データ記憶手段内の前記データを前記分割数に分割し、分割されたデータ群内のすべてのデータに対して結合法則を満たす2項演算をおこなって前記分割数分の認証値を生成する認証値生成手段と、
前記周辺基板に保持され、前記主制御基板から送信された前記認証値の照合に用いられる期待値を補正するための補正値を生成する補正値生成手段と、
前記分割数分の前記認証値と前記補正値とを前記周辺基板に送信する送信手段と、して機能させ、
前記送信手段は、前記分割数分の前記認証値の送信後、当該分割数に基づく回数の前記主制御部の認証に用いられる分の前記認証値を送信した際に、前記補正値を送信することを特徴とする主制御基板の認証プログラム。 A computer-executable authentication program for a main control board that is mounted on an electronic device and transmits a control command to perform a predetermined process on a peripheral board, the authentication program including:
Data storage means for storing predetermined data;
Determining means for determining the number of divisions of the data stored in the data storage means (hereinafter referred to as “division number”);
Authentication that divides the data in the data storage means into the number of divisions and performs a binary operation satisfying a combining rule on all the data in the divided data group to generate authentication values for the number of divisions Value generation means;
Correction value generation means for generating a correction value for correcting an expected value that is held in the peripheral board and used for collation of the authentication value transmitted from the main control board;
The transmitting unit that transmits the authentication value and the correction value for the number of divisions to the peripheral board,
The transmission means transmits the correction value when transmitting the authentication value for the number of divisions and used for authentication of the main control unit based on the number of divisions. An authentication program for the main control board.
前記主制御基板を認証するための認証値と前記主制御基板から送信された認証値の照合に用いられる期待値を補正する補正値とを前記主制御基板から受信する受信手段と、
前記受信手段によって受信された前記補正値を用いて前記期待値を補正する補正手段と、
前記受信手段によって受信された前記分割数分の前記認証値に対して結合法則を満たす2項演算をおこなった演算結果と前記期待値とが一致するか否かを、前記補正値による補正前には当該補正前の前記期待値を用いて判断し、前記補正値による補正後には当該補正後の前記期待値を用いて判断して、前記主制御基板を認証する認証手段と、して機能させ、
前記補正手段は、前記分割数分の前記認証値による前記主制御部の認証成立後、当該認証時に前記2項演算の対象となった前記認証値の数に基づく回数の前記主制御部の認証がおこなわれた際に、前記期待値を補正することを特徴とする周辺基板の認証プログラム。 The number of data in the data storage means for generating the authentication value for authenticating the main control board (hereinafter referred to as “division number”) is determined, the data is divided into the division number, and the division number A computer-executable authentication program for a peripheral board that performs a predetermined process based on a control command transmitted by the main control board that transmits a correction value for correcting an expected value so as to satisfy a correction timing determined based on And the authentication program
Receiving means for receiving from the main control board an authentication value for authenticating the main control board and a correction value for correcting an expected value used for verification of the authentication value transmitted from the main control board;
Correction means for correcting the expected value using the correction value received by the receiving means;
Before the correction by the correction value, whether or not the calculation result obtained by performing the binomial calculation satisfying the binding law on the authentication values for the number of divisions received by the receiving means matches the expected value is determined. Is determined using the expected value before the correction, and after the correction by the correction value is determined using the expected value after the correction, and functions as an authentication unit that authenticates the main control board. ,
The correction means is configured to authenticate the main control unit a number of times based on the number of the authentication values subjected to the two-term operation at the time of authentication after the authentication of the main control unit by the authentication values for the number of divisions. A peripheral board authentication program that corrects the expected value when the process is performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009079684A JP5220669B2 (en) | 2009-03-27 | 2009-03-27 | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009079684A JP5220669B2 (en) | 2009-03-27 | 2009-03-27 | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010227380A JP2010227380A (en) | 2010-10-14 |
| JP5220669B2 true JP5220669B2 (en) | 2013-06-26 |
Family
ID=43043863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009079684A Expired - Fee Related JP5220669B2 (en) | 2009-03-27 | 2009-03-27 | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5220669B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5149362B2 (en) * | 2010-10-27 | 2013-02-20 | 京楽産業.株式会社 | Gaming machine and gaming machine authentication method |
| JP5149361B2 (en) * | 2010-10-27 | 2013-02-20 | 京楽産業.株式会社 | Gaming machine and gaming machine authentication method |
| JP5236029B2 (en) * | 2011-02-25 | 2013-07-17 | 京楽産業.株式会社 | Gaming machine and gaming machine authentication method |
| JP5236028B2 (en) * | 2011-02-25 | 2013-07-17 | 京楽産業.株式会社 | Gaming machine and gaming machine authentication method |
| JP5303597B2 (en) * | 2011-03-29 | 2013-10-02 | 京楽産業.株式会社 | Gaming machine and gaming machine authentication method |
| JP5303596B2 (en) * | 2011-03-29 | 2013-10-02 | 京楽産業.株式会社 | Gaming machine and gaming machine authentication method |
| JP5303595B2 (en) * | 2011-03-29 | 2013-10-02 | 京楽産業.株式会社 | Gaming machine and gaming machine authentication method |
| JP2013022375A (en) * | 2011-07-25 | 2013-02-04 | Fujishoji Co Ltd | Reel type game machine |
| JP5474005B2 (en) * | 2011-08-05 | 2014-04-16 | 株式会社藤商事 | Game machine |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008279037A (en) * | 2007-05-10 | 2008-11-20 | Kyoraku Sangyo Kk | Pachinko machine, main control board, peripheral board, authentication method and authentication program |
| JP5067966B2 (en) * | 2007-07-20 | 2012-11-07 | 株式会社ピーエーネット技術研究所 | One-chip microcomputer for gaming machine and gaming machine |
-
2009
- 2009-03-27 JP JP2009079684A patent/JP5220669B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010227380A (en) | 2010-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5017308B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP5220669B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP4995240B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP5129100B2 (en) | Electronic device, game machine, authentication method and authentication program | |
| JP5220638B2 (en) | Electronic device, game machine, authentication method and authentication program | |
| JP5100707B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP2010172486A (en) | Electronic equipment, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP4995225B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP4995224B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP5149867B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP5067741B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP4995232B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP5149865B2 (en) | Electronic device, game machine, peripheral board, authentication method and authentication program | |
| JP5067740B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP5032550B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP4932882B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP4783846B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP5032551B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP5032549B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP5032552B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP4955034B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP4955035B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP4955033B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP5149866B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program | |
| JP4995233B2 (en) | Electronic device, game machine, main control board, peripheral board, authentication method and authentication program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120720 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130306 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5220669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |