JP5226014B2

JP5226014B2 - 試験装置

Info

Publication number: JP5226014B2
Application number: JP2009550381A
Authority: JP
Inventors: 敏岩本
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2008-01-23
Filing date: 2008-12-10
Publication date: 2013-07-03
Anticipated expiration: 2028-12-10
Also published as: TWI398648B; JPWO2009093293A1; TW200933175A; US20110012612A1; WO2009093293A1; US8427188B2; KR101138196B1; KR20100103602A

Description

本発明は、試験装置に関する。特に本発明は、被試験デバイスに与える試験信号の影響を受けることなく当該被試験デバイスからの応答信号の論理値を取得することのできる試験装置に関する。本出願は、下記の日本出願に関連し、下記の日本出願からの優先権を主張する出願である。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．特願２００８−１３１７１出願日２００８年１月２３日

ＩＣあるいはＬＳＩ等の半導体集積回路を試験する場合、試験対象の被試験デバイスに所定の試験信号を入力し、被試験デバイスからの応答信号を測定することにより、被試験デバイスの良否を判定する試験装置が用いられる。このような試験装置は、試験パターンに基づいて生成される試験信号を被試験デバイスに入力したときに被試験デバイスが出力する応答信号の論理パターンが、上記試験パターンに対応する期待値と一致するか否かを判定することにより、被試験デバイスの動作が正常か否かを試験することができる。

例えば下記特許文献１に記載された試験装置では、被試験デバイスと装置本体とが、所謂シングルトランスミッション配線方式により接続されている。したがって、被試験デバイスに入力する試験信号および被試験デバイスから出力される応答信号は、同じ伝送路上を伝播する。
特開２００６−２３２３３号公報

上記の試験装置は、例えば被試験デバイスへの試験信号の入力および被試験デバイスからの応答信号の出力を順次行う試験の際に、被試験デバイスから出力された応答信号と、被試験デバイスに次に入力すべき試験信号とが重畳して検出された場合でも、応答信号に含まれる試験信号の成分を当該応答信号から相殺することにより、被試験デバイスから出力される応答信号を正確に検出することができる。しかしながら、上記の試験装置は、検出される信号の比較処理および当該比較処理に用いる比較信号を生成する回路を備えるので、全体の回路構成が複雑になるという課題があった。

そこで本発明は、上記の課題を解決することのできる試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

本発明の第１の形態によれば、被試験デバイスを試験する試験装置であって、伝送路を介して被試験デバイスに試験信号を供給する信号供給部と、信号供給部と共通の伝送路を介して被試験デバイスの応答信号を受け取り、試験信号の論理パターンに応じた参照レベルと応答信号の信号レベルとを比較した比較結果に基づいて、被試験デバイスの良否を判定する比較判定部とを備える試験装置が提供される。なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の実施形態に係る試験装置１０の全体構成を示す。選択判定部３３０の構成の一例を示す。試験装置１０による被試験デバイス６００の試験の一例を示すタイミングチャートである。サイクルＣ９における重畳信号７５５Ｓの信号波形を拡大した図である。選択判定部３３０の構成の他の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る試験装置１０の全体構成を示す。試験装置１０は、ＩＣあるいはＬＳＩ等の被試験デバイス６００を試験する装置であり、タイミング発生部１１０と、パターン発生部１２０と、信号供給部２００と、比較判定部３００とを備える。信号供給部２００および比較判定部３００は、共通の伝送路４０を介して被試験デバイス６００の端子と電気的に接続されている。この試験装置１０は、例えば所定の試験プログラムを実行することにより、当該試験プログラムに対応する試験パターンに基づいて生成される試験信号を被試験デバイス６００に供給し、当該被試験デバイス６００からの応答信号の論理値と、上記試験パターンに対応する期待値とを比較した結果に基づいて、被試験デバイス６００の良否を判定する。

タイミング発生部１１０は、周期信号７５１Ｓ、タイミング信号７７１Ｓ、およびタイミング信号７７２Ｓを発生する。そして、タイミング発生部１１０は、周期信号７５１Ｓをパターン発生部１２０に、タイミング信号７７１Ｓを信号供給部２００に、タイミング信号７７２Ｓを比較判定部３００にそれぞれ供給する。

パターン発生部１２０は、例えば外部の制御装置から所定の試験プログラムが入力されると当該試験プログラムを実行し、タイミング発生部１１０から供給される周期信号７５１Ｓに基づいて、試験パターン７５２Ｄを生成する。そして、パターン発生部１２０は、生成した試験パターン７５２Ｄを信号供給部２００に送る。パターン発生部１２０で生成される試験パターン７５２Ｄは、Ｈ論理またはＬ論理等が試験内容に応じて配列されたパターンであり、被試験デバイス６００を試験するために信号供給部２００が当該被試験デバイス６００に供給する試験信号７５３Ｓが有するべきパターンデータを含む。

パターン発生部１２０は、さらに、タイミング発生部１１０から供給される周期信号７５１Ｓに基づいて、被試験デバイス６００に試験信号７５３Ｓを供給したときに被試験デバイス６００が出力すべき応答信号７５４Ｓの論理値（期待値）を含む期待値パターン７５６Ｄを生成する。パターン発生部１２０は、生成した期待値パターン７５６Ｄを比較判定部３００に送る。

信号供給部２００は、波形整形部２２０、およびドライバ２３０を有し、伝送路４０を介して被試験デバイス６００に試験信号７５３Ｓを供給する。波形整形部２２０は、タイミング発生部１１０から供給されるタイミング信号７７１Ｓのタイミングに応じてパターン発生部１２０から送られる試験パターン７５２Ｄを波形整形し、試験信号７５３Ｓ'としてドライバ２３０および比較判定部３００に送る。

ドライバ２３０は、例えば入力信号の電圧レベルを増幅して出力する電圧源であり、波形整形部２２０から送られる試験信号７５３Ｓ'のビット毎の論理値に応じた電圧レベルを増幅した試験信号７５３Ｓを伝送路４０を介して被試験デバイス６００に出力する。なお、本例において、ドライバ２３０の出力インピーダンスは、伝送路４０の特性インピーダンスおよび被試験デバイス６００の入力インピーダンスと略等しく設定される。したがって、ドライバ２３０から出力された試験信号７５３Ｓは、反射による減衰がほとんど生じることなく伝送路４０を伝播して被試験デバイス６００に入力される。

比較判定部３００は、比較部３１０、遅延部３２０、および選択判定部３３０を有する。比較判定部３００には、被試験デバイス６００から出力される応答信号７５４Ｓが伝送路４０の伝播遅延時間だけ遅延して入力される。ここで、比較判定部３００に応答信号７５４Ｓが入力しているのと同じタイミングで信号供給部２００が試験信号７５３Ｓを出力している場合、比較判定部３００には、応答信号７５４Ｓと試験信号７５３Ｓとが少なくとも一部において重畳した重畳信号７５５Ｓが入力される。比較判定部３００は、受け取った重畳信号７５５Ｓから応答信号７５４Ｓの論理値を検出し、検出した応答信号７５４Ｓの論理値と当該応答信号７５４Ｓが有するべき期待値とを比較した結果に基づいて、被試験デバイス６００の良否を判定する。

比較部３１０は、第１コンパレータ３１１および第２コンパレータ３１２を有する。第１コンパレータ３１１は、重畳信号７５５Ｓを受け取ると、当該重畳信号７５５Ｓにおける各サイクルの信号の電圧レベルと、所定の大きさの電圧レベル（ＶＯＨ１）および当該電圧レベル（ＶＯＨ１）よりも小さい電圧レベル（ＶＯＬ１）とを比較した比較結果７６１Ｓを選択判定部３３０に出力する。例えば、第１コンパレータ３１１は、受け取った重畳信号７５５Ｓにおける一のサイクルの電圧レベルがＶＯＨ１よりも大きいときは、当該サイクルにおける論理値がＨ論理である旨の比較結果７６１Ｓを選択判定部３３０に出力する。また、第１コンパレータ３１１は、受け取った重畳信号７５５Ｓにおける一のサイクルの電圧レベルがＶＯＬ１よりも小さいときは、当該サイクルにおける論理値がＬ論理である旨の比較結果７６１Ｓを選択判定部３３０に出力する。

第２コンパレータ３１２は、重畳信号７５５Ｓを受け取ると、当該重畳信号７５５Ｓの各サイクルにおける電圧レベルと、所定の大きさの電圧レベル（ＶＯＨ２）および当該電圧レベル（ＶＯＨ２）よりも小さい電圧レベル（ＶＯＬ２）とを比較した比較結果７６２Ｓを選択判定部３３０に出力する。例えば、第２コンパレータ３１２は、受け取った重畳信号７５５Ｓにおける一のサイクルの電圧レベルがＶＯＨ２よりも大きいときは、当該サイクルにおける論理値がＨ論理である旨の比較結果７６２Ｓを選択判定部３３０に出力する。また、第２コンパレータ３１２は、受け取った重畳信号７５５Ｓにおける一のサイクルの電圧レベルがＶＯＬ２よりも小さいときは、当該サイクルにおける論理値がＬ論理である旨の比較結果７６２Ｓを選択判定部３３０に出力する。

ここで、上記の比較結果７６１Ｓおよび比較結果７６２Ｓは、いずれも上記のように重畳信号７５５Ｓの各サイクルにおける電圧レベルと比較部３１０の各コンパレータの設定電圧レベルとの比較結果である。したがって、それぞれの比較結果には、応答信号７５４Ｓの電圧レベルに試験信号７５３Ｓの電圧レベルが重畳した電圧レベルと比較部３１０の各コンパレータの設定電圧レベルとの比較結果となる。

遅延部３２０は、波形整形部２２０からの試験信号７５３Ｓ'を予め設定した位相分だけ遅延させて選択判定部３３０に供給する。選択判定部３３０は、供給される試験信号７５３Ｓ'の論理値に応じて比較部３１０の第１コンパレータ３１１が出力する比較結果７６１Ｓと第２コンパレータ３１２が出力する比較結果７６２Ｓのいずれかを選択し、選択した比較結果の論理値を、タイミング発生部１１０から供給されるタイミング信号７７２Ｓにより指定されるストローブタイミングで取り込む。

選択判定部３３０は、取り込んだ比較結果の論理値に基づいて、被試験デバイス６００の良否を判定する。なお、遅延部３２０は、例えば、ドライバ２３０から出力される試験信号７５３Ｓが重畳された重畳信号７５５Ｓについての上記比較結果７６１Ｓまたは比較結果７６２Ｓのいずれかを比較判定部３００の選択判定部３３０において選択すべきタイミングと、選択判定部３３０に供給される試験信号７５３Ｓ'のタイミングとが一致するように試験信号７５３Ｓ'を遅延させることが好ましい。

図２は、選択判定部３３０の構成の一例を示す。図２に示すように、選択判定部３３０は、選択部３４０および判定部３５０を有する。選択部３４０は、波形整形部２２０から遅延部３２０を介して送られる試験信号７５３Ｓ'の論理値に基づいて、比較部３１０の第１コンパレータ３１１が出力する比較結果７６１Ｓと第２コンパレータ３１２が出力する比較結果７６２Ｓのいずれかを選択する。

例えば、選択部３４０は、試験信号７５３Ｓ'のビット毎の論理値に基づいて、比較判定部３００に入力する重畳信号７５５Ｓに試験信号７５３Ｓのいずれの論理値が重畳されているかを判別し、当該重畳されている論理値に応じて、比較結果７６１Ｓまたは比較結果７６２Ｓを選択する。より具体的には、選択部３４０は、試験信号７５３Ｓ'の論理値がＨ論理である場合、すなわちドライバ２３０がＨ論理の試験信号７５３Ｓを出力している場合には比較結果７６１Ｓを選択する。また、選択部３４０は、試験信号７５３Ｓ'の論理値がＬ論理である場合、すなわちドライバ２３０がＬ論理の試験信号７５３Ｓを出力している場合には比較結果７６２Ｓを選択する。

選択部３４０は、比較結果７６１Ｓおよび比較結果７６２Ｓのそれぞれから選択した各論理値を選択結果信号７６３Ｓとして判定部３５０に出力する。なお、選択部３４０は、比較結果７６１Ｓと比較結果７６２Ｓのいずれかを、試験信号７５３Ｓ'のサイクル毎のタイミングで選択することが好ましい。

判定部３５０は、比較結果取得部３５１、論理比較部３５２、および禁止判定部３５３を含む。この判定部３５０は、選択部３４０が選択した比較結果に基づいて、被試験デバイス６００の良否を判定する。比較結果取得部３５１は、選択部３４０からの選択結果信号７６３Ｓの論理値をタイミング発生部１１０から供給されるタイミング信号７７２Ｓにより指定されるストローブタイミングで取得する。そして、比較結果取得部３５１は、取得した論理値を論理パターン７６４Ｄとして論理比較部３５２および禁止判定部３５３に出力する。なお、比較結果取得部３５１は、例えばフリップフロップまたはラッチであってよい。

論理比較部３５２は、比較結果取得部３５１から入力される論理パターン７６４Ｄの各論理値と、パターン発生部１２０から入力される期待値パターン７５６Ｄの各論理値とを論理比較する。そして、論理比較部３５２は、上記論理比較の結果、論理値が一致したときはパス判定を生成し、論理値が不一致のときはフェイル判定を生成する。また、論理比較部３５２は、生成したパス判定およびフェイル判定をパス／フェイル判定結果７６５Ｄとして禁止判定部３５３に出力する。なお、本例において、論理比較部３５２は、パス／フェイル判定結果７６５Ｄを試験装置１０の他の部材（例えばフェイルメモリ等）に出力してもよい。また、論理比較部３５２は、生成したパス／フェイル判定結果７６５Ｄに基づいて被試験デバイス６００の良否を判定し、その良否判定結果を禁止判定部３５３へ出力してもよい。

禁止判定部３５３は、タイミング発生部１１０から供給されるタイミング信号７７２Ｓにより指定されるストローブタイミングに基づいて、比較結果取得部３５１が選択結果信号７６３Ｓの論理値を取得したときの当該ストローブタイミングを検出する。そして、禁止判定部３５３は、上記ストローブタイミングが、試験信号７５３Ｓの論理値がＨ論理からＬ論理へ、あるいはＬ論理からＨ論理へ遷移するエッジタイミングに応じて定められる禁止領域に含まれるか否かを判定する。

禁止判定部３５３は、さらに、上記ストローブタイミングが上記禁止領域に含まれていた場合に、当該ストローブタイミングに応じて取得された選択結果信号７６３Ｓの論理値と、論理比較部３５２における論理比較の結果であるパス／フェイル判定結果７６５Ｄに対応付けてエラーフラグ７６６Ｄを生成する。なお、本例において、禁止判定部３５３は、エラーフラグ７６６Ｄを試験装置１０の他の部材（例えばフェイルメモリ等）に出力してもよい。また、禁止判定部３５３は、論理比較部３５２から被試験デバイス６００の良否を判定した良否判定結果が入力される場合、その良否判定結果と対応付けてエラーフラグ７６６Ｄを生成してもよい。

以下において、試験装置１０による被試験デバイス６００の試験について具体的に説明する。

図３は、試験装置１０による被試験デバイス６００の試験の一例を示すタイミングチャートである。図３において、左側に符号を付したデータ列および波形は、それぞれ対応する符号の上記各パターンのデータ列および各信号の波形に対応する。また、図３において、被試験デバイス６００の試験時における特定の１０サイクルを抜き出してＣ１〜Ｃ１０として示す。

波形整形部２２０に対して、Ｃ１〜Ｃ１０の各サイクルにおいて「ＬＨＬＨＨＬＨＬＨＬ」の論理値を有する試験パターン７５２Ｄが入力されると、ドライバ２３０は、当該試験パターン７５２Ｄの各論理値に対応する試験信号７５３Ｓを被試験デバイス６００へと出力する。一方、被試験デバイス６００は、Ｃ１〜Ｃ１０の各サイクルにおいて「ＬＨＨＬＨＬＬＨＬＨ」の論理値に対応する波形を有する応答信号７５４Ｓを出力する。

ここで、説明の簡単のために被試験デバイス６００から出力される応答信号７５４Ｓが伝送路４０上を伝播して比較判定部３００の比較部３１０に入力するまでの伝播遅延時間は、ちょうど１サイクルに相当するものとする。また、ドライバ２３０から出力される試験信号７５３Ｓが比較判定部３００の比較部３１０に入力するまでの伝播遅延時間は無視できるものとする。

比較判定部３００の比較部３１０には、Ｃ１〜Ｃ１０の各サイクルにおいて、「ＬＬＨＨＬＨＬＬＨＬ」の論理値（被試験デバイス６００から出力された応答信号７５４Ｓの論理値「ＬＨＨＬＨＬＬＨＬＨ」が１サイクル分遅延した論理値）に対応する波形を有する応答信号７５４Ｓと、「ＬＨＬＨＨＬＨＬＨＬ」の論理値に対応する波形を有する試験信号７５３Ｓとが重畳した波形を有する重畳信号７５５Ｓが入力される。

比較部３１０の第１コンパレータ３１１は、重畳信号７５５Ｓにおける各サイクルの信号の電圧レベルと、所定の大きさの電圧レベル（ＶＯＨ１、ＶＯＬ１）とを比較した比較結果７６１Ｓを選択判定部３３０に出力する。本例において、第１コンパレータ３１１は、Ｃ１〜Ｃ１０の各サイクルにおいて「ＬＬＬＨＬＬＬＬＨＬ」の論理値に対応する波形を有する比較結果７６１Ｓを選択判定部３３０に出力する。また、上記電圧レベル（ＶＯＨ１、ＶＯＬ１）は、例えば、重畳信号７５５Ｓに試験信号７５３ＳのＨ論理が重畳された場合において当該重畳信号７５５Ｓから応答信号７５４Ｓの論理値を判定するためのレベルに設定される。

一方、比較部３１０の第２コンパレータ３１２は、重畳信号７５５Ｓにおける各サイクルの信号の電圧レベルと、所定の大きさの電圧レベル（ＶＯＨ２、ＶＯＬ２）とを比較した比較結果７６２Ｓを選択判定部３３０に出力する。本例において、第２コンパレータ３１２は、Ｃ１〜Ｃ１０の各サイクルにおいて「ＬＨＨＨＨＨＨＬＨＬ」の論理値に対応する波形を有する比較結果７６２Ｓを選択判定部３３０に出力する。また、上記電圧レベル（ＶＯＨ２、ＶＯＬ２）は、例えば、重畳信号７５５Ｓに試験信号７５３ＳのＬ論理が重畳された場合において当該重畳信号７５５Ｓから応答信号７５４Ｓの論理値を判定するためのレベルに設定される。

選択判定部３３０の選択部３４０は、例えばＣ１〜Ｃ１０の各サイクルにおいて、波形整形部２２０から遅延部３２０を介して供給される試験信号７５３Ｓ'の論理値がＨ論理である場合、すなわち本例ではＣ２、Ｃ４、Ｃ５、Ｃ７、Ｃ９において比較結果７６１Ｓを選択する。また、選択判定部３３０の選択部３４０は、Ｃ１〜Ｃ１０の各サイクルにおいて、試験信号７５３Ｓ'の論理値がＬ論理である場合、すなわち本例ではＣ１、Ｃ３、Ｃ６、Ｃ８、Ｃ１０において比較結果７６２Ｓを選択する。このように、選択判定部３３０は、選択部３４０が試験信号７５３Ｓの論理パターンと同じ論理パターンを有する試験信号７５３Ｓ'の論理値に応じて比較結果７６１Ｓまたは比較結果７６２Ｓを選択することにより、重畳信号７５５Ｓに含まれる試験信号７５３Ｓの電圧レベルをキャンセルした電圧レベル、すなわち応答信号７５４Ｓの電圧レベルに対応する論理値を選択結果信号７６３Ｓとして判定部３５０の比較結果取得部３５１に出力することができる。

本例では、選択部３４０は、Ｃ１〜Ｃ１０の各サイクルにおいて論理値が「ＬＬＨＨＬＨＬＬＨＬ」である選択結果信号７６３Ｓを判定部３５０の比較結果取得部３５１に出力する。比較結果取得部３５１は、選択部３４０からの選択結果信号７６３Ｓの論理値をタイミング発生部１１０から供給されるタイミング信号７７２Ｓにより指定されるストローブタイミングで検出する。そして、比較結果取得部３５１は、検出した論理値を取得する。また、比較結果取得部３５１は、取得した論理値を、Ｃ１〜Ｃ１０の各サイクルにおいて「ＬＬＨＨＬＨＬＬＨＬ」の論理値を有する論理パターン７６４Ｄとして論理比較部３５２および禁止判定部３５３に出力する。

論理比較部３５２は、比較結果取得部３５１から入力される論理パターン７６４Ｄの各論理値と、パターン発生部１２０から入力される期待値パターン７５６Ｄの各論理値とを論理比較する。本例において、論理比較部３５２に入力される期待値パターン７５６Ｄは、Ｃ１〜Ｃ１０の各サイクルにおいて「ＬＬＨＨＬＨＬＬＨＬ」の論理値を有する。

論理比較部３５２は、上記論理比較の結果、Ｃ１〜Ｃ１０の各サイクルにおいて論理値が一致したとしてパス判定を生成し、パス判定結果７６５Ｄとして禁止判定部３５３に出力する。禁止判定部３５３の動作については上記と同様であり説明を省略する。

以上のように、本実施形態に係る試験装置１０は、比較判定部３００において応答信号７５４Ｓと試験信号７５３Ｓとが重畳した信号が検出された場合でも、当該信号における試験信号７５３Ｓの成分をキャンセルして応答信号７５４Ｓの論理値と期待値パターンの論理値とを比較することができるので、比較判定部３００において被試験デバイス６００から出力される応答信号７５４Ｓを正確に検出することができる。ゆえに、被試験デバイス６００の良否判定をより正確に実施することができる。

また、比較判定部３００は、信号供給部２００から出力される試験信号７５３Ｓが当該比較判定部３００において検出されているときでも、応答信号７５４Ｓを正確に検出することができるので、所謂Ｉ／Ｏデッドバンドの影響を考慮せずに試験を実施することができる。ゆえに、試験装置１０は、被試験デバイス６００の試験をより効率的に実施することができる。

図４は、サイクルＣ９における重畳信号７５５Ｓの信号波形を拡大した図である。図４に示すように、例えば重畳信号７５５Ｓの信号波形が遷移するエッジタイミング近傍の所定の領域を禁止領域として設定した場合、禁止判定部３５３は、比較結果取得部３５１が選択結果信号７６３Ｓの論理値を取得したときのタイミング信号７７２Ｓにより指定されるストローブタイミングが図４に示す禁止領域に含まれるか否かを判定する。

このように、禁止判定部３５３は、比較結果取得部３５１が不適切なストローブタイミングで選択結果信号７６３Ｓの論理値を取得した結果に基づいて被試験デバイス６００の良否判定が行われるのを防ぐことができる。また、タイミング信号７５１Ｓが不適切なタイミングで出力されていることをエラーフラグ７６６Ｄとして出力することができる。

図５は、選択判定部３３０の構成の他の一例を示す。本変形例に係る選択判定部３３０は、判定部３６０および選択部３７０を有する。判定部３６０は、比較結果取得部３６１、３６２、論理比較部３６３、３６４および禁止判定部３６５を含む。選択判定部３３０は、第１コンパレータ３１１からの比較結果７６１Ｓ、および第２コンパレータ３１２からの比較結果７６２Ｓのそれぞれに基づいて、各サイクルにおける応答信号７５４Ｓの良否をそれぞれ判定した判定結果を出力する。

比較結果取得部３６１は、第１コンパレータ３１１からの比較結果７６１Ｓの論理値をタイミング発生部１１０から供給されるタイミング信号７７２Ｓにより指定されるストローブタイミングで検出する。そして、比較結果取得部３６１は、検出した論理値を取得し、論理パターン７７１Ｄとして論理比較部３６３に出力する。

比較結果取得部３６２は、第２コンパレータ３１２からの比較結果７６２Ｓの論理値をタイミング発生部１１０から供給されるタイミング信号７７２Ｓにより指定されるストローブタイミングで検出する。そして、比較結果取得部３６２は、検出した論理値を取得し、論理パターン７７２Ｄとして論理比較部３６４に出力する。

論理比較部３６３は、比較結果取得部３６１から入力される論理パターン７７１Ｄの各論理値と、パターン発生部１２０から入力される期待値パターン７５６Ｄの各論理値とを論理比較する。そして、論理比較部３６３は、上記論理比較の結果、論理値が一致したときはパス判定を生成し、論理値が不一致のときはフェイル判定を生成する。そして、論理比較部３６３は、生成したパス判定およびフェイル判定をパス／フェイル判定結果７７３Ｄとして選択部３７０に出力する。

論理比較部３６４は、比較結果取得部３６２から入力される論理パターン７７２Ｄの各論理値と、パターン発生部１２０から入力される期待値パターン７５６Ｄの各論理値とを論理比較する。そして、論理比較部３６４は、上記論理比較の結果、論理値が一致したときはパス判定を生成し、論理値が不一致のときはフェイル判定を生成する。そして、論理比較部３６４は、生成したパス判定およびフェイル判定をパス／フェイル判定結果７７４Ｄとして選択部３７０に出力する。

選択部３７０は、試験信号７５３Ｓ'のビット毎の論理値に基づいて、比較判定部３００に入力する重畳信号７５５Ｓに試験信号７５３Ｓのいずれの論理値が重畳されているかを判別し、当該重畳されている論理値に応じて、パス／フェイル判定結果７７３Ｄまたはパス／フェイル判定結果７７４Ｄを選択する。そして、選択部３７０は、パス／フェイル判定結果７７３Ｄおよびパス／フェイル判定結果７７４Ｄのそれぞれから選択した判定結果である選択結果信号７７５Ｓとして判定部３６０の禁止判定部３６５に出力する。禁止判定部３６５の動作については上記禁止判定部３５３と略同様であり説明を省略する。

以上に示した判定部３６０および選択部３７０を有する選択判定部３３０を備える試験装置１０は、上記の選択部３４０および判定部３５０を有する選択判定部３３０を備える試験装置１０と同様に、比較判定部３００において応答信号７５４Ｓと試験信号７５３Ｓとが重畳される場合でも、当該信号における試験信号７５３Ｓの成分をキャンセルして応答信号７５４Ｓの論理値と期待値パターン７５６Ｄの論理値とを比較することができるので、比較判定部３００において被試験デバイス６００から出力される応答信号７５４Ｓを正確に検出することができる。ゆえに、被試験デバイス６００の良否判定をより正確に実施することができる。

また、本例においても、比較判定部３００は、信号供給部２００から出力される試験信号７５３Ｓが当該比較判定部３００において検出されているときでも、応答信号７５４Ｓを正確に検出することができるので、所謂Ｉ／Ｏデッドバンドの影響を考慮せずに試験を実施することができる。ゆえに、本例の試験装置１０は、被試験デバイス６００の試験をより効率的に実施することができる。

なお、本実施形態に係る試験装置１０において、比較判定部３００の比較部３１０は、入力する重畳信号７５５Ｓにおける電圧レベルの数に応じて３つ以上のコンパレータを有してもよい。例えばドライバ２３０がＨ論理およびＬ論理を出力しないときにハイインピーダンスとなり、比較判定部３００に例えばＨ論理に対応する電圧レベルおよびＬ論理に対応する電圧レベルとは異なる所定の電圧レベルが被試験デバイス６００から出力される場合、比較判定部３００の比較部３１０は、当該ハイインピーダンス時の電圧を検出するコンパレータをさらに有してもよい。また、ドライバ２３０がＨ論理およびＬ論理を出力しないときに、例えばＨ論理に対応する電圧レベルおよびＬ論理に対応する電圧レベルとは異なる所定のレベルの電圧（基準電圧）を出力する場合、比較判定部３００の比較部３１０は、当該基準電圧を検出するコンパレータをさらに有してもよい。

また、被試験デバイス６００から出力される応答信号が例えば異なる３レベルの電圧値を有する波形であり３つの異なる値を有する場合、上記試験装置１０において、比較部３１０の第１コンパレータ３１１および第２コンパレータ３１２は、多値測定部として当該３値の応答信号の論理値を取得する構成を備えてもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

Claims

被試験デバイスを試験する試験装置であって、
伝送路を介して前記被試験デバイスに試験信号を供給する信号供給部と、
前記信号供給部と共通の前記伝送路を介して前記被試験デバイスの応答信号を受け取り、前記試験信号の論理パターンに応じた参照レベルと前記応答信号の信号レベルとを比較した比較結果に基づいて、前記被試験デバイスの良否を判定する比較判定部と
を備え、
前記比較判定部は、
第１の参照レベルと前記応答信号の信号レベルとを比較した第１の比較結果を出力する第１コンパレータと、
前記第１の参照レベルとは異なる第２の参照レベルと前記応答信号の信号レベルとを比較した第２の比較結果を出力する第２コンパレータと、
前記第１の比較結果および前記第２の比較結果のうち、前記試験信号の論理パターンに応じた比較結果に基づいて、前記被試験デバイスの良否を判定する選択判定部と
を有する
試験装置。
前記選択判定部は、
前記試験信号の論理パターンに基づいて、前記第１の比較結果および前記第２の比較結果のいずれかを選択する選択部と、
前記選択部が選択した比較結果に基づいて、前記被試験デバイスの良否を判定する判定部と
を含む請求項１に記載の試験装置。
前記試験信号の論理パターンを生成して前記信号供給部に供給するパターン発生部と、
前記パターン発生部が生成した前記試験信号の論理パターンを遅延させて前記選択部に供給する遅延部と
を更に備える請求項２に記載の試験装置。
前記判定部は、
予め定められたストローブタイミングで、前記比較結果の論理値を取得する比較結果取得部と、
前記比較結果取得部が取得した前記比較結果の論理値と、与えられる期待値とを論理比較する論理比較部と、
前記比較結果取得部における前記ストローブタイミングが、前記試験信号の論理値が遷移するエッジタイミングに応じて定められる禁止領域に含まれるか否かを判定する禁止判定部と
を含む請求項３に記載の試験装置。
前記禁止判定部は、前記ストローブタイミングが前記禁止領域に含まれる場合に、当該ストローブタイミングに応じて取得された前記論理値と、前記論理比較部における論理比較の結果に対応付けてエラーフラグを生成する
請求項４に記載の試験装置。
前記信号供給部は、Ｈ論理およびＬ論理のいずれかを出力するドライバを含み、
前記選択部は、前記ドライバがＨ論理およびＬ論理のいずれを出力しているかに応じて、前記第１の比較結果および前記第２の比較結果を選択する
請求項３から５の何れか１項に記載の試験装置。
前記第１の参照レベルは、前記第２の参照レベルより高く、
前記選択部は、前記ドライバがＨ論理を出力している場合に前記第１の比較結果を選択し、前記ドライバがＬ論理を出力している場合に前記第２の比較結果を選択する
請求項６に記載の試験装置。
前記比較判定部は、前記第１の参照レベルおよび前記第２の参照レベルとは異なる第３の参照レベルと前記応答信号の信号レベルとを比較した第３の比較結果を出力する第３コンパレータを更に有し、
前記選択部は、前記ドライバの出力がハイインピーダンスとなっている場合に、前記第３の比較結果を選択する
請求項７に記載の試験装置。
前記選択判定部は、
前記第１の比較結果および前記第２の比較結果のそれぞれに基づいて、前記被試験デバイスの良否をそれぞれ判定した判定結果を出力する判定部と、
前記試験信号の論理パターンに基づいて、前記第１の比較結果に対する第１の前記判定結果と、前記第２の比較結果に対する第２の前記判定結果のいずれかを選択する選択部と
を含む請求項１から８の何れか１項に記載の試験装置。
前記第１の比較結果および前記第２の比較結果に基づいて、多値の前記応答信号の論理値を取得する多値測定部を更に備える
請求項１から９の何れか１項に記載の試験装置。