JP5227870B2 - Epitaxial substrate, semiconductor element structure, and method for manufacturing epitaxial substrate - Google Patents
Epitaxial substrate, semiconductor element structure, and method for manufacturing epitaxial substrate Download PDFInfo
- Publication number
- JP5227870B2 JP5227870B2 JP2009081665A JP2009081665A JP5227870B2 JP 5227870 B2 JP5227870 B2 JP 5227870B2 JP 2009081665 A JP2009081665 A JP 2009081665A JP 2009081665 A JP2009081665 A JP 2009081665A JP 5227870 B2 JP5227870 B2 JP 5227870B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- light emitting
- substrate surface
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
Description
半導体デバイス形成用の下地基板として用いるエピタキシャル基板に関する。 The present invention relates to an epitaxial substrate used as a base substrate for forming a semiconductor device.
近年、III族窒化物を用いたデバイスの開発・実用化が進んでいるが、それらは主に、高品質結晶の作製が可能なC面すなわち(0001)面を成長面として形成されている。しかしながら、C面を成長面として形成されたデバイス(C面上デバイス)では、原子配列の非対称性からc軸方向に自発分極やピエゾ分極による内部電界が発生し、デバイス特性に影響を与える場合がある。例えば発光デバイスの場合であれば、発光層内で電子と正孔の波動関数が空間的に分離するため発光効率が低下し、かつ電流増加に伴い発光波長が短波長側へシフトする現象(量子閉じこめシュタルク効果)が発生するなどの問題がある。 In recent years, devices using Group III nitrides have been developed and put into practical use, and they are mainly formed with a C plane, that is, a (0001) plane, on which a high quality crystal can be produced as a growth plane. However, in a device formed with the C-plane as the growth surface (device on the C-plane), an internal electric field is generated in the c-axis direction due to spontaneous asymmetry or piezo-polarization due to the asymmetry of atomic arrangement, which may affect device characteristics. is there. For example, in the case of a light-emitting device, the wave function of electrons and holes is spatially separated in the light-emitting layer, resulting in a decrease in light emission efficiency, and a phenomenon in which the light emission wavelength shifts to the short wavelength side with increasing current (quantum There are problems such as the confined Stark effect.
また、R面サファイア基板の上に、無極性面であるA面を成長面とするGaN膜を成長させる技術はすでに公知である(例えば、特許文献1および特許文献2参照)。
Further, a technique for growing a GaN film having a non-polar plane A-plane as a growth plane on an R-plane sapphire substrate is already known (see, for example,
上述のような問題の生じるC面上デバイスに代えて、内部電界の小さい無極性面窒化物によるデバイスの研究・開発がなされている。例えば、C面と垂直な面であるA面すなわち(11−20)面や、M面すなわち(1−100)面といった面を成長面として形成されるIII族窒化物は、成長方向における内部電界が小さいことが知られている。また、AlGaNについては、理論的には、C面から離れるほど、換言すればA面やM面に近づくほど、内部電界が大幅に減少することが知られている。ただし、これら無極性面窒化物を用いたデバイスの実用化には、結晶品質や表面平坦性の確保など、多くの課題がある。 Research and development of devices using nonpolar surface nitrides having a small internal electric field have been conducted in place of the above-described C-plane devices that cause problems. For example, a group III nitride formed with a growth plane such as an A plane that is a plane perpendicular to the C plane, that is, a (11-20) plane, or an M plane, that is, a (1-100) plane, has an internal electric field in the growth direction. Is known to be small. Further, it is theoretically known that the internal electric field of AlGaN greatly decreases as the distance from the C-plane increases, that is, the closer to the A-plane or M-plane. However, the practical use of devices using these nonpolar surface nitrides has many problems such as ensuring crystal quality and surface flatness.
特許文献1には、表面粗さ(RMS値)が5nm以下であるGaN膜の製法が開示されている。しかしながら、高Al組成のA面AlGaN(特に、AlN)の表面平坦性確保に関する開示はない。また、特許文献1には、開示された発明が作用効果を奏するのは、R面サファイアの基板オフ角が±5°以下の範囲の場合であるという旨の記載がある。
特許文献2には、凸凹表面を有したA面AlN/R面サファイア上にGaNを成長させることで、高品質なA面GaN膜の形成を実現する発明が開示されている。ただし、特許文献2においても、高Al組成のAlGaN(特に、AlN)に関しては、その実現性は何ら示されてはいない。
すなわち、内部電界が小さくかつ平坦性の優れた表面を有する、AlNを含めた高Al組成のAlGaN層が形成されたエピタキシャル基板は、これまで実現されておらず、当然ながら、これを用いた半導体デバイスも得られてはいない。 That is, an epitaxial substrate on which an AlGaN layer having a high Al composition including AlN and having a surface with a small internal electric field and excellent flatness has not been realized so far, and of course, a semiconductor using the same. No device is available.
本発明は上記課題に鑑みてなされたものであり、内部電界が小さくかつ平坦性の優れたエピタキシャル基板およびこれを用いたデバイスを提供することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to provide an epitaxial substrate having a small internal electric field and excellent flatness and a device using the same.
上記課題を解決するため、請求項1の発明は、エピタキシャル基板であって、R面に対する基材表面の傾角を、前記基材表面がC面から遠ざかる場合に正の値をとり、前記基材表面がC面に近づく場合に負の値をとるように定義するとき、前記基材表面の傾角が−25°以上−15°以下であるサファイア単結晶基材と、前記サファイア単結晶基材の上に形成されてなり、表面粗さが3nm以下のAlx1Ga1-x1N(0<x1≦1.0)からなる基板表面層と、を備えることを特徴とする。
In order to solve the above-mentioned problem, the invention of
請求項2の発明は、請求項1に記載のエピタキシャル基板であって、前記サファイア単結晶基材のr軸方向が、前記基板表面層を構成するAlx1Ga1-x1Nのa軸方向に略平行であることを特徴とする。
The invention according to
請求項3の発明は、請求項1または請求項2に記載のエピタキシャル基板であって、前記基板表面層がAlx1Ga1-x1N(0.8≦x1≦1.0)からなることを特徴とする。
The invention according to claim 3 is the epitaxial substrate according to
請求項4の発明は、請求項1ないし請求項3のいずれかに記載のエピタキシャル基板と、前記エピタキシャル基板の上に形成された、III族窒化物からなる機能層と、を備えることを特徴とする。 A fourth aspect of the invention comprises the epitaxial substrate according to any one of the first to third aspects, and a functional layer made of a group III nitride formed on the epitaxial substrate. To do.
請求項5の発明は、請求項4に記載の半導体素子構造であって、前記機能層が、n型導電層と、発光層と、を備えることを特徴とする。
The invention according to
請求項6の発明は、R面に対する基材表面の傾角を、前記基材表面がC面から遠ざかる場合に正の値をとり、前記基材表面がC面に近づく場合に負の値をとるように定義するとき、前記基材表面の傾角が−25°以上−15°以下であるサファイア単結晶基材と、前記サファイア単結晶基材の上に形成されてなり、表面粗さが3nm以下のAlx1Ga1-x1N(0.8≦x1≦1.0)からなる下地層と、n型導電層と、発光層と、を備えることを特徴とする。 The invention according to claim 6 takes a positive value when the substrate surface moves away from the C-plane, and takes a negative value when the substrate surface approaches the C-plane. When defined as above, it is formed on the sapphire single crystal substrate having an inclination angle of −25 ° or more and −15 ° or less, and the surface roughness is 3 nm or less. A base layer made of Al x1 Ga 1-x1 N (0.8 ≦ x1 ≦ 1.0), an n-type conductive layer, and a light emitting layer.
請求項7の発明は、請求項5または請求項6に記載の半導体素子構造であって、前記発光層が、単位発光層と単位バリア層とが繰り返し交互に積層された多重量子井戸構造を有することを特徴とする。
The invention according to claim 7 is the semiconductor element structure according to
請求項8の発明は、エピタキシャル基板の作製方法であって、R面に対する基材表面の傾角を、前記基材表面がC面から遠ざかる場合に正の値をとり、前記基材表面がC面に近づく場合に負の値をとるように定義するとき、前記基材表面の傾角が−25°以上−15°以下であるサファイア単結晶基材を準備する工程と、前記サファイア単結晶基材の上に、MOCVD法によって、a軸方向が前記サファイア単結晶基材のr軸方向に略平行であるAlx1Ga1-x1N(0<x1≦1.0)からなる基板表面層を形成する工程と、を備えることを特徴とする。 The invention according to claim 8 is a method for producing an epitaxial substrate, wherein an inclination angle of the substrate surface with respect to the R plane takes a positive value when the substrate surface moves away from the C plane, and the substrate surface is a C plane. When defining to take a negative value when approaching, a step of preparing a sapphire single crystal substrate having an inclination angle of the substrate surface of −25 ° or more and −15 ° or less, A substrate surface layer made of Al x1 Ga 1-x1 N (0 <x1 ≦ 1.0) having an a-axis direction substantially parallel to the r-axis direction of the sapphire single crystal substrate is formed on the top by MOCVD. And a process.
請求項9の発明は、請求項8に記載のエピタキシャル基板の作製方法であって、前記基板表面層がAlx1Ga1-x1N(0.8≦x1≦1.0)からなることを特徴とする。 The invention according to claim 9 is the method for producing an epitaxial substrate according to claim 8, wherein the substrate surface layer is made of Al x1 Ga 1-x1 N (0.8 ≦ x1 ≦ 1.0). And
請求項1ないし請求項3、および請求項8ないし請求項9の発明によれば、基板表面法線の傾角が−25°以上−15°以下という条件を満たすサファイア単結晶基材の上に、Alx1Ga1-x1N(0<x1≦1.0)からなる基板表面層をエピタキシャル形成することにより、内部電界が小さく、かつ平坦性の優れた表面を有する基板表面層を備えたエピタキシャル基板を得ることができる。
According to the inventions of
また、請求項4ないし請求項7の発明によれば、基板表面法線の傾角が−25°以上−15°以下という条件を満たすサファイア単結晶基材の上に、Alx1Ga1-x1N(0<x1≦1.0)からなる基板表面層もしくは下地層をエピタキシャル形成してなるエピタキシャル基板の上に、所定の機能層を形成することにより、特性の優れた半導体素子構造を得ることができる。
According to the invention of
特に、請求項5ないし請求項7の発明によれば、発光効率の優れた発光素子構造を得ることができる。
In particular, according to the inventions of
<傾角の定義>
図1は、本発明の実施の形態における傾角の定義を説明するための図である。以下の実施の形態においては、六方晶であるサファイア単結晶基板について、R面すなわち(1−102)面と基材表面とのなす角を傾角と称する。そして、図1(a)に示すように、基材表面がC面すなわち(0001)面から遠ざかるようにR面に対して傾く場合(換言すれば、M面すなわち(1−100)面に近づく場合)に正の値をとり、基材表面がC面に近づくようにR面に対して傾く場合に負の値をとるように、傾角を定義する。図1(b)は係る傾角と、各結晶面の結晶軸との関係を示している。すなわち、サファイア単結晶基板の基板表面法線方向がr軸方向すなわち[1−102]軸方向とm軸方向すなわち[1−100]軸方向との間にある時に傾角が正であるとし、基板表面法線方向がr軸方向とc軸方向すなわち[0001]軸方向との間にあるときに傾角が負であるとする。
<Definition of tilt angle>
FIG. 1 is a diagram for explaining the definition of the tilt angle in the embodiment of the present invention. In the following embodiments, regarding the hexagonal sapphire single crystal substrate, an angle formed by the R plane, that is, the (1-102) plane and the substrate surface is referred to as an inclination. And as shown to Fig.1 (a), when the base-material surface inclines with respect to R surface so that it may distance from C surface, ie, (0001) surface (in other words, it approaches M surface, ie, (1-100) surface). In this case, the inclination angle is defined so that a positive value is taken in the case of (in case) and a negative value is taken when the substrate surface is inclined with respect to the R-plane so as to approach the C-plane. FIG. 1B shows the relationship between the tilt angle and the crystal axis of each crystal plane. That is, when the substrate surface normal direction of the sapphire single crystal substrate is between the r-axis direction, that is, the [1-102] axis direction and the m-axis direction, that is, the [1-100] axis direction, the tilt angle is positive. It is assumed that the tilt angle is negative when the surface normal direction is between the r-axis direction and the c-axis direction, that is, the [0001] axis direction.
<第1の実施の形態>
図2は、本発明の第1の実施の形態において基材1として用いる、サファイア単結晶基板の基板面法線と結晶軸との方位関係を示す図である。図3は、本発明の第1の実施の形態に係るエピタキシャル基板10の構造を示す模式断面図である。
<First Embodiment>
FIG. 2 is a diagram showing the orientation relationship between the substrate surface normal of the sapphire single crystal substrate and the crystal axis used as the
本実施の形態においては、基板面法線の傾角θが−25°≦θ≦−15°という要件をみたすサファイア単結晶基板を、基材1として用いる。これにより、サファイア単結晶における基板表面法線と、主要な結晶軸との間には、図2に示すような方位関係があることになる。基材1の厚みには特段の材質上の制限はないが、加工および取り扱いの便宜上、数百μm〜数mmの厚みのものが好適である。
In the present embodiment, a sapphire single crystal substrate that satisfies the requirement that the tilt angle θ of the substrate surface normal is −25 ° ≦ θ ≦ −15 ° is used as the
エピタキシャル基板10は、このような基材1の上に、Alx1Ga1-x1N(0<x1≦1.0)からなる基板表面層2をエピタキシャル形成することにより形成されてなる。基板表面層2は、サブミクロンオーダーから数μm程度の厚みを有するように形成される。例えば、1μm程度の厚みを有するように形成されるのが好適な一例である。
The
図4は、基材1であるサファイア単結晶基板における傾角を種々に違えるとともに、基板表面層2をAlNにて形成した場合(x1=1.0の場合)の、基材1における傾角θと、基材1を構成するサファイア単結晶のr軸方向と基板表面層2を構成するAlNのa軸方向とのなす角αとの関係を示す図である。なお、両軸方向のなす角αは、エピタキシャル基板10の電子線回折像より求めている。また、図4に示す結果は、AlNのa軸方向がサファイア単結晶のr軸方向とm軸方向との間にあるときになす角αが正となるようにプロットしている。
FIG. 4 shows different inclination angles in the sapphire single crystal substrate that is the
図4に示す結果によれば、基材1の傾角θが−10°から0°の範囲(絶対値が10°より小さい範囲)では傾角θの絶対値が大きいほど両方向のなす角αも大きい傾向にあるのに対して、傾角θが−10°より小さい範囲(絶対値が10°より大きい範囲)では、両方向のなす角αが減少して、−1°〜0°のあたりに落ち着く傾向があることがわかる。係る知見は、本発明の発明者によって初めて明らかにされたものである。
According to the results shown in FIG. 4, in the range where the inclination angle θ of the
本実施の形態においては、係る知見に基づき、基板表面層2の表面法線方向を制御するようにしている。すなわち、上述のように、基板面法線の傾角θが−25°≦θ≦−15°であるサファイア単結晶基板を基材1として用いることで、基材1であるサファイア単結晶基板のr軸方向と基板表面層2のa軸方向とのなす角が±2°以下の範囲に収まるように、基板表面層2を形成している。換言すれば、本実施の形態に係るエピタキシャル基板10においては、基材1のr軸方向と基板表面層2のa軸方向とが略平行となるように(基板表面層2の厚みの範囲で実質的に平行であるように)、基板表面層2が形成されてなる。これにより、基板表面層2の表面は無極性面となっている。
In the present embodiment, the surface normal direction of the
また、図5、図6、および図7はそれぞれ、基板表面層2をAlN(x1=1.0)、Al0.9Ga0.1N(x1=0.9)、およびAl0.8Ga0.2N(x1=0.8)にて形成した場合の、基材1の傾角θと、AFM像から求めた5μm×5μmの範囲における基板表面層2の表面粗さ(RMS値)との関係を示す図である。
5, FIG. 6, and FIG. 7 show that the
図5、図6、および図7に示す結果は、−25°≦θ≦−10°であるときに、表面粗さが3nm以下という、良好な表面平坦性を有する基板表面層2が形成されてなることを指し示している。特に、基板表面層2をAlNにて形成した場合には、図5に示すように、表面粗さが1nm程度以下という、表面が実質的に原子レベルで平坦な基板表面層2が形成されていることがわかる。なお、図示は省略するが、傾角θが−10°の場合には、基板表面層2の表面に、数μm間隔で1μm程度の大きさのピットが存在することが確認されている。
The results shown in FIGS. 5, 6, and 7 show that when -25 ° ≦ θ ≦ −10 °, the
係る結果は、基板表面法線の傾角θが−25°≦θ≦−15°という要件をみたすサファイア単結晶基板を基材1として用いることで、表面平坦性の優れた、Alx1Ga1-x1N(0<x1≦1.0)からなる基板表面層2を形成できることを意味している。好ましくは、0.8≦x1≦1.0である。また、図5、図6、および図7に示す結果は、傾角θが上述の範囲にないエピタキシャル基板10は、良好な表面平坦性を有さないものであることを示しているともいえる。
Such a result is obtained by using, as the
上述のような特徴を有する基板表面層2は、例えば、MOCVD法(有機金属化学的気相成長法)にて形成することができる。形成温度は、1000℃〜1200℃程度の範囲内で、組成に応じて適宜に定められればよい。あるいは、MBE法(分子ビームエピタキシー法)、HVPE法(ハイドライドを用いた気相エピタキシャル成長法)などの他の公知のエピタキシャル形成手法を用いる態様であってもよい。
The
以上、説明したように、本実施の形態によれば、基板表面法線の傾角θが−25°≦θ≦−15°という条件を満たすサファイア単結晶基板を基材として用い、その上に、Alx1Ga1-x1N(0<x1≦1.0)からなる基板表面層をエピタキシャル形成することにより、無極性面であり、かつ平坦性の優れた表面を有する基板表面層を備えたエピタキシャル基板を得ることができる。 As described above, according to the present embodiment, the sapphire single crystal substrate that satisfies the condition that the tilt angle θ of the substrate surface normal is −25 ° ≦ θ ≦ −15 ° is used as a base material, By epitaxially forming a substrate surface layer made of Al x1 Ga 1-x1 N (0 <x1 ≦ 1.0), an epitaxial layer provided with a substrate surface layer having a nonpolar surface and an excellent flat surface A substrate can be obtained.
<第2の実施の形態>
上述した第1の実施の形態に係るエピタキシャル基板10は、種々の半導体デバイスを作製する際の下地基板(下地テンプレート)として好適に利用できる。係る場合、エピタキシャル基板10の上に、デバイスとしての特性を発現させる種々の機能層が形成される。本実施の形態においては、その一例として、半導体素子構造の一つである発光素子構造を形成する態様について説明する。
<Second Embodiment>
The
図8は、本発明の第2の実施の形態に係る発光素子構造20を示す模式断面図である。発光素子構造20は、第1の実施の形態に係るエピタキシャル基板10、すなわち、傾角θが−25°以上−15°以下である基材1の上にAlx1Ga1-x1N(0<x1≦1.0)からなる基板表面層2をエピタキシャル形成してなるエピタキシャル基板10を下地基板とし、その上に、下地層3と、n型導電層4と、発光層5とを、この順に積層形成した構造を有する。すなわち、発光素子構造20は、単発光層(SQW)構造に相当する。
FIG. 8 is a schematic cross-sectional view showing a light-emitting
下地層3と、n型導電層4と、発光層5とは、基板表面層2と同様の手法にて形成される。すなわち、例えばMOCVD法にて形成することができる。あるいは、MBE法、HVPE法などの他の公知のエピタキシャル形成手法を用いる態様であってもよい。なお、発光素子構造20を作製する態様としては、あらかじめ作製しておいたエピタキシャル基板10を用意して、その上に、上述の各層を形成するようにしてもよいし、エピタキシャル基板10を構成する基材1を用意し、その上に、基板表面層2と、下地層3と、n型導電層4と、発光層5とを連続的に形成することで、発光素子構造20を作製するようにしてもよい。なお、この場合、基板表面層2を第1の下地層とみなし、下地層3を第2の下地層とみなすことができる。
The underlayer 3, the n-type
下地層3は、Alx2Ga1-x2N(0≦x2≦x1)なる組成のIII族窒化物にて数百nm程度の厚みを有するように形成される層である。下地層3の具体的な組成は、発光層5の組成に応じて定められればよい。ただし、下地層3は、意図的には不純物を含ませないように形成される。
The underlayer 3 is a layer formed of a group III nitride having a composition of Al x2 Ga 1-x2 N (0 ≦ x2 ≦ x1) so as to have a thickness of about several hundred nm. The specific composition of the underlayer 3 may be determined according to the composition of the
n型導電層4は、n型ドーパントとしてSiを原子濃度で1×1018/cm3〜3×1019/cm3程度含み、Alx3Ga1-x3N(0≦x3≦x1)なる組成のIII族窒化物にて、サブミクロンオーダーから数μm程度の厚みを有するように形成されることで、n型の導電型を呈する層である。n型導電層4の具体的な組成は、発光層5の組成に応じて定められればよい。
The n-type
発光層5は、発光素子構造20において発光を担う層、つまりはキャリアの再結合を生じさせる層である。発光層5は、Alx4Ga1-x4N(0≦x4≦x3)なる組成のIII族窒化物にて数nm〜数十nm程度の厚みを有するように形成される。発光層5の具体的な組成は、発光させようとする光の波長に応じて定められる。例えば、波長265nmの紫外光を発光させようとする場合であれば、Al0.49Ga0.51N(x4=0.49)にて10nmの厚みを有するように発光層5を形成すればよい。係る場合、n型導電層4は、Siを原子濃度で2×1018/cm3程度含むようにドープしつつ、Al0.6Ga0.4N(x3=0.6)にて形成すればよい。
The
以上のような構成を有することで、発光素子構造20は、発光層5の組成に応じた波長の光を発するものとなる。このことは、発光素子構造20に対し例えばカソードルミネッセンス(CL)測定を行うことによって確認できる。なお、カソードルミネッセンス(CL)測定に際しては、好ましくは、発光層5の上にキャップ層6が設けられる。キャップ層6は、Alx5Ga1-x5N(0.8≦x5≦1.0)なる組成のIII族窒化物にて数nm程度の厚みを有するように形成される層である。発光層5が上述のように265nmの発光波長を有するように形成される場合であれば、キャップ層6は、例えば、AlN(x5=1.0)にて5nmの厚みを有するように形成するのが好適な一例である。
By having the configuration as described above, the light emitting
なお、本発明者によるカソードルミネッセンス(CL)測定の結果、本実施の形態に係る発光素子構造20は、−25°≦θ≦−15°という要件を満たさず表面平坦性が劣るエピタキシャル基板を用いた他は同様の条件にて作製した発光素子構造に比して、内部量子効率(発光層5でのキャリアの再結合効率)が高いことが確認されている(実施例参照)。両者の差異がエピタキシャル基板の表面平坦性にあることから、本実施の形態のように、表面平坦性の優れたエピタキシャル基板を用いて発光素子構造20を形成することが、優れた発光効率の実現において効果があるといえる。これはエピタキシャル基板の表面平坦性が優れていることで、急峻な界面を有する発光層5が形成され、高いキャリア閉じこめ効果が実現したことによる。
As a result of cathodoluminescence (CL) measurement by the present inventors, the light emitting
<第3の実施の形態>
本実施の形態においては、第1の実施の形態に係るエピタキシャル基板10は、下地基板として用いる他の態様について説明する。
<Third Embodiment>
In the present embodiment, the
図9は、本発明の第3の実施の形態に係る発光素子構造30の構成を示す図である。図9(a)は、発光素子構造30の構成を示す模式断面図である。図9(a)に示すように、発光素子構造30は、第2の実施の形態に係る発光素子構造20の発光層5に代えて、多重量子井戸構造(MQW)を有する発光層7を備えた構造を有する。したがって、発光素子構造30が備えるエピタキシャル基板10、下地層3、n型導電層4、およびキャップ層6については、その詳細な説明を省略する。
FIG. 9 is a diagram showing a configuration of a light emitting
図9(b)は、発光層7の詳細構成を示す模式断面図である。図9(b)に示すように、発光層7は、それぞれが数nm〜十数nm程度の厚みを有する単位発光層7aと単位バリア層7bとをこの順に複数回繰り返し積層してなる層である。発光層7についても、例えばMOCVD法にて形成することができる。あるいは、MBE法、HVPE法などの他の公知のエピタキシャル形成手法を用いる態様であってもよい。 FIG. 9B is a schematic cross-sectional view showing a detailed configuration of the light emitting layer 7. As shown in FIG. 9B, the light emitting layer 7 is a layer formed by repeatedly laminating a unit light emitting layer 7a and a unit barrier layer 7b each having a thickness of about several nanometers to several tens of nanometers in this order. is there. The light emitting layer 7 can also be formed by, for example, the MOCVD method. Or the aspect using other well-known epitaxial formation methods, such as MBE method and HVPE method, may be sufficient.
単位発光層7aは、Alx6Ga1-x6N(0≦x6<x7)なる組成のIII族窒化物にて形成される。単位発光層7aの具体的な組成は、発光させようとする光の波長に応じて定められる。また、単位バリア層7bは、Alx7Ga1-x7N(x6≦x7≦x3)なる組成のIII族窒化物にて形成される。単位発光層7aの具体的な組成は、単位発光層7aの組成に応じて定められる。 The unit light emitting layer 7a is formed of a group III nitride having a composition of Al x6 Ga 1-x6 N (0 ≦ x6 <x7). The specific composition of the unit light emitting layer 7a is determined according to the wavelength of light to be emitted. The unit barrier layer 7b is formed of a group III nitride having a composition of Al x7 Ga 1-x7 N (x6 ≦ x7 ≦ x3). The specific composition of the unit light emitting layer 7a is determined according to the composition of the unit light emitting layer 7a.
例えば、波長265nmの紫外光を発光させようとする場合であれば、Al0.49Ga0.51N(x6=0.49)なる組成を有する5nmの厚みの単位発光層7aの形成と、Al0.58Ga0.42N(x7=0.58)なる組成を有する5nmの単位バリア層7bの形成とを、4回ずつ繰り返して行えばよい。また、下地層3、n型導電層4、およびキャップ層6については、第2の実施の形態と同様の態様にて形成すればよい。
For example, if ultraviolet light having a wavelength of 265 nm is to be emitted, formation of a unit light-emitting layer 7 a having a thickness of 5 nm having a composition of Al 0.49 Ga 0.51 N (x6 = 0.49) and Al 0.58 Ga 0.42 The formation of the 5 nm unit barrier layer 7b having a composition of N (x7 = 0.58) may be repeated four times. The underlayer 3, the n-type
以上のような構成を有することで、発光素子構造30は、単位発光層7aの組成に応じた波長の光を発するものとなる。このことは、発光素子構造30に対し例えばカソードルミネッセンス(CL)測定を行うことによって確認できる。
With the above configuration, the light emitting
なお、本発明者によるカソードルミネッセンス(CL)測定の結果、本実施の形態に係る発光素子構造30についても、傾角θについて−25°≦θ≦−15°という要件を満たさず表面平坦性が劣るエピタキシャル基板を用いた他は同様の条件にて作製した発光素子構造に比して、内部量子効率が高いことが確認されている(実施例参照)。すなわち、本実施の形態からも、表面平坦性の優れたエピタキシャル基板を用いて発光素子構造を形成することが、優れた発光効率の実現において効果があるということができる。
As a result of the cathode luminescence (CL) measurement by the present inventors, the light emitting
<第4の実施の形態>
本実施の形態においては、第2の実施の形態にて示した発光素子構造20を用いて作製した発光素子について説明する。図10は、本発明の第4の実施の形態に係る発光素子100の構造を模式的に示す図である。図10(a)は発光素子100の上面図であり、図10(b)は該上面図に記す線分A−Bに沿った断面図である。図10(b)に示すように、発光素子100は、発光素子構造20の上にさらに、中間層11と、クラッド層12と、キャリア供給層13と、コンタクト層14とをこの順に隣接形成させた積層構造を有する。すなわち、発光素子100は、第1の実施の形態に係るエピタキシャル基板10、すなわち、傾角θが−25°以上−15°以下である基材1の上にAlx1Ga1-x1N(0<x1≦1.0)からなる基板表面層2をエピタキシャル形成してなるエピタキシャル基板10を下地基板として、その上に各層を順次に積層形成することにより形成されるデバイスである。なお、発光層5に代えて、第3の実施の形態のように多重量子井戸構造(MQW)を有する発光層7を形成するようにしてもよい。
<Fourth embodiment>
In this embodiment, a light-emitting element manufactured using the light-emitting
中間層11と、クラッド層12と、キャリア供給層13と、コンタクト層14とは、基板表面層2と同様の手法にて形成される。すなわち、例えばMOCVD法にて形成することができる。あるいは、MBE法、HVPE法などの他の公知のエピタキシャル形成手法を用いる態様であってもよい。
The
また、n型導電層4の一部は露出しており、その露出部分にカソード電極パッド15が設けられてなる。カソード電極パッド15は、Ti/Al/Ni/Auによって形成されてなる。
Further, a part of the n-type
さらに、コンタクト層14の上には、アノード電極層16が設けられてなる。アノード電極層16は、Ni/Auによって形成されてなる。
Further, an
発光素子100は、カソード電極パッド15とアノード電極層16との間に所定の電圧を印加することで生じる、発光層5におけるキャリアの再結合による励起発光を、素子外部に向けて出射するものである。
The
クラッド層12は、発光層5におけるキャリアの閉じこめ効果を高める目的で設けられる層である。従って、発光層5を構成するIII族窒化物よりも、バンドギャップが大きなIII族窒化物で形成されてなる。
The
発光層5がAlx4Ga1-x4N(0≦x4≦x3)なる組成のIII族窒化物で形成されてなる場合、クラッド層12は、さらにAlリッチなAlx8Ga1-x8N(x4<x8≦1.0)なるIII族窒化物に、MgなどのP型のドーパントをドープすることによって形成されてなる。より好ましくは、少なくとも発光層5との接合部近傍においては、Alx8Ga1-x8N(x4<x8≦1.0かつ0.6≦x8≦1.0)なるIII族窒化物で形成される。係る場合、発光素子100の発光特性がより向上するからである。
When the
一方、キャリア供給層13は、発光層4に対しキャリアが効率的に供給されるように設けられる層である。上述のように発光層5がAlx4Ga1-x4N(0≦x4≦x3)なる組成のIII族窒化物で形成されてなり、クラッド層12がAlx8Ga1-x8N(x4<x8≦1.0)なるIII族窒化物で形成されてなる場合、キャリア供給層13は、Alx9Ga1-x9N(0≦x9<x8)なるIII族窒化物に、MgなどのP型のドーパントをドープすることによって形成されてなる。
On the other hand, the
例えば、波長265nmの紫外光を発光させようとする場合であれば、上述のように発光層5がAl0.49Ga0.51N(x4=0.49)なるIII族窒化物にて形成されるので、クラッド層12については、P型ドーパントとしてのMg原子を1×1019/cm3程度含むAl0.6Ga0.4Nからなる層を、数十nm程度の厚みに形成し、キャリア供給層13については、P型ドーパントとしてのMg原子を3×1019/cm3程度含むAl0.3Ga0.7Nからなる層を、数十nm程度の厚みに形成するのが、好適な一例である。
For example, if it is intended to emit ultraviolet light with a wavelength of 265 nm, the
なお、キャリア供給層13は単一組成で構成される必要はなく、超格子構造としたり組成傾斜構造とすることもできる。こうした構造は、P型キャリア濃度の向上や、抵抗低減の役割を担う。
Note that the
コンタクト層14は、アノード電極部16との間で良好なオーミック接触を得るために、キャリア供給層13とアノード電極部16との間に形成される。
The
コンタクト層14は、P型の導電型を有する。コンタクト層14は、キャリア供給層13を構成するIII族窒化物よりもバンドギャップが小さいIII族窒化物に、MgなどのP型のドーパントをドープすることによって形成される。例えば、GaNを用いるのが好適な一例である。
コンタクト層14は、その機能が確保される範囲において適宜の厚みに形成されてよい。例えば、100nm以上の厚みを有するように形成することもできる。100nmよりも厚くコンタクト層14を形成した場合、三次元核成長段階から二次元成長段階に移行するため、表面が平坦な結晶層として形成され、比抵抗を低減できる。200nm程度に設けるのが好適な一例である。
The
なお、コンタクト層14を、III族窒化物の組成や不純物濃度が異なる複数の層からなる多層構造を有するように形成してもよい。例えば、Al、Ga、In組成を変調若しくは超格子構造にしたり、表面近傍でP型のドーパント濃度を上げたりすることにより、P型電極との接触抵抗を低減することも可能である。
Note that the
本実施の形態に係る発光素子100においては、さらに、発光層5とP型の導電部であるクラッド層12との間に、中間層11を介在させてなる。
In the
中間層11は、発光素子100において、発光層5からの所望の発光波長(ねらいの発光波長)での発光を良好に生じさせる目的で設けられる。中間層11は、好ましくは、Alx10Ga1-x10N(0.8≦x10≦1.0)なるIII族窒化物にて、より好ましくはAlNにて、5nm以下の厚みに、好ましくは1nm程度の厚みに形成される。中間層11を5nmより厚く形成することは、立ち上がり電圧を大きくする必要が生じるため好ましくない。
The
特にAlNを用いて中間層11を形成する場合、中間層11の厚みは、クラッド層12から発光層5へのキャリア注入が阻害されないように、トンネル電流が支配的になるような範囲内とすることが望ましい。
Particularly when the
中間層11は、印加電流に対する光出力が向上させるとともに、ねらいの発光波長での発光のみを良好に生じさせる目的で挿入される。クラッド層12とキャリア供給層13とにドープされてなるMg原子が発光素子100の作成過程で発光層5に拡散すると、これに起因にしてねらいの発光波長以外での発光が生じうるが、中間層11を具備することで発光層5へのMg原子の拡散が防止され、そうした不要な発光が抑制される。この効果は、原子間の結合力が強く、格子定数が最も小さいAlNの場合に顕著となる。
The
以上のような構成を有する発光素子100は、発光層5の組成に応じた波長の光を優れた発光効率にて発するものとなる。しかも、発光素子100は、電流増加に伴い発光波長がシフトすることもなく、ねらいの発光波長で発光する。これは、発光素子100が、第1の実施の形態に係るエピタキシャル基板10を用いることにより、内部電界の小さい無極性面窒化物の積層構造体として形成されることの効果である。
The
(実施例1)
本実施例では、基材として、2inch径で厚さが400μmであり、傾角θが−30°≦θ≦+5°の範囲で種々の値をとる複数種類のサファイア単結晶基板を用意し、基板表面層としてAlN層を形成することにより、エピタキシャル基板を得た。具体的には、以下の手順によりエピタキシャル基板を得た。
Example 1
In this example, a plurality of types of sapphire single crystal substrates having a 2-inch diameter and a thickness of 400 μm and various values within a range of an inclination angle θ of −30 ° ≦ θ ≦ + 5 ° are prepared as substrates. An epitaxial substrate was obtained by forming an AlN layer as the surface layer. Specifically, an epitaxial substrate was obtained by the following procedure.
まず、それぞれの基材を、MOCVDリアクタへ設置した後、基材温度を1200℃がなるよう加熱を行った。以降、AlN層形成まで基材温度は1200℃とした。水素ガスをMOCVDリアクタ内に導入し、水素クリーニング処理を行った。その際、雰囲気圧力は10Torrとした。続いて、温度を1200℃に保ちつつ、MOCVDリアクタ内に水素キャリアガスとともにアンモニアガスを供給し、基材表面の窒化処理を行った。 First, each substrate was placed in a MOCVD reactor and then heated so that the substrate temperature was 1200 ° C. Thereafter, the substrate temperature was set to 1200 ° C. until the AlN layer was formed. Hydrogen gas was introduced into the MOCVD reactor and a hydrogen cleaning process was performed. At that time, the atmospheric pressure was 10 Torr. Subsequently, while maintaining the temperature at 1200 ° C., ammonia gas was supplied together with the hydrogen carrier gas into the MOCVD reactor to perform nitriding treatment on the substrate surface.
そして、MOCVDリアクタへTMA(トリメチルアルミニウム)とアンモニアとを、それぞれ34μmol/min、4.5mmol/minの流量にて供給し、基材の上に、1μm厚のAlNを形成させた。キャリアガスには水素ガスを用いた。以上により、エピタキシャル基板を得た。 Then, TMA (trimethylaluminum) and ammonia were supplied to the MOCVD reactor at flow rates of 34 μmol / min and 4.5 mmol / min, respectively, to form 1 μm thick AlN on the substrate. Hydrogen gas was used as the carrier gas. Thus, an epitaxial substrate was obtained.
得られたそれぞれのエピタキシャル基板について、AFMによる5μm×5μm視野での測定を行い、AlN層の表面粗さ値として、表面凹凸のRMS(Root mean square:二乗平均平方根)値を求めた。傾角θと表面粗さ値との関係をプロットしたグラフが図5である。 About each obtained epitaxial substrate, the measurement in a 5 micrometer x 5 micrometer visual field by AFM was performed, and the RMS (Root mean square) value of surface unevenness | corrugation was calculated | required as the surface roughness value of an AlN layer. FIG. 5 is a graph plotting the relationship between the inclination angle θ and the surface roughness value.
図5に示すように、傾角θが−25°≦θ≦−10°の範囲でのみ、表面粗さが約1nm程度となり、基板表面層としてのAlN層の表面が優れた平坦性を有することが確認された。ただし、傾角θが−10°であったエピタキシャル基板でのみ、AlN層の表面に三角形状のピットが多数形成されているのが確認された。 As shown in FIG. 5, the surface roughness is about 1 nm only when the inclination angle θ is in the range of −25 ° ≦ θ ≦ −10 °, and the surface of the AlN layer as the substrate surface layer has excellent flatness. Was confirmed. However, it was confirmed that many triangular pits were formed on the surface of the AlN layer only on the epitaxial substrate having the inclination angle θ of −10 °.
本実施例より、基板表面法線の傾角θが−25°≦θ≦−15°という条件を満たすサファイア単結晶基板を基材として用い、その上に、AlNからなる基板表面層をエピタキシャル形成することで、平坦性の優れた表面を有する基板表面層を備えたエピタキシャル基板を得られることが確認された。 From this example, a substrate surface layer made of AlN is epitaxially formed on a sapphire single crystal substrate that satisfies the condition that the tilt angle θ of the substrate surface normal is −25 ° ≦ θ ≦ −15 °. Thus, it was confirmed that an epitaxial substrate provided with a substrate surface layer having a surface with excellent flatness can be obtained.
(実施例2)
基板表面層としてAl0.9Ga0.1N層(x1=0.9)を形成した他は、実施例1と同様の手順でエピタキシャル基板を得た。ただし、水素クリーニング処理における雰囲気圧力は15Torrとした。
(Example 2)
An epitaxial substrate was obtained in the same procedure as in Example 1 except that an Al 0.9 Ga 0.1 N layer (x1 = 0.9) was formed as the substrate surface layer. However, the atmospheric pressure in the hydrogen cleaning process was 15 Torr.
Al0.9Ga0.1N層の形成の際には、MOCVDリアクタ内にTMA、TMG(トリメチルガリウム)、アンモニアをそれぞれ、34μmol/min、34μmol/min、4.5mmol/minの流量比にて供給した。 When forming the Al 0.9 Ga 0.1 N layer, TMA, TMG (trimethylgallium), and ammonia were supplied into the MOCVD reactor at flow rates of 34 μmol / min, 34 μmol / min, and 4.5 mmol / min, respectively.
得られたそれぞれのエピタキシャル基板について、AFMによる5μm×5μm視野での測定を行い、AlN層の表面粗さ値として、表面凹凸のRMS値を求めた。傾角θと表面粗さ値との関係をプロットしたグラフが図6である。 About each obtained epitaxial substrate, the measurement in a 5 micrometer x 5 micrometer visual field by AFM was performed, and the RMS value of the surface unevenness | corrugation was calculated | required as the surface roughness value of an AlN layer. FIG. 6 is a graph plotting the relationship between the inclination angle θ and the surface roughness value.
図6に示すように、傾角θが−25°≦θ≦−10°の範囲でのみ、表面粗さが約2nm以下となり、基板表面層としてのAl0.9Ga0.1N層の表面が優れた平坦性を有することが確認された。 As shown in FIG. 6, the surface roughness is about 2 nm or less only when the inclination angle θ is in the range of −25 ° ≦ θ ≦ −10 °, and the surface of the Al 0.9 Ga 0.1 N layer as the substrate surface layer is excellent and flat. It was confirmed to have sex.
本実施例より、基板表面法線の傾角θが−25°≦θ≦−15°という条件を満たすサファイア単結晶基板を基材として用い、その上に、Al0.9Ga0.1Nからなる基板表面層をエピタキシャル形成することで、平坦性の優れた表面を有する基板表面層を備えたエピタキシャル基板を得られることが確認された。 From this example, a substrate surface layer made of Al 0.9 Ga 0.1 N is used as a base material on a sapphire single crystal substrate that satisfies the condition that the tilt angle θ of the substrate surface normal is −25 ° ≦ θ ≦ −15 °. It was confirmed that an epitaxial substrate provided with a substrate surface layer having a surface with excellent flatness can be obtained by epitaxially forming.
(実施例3)
基板表面層としてAl0.8Ga0.2N層(x1=0.8)を形成した他は、実施例2と同様の手順でエピタキシャル基板を得た。ただし、基材の温度は1150℃とした。
(Example 3)
An epitaxial substrate was obtained in the same procedure as in Example 2 except that an Al 0.8 Ga 0.2 N layer (x1 = 0.8) was formed as the substrate surface layer. However, the temperature of the substrate was 1150 ° C.
得られたそれぞれのエピタキシャル基板について、AFMによる5μm×5μm視野での測定を行い、AlN層の表面粗さ値として、表面凹凸のRMS値を求めた。傾角θと表面粗さ値との関係をプロットしたグラフが図7である。 About each obtained epitaxial substrate, the measurement in a 5 micrometer x 5 micrometer visual field by AFM was performed, and the RMS value of the surface unevenness | corrugation was calculated | required as the surface roughness value of an AlN layer. FIG. 7 is a graph plotting the relationship between the tilt angle θ and the surface roughness value.
図7に示すように、傾角θが−25°≦θ≦−10°の範囲でのみ、表面粗さが約3nm以下となり、基板表面層としてのAl0.8Ga0.2N層の表面が優れた平坦性を有することが確認された。 As shown in FIG. 7, the surface roughness is about 3 nm or less only when the inclination angle θ is in the range of −25 ° ≦ θ ≦ −10 °, and the surface of the Al 0.8 Ga 0.2 N layer as the substrate surface layer is excellent and flat. It was confirmed to have sex.
本実施例より、基板表面法線の傾角θが−25°≦θ≦−15°という条件を満たすサファイア単結晶基板を基材として用い、その上に、Al0.8Ga0.2Nからなる基板表面層をエピタキシャル形成することで、平坦性の優れた表面を有する基板表面層を備えたエピタキシャル基板を得られることが確認された。 From this example, a substrate surface layer made of Al 0.8 Ga 0.2 N is used on a sapphire single crystal substrate that satisfies the condition that the inclination angle θ of the substrate surface normal is −25 ° ≦ θ ≦ −15 °. It was confirmed that an epitaxial substrate provided with a substrate surface layer having a surface with excellent flatness can be obtained by epitaxially forming.
(実施例4)
本実施例では、実施例1で作製したエピタキシャル基板(テンプレート基板)の一部を下地テンプレートとして用い、それぞれにMOCVD法にてエピタキシャル膜を成長し、複数種類の発光素子構造を作製した。
Example 4
In this example, a part of the epitaxial substrate (template substrate) produced in Example 1 was used as a base template, and an epitaxial film was grown on each of them by MOCVD method to produce a plurality of types of light emitting device structures.
具体的には、以下の各層を順次に形成した。 Specifically, the following layers were formed sequentially.
(1)0.5μm厚のAl0.6Ga0.4Nからなる下地層。 (1) A ground layer made of Al 0.6 Ga 0.4 N having a thickness of 0.5 μm.
(2)Si原子濃度が2×1018/cm3程度である1.0μm厚のn型Al0.6Ga0.4Nからなるn型導電層。 (2) An n-type conductive layer made of n-type Al 0.6 Ga 0.4 N having a thickness of 1.0 μm and a Si atom concentration of about 2 × 10 18 / cm 3 .
(3)10nm厚のAl0.49Ga0.51Nからなる発光層。 (3) A light emitting layer made of Al 0.49 Ga 0.51 N having a thickness of 10 nm.
(4)5nm厚のAlNからなるキャップ層。 (4) A cap layer made of AlN having a thickness of 5 nm.
得られた発光素子構造に対し、カソードルミネッセンス(CL)測定を行った。なお、電子の加速電圧条件は3kVとし、測定温度は30Kと300Kとの2通りに設定した。測定の結果、全てのサンプルについて、波長プロファイルにおけるピーク波長が265nmとなる発光が確認された。 Cathodoluminescence (CL) measurement was performed on the obtained light-emitting element structure. The electron acceleration voltage condition was 3 kV, and the measurement temperature was set in two ways: 30K and 300K. As a result of the measurement, light emission having a peak wavelength of 265 nm in the wavelength profile was confirmed for all samples.
(実施例5)
実施例4の発光素子構造における発光層に代えて、多重量子井戸(MQW)構造を有する発光層を形成したほかは、実施例4と同様の手順で発光素子構造を作製した。具体的には、5nm厚のAl0.49Ga0.51Nからなる発光層と5nm厚のAl0.58Ga0.42Nからなるバリア層とを、交互に4周期繰り返すことにより、発光層を形成した。
(Example 5)
A light emitting device structure was fabricated in the same procedure as in Example 4 except that a light emitting layer having a multiple quantum well (MQW) structure was formed instead of the light emitting layer in the light emitting device structure of Example 4. Specifically, a light emitting layer was formed by alternately repeating a light emitting layer made of 5 nm thick Al 0.49 Ga 0.51 N and a barrier layer made of 5 nm thick Al 0.58 Ga 0.42 N for four cycles.
得られた発光素子構造に対し、実施例4と同じ条件でカソードルミネッセンス(CL)測定を行った。測定の結果、全てのサンプルについて、波長プロファイルにおけるピーク波長が265nmとなる発光が確認された。 Cathodoluminescence (CL) measurement was performed on the obtained light-emitting element structure under the same conditions as in Example 4. As a result of the measurement, light emission having a peak wavelength of 265 nm in the wavelength profile was confirmed for all samples.
(実施例6)
下地テンプレートとして実施例2で作製したエピタキシャル基板の一部を用いた以外は、実施例4と同様の手順で発光素子構造を作製した。
(Example 6)
A light emitting element structure was fabricated in the same procedure as in Example 4 except that a part of the epitaxial substrate fabricated in Example 2 was used as the base template.
得られた発光素子構造に対し、実施例4と同じ条件でカソードルミネッセンス(CL)測定を行った。測定の結果、全てのサンプルについて、波長プロファイルにおけるピーク波長が265nmとなる発光が確認された。 Cathodoluminescence (CL) measurement was performed on the obtained light-emitting element structure under the same conditions as in Example 4. As a result of the measurement, light emission having a peak wavelength of 265 nm in the wavelength profile was confirmed for all samples.
(実施例7)
下地テンプレートとして実施例3で作製したエピタキシャル基板の一部を用いた以外は、実施例4と同様の手順で発光素子構造を作製した。
(Example 7)
A light emitting device structure was fabricated in the same procedure as in Example 4 except that a part of the epitaxial substrate fabricated in Example 3 was used as the base template.
得られた発光素子構造に対し、実施例4と同じ条件でカソードルミネッセンス(CL)測定を行った。測定の結果、全てのサンプルについて、波長プロファイルにおけるピーク波長が265nmとなる発光が確認された。 Cathodoluminescence (CL) measurement was performed on the obtained light-emitting element structure under the same conditions as in Example 4. As a result of the measurement, light emission having a peak wavelength of 265 nm in the wavelength profile was confirmed for all samples.
(エピタキシャル基板と発光状態との関係)
図11は、実施例4〜実施例7において得られたそれぞれの発光素子構造についての、30Kと300Kとの波長プロファイルにおける、265nmをピーク波長とするピークの積分強度比I300K/I30Kを一覧にして示す図である。この積分強度比I300K/I30Kが発光層における内部量子効率にほぼ等しいことが、あらかじめ確認されている。
(Relationship between epitaxial substrate and emission state)
FIG. 11 shows a list of peak integrated intensity ratios I 300K / I 30K having a peak wavelength of 265 nm in the wavelength profiles of 30K and 300K for the respective light emitting device structures obtained in Examples 4 to 7. FIG. It has been confirmed in advance that the integrated intensity ratio I 300K / I 30K is substantially equal to the internal quantum efficiency in the light emitting layer.
図11に示すように、いずれの実施例についても、サファイア単結晶基板の傾角θが−25°≦θ≦−15°という範囲にある発光素子構造の方が、他の発光素子構造に比して、積分強度比が1オーダー程度高いことがわかる。すなわち、高い内部量子効率が得られていることがわかる。 As shown in FIG. 11, in any of the examples, the light emitting device structure in which the tilt angle θ of the sapphire single crystal substrate is in the range of −25 ° ≦ θ ≦ −15 ° is compared to the other light emitting device structures. It can be seen that the integrated intensity ratio is about one order higher. That is, it can be seen that high internal quantum efficiency is obtained.
実施例1〜実施例3に示すように、傾角θがこのような範囲にあるサファイア単結晶基板を基材として用いたエピタキシャル基板は、優れた表面平坦性を有するので、図10に示す結果は、そうした表面平坦性の優れた下地テンプレートを用いることにより、発光効率の優れた発光素子構造が得られることを指し示すものであるといえる。 As shown in Examples 1 to 3, the epitaxial substrate using the sapphire single crystal substrate having the tilt angle θ in such a range as the base material has excellent surface flatness, and the result shown in FIG. Thus, it can be said that by using such a base template having excellent surface flatness, a light emitting element structure having excellent light emission efficiency can be obtained.
(実施例8)
本実施例では、第4の実施の形態に係る発光素子100を作製した。なお、基材1としては、傾角θが−20°であるサファイア単結晶基板を用いた。発光層5の形成までは、実施例4と同様の手順で行った。その後、引き続きMOCVD法により、以下の各層を順次に形成した。
(Example 8)
In this example, the
(1)1nm厚のAlNからなる中間層11。
(1) An
(2)Mg原子濃度が1×1019/cm3程度である25nm厚のp型Al0.6Ga0.4Nからなるクラッド層12。
(2) The clad
(3)Mg原子濃度が3×1019/cm3程度である25nm厚のp型Al0.3Ga0.7Nからなるキャリア供給層13。
(3) The
(4)Mg原子濃度が1×1020/cm3程度である200nm厚のp型GaNからなるコンタクト層14。
(4) The
得られた積層構造体に対し、フォトリソグラフィープロセスとRIE法とを用い、n型導電層4となるAl0.6Ga0.4N層の一部を露出させた。なお、非エッチング領域の概略寸法は0.5mm×0.5mmとした。
A part of the Al 0.6 Ga 0.4 N layer that becomes the n-type
次に、クラッド層12となるAl0.6Ga0.4N層、キャリア供給層13となるAl0.3Ga0.7Nからなる層、およびコンタクト層14となるGaN層におけるMgイオンの活性化処理として、窒素雰囲気中での800℃の熱処理を25分間行った。
Next, as an activation treatment of Mg ions in the Al 0.6 Ga 0.4 N layer serving as the
続いて、フォトリソグラフィープロセスと真空蒸着法とを用いて、n型導電層4となるAl0.6Ga0.4N層の露出部分に、カソード電極パッド15としてのTi/Al/Ni/Ai膜をそれぞれ15nm、200nm、20nm、100nmの厚みでパターニングした。その後、オーム性接触特性を良好なものとするために、窒素雰囲気中での900℃の熱処理を30秒間行った。
Subsequently, a Ti / Al / Ni / Ai film serving as the
さらに、フォトリソグラフィープロセスと真空蒸着法とを用いて、コンタクト層14となるGaN層の最上面に、アノード電極層16となるNi/Au膜をそれぞれ6nm、100nmの厚みにパターニングした。その後、オーム性接触特性を良好なものとするために窒素雰囲気中での600℃の熱処理を30秒間行った。以上により、発光素子100が得られたことになる。
Further, a Ni / Au film to be the
係る発光素子30に対して、アノード電極層16とカソード電極パッド15の間に正バイアスを加えたところ、波長265nmの紫外線発光が確認された。この紫外線発光の基材1側からの光出力は、入力電流60mA時において23.5μWであった。また、C面を成長面として形成した発光素子で見られるような、電流増加に伴う波長のシフトは観察されなかった。これは、発光素子30における内部電界が小さいことを指し示す結果である。
When a positive bias was applied to the
1 基材
2 基板表面層
3 下地層
4 n型導電層
5、7 発光層
6 キャップ層
7a 単位発光層
7b 単位バリア層
10 エピタキシャル基板
11 中間層
12 クラッド層
13 キャリア供給層
14 コンタクト層
20、30 発光素子構造
100 発光素子
DESCRIPTION OF
Claims (9)
R面に対する基材表面の傾角を、前記基材表面がC面から遠ざかる場合に正の値をとり、前記基材表面がC面に近づく場合に負の値をとるように定義するとき、前記基材表面の傾角が−25°以上−15°以下であるサファイア単結晶基材と、
前記サファイア単結晶基材の上に形成されてなり、表面粗さが3nm以下のAlx1Ga1-x1N(0<x1≦1.0)からなる基板表面層と、
を備えることを特徴とするエピタキシャル基板。 An epitaxial substrate,
When the inclination angle of the substrate surface with respect to the R plane is defined to take a positive value when the substrate surface moves away from the C plane and to take a negative value when the substrate surface approaches the C plane, A sapphire single crystal substrate having an inclination angle of −25 ° or more and −15 ° or less of the substrate surface;
A substrate surface layer made of Al x1 Ga 1-x1 N (0 <x1 ≦ 1.0) having a surface roughness of 3 nm or less, formed on the sapphire single crystal substrate;
An epitaxial substrate comprising:
前記サファイア単結晶基材のr軸方向が、前記基板表面層を構成するAlxGa1-xNのa軸方向に略平行であることを特徴とするエピタキシャル基板。 The epitaxial substrate according to claim 1,
An epitaxial substrate, wherein the r-axis direction of the sapphire single crystal base material is substantially parallel to the a-axis direction of Al x Ga 1-x N constituting the substrate surface layer.
前記基板表面層がAlxGa1-xN(0.8≦x≦1.0)からなることを特徴とするエピタキシャル基板。 The epitaxial substrate according to claim 1 or 2, wherein
An epitaxial substrate, wherein the substrate surface layer is made of Al x Ga 1-x N (0.8 ≦ x ≦ 1.0).
前記エピタキシャル基板の上に形成された、III族窒化物からなる機能層と、
を備えることを特徴とする半導体素子構造。 The epitaxial substrate according to any one of claims 1 to 3,
A functional layer made of a group III nitride formed on the epitaxial substrate;
A semiconductor device structure comprising:
前記機能層が、
n型導電層と、
発光層と、
を備えることを特徴とする半導体素子構造。 The semiconductor device structure according to claim 4,
The functional layer is
an n-type conductive layer;
A light emitting layer;
A semiconductor device structure comprising:
前記サファイア単結晶基材の上に形成されてなり、表面粗さが3nm以下のAlxGa1-xN(0.8≦x≦1.0)からなる下地層と、
n型導電層と、
発光層と、
を備えることを特徴とする半導体素子構造。 When the inclination angle of the substrate surface with respect to the R plane is defined to take a positive value when the substrate surface moves away from the C plane and to take a negative value when the substrate surface approaches the C plane, A sapphire single crystal substrate having an inclination angle of −25 ° or more and −15 ° or less of the substrate surface;
An underlayer made of Al x Ga 1-x N (0.8 ≦ x ≦ 1.0) having a surface roughness of 3 nm or less, formed on the sapphire single crystal substrate;
an n-type conductive layer;
A light emitting layer;
A semiconductor device structure comprising:
前記発光層が、単位発光層と単位バリア層とが繰り返し交互に積層された多重量子井戸構造を有することを特徴とする半導体素子構造。 A semiconductor device structure according to claim 5 or 6, wherein
A semiconductor device structure, wherein the light emitting layer has a multiple quantum well structure in which unit light emitting layers and unit barrier layers are alternately and repeatedly stacked.
R面に対する基材表面の傾角を、前記基材表面がC面から遠ざかる場合に正の値をとり、前記基材表面がC面に近づく場合に負の値をとるように定義するとき、前記基材表面の傾角が−25°以上−15°以下であるサファイア単結晶基材を準備する工程と、
前記サファイア単結晶基材の上に、MOCVD法によって、a軸方向が前記サファイア単結晶基材のr軸方向に略平行であるAlxGa1-xN(0<x≦1.0)からなる基板表面層を形成する工程と、
を備えることを特徴とするエピタキシャル基板の作製方法。 An epitaxial substrate manufacturing method comprising:
When the inclination angle of the substrate surface with respect to the R plane is defined to take a positive value when the substrate surface moves away from the C plane and to take a negative value when the substrate surface approaches the C plane, A step of preparing a sapphire single crystal substrate having an inclination angle of −25 ° or more and −15 ° or less of the substrate surface;
From Al x Ga 1-x N (0 <x ≦ 1.0) in which the a-axis direction is substantially parallel to the r-axis direction of the sapphire single crystal substrate on the sapphire single crystal substrate by MOCVD. Forming a substrate surface layer comprising:
A method for producing an epitaxial substrate, comprising:
前記基板表面層がAlx1Ga1-x1N(0.8≦x1≦1.0)からなることを特徴とするエピタキシャル基板の作製方法。 A method for producing an epitaxial substrate according to claim 8,
A method for manufacturing an epitaxial substrate, wherein the substrate surface layer is made of Al x1 Ga 1 -x1 N (0.8 ≦ x1 ≦ 1.0).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009081665A JP5227870B2 (en) | 2009-03-30 | 2009-03-30 | Epitaxial substrate, semiconductor element structure, and method for manufacturing epitaxial substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009081665A JP5227870B2 (en) | 2009-03-30 | 2009-03-30 | Epitaxial substrate, semiconductor element structure, and method for manufacturing epitaxial substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010235318A JP2010235318A (en) | 2010-10-21 |
| JP5227870B2 true JP5227870B2 (en) | 2013-07-03 |
Family
ID=43090036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009081665A Expired - Fee Related JP5227870B2 (en) | 2009-03-30 | 2009-03-30 | Epitaxial substrate, semiconductor element structure, and method for manufacturing epitaxial substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5227870B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9843163B2 (en) | 2014-03-31 | 2017-12-12 | Panasonic Corporation | Ultraviolet light emitting element and electrical device using same |
| CN107230737B (en) * | 2016-03-25 | 2019-03-08 | 松下知识产权经营株式会社 | Group III nitride substrate and method for producing group III nitride crystal |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3321369B2 (en) * | 1996-09-27 | 2002-09-03 | 日本碍子株式会社 | Surface acoustic wave device, its substrate, and its manufacturing method |
| JP2005285869A (en) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | Epitaxial substrate and semiconductor device using the same |
| JP4936653B2 (en) * | 2004-08-30 | 2012-05-23 | 京セラ株式会社 | Sapphire substrate and light emitting device using the same |
| JP2006232639A (en) * | 2005-02-25 | 2006-09-07 | Kyocera Corp | Nitride-based semiconductor vapor phase growth method, nitride-based semiconductor epitaxial substrate using the same, free-standing substrate, and semiconductor device |
| KR100593936B1 (en) * | 2005-03-25 | 2006-06-30 | 삼성전기주식회사 | Method for producing nonpolar gallium nitride single crystal |
| JP2007243006A (en) * | 2006-03-10 | 2007-09-20 | Kyocera Corp | Nitride semiconductor vapor phase growth method, epitaxial substrate and semiconductor device using the same |
| JP5077985B2 (en) * | 2006-08-28 | 2012-11-21 | シャープ株式会社 | Method for forming nitride semiconductor layer |
| JP4713426B2 (en) * | 2006-08-30 | 2011-06-29 | 京セラ株式会社 | Epitaxial substrate and vapor phase growth method |
| DE102007010286B4 (en) * | 2007-03-02 | 2013-09-05 | Freiberger Compound Materials Gmbh | A method for producing a compound semiconductor material, a III-N layer or a III-N bulk crystal, a reactor for producing the compound semiconductor material, compound semiconductor material, III-N bulk crystal and III-N crystal layer |
-
2009
- 2009-03-30 JP JP2009081665A patent/JP5227870B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010235318A (en) | 2010-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5687731B2 (en) | Semiconductor optical element array and manufacturing method thereof | |
| JP5050574B2 (en) | Group III nitride semiconductor light emitting device | |
| CN101874309B (en) | Nitride semiconductor optical device, epitaxial wafer for nitride semiconductor optical device, and method for manufacturing semiconductor light-emitting device | |
| JP5319628B2 (en) | Nitride semiconductor element and semiconductor optical device | |
| US8835902B2 (en) | Nano-structured light-emitting devices | |
| JP5316276B2 (en) | Nitride semiconductor light emitting device, epitaxial substrate, and method for manufacturing nitride semiconductor light emitting device | |
| JP5238865B2 (en) | Semiconductor light emitting device | |
| JP2017216484A (en) | Semi-polar group iii nitride optoelectronic device on m-plane substrate with miscut less than +/-15 degrees in c-direction | |
| JP5383880B1 (en) | Nitride semiconductor layer manufacturing method and semiconductor light emitting device manufacturing method | |
| JP2021158291A (en) | Nitride semiconductor device manufacturing method | |
| US20140209013A1 (en) | Crystal growth method for nitride semiconductor having a multiquantum well structure | |
| KR101731862B1 (en) | Optoelectronic semiconductor device and method for manufacturing same | |
| JP2012530027A (en) | Heterogeneous substrate, nitride semiconductor device using the same, and manufacturing method thereof | |
| JP2009224370A (en) | Nitride semiconductor device | |
| JP5392885B2 (en) | ZnO-based semiconductor device | |
| JP2008118049A (en) | GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE | |
| WO2008056632A1 (en) | GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT | |
| JP5227870B2 (en) | Epitaxial substrate, semiconductor element structure, and method for manufacturing epitaxial substrate | |
| JP2008288532A (en) | Nitride semiconductor device | |
| WO2020090814A1 (en) | Substrate for semiconductor growth, semiconductor element, semiconductor light emitting element and method for producing substrate for semiconductor growth | |
| JP4924498B2 (en) | Nitride-based semiconductor light-emitting device, epitaxial wafer, and method for manufacturing nitride-based semiconductor light-emitting device | |
| JP4936653B2 (en) | Sapphire substrate and light emitting device using the same | |
| JP2013207046A (en) | Group iii nitride compound semiconductor light-emitting element and manufacturing method of the same | |
| JP2009266963A (en) | Nitride-based light emitting device, and method of manufacturing semiconductor light emitting device | |
| KR101379341B1 (en) | Manufacturing Method of Semiconductor Substrate having Mask Pattern for High Quality Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5227870 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |