JP5233309B2

JP5233309B2 - Class D power amplifier

Info

Publication number: JP5233309B2
Application number: JP2008036936A
Authority: JP
Inventors: 和宏屋名池
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2008-02-19
Filing date: 2008-02-19
Publication date: 2013-07-10
Anticipated expiration: 2028-02-19
Also published as: JP2009200551A

Description

この発明は、パンピング現象を抑制することのできるＤ級電力増幅装置に関する。 The present invention relates to a class D power amplifier capable of suppressing a pumping phenomenon.

図６は、従来のＤ級アンプの構成例を示す回路図である。図６において、Ｔはトランス、Ｄ３，Ｄ４は整流用ダイオード、Ｃ１，Ｃ２は平滑コンデンサであり、トランスＴと整流用ダイオードＤ３，Ｄ４と平滑コンデンサＣ１，Ｃ２によりコンデンサインプット型の正負電源の電源回路が構成されている。アンプ部には、電源回路から＋Ｖと−Ｖの電源電圧が供給され、ＳＷ１，ＳＷ２は図示しないＰＷＭ変調回路の出力により駆動されるＭＯＳＦＥＴなどのスイッチングトランジスタ、Ｄ１，Ｄ２はスイッチングトランジスタＳＷ１，ＳＷ２にそれぞれ並列に接続されたダイオード（フライホイールダイオード）、ＬＦはコイル、ＣＦはコンデンサ、ＲＬは負荷とされるスピーカ、ＳＰＯＵＴはスピーカ出力端子とされている。 FIG. 6 is a circuit diagram showing a configuration example of a conventional class D amplifier. In FIG. 6, T is a transformer, D3 and D4 are rectifying diodes, and C1 and C2 are smoothing capacitors. A power supply circuit of a capacitor input type positive / negative power source is formed by the transformer T, rectifying diodes D3 and D4, and smoothing capacitors C1 and C2. Is configured. The amplifier unit is supplied with + V and −V power supply voltages from a power supply circuit, SW1 and SW2 are switching transistors such as MOSFETs driven by the output of a PWM modulation circuit (not shown), and D1 and D2 are switching transistors SW1 and SW2. Diodes (flywheel diodes) connected in parallel, LF is a coil, CF is a capacitor, RL is a speaker to be loaded, and SPOUT is a speaker output terminal.

図６に示すＤ級アンプにおいては、入力信号をＰＷＭ変調したＰＷＭ信号によりスイッチングトランジスタＳＷ１，ＳＷ２を相補的に駆動し、コイルＬＦとコンデンサＣＦとからなるローパスフィルタを介して、スピーカＲＬが駆動される。すなわち、スイッチングトランジスタＳＷ１が導通されると、図６に示すように＋Ｖの正側電源から電流Ｉ＋が流れ、スイッチングトランジスタＳＷ２が導通されると−Ｖの負側電源へ電流Ｉ−が流れることによりスピーカＲＬが駆動される。このようなＤ級アンプは、効率が非常に高い増幅器として知られている。 In the class D amplifier shown in FIG. 6, the switching transistors SW1 and SW2 are complementarily driven by a PWM signal obtained by PWM-modulating an input signal, and the speaker RL is driven through a low-pass filter including a coil LF and a capacitor CF. The That is, when the switching transistor SW1 is turned on, the current I + flows from the positive power source of + V as shown in FIG. 6, and when the switching transistor SW2 is turned on, the current I- flows to the negative power source of -V. The speaker RL is driven. Such a class D amplifier is known as an amplifier with very high efficiency.

図６に示すようなアンプ部がハーフブリッジ構成とされたＤ級アンプでは、正側と負側の電源電圧が不均衡となるパンピング現象が発生することが知られている。以下、このパンピング現象について説明する。
ここでは、正側の電源電圧がスピーカＲＬに印加されるときに、スイッチングトランジスタＳＷ１が導通する期間Ｔ１が、スイッチングトランジスタＳＷ２が導通する期間Ｔ２よりも長くなるとする。この期間Ｔ１では、＋Ｖの正側電源からスイッチングトランジスタＳＷ１、コイルＬＦ、スピーカＲＬ、グランドの経路で電流Ｉ１が流れる（図６参照）。次に、期間Ｔ１が終了し期間Ｔ２となると、スイッチングトランジスタＳＷ１が非導通となり、スイッチングトランジスタＳＷ２が導通する。これにより、スイッチングトランジスタＳＷ１とスイッチングトランジスタＳＷ２の接続点の電圧Ｖｏは＋Ｖから−Ｖに変化する。一方、誘導性負荷であるコイルＬＦが存在するため、電流は電圧の変化よりも遅れて変化することになり、ある時間、電流は電圧の方向とは反対の方向に流れる。すなわち、ダイオードＤ２、コイルＬＦ、負荷ＲＬ、コンデンサＣ２という経路を通って、電流Ｉ２が流れ続ける（図６参照）。そして、スイッチングトランジスタＳＷ１，ＳＷ２を駆動するＰＷＭ変調回路のスイッチング周波数は、例えば数百ｋＨｚと非常に高い周波数であるため、スイッチングトランジスタＳＷ２を通って−Ｖの負電源へ電流Ｉ−が流れるようになる前に、スイッチングトランジスタＳＷ１が導通、スイッチングトランジスタＳＷ２が非導通となり、再び電流Ｉ１が流れるようになる。 In a class D amplifier in which the amplifier section shown in FIG. 6 has a half-bridge configuration, it is known that a pumping phenomenon occurs in which the positive and negative power supply voltages are unbalanced. Hereinafter, this pumping phenomenon will be described.
Here, it is assumed that the period T1 in which the switching transistor SW1 is conductive when the positive power supply voltage is applied to the speaker RL is longer than the period T2 in which the switching transistor SW2 is conductive. In this period T1, a current I1 flows from the positive power source of + V through the path of the switching transistor SW1, the coil LF, the speaker RL, and the ground (see FIG. 6). Next, when the period T1 ends and the period T2 is reached, the switching transistor SW1 is turned off and the switching transistor SW2 is turned on. As a result, the voltage Vo at the connection point between the switching transistor SW1 and the switching transistor SW2 changes from + V to -V. On the other hand, since the coil LF that is an inductive load exists, the current changes later than the change in voltage, and the current flows in a direction opposite to the direction of the voltage for a certain time. That is, the current I2 continues to flow through the path of the diode D2, the coil LF, the load RL, and the capacitor C2 (see FIG. 6). The switching frequency of the PWM modulation circuit that drives the switching transistors SW1 and SW2 is very high, for example, several hundred kHz, so that the current I− flows through the switching transistor SW2 to the negative power source of −V. Before the switching transistor SW1 is turned on, the switching transistor SW2 is turned off, and the current I1 flows again.

ここで、電流Ｉ２の向きは、スイッチングトランジスタＳＷ２の導通時に本来流れるはずの電流Ｉ−の向きと逆であり、ローサイドのコンデンサＣ２に電荷がチャージされることとなる。このため、コンデンサＣ２にチャージされる電圧Ｖ２は、ハイサイドのコンデンサＣ１の両端の電圧Ｖ１よりも高くなる（Ｖ２＞Ｖ１）。また、逆に負の電圧が負荷ＲＬに印加される場合には、上記と逆の動作となり、ハイサイドのコンデンサＣ１にチャージされる電圧Ｖ１がローサイドのコンデンサＣ２の両端の電圧Ｖ２よりも高くなる（Ｖ１＞Ｖ２）。このように、本来の電源電圧の絶対値Ｖが上昇する現象をパンピング現象と称している。 Here, the direction of the current I2 is opposite to the direction of the current I− that should flow when the switching transistor SW2 is conductive, and the low-side capacitor C2 is charged. For this reason, the voltage V2 charged in the capacitor C2 is higher than the voltage V1 across the high-side capacitor C1 (V2> V1). On the other hand, when a negative voltage is applied to the load RL, the operation is the reverse of the above, and the voltage V1 charged to the high-side capacitor C1 is higher than the voltage V2 across the low-side capacitor C2. (V1> V2). Thus, the phenomenon in which the absolute value V of the original power supply voltage increases is called a pumping phenomenon.

以上のように、パンピング現象が生じた際に正側の電源電圧＋Ｖと負側の電源電圧−Ｖとが不均衡となるパンピング電圧ΔＶｃは次式で求められる。
ΔＶｃ＝Ｖｍａｘ（４Ｖ−πＶｍａｘ）／８π・ｆ・Ｃ・ＲＬ・Ｖ（１）
（１）式において、Ｖｍａｘはスピーカ負荷ＲＬに出力されている出力信号の正弦波の最大値、Ｖは電源電圧±Ｖの絶対値、ｆは出力信号の周波数、Ｃは平滑コンデンサの容量である。ここで、Ｖｍａｘに対するパンピング電圧ΔＶｃの変化の一例を図７に示す。
図７に示すグラフでは、図６において±Ｖ＝１００Ｖ、ｆ＝２０Ｈｚ、ＲＬ＝２Ω、Ｃ＝Ｃ１＝Ｃ２＝４４００μＦとされた場合とされている。上記（１）式のように、パンピング電圧ΔＶｃはＶｍａｘの２次関数とされていることから、Ｖｍａｘが約６５Ｖとなったとき最大のパンピング電圧ΔＶｃが得られ、パンピング電圧ΔＶｃは約２９Ｖに達している。 As described above, the pumping voltage ΔVc at which the positive power supply voltage + V and the negative power supply voltage −V are unbalanced when the pumping phenomenon occurs is obtained by the following equation.
ΔVc = Vmax (4V−πVmax) / 8π · f · C · RL · V (1)
In equation (1), Vmax is the maximum value of the sine wave of the output signal output to the speaker load RL, V is the absolute value of the power supply voltage ± V, f is the frequency of the output signal, and C is the capacitance of the smoothing capacitor. . Here, an example of the change of the pumping voltage ΔVc with respect to Vmax is shown in FIG.
In the graph shown in FIG. 7, it is assumed that ± V = 100 V, f = 20 Hz, RL = 2Ω, and C = C1 = C2 = 4400 μF in FIG. Since the pumping voltage ΔVc is a quadratic function of Vmax as in the above equation (1), the maximum pumping voltage ΔVc is obtained when Vmax reaches about 65V, and the pumping voltage ΔVc reaches about 29V. ing.

このように、パンピング現象が生じて正側の電源電圧と負側の電源電圧が不均衡となると動作効率が低下すると共に、過電圧のためにスイッチングトランジスタＳＷ１，ＳＷ２や平滑コンデンサＣ１，Ｃ２が破壊されるおそれが生じる。そこで、これを防止するパンピング対策が従来提案されている。
特開２００６−６０２７８号公報特開２００６−９３７６４号公報特開２００６−３２０１５９号公報 As described above, when the pumping phenomenon occurs and the positive power supply voltage and the negative power supply voltage become imbalanced, the operation efficiency is lowered, and the switching transistors SW1 and SW2 and the smoothing capacitors C1 and C2 are destroyed due to overvoltage. May occur. Therefore, a countermeasure against pumping for preventing this has been conventionally proposed.
JP 2006-60278 A JP 2006-93764 A JP 2006-320159 A

従来のパンピング対策において、パンピング現象が生じたことを正負の電源電圧の中点電位の偏差を検出することで検出し、パンピング現象が検出された際にアンプを保護する手法（特許文献１参照）では、中点電位からの検出ではパンピング現象を検出する際の感度が良くないという問題点と、パンピング現象が生じたことを検出した場合に、アンプの動作が停止されることからスピーカから音響信号が出力されなくなるという問題点があった。
また、従来のパンピング対策において、シングルエンド構成のＤ級アンプを並列に設け、２つのＤ級アンプの出力間に負荷となるスピーカを接続すると共に、一方のＤ級アンプに直流電圧を供給し、他方のＤ級アンプに入力信号を供給することによりパンピング現象の発生を防止する手法（特許文献２参照）では、シングルエンド構成のＤ級アンプが２台必要になることから２倍の回路規模となり、小型化・低価格の障害になるという問題点があった。
さらに、従来のパンピング対策において、スイッチング電源の２次側における２つの２次巻線間に発生する回生電力を他方の２次巻線にエネルギーとして供給することによりパンピング電圧の発生を防止する手法（特許文献３参照）では、電源の２次側にもスイッチング素子が必要となり電源部の回路構成が非常に複雑になってしまうという問題点があった。 In a conventional countermeasure against pumping, a method of detecting the occurrence of the pumping phenomenon by detecting a deviation of the midpoint potential of the positive and negative power supply voltages, and protecting the amplifier when the pumping phenomenon is detected (see Patent Document 1). Then, there is a problem that the sensitivity at the time of detecting the pumping phenomenon is not good in the detection from the midpoint potential, and the sound signal from the speaker is stopped because the operation of the amplifier is stopped when the pumping phenomenon is detected. There was a problem that was not output.
In addition, in a conventional pumping measure, a class D amplifier with a single-ended configuration is provided in parallel, a speaker serving as a load is connected between the outputs of two class D amplifiers, and a DC voltage is supplied to one class D amplifier, The technique for preventing the occurrence of the pumping phenomenon by supplying an input signal to the other class D amplifier (see Patent Document 2) requires two single-end class D amplifiers, so the circuit scale is doubled. However, there was a problem that it became an obstacle to downsizing and low price.
Further, in a conventional countermeasure against pumping, a method of preventing generation of a pumping voltage by supplying regenerative power generated between two secondary windings on the secondary side of the switching power supply as energy to the other secondary winding ( In Patent Document 3, the switching element is also required on the secondary side of the power supply, and the circuit configuration of the power supply unit becomes very complicated.

そこで、本発明は、大きな回路規模を必要とすることなくパンピング対策を施せると共に、パンピング現象を抑制した際でも音響信号の出力を継続することができるＤ級電力増幅装置を提供することを目的としている。 Accordingly, an object of the present invention is to provide a class D power amplifying device that can take a countermeasure against pumping without requiring a large circuit scale and can continue output of an acoustic signal even when the pumping phenomenon is suppressed. Yes.

上記目的を達成するために、本発明のＤ級電力増幅装置は、電源電圧からパンピング現象が生じているか否かを判断すると共に、パンピング現象が生じていると判断されている間は、前記ハイパスフィルタ部におけるカットオフ周波数を所定量ずつ上げるよう制御し、前記パンピング検出部においてパンピング現象が生じていないと判断されている間は、前記ハイパスフィルタ部のカットオフ周波数を所定量ずつ下げるよう制御する
パンピング現象が生じていると判断されている間は、音響信号が入力されるハイパスフィルタ部のカットオフ周波数を所定量ずつ上げるよう制御し、パンピング現象が生じていないと判断されている間は、ハイパスフィルタ部のカットオフ周波数を所定量ずつ下げるよう制御することを最も主要な特徴としている。 To achieve the above object, while the D-class power amplifying apparatus of the present invention is to determine whether the pumping phenomenon from the power supply voltage is generated is determined that the pumping phenomenon occurs, the high-pass controlled to raise the cutoff frequency in the filter portion by a predetermined amount, while pumping phenomenon in the pumping detecting unit is determined not to occur, and controls so as to lower the cutoff frequency of the high-pass filter portion by a predetermined amount while the pumping phenomenon while it is determined to be occurring, and controls to raise the cutoff frequency of the high-pass filter unit and transmitting audio signals by a predetermined amount, which is determined that pumping phenomenon does not occur, It is the most important feature that controls to lower the cutoff frequency of the high-pass filter portion by a predetermined amount .

本発明によれば、パンピング現象が生じていると判断されている間は、音響信号が入力されるハイパスフィルタ部のカットオフ周波数を所定量ずつ上げるよう制御することから、パンピング現象を抑制することができる。この際に、Ｄ急増幅部は動作を継続していることから音響信号を増幅して出力し続けることができる。また、ハイパスフィルタと制御部を追加することでパンピング対策を施すことができることから、小さな回路規模でパンピング対策を行えるようになる。 According to the present invention, while being judged that pumping phenomenon occurs, since the control to raise the cutoff frequency of the high-pass filter unit and transmitting audio signals by a predetermined amount, inhibiting the pumping phenomenon Can do. At this time, since the D rapid amplification unit continues to operate, it can continue to amplify and output the acoustic signal. Further, since it is possible to apply the pumping measures by adding the control unit high-pass filter, so enabling the Panpin grayed measures a small circuit scale.

本発明の実施例にかかるＤ級電力増幅装置１の構成を示すブロック図を図１に示す。複数のスピーカを配置して大規模音響システムを構成する場合、各電力増幅装置の前段には、スピーカ毎の音響信号の周波数特性や遅延時間などを制御するためのプロセッサが挿入される。近年は、その前段のプロセッサを電力増幅装置内に取り込んだ製品が市販されているが、本発明に係る実施の形態もそのようなタイプの電力増幅装置１とされている。
図１に示すＤ級電力増幅装置１において、ＣＰＵ（Central Processing Unit）１０はＤ級電力増幅装置１の全体の動作を制御すると共に、アンプ制御用プログラム等の動作ソフトウェアを実行している。フラッシュメモリ１１には、ＣＰＵ１０が実行するアンプ制御用プログラム等の動作ソフトウェアや信号処理部１７を機能させるためのプログラムや係数データ等が格納されており、ＲＡＭ（Random Access Memory）１２には、ＣＰＵ１０のワークエリアや各種データを記憶する記憶エリアが設定されている。フラッシュメモリ１１では、動作ソフトウェアの書き換えを行うことにより、動作ソフトウェアのバージョンアップを行うことができる。その他Ｉ／Ｏ１３は、外部コントローラやパーソナルコンピュータに接続するためのＬＡＮインタフェースである。操作子１４は、信号処理部１７における特性調節などのユーザに開放されているパラメータを調整する操作子であり、操作子１４を操作することで信号処理部１７に設定されている係数データ等を変更することができる。表示器１５は、入力信号のレベルや係数データの設定値を表示したり、検出している温度、電圧、電流の異常を表示することができ、液晶表示器（ＬＣＤ）等により構成されている。 FIG. 1 is a block diagram showing a configuration of a class D power amplifying apparatus 1 according to an embodiment of the present invention. When a large-scale acoustic system is configured by arranging a plurality of speakers, a processor for controlling the frequency characteristics, delay time, etc. of acoustic signals for each speaker is inserted in the previous stage of each power amplifier. In recent years, products in which the processor at the previous stage is incorporated in the power amplification device are commercially available, but the embodiment according to the present invention is also such a type of power amplification device 1.
In the class D power amplifying apparatus 1 shown in FIG. 1, a CPU (Central Processing Unit) 10 controls the overall operation of the class D power amplifying apparatus 1 and executes operation software such as an amplifier control program. The flash memory 11 stores operation software such as an amplifier control program executed by the CPU 10, a program for causing the signal processing unit 17 to function, coefficient data, and the like, and a RAM (Random Access Memory) 12 stores the CPU 10. A work area and a storage area for storing various data are set. In the flash memory 11, the operation software can be upgraded by rewriting the operation software. The other I / O 13 is a LAN interface for connecting to an external controller or a personal computer. The operation element 14 is an operation element that adjusts parameters that are open to the user, such as characteristic adjustment in the signal processing unit 17, and coefficient data set in the signal processing unit 17 by operating the operation element 14. Can be changed. The display 15 can display the level of the input signal and the set value of the coefficient data, and can display the detected temperature, voltage, and current abnormality, and is configured by a liquid crystal display (LCD) or the like. .

波形入力部１６は、音響信号を出力するソース２から出力された音響信号が入力され、ディジタルの音響信号を信号処理部１７に出力している。この場合、ソース２から入力された信号がアナログの音響信号の場合は、波形入力部１６においてアナログ−ディジタル変換を行うことにより音響信号をディジタル化する。また、ソース１から入力された信号が、波形データの音響信号とされている場合は、波形入力部１６において、並直列変換やサンプリング周波数の変換等の処理を行って信号処理部１７に出力する。信号処理部１７は、１ないし複数のＤＳＰ（Digital Signal Processor）を備えており、入力されたディジタルの音響信号に対してクロスオーバ処理、ディレイ処理、イコライザ処理、リミッタ処理、ハイパスフィルタ処理、音量制御処理などの信号処理を施してＤ／Ａ・Ａ／Ｄ部１８に出力している。Ｄ／Ａ・Ａ／Ｄ部１８は、信号処理部１７から入力されたディジタルの音響信号をアナログ波形の音響信号に変換して電力増幅部１９に出力している。電力増幅部１９は、後述するハイパスフィルタ（ＨＰＦ）を有すると共にシングルエンド構成のＤ級増幅器とされ、ＨＰＦを通過した入力アナログ波形信号をパルス幅変調（ＰＷＭ）信号に変換し、ＰＷＭ信号により正側電源の電源電圧と負側電源の電源電圧を相補的にスイッチングすることにより電力増幅を行っている。そして、電力増幅された信号から不要周波数成分を除去するローパスフィルタ（ＬＰＦ）を介してスピーカ（ＳＰ）３に出力している。スピーカ３は、電力増幅部１９で電力増幅されたアナログの音響信号により駆動されて大音量の音響信号の放音が可能とされる。各部はバス２０により接続されている。 The waveform input unit 16 receives the acoustic signal output from the source 2 that outputs the acoustic signal, and outputs the digital acoustic signal to the signal processing unit 17. In this case, if the signal input from the source 2 is an analog acoustic signal, the waveform input unit 16 performs analog-digital conversion to digitize the acoustic signal. When the signal input from the source 1 is an acoustic signal of waveform data, the waveform input unit 16 performs parallel serial conversion, sampling frequency conversion, and the like to output to the signal processing unit 17. . The signal processing unit 17 includes one or more DSPs (Digital Signal Processors), and performs crossover processing, delay processing, equalizer processing, limiter processing, high-pass filter processing, volume control on the input digital acoustic signal. Signal processing such as processing is performed and output to the D / A / A / D unit 18. The D / A / A / D unit 18 converts the digital acoustic signal input from the signal processing unit 17 into an acoustic signal having an analog waveform and outputs the analog acoustic signal to the power amplification unit 19. The power amplifying unit 19 has a high-pass filter (HPF), which will be described later, and is a single-ended class D amplifier, converts an input analog waveform signal that has passed through the HPF to a pulse width modulation (PWM) signal, Power amplification is performed by switching the power supply voltage of the side power supply and the power supply voltage of the negative power supply in a complementary manner. And it outputs to the speaker (SP) 3 through the low-pass filter (LPF) which removes an unnecessary frequency component from the electric power amplified signal. The speaker 3 is driven by an analog acoustic signal that has been power amplified by the power amplifying unit 19, and can emit a sound signal of a large volume. Each part is connected by a bus 20.

図示されていないが電力増幅部１９は正側電源および負側電源を供給する後述する定電圧電源を備えている。また、電力増幅部１９では、スピーカ３が短絡した際や過電流が流れた際に電力増幅部１９におけるスイッチング用の素子とされるスイッチングトランジスタや定電圧電源を保護しなければならないことから、電力増幅部１９から出力されてスピーカ３である負荷に供給される電流の大きさを電流センサにより検出している。この電流センサからの出力は電力増幅部１９からＤ／Ａ・Ａ／Ｄ部１８に入力され、Ｄ／Ａ・Ａ／Ｄ部１８においてディジタル信号に変換されて信号処理部１７に供給されている。また、パンピング現象が生じたことを検出するために電力増幅部１９に供給されている正側電源および負側電源の電源電圧が電力増幅部１９からＤ／Ａ・Ａ／Ｄ部１８に入力され、Ｄ／Ａ・Ａ／Ｄ部１８においてディジタル信号に変換されて信号処理部１７に供給されている。信号処理部１７では、電流センサで検出された電流の大きさから過電流を検出し、過電流が検出された際に電力増幅部１９の動作を停止させるように制御している。 Although not shown, the power amplifying unit 19 includes a constant voltage power source (described later) that supplies a positive power source and a negative power source. Further, since the power amplifier 19 must protect the switching transistor and the constant voltage power source which are switching elements in the power amplifier 19 when the speaker 3 is short-circuited or an overcurrent flows, A current sensor detects the magnitude of the current output from the amplifying unit 19 and supplied to the load that is the speaker 3. The output from the current sensor is input from the power amplifying unit 19 to the D / A / A / D unit 18, converted into a digital signal by the D / A / A / D unit 18, and supplied to the signal processing unit 17. . Further, the power supply voltage of the positive side power source and the negative side power source supplied to the power amplification unit 19 in order to detect the occurrence of the pumping phenomenon is input from the power amplification unit 19 to the D / A / A / D unit 18. The D / A / A / D unit 18 converts the signal into a digital signal and supplies it to the signal processing unit 17. The signal processing unit 17 detects an overcurrent from the magnitude of the current detected by the current sensor, and controls to stop the operation of the power amplification unit 19 when the overcurrent is detected.

また、正側電源あるいは負側電源の電源電圧が所定の閾値を超えてパンピング現象が生じたことが信号処理部１７において検出された際に、信号処理部１７は電力増幅部１９におけるＨＰＦのカットオフ周波数を上げるよう制御している。ＨＰＦのカットオフ周波数を上げると電力増幅部１９で電力増幅される信号の最低域の周波数成分がカットされることになる。すると、前記（１）式における周波数ｆが高くなって分母が大きくなることからパンピング電圧ΔＶｃが低減されるようになる。このように、本発明にかかるＤ級電力増幅装置１においては、パンピング現象が生じてもパンピング電圧ΔＶｃを低減させることができることから、電力増幅部１９を停止させることなく増幅動作を継続させることができる。 When the signal processing unit 17 detects that the power supply voltage of the positive power supply or the negative power supply exceeds a predetermined threshold and the pumping phenomenon occurs, the signal processing unit 17 cuts the HPF in the power amplification unit 19. Controls to increase off-frequency. When the cutoff frequency of the HPF is increased, the lowest frequency component of the signal amplified by the power amplifier 19 is cut. Then, the frequency f in the equation (1) becomes higher and the denominator becomes larger, so that the pumping voltage ΔVc is reduced. As described above, in the class D power amplifying apparatus 1 according to the present invention, the pumping voltage ΔVc can be reduced even if the pumping phenomenon occurs, so that the amplifying operation can be continued without stopping the power amplifying unit 19. it can.

次に、本発明にかかるＤ級電力増幅装置１の回路構成を示す回路ブロック図の一例を図２に示す。
図２において、ＤＳＰ３０は信号処理部１７において信号処理を行っているＤＳＰであり、その信号処理の一部としてカットオフ周波数を可変可能なＨＰＦ３０ａの処理を行っている。ＨＰＦ３０ａは、例えば２次のＨＰＦとされ入力されたディジタル信号とされた音響信号の所定のカットオフ周波数以下の低域成分をカットしてディジタル−アナログ変換器（ＤＡＣ）３１に出力している。ＤＡＣ３１はＤ／Ａ・Ａ／Ｄ部１８により構成されており、音響信号はアナログ信号に変換されてシングルエンドＤ級アンプ３２に出力されている。シングルエンドＤ級アンプ３２は、電力増幅部１９であり、アナログの音響信号をパルス幅変調器（ＰＷＭ）３２ａによりＰＷＭ信号に変換する。ＰＷＭ３２ａは、入力信号と発生させた三角波とのレベルを比較器で比較することによりパルス幅変調する他励式ＰＷＭ回路、あるいは、三角波発生器に入力信号を印加することにより三角波の傾きを変化させることでパルス幅変調する自励式ＰＷＭ回路のいずれとしてもよい。なお、ＰＷＭ信号のキャリア周波数は数百ｋＨｚ（好適には２００ｋＨｚないし５００ｋＨｚ）とされる。 Next, FIG. 2 shows an example of a circuit block diagram showing a circuit configuration of the class D power amplifying apparatus 1 according to the present invention.
In FIG. 2, a DSP 30 is a DSP that performs signal processing in the signal processing unit 17, and performs processing of the HPF 30 a that can vary the cutoff frequency as part of the signal processing. The HPF 30 a cuts a low-frequency component below a predetermined cutoff frequency of an acoustic signal which is a digital signal input as a secondary HPF, for example, and outputs the cut signal to a digital-analog converter (DAC) 31. The DAC 31 includes a D / A / A / D unit 18, and the acoustic signal is converted into an analog signal and output to the single-ended class D amplifier 32. The single-ended class D amplifier 32 is the power amplifier 19 and converts an analog acoustic signal into a PWM signal by a pulse width modulator (PWM) 32a. The PWM 32a is a separately-excited PWM circuit that performs pulse width modulation by comparing the levels of the input signal and the generated triangular wave with a comparator, or changes the slope of the triangular wave by applying the input signal to the triangular wave generator. The self-excited PWM circuit that performs pulse width modulation may be used. The carrier frequency of the PWM signal is several hundred kHz (preferably 200 kHz to 500 kHz).

ＰＷＭ３２ａから出力されるＰＷＭ信号によりスイッチングトランジスタＳ１とスイッチングトランジスタＳ２とが相補的に駆動される。スイッチングトランジスタＳ１，Ｓ２としては、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられる。スイッチングトランジスタＳ１により正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）がスイッチングされ、スイッチングトランジスタＳ２により負側電源（−Ｂ）の電源電圧（−Ｖ_B）がスイッチングされる。正側電源（＋Ｂ）は定電圧電源３７により構成されており、負側電源（−Ｂ）は定電圧電源３８により構成されている。また、定電圧電源３７には電解コンデンサとされる平滑コンデンサＣ１が並列接続されており、トランジスタＳ１を流れる電流は定電圧電源３７とコンデンサＣ１とから供給される。さらに、定電圧電源３８には電解コンデンサとされる平滑コンデンサＣ２が並列接続されており、トランジスタＳ２を流れる電流は定電圧電源３８とコンデンサＣ２とから供給される。スイッチングトランジスタＳ１とスイッチングトランジスタＳ２との接続点から出力される電力増幅されたＰＷＭ信号は、ディスクリート回路とされているＬＣ形のＬＰＦ３２ｂにより不要周波数成分が除去されて音響信号が抽出され、電流センサ３５を介して一端がアースされたスピーカ３を駆動している。これにより、スピーカ３から大音量の音響信号が放音可能とされる。 The switching transistor S1 and the switching transistor S2 are complementarily driven by the PWM signal output from the PWM 32a. For example, MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) are used as the switching transistors S1 and S2. The switching transistor S1 switches the power supply voltage (+ V _B ) of the positive power supply (+ B), and the switching transistor S2 switches the power supply voltage (−V _B ) of the negative power supply (−B). The positive power source (+ B) is constituted by a constant voltage power source 37, and the negative power source (−B) is constituted by a constant voltage power source 38. Further, a smoothing capacitor C1, which is an electrolytic capacitor, is connected in parallel to the constant voltage power source 37, and a current flowing through the transistor S1 is supplied from the constant voltage power source 37 and the capacitor C1. Further, a smoothing capacitor C2 that is an electrolytic capacitor is connected in parallel to the constant voltage power supply 38, and a current flowing through the transistor S2 is supplied from the constant voltage power supply 38 and the capacitor C2. The power amplified PWM signal output from the connection point between the switching transistor S1 and the switching transistor S2 has its unnecessary frequency component removed by the LC-type LPF 32b, which is a discrete circuit, and an acoustic signal is extracted. The speaker 3 whose one end is grounded is driven through the. Thereby, a loud sound signal can be emitted from the speaker 3.

電流センサ３５は、シングルエンドＤ級アンプ３２から負荷とされるスピーカ３に流れる出力電流を検出しており、電流センサ３５からは出力電流の絶対値を示す電圧信号が出力され、アナログ−ディジタル変換器（ＡＤＣ）４１により出力電流値を示すディジタル信号とされて制御部（CONTROLLER）４２に出力される。また、正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）はアッテネータ（ＡＴＴ）３３により１／ａに分圧され、ＡＤＣ４０により正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）を示すディジタル信号とされて制御部４２に出力される。さらに、負側電源（−Ｂ）の電源電圧（−Ｖ_B）はＡＴＴ３４により１／ａに分圧されると共に極性反転器（DC LEVEL SHIFTER）３６において絶対値を維持したまま極性が正に反転され、ＡＤＣ３９により負側電源（−Ｂ）の電源電圧（−Ｖ_B）を示すディジタル信号とされて制御部４２に出力される。ＡＤＣ３９〜４１はＤ／Ａ・Ａ／Ｄ部１８により構成されており、ＡＤＣ３９〜４１からのディジタル信号は制御部４２におけるパンピング状態認識部４２ｂに入力され、パンピング現象が生じているか否かが判断される。ここでは、正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）あるいは負側電源（−Ｂ）の電源電圧（−Ｖ_B）の絶対値が所定の閾値を超えた際にパンピング現象が生じたと判断される。例えば、正側電源・負側電源の電源電圧（±Ｖ_B）が約±７５［Ｖ］に設定されている場合は閾値は約±８０［Ｖ］とされ、パンピング電圧は約５［Ｖ］まで許容される。ただし、ＡＤＣ３９，４０の入力電圧はＡＴＴ３３，３４において１／ａに分圧されることから、設定される閾値（±Ｖ_B±Ｖ_th）はＡＤＣ３９，４０の入力電圧に換算すると約±８０／ａ［Ｖ］に相当する閾値となる。なお、ＡＴＴ３３，３４はＡＤＣ３９，４０の入力電圧を変換可能な電圧レンジ内に納めるために設けられており、極性反転器３６はＡＤＣ３９，４０が正の入力電圧しか変換できないことから設けられている。すなわち、ＡＤＣ３９，４０が電源電圧（±Ｖ_B）をそのまま変換できる場合は、ＡＴＴ３３，３４および極性反転器３６を省略することができる。 The current sensor 35 detects an output current flowing from the single-ended class D amplifier 32 to the speaker 3 as a load. The current sensor 35 outputs a voltage signal indicating the absolute value of the output current, and performs analog-digital conversion. The digital signal indicating the output current value is output from the controller (ADC) 41 to the controller (CONTROLLER) 42. Further, the power supply voltage (+ V _B ) of the positive power supply (+ B) is divided into 1 / a by the attenuator (ATT) 33, and the digital signal indicating the power supply voltage (+ V _B ) of the positive power supply (+ B) by the ADC 40 And output to the control unit 42. Further, the power supply voltage (−V _B ) of the negative power supply (−B) is divided into 1 / a by the ATT 34 and the polarity is inverted positively while maintaining the absolute value in the polarity inverter (DC LEVEL SHIFTER) 36. The digital signal indicating the power supply voltage (−V _B ) of the negative power supply (−B) is output to the control unit 42 by the ADC 39. The ADCs 39 to 41 are configured by the D / A / A / D unit 18, and digital signals from the ADCs 39 to 41 are input to the pumping state recognition unit 42 b in the control unit 42 to determine whether or not a pumping phenomenon has occurred. Is done. Here, it is determined that the pumping phenomenon has occurred when the absolute value of the power supply voltage (+ V _B ) of the positive power supply (+ B) or the power supply voltage (−V _B ) of the negative power supply (−B) exceeds a predetermined threshold. Is done. For example, when the power source voltage (± V _B ) of the positive side power source / negative side power source is set to about ± 75 [V], the threshold value is about ± 80 [V] and the pumping voltage is about 5 [V]. Is allowed up to. However, since the input voltage of the ADCs 39 and 40 is divided to 1 / a at the ATTs 33 and 34, the set threshold value (± V _B ± V _th ) is about ± 80 / when converted to the input voltage of the ADCs 39 and 40. This is a threshold value corresponding to a [V]. The ATTs 33 and 34 are provided in order to keep the input voltages of the ADCs 39 and 40 within a convertible voltage range, and the polarity inverter 36 is provided because the ADCs 39 and 40 can only convert a positive input voltage. . That is, when the ADCs 39 and 40 can convert the power supply voltage (± V _B ) as they are, the ATTs 33 and 34 and the polarity inverter 36 can be omitted.

そして、パンピング状態認識部４２ｂにおいてパンピング現象が生じたと判断された場合は、その旨がＨＰＦカットオフ係数算出部４２ａに通知され、ＨＰＦカットオフ係数算出部４２ａは現在ＨＰＦ３０ａに設定されているカットオフ周波数を所定量だけ上げるカットオフ係数を算出する。算出されたカットオフ係数データはＨＰＦ３０ａに設定され、ＨＰＦ３０ａは入力された音響信号の低域成分をさらにカットする処理を行うようになる。前記（１）式は同じＶｍａｘであれば周波数ｆが低い信号ほどパンピング現象が起こしやすいことを示しており、実際、パンピング現象は低い周波数成分により引き起こされる場合が多い。従って、このようにして徐々にカットオフ周波数を引き上げてゆけば、大体の場合、パンピング現象の原因となっている低域成分をカットすることができ、その時点でパンピング電圧ΔＶｃが低減される。また、正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）あるいは負側電源（−Ｂ）の電源電圧（−Ｖ_B）の絶対値が所定の閾値を超えなくなって、パンピング現象が抑制されたと判断された場合は、ＨＰＦカットオフ係数算出部４２ａは現在ＨＰＦ３０ａに設定されているカットオフ周波数を所定量だけ下げるカットオフ係数を算出する。算出されたカットオフ係数データはＨＰＦ３０ａに設定される。 When the pumping state recognition unit 42b determines that a pumping phenomenon has occurred, the HPF cut-off coefficient calculation unit 42a is notified to that effect, and the HPF cut-off coefficient calculation unit 42a has the cut-off currently set in the HPF 30a. A cut-off coefficient for increasing the frequency by a predetermined amount is calculated. The calculated cut-off coefficient data is set in the HPF 30a, and the HPF 30a performs a process of further cutting the low frequency component of the input acoustic signal. The above equation (1) shows that if the frequency is the same Vmax, the lower the frequency f, the easier the pumping phenomenon occurs. In fact, the pumping phenomenon is often caused by a low frequency component. Therefore, if the cut-off frequency is gradually raised in this way, the low-frequency component causing the pumping phenomenon can be cut in most cases, and the pumping voltage ΔVc is reduced at that time. Further, it is determined that the pumping phenomenon is suppressed because the absolute value of the power supply voltage (+ V _B ) of the positive power supply (+ B) or the power supply voltage (−V _B ) of the negative power supply (−B) does not exceed a predetermined threshold. If so, the HPF cutoff coefficient calculation unit 42a calculates a cutoff coefficient that lowers the cutoff frequency currently set in the HPF 30a by a predetermined amount. The calculated cutoff coefficient data is set in the HPF 30a.

ＨＰＦ３０ａのカットオフ周波数は、設定されるカットオフ係数データに応じて、下限のカットオフ周波数（約５〜２０Ｈｚ）から上限のカットオフ周波数（約８０〜２００Ｈｚ）の範囲で変化する。パンピング状態認識部４２ｂにおけるパンピング現象の生起の判断は周期的に繰り返し行われることから、パンピング現象が生じている場合はカットオフ周波数が上限に向かって次第に高くなっていき、生じていたパンピング現象が抑制された場合はカットオフ周波数が下限に向かって次第に低くなっていくように制御される。なお、ＡＤＣ４１から入力される電流センサ３５の電流値が、パンピング状態認識部４２ｂにおいて閾値を超えており過電流と検出された際には、スイッチングトランジスタＳ１，Ｓ２および定電圧電源３７，３８を保護するためにシングルエンドＤ級アンプ３２の動作を停止させる保護処理が行われる。なお、この実施例において、図２に示す制御部４２の役割は、図１に示す信号処理部１７とＣＰＵ１０が協同で果たしている。具体的には、信号処理部１７は、ＡＤＣ３９〜４１からのディジタル信号を受け取り、それらのディジタル信号をＣＰＵ１０へ渡す役割と、ＣＰＵ１０から供給されるカットオフ係数を受け取り、そのカットオフ係数に応じてＨＰＦ３０ａのカットオフ周波数を制御する役割を果たす。また、ＣＰＵ１０は、信号処理部１７から受け取ったディジタル信号に基づいてパンピング現象が生じているか否かを判断し、その判断結果に基づいてカットオフ係数を算出し、算出されたカットオフ係数を信号処理部１７へ供給する。この場合、制御部４２の役割を、信号処理部１７に単独で行わせるようにしてもよい。 The cutoff frequency of the HPF 30a varies in the range from the lower limit cutoff frequency (about 5 to 20 Hz) to the upper limit cutoff frequency (about 80 to 200 Hz) according to the set cutoff coefficient data. Since the determination of the occurrence of the pumping phenomenon in the pumping state recognition unit 42b is periodically repeated, when the pumping phenomenon occurs, the cutoff frequency gradually increases toward the upper limit, and the pumping phenomenon that has occurred occurs. When it is suppressed, the cutoff frequency is controlled to gradually decrease toward the lower limit. When the current value of the current sensor 35 input from the ADC 41 exceeds the threshold value in the pumping state recognition unit 42b and is detected as an overcurrent, the switching transistors S1 and S2 and the constant voltage power supplies 37 and 38 are protected. Therefore, a protection process for stopping the operation of the single-ended class D amplifier 32 is performed. In this embodiment, the control unit 42 shown in FIG. 2 plays a role in cooperation between the signal processing unit 17 and the CPU 10 shown in FIG. Specifically, the signal processing unit 17 receives digital signals from the ADCs 39 to 41, receives the digital signals to the CPU 10, and receives a cutoff coefficient supplied from the CPU 10, and according to the cutoff coefficient. It plays the role of controlling the cutoff frequency of the HPF 30a. Further, the CPU 10 determines whether or not a pumping phenomenon has occurred based on the digital signal received from the signal processing unit 17, calculates a cutoff coefficient based on the determination result, and outputs the calculated cutoff coefficient as a signal. Supply to the processing unit 17. In this case, the signal processing unit 17 may be made to perform the role of the control unit 42 alone.

次に、ＣＰＵ１０が実行する処理の内の制御部４２に関連する処理のフローチャートを図３に示す。
ＣＰＵ１０は、所定の周期の起動タイミングで図３に示す処理を起動し、ステップＳ１０にてＡＤＣ４０から出力された正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）を取り込んでレジスタに正側電圧ｐｖとして記憶すると共に、ＡＤＣ３９から出力された負側電源（−Ｂ）の電源電圧（−Ｖ_B）を取り込んでレジスタに負側電圧ｍｖ（マイナス値）として記憶し、さらに、ＡＤＣ４１から出力された出力電流値を取り込んでレジスタに出力電流ｏｉとして記憶する。次いで、ステップＳ１１にて正側電圧ｐｖが閾値（＋Ｖ_B＋Ｖ_th）を超えているか否かが判断される。ただし、＋Ｖ_Bは定電圧電源３７が本来出力する電源電圧であり、Ｖ_thはパンピングを検出するための閾値電圧であって、許容されるパンピング電圧ということができる。ここで、正側電圧ｐｖが閾値（＋Ｖ_B＋Ｖ_th）を超えていないと判断された場合は、ステップＳ１２に進んで負側電圧ｍｖが閾値（−Ｖ_B−Ｖ_th）未満となっているか否かが判断される。ここで、負側電圧ｍｖが閾値（−Ｖ_B−Ｖ_th）未満になっていないと判断されると、ステップＳ１３にてパンピング状態を示すフラグＰＰにパンピング現象が生じていないことを示す「０」がセットされる。 Next, FIG. 3 shows a flowchart of processing related to the control unit 42 among the processing executed by the CPU 10.
The CPU 10 starts the processing shown in FIG. 3 at the start timing of a predetermined cycle, takes in the power supply voltage (+ V _B ) of the positive power supply (+ B) output from the ADC 40 in step S10, and supplies the positive voltage pv to the register. As a negative voltage (−V _B ) output from the ADC 39 and stored as a negative voltage mv (minus value) in the register, and further output from the ADC 41. The current value is taken in and stored in the register as the output current oi. Next, in step S11, it is determined whether or not the positive voltage pv exceeds a threshold value (+ V _B + V _th ). However, + V _B is a power supply voltage originally output from the constant voltage power supply 37, and V _th is a threshold voltage for detecting pumping, which can be said to be an allowable pumping voltage. If it is determined that the positive side voltage pv does not exceed the threshold value (+ V _B + V _th ), the process proceeds to step S12, and the negative side voltage mv is less than the threshold value (−V _B −V _th ). It is determined whether or not. If it is determined that the negative voltage mv is not less than the threshold value (−V _B −V _th ), “0” indicating that no pumping phenomenon has occurred in the flag PP indicating the pumping state in step S13. Is set.

また、ステップＳ１１において正側電圧ｐｖが閾値（＋Ｖ_B＋Ｖ_th）を超えていると判断された場合、あるいは、ステップＳ１２において負側電圧ｍｖが閾値（−Ｖ_B−Ｖ_th）より低くなっていると判断された場合は、ステップＳ１４に分岐して、正側電圧ｐｖあるいは負側電圧ｍｖが本来の電源電圧より許容量を超えて上昇あるいは下降していることからフラグＰＰにパンピング現象が生じていることを示す「１」がセットされる。ステップＳ１３の処理あるいはステップＳ１４の処理が終了するとステップＳ１５にて出力電流ｏｉが過電流の閾値Ｉｔｈを超えているか否かが判断される。ここで、出力電流ｏｉが過電流の閾値Ｉｔｈを超えていないと判断された場合は、ステップＳ１６に進み過負荷の状態を示すフラグＯＬに過負荷となっていないことを示す「０」がセットされる。また、出力電流ｏｉが過電流の閾値Ｉｔｈを超えていると判断された場合は、ステップＳ１７に分岐して、負荷に過電流が供給されていることからフラグＯＬに過負荷となっていることを示す「１」がセットされる。 Further, when it is determined in step S11 that the positive side voltage pv exceeds the threshold value (+ V _B + V _th ), or in step S12, the negative side voltage mv becomes lower than the threshold value (−V _B −V _th ). If it is determined that there is a pumping phenomenon, the process branches to step S14, where the positive side voltage pv or the negative side voltage mv rises or falls below the permissible amount from the original power supply voltage, and a pumping phenomenon occurs in the flag PP. “1” is set to indicate that the When the process of step S13 or the process of step S14 ends, it is determined in step S15 whether or not the output current oi exceeds the overcurrent threshold value Ith. Here, when it is determined that the output current oi does not exceed the overcurrent threshold Ith, the process proceeds to step S16, and the flag OL indicating the overload state is set to “0” indicating that the overload is not overloaded. Is done. If it is determined that the output current oi exceeds the overcurrent threshold Ith, the process branches to step S17, and the load is overloaded to the flag OL because the overcurrent is supplied to the load. “1” indicating “” is set.

ステップＳ１６の処理あるいはステップＳ１７の処理が終了すると、ステップＳ１８にてフラグＯＬが「１」か否かが判断される。ここで、フラグＯＬに過負荷となっていることを示す「１」がセットされていた場合は、ステップＳ１９に進み信号処理部１７と電力増幅器１９に対してミュートを指示する。これにより、信号処理部１７ではＤ／Ａ・Ａ／Ｄ部１８へ出力する音響信号がミュートされ、電力増幅部１９では入力端子がアースに落とされたり正側電源（＋Ｂ）および負側電源（−Ｂ）の供給を停止する等の手段によりシングルエンドＤ級アンプ３２の動作が停止される。次いで、信号処理部１７に対して、下限のカットオフ周波数（初期値）に対応するカットオフ係数データを供給する。これにより、ＨＰＦ３０ａのカットオフ周波数が下限のカットオフ周波数に設定され、次いで、ステップＳ２１にてカウンタＣＮＴを「０」にリセットする。 When the process of step S16 or the process of step S17 ends, it is determined in step S18 whether or not the flag OL is “1”. Here, when “1” indicating that the flag OL is overloaded is set, the process proceeds to step S19 to instruct the signal processing unit 17 and the power amplifier 19 to mute. As a result, the sound signal output to the D / A / A / D unit 18 is muted in the signal processing unit 17, and the input terminal is dropped to ground in the power amplification unit 19, or the positive power source (+ B) and the negative power source ( The operation of the single-ended class D amplifier 32 is stopped by means such as stopping the supply of -B). Next, cutoff coefficient data corresponding to the lower limit cutoff frequency (initial value) is supplied to the signal processing unit 17. Thus, the cutoff frequency of the HPF 30a is set to the lower limit cutoff frequency, and then the counter CNT is reset to “0” in step S21.

また、ステップＳ１８にてフラグＯＬに過負荷となっていないことを示す「０」がセットされた場合は、ステップＳ２２に分岐してフラグＰＰが「１」か否かが判断される。ここで、フラグＰＰにパンピング現象になっていることを示す「１」がセットされていた場合は、ステップＳ２３に進み、現在のＨＰＦ３０ａのカットオフ周波数より所定量だけ高いカットオフ周波数（上限あり）に対応するカットオフ係数を算出して信号処理部１７に供給する。これにより、ＨＰＦ３０ａのカットオフ周波数が所定量だけ高いカットオフ周波数に変更され、入力される音響信号の低域成分が、その引き上げられたカットオフ周波数まで減衰されるようになる。もし、この変更でパンピングを引き起こしている成分が、引き上げられたカットオフ周波数以下の帯域になれば、パンピング現象が減少される。次いで、ステップＳ２４にてカウンタＣＮＴを「０」にリセットする。 If “0” indicating that the flag OL is not overloaded is set in step S18, the process branches to step S22 to determine whether or not the flag PP is “1”. If “1” indicating that the flag PP is a pumping phenomenon is set, the process proceeds to step S23, where the cutoff frequency is higher than the current cutoff frequency of the HPF 30a by a predetermined amount (with an upper limit). Is calculated and supplied to the signal processing unit 17. As a result, the cutoff frequency of the HPF 30a is changed to a cutoff frequency that is higher by a predetermined amount, and the low-frequency component of the input acoustic signal is attenuated to the raised cutoff frequency. If the component causing the pumping by this change becomes a band below the raised cut-off frequency, the pumping phenomenon is reduced. In step S24, the counter CNT is reset to “0”.

さらに、ステップＳ２２にフラグＰＰにパンピング状態になっていないことを示す「０」がセットされていた場合は、ステップＳ２５に分岐してカウンタＣＮＴのカウント値が１だけインクリメントされる。次いで、ステップＳ２６にてカウンタＣＮＴのカウント値が所定の値Δに達したか否かが判断され、ここで、カウンタＣＮＴのカウント値が所定の値Δに達したと判断されるとステップＳ２７に進み、現在のＨＰＦ３０ａのカットオフ周波数より所定量だけ低いカットオフ周波数（下限あり）に対応するカットオフ係数を算出して信号処理部１７に供給する。これにより、ＨＰＦ３０ａのカットオフ周波数が所定量だけ低いカットオフ周波数に変更され、入力される音響信号の低域成分が、その引き下げられたカットオフ周波数まで拡張されるようになる。すなわち、パンピング状態を脱した際には、ＨＰＦ３０ａにより減衰される低域成分の帯域幅が徐々に狭められ、音響信号の音質に対するＨＰＦ３０ａの影響が徐々に小さくなる。
ステップＳ２１、ステップＳ２４およびステップＳ２８の処理が終了すると周期的に実行される処理は終了する。なお、ステップＳ２６にてカウンタＣＮＴのカウント値が所定の値Δに達していないと判断された場合は、ステップＳ２７およびステップＳ２８の処理はスキップされて、周期的に実行される処理は終了する。ここでは、カットオフ周波数を下げる速度をカットオフ周波数を上げる速度より遅くするために、パンピング状態であった場合、起動される毎にカットオフ周波数を上げる処理（ステップＳ２３）を行い、パンピング状態でなかった場合、Δ回起動される毎にカットオフ周波数を下げる処理（ステップＳ２７）を行うようになっていたが、同様に速度の差が付けられるなら、これ以外の方法を採用してもよい。例えば、パンピング状態であった場合は、起動される毎にカットオフ周波数を第１所定量だけ上げ、パンピング状態でなかった場合は、起動される毎にカットオフ周波数を第１所定量より小さい第２所定量だけ下げるようにしてもよい。 Further, if “0” indicating that the pumping state is not set is set in the flag PP in step S22, the process branches to step S25 and the count value of the counter CNT is incremented by one. Next, in step S26, it is determined whether or not the count value of the counter CNT has reached a predetermined value Δ. If it is determined that the count value of the counter CNT has reached the predetermined value Δ, the process proceeds to step S27. Then, a cut-off coefficient corresponding to a cut-off frequency (with a lower limit) lower by a predetermined amount than the cut-off frequency of the current HPF 30a is calculated and supplied to the signal processing unit 17. As a result, the cutoff frequency of the HPF 30a is changed to a cutoff frequency that is lower by a predetermined amount, and the low frequency component of the input acoustic signal is extended to the reduced cutoff frequency. That is, when leaving the pumping state, the bandwidth of the low frequency component attenuated by the HPF 30a is gradually narrowed, and the influence of the HPF 30a on the sound quality of the acoustic signal is gradually reduced.
When the processes of step S21, step S24, and step S28 are completed, the periodically executed process is terminated. If it is determined in step S26 that the count value of the counter CNT has not reached the predetermined value Δ, the processes in steps S27 and S28 are skipped, and the periodically executed process ends. Here, in order to make the speed of lowering the cut-off frequency slower than the speed of raising the cut-off frequency, when in the pumping state, a process of increasing the cut-off frequency (step S23) is performed every time it is activated. If not, the process of lowering the cut-off frequency (step S27) is performed every time it is activated Δ times. However, other methods may be adopted if a difference in speed can be similarly applied. . For example, when it is in the pumping state, the cutoff frequency is increased by a first predetermined amount every time it is activated, and when it is not in the pumping state, the cutoff frequency is set to a value that is smaller than the first predetermined amount every time it is activated. 2 It may be lowered by a predetermined amount.

次に、本発明にかかるＤ級電力増幅装置１の回路構成を示す概略の回路ブロック図の他の例を図４に示す。
図４の回路ブロック図で示すＤ級電力増幅装置１では、図１に示す波形入力部１６、信号処理部１７、Ｄ／Ａ・Ａ／Ｄ部１８の代わりにカットオフ周波数を制御電圧で可変可能なアナログハイパスフィルタ（ＨＰＦ）４３が設けられている。外部のソース２からは、アナログの音響信号が入力されて、アナログＨＰＦ４３で音響信号の低域成分がカットされ、シングルエンドＤ級アンプ３２で電力増幅される。シングルエンドＤ級アンプ３２ないし制御部４２の構成は図２に示す回路ブロック図と同様とされており、その説明は省略する。そして、制御部４２におけるＨＰＦカットオフ係数算出部４２ａは、アナログＨＰＦ４３のカットオフ周波数を示すカットオフ係数を出力し、カットオフ制御部（Fc Controller）４４は、そのカットオフ係数の示すカットオフ周波数に対応した制御電圧を発生する。アナログＨＰＦ４３は、入力するアナログの音響信号の内の、その制御電圧に対応するカットオフ周波数以下の低域成分を減衰し、低域成分が減衰されたアナログの音響信号を出力する。 Next, FIG. 4 shows another example of a schematic circuit block diagram showing a circuit configuration of the class D power amplifying apparatus 1 according to the present invention.
In the class D power amplifying apparatus 1 shown in the circuit block diagram of FIG. 4, the cut-off frequency can be changed by the control voltage instead of the waveform input unit 16, the signal processing unit 17, and the D / A / A / D unit 18 shown in FIG. A possible analog high pass filter (HPF) 43 is provided. An analog acoustic signal is input from the external source 2, a low frequency component of the acoustic signal is cut by the analog HPF 43, and power is amplified by the single-ended class D amplifier 32. The configuration of the single-end class D amplifier 32 or the control unit 42 is the same as that of the circuit block diagram shown in FIG. Then, the HPF cut-off coefficient calculating unit 42a in the control unit 42 outputs a cut-off coefficient indicating the cut-off frequency of the analog HPF 43, and the cut-off control unit (Fc Controller) 44 is a cut-off frequency indicated by the cut-off coefficient. A control voltage corresponding to is generated. The analog HPF 43 attenuates a low frequency component below the cutoff frequency corresponding to the control voltage in the input analog acoustic signal, and outputs an analog acoustic signal in which the low frequency component is attenuated.

また、アナログハイパスフィルタ４３に設定されるカットオフ係数に対応するカットオフ周波数の上限と下限とは予め定められており、下限のカットオフ周波数は約５〜２０Ｈｚとされ、上限のカットオフ周波数は約８０〜２００Ｈｚとされる。そして、パンピング状態認識部４２ｂにおける判断は周期的に繰り返し行われることから、パンピング現象が生じている場合は所定の第１の速度でカットオフ周波数が上限に向かって次第に高くなっていき、生じていたパンピング現象が抑制された場合は該第１の速度より遅い所定の第２の速度でカットオフ周波数が下限に向かって次第に低くなっていくように制御される。なお、ＡＤＣ４１から入力される電流センサ３５の電流値が、パンピング状態認識部４２ｂにおいて閾値を超えており過電流と検出された際には、スイッチングトランジスタＳ１，Ｓ２および定電圧電源３７，３８を保護するためにシングルエンドＤ級アンプ３２の動作を停止させる保護処理がパンピング現象の抑制処理よりも優先的に行われる。なお、制御部４２の役割は、ＣＰＵ１０が実行あるいは信号処理部１７のＤＳＰが実行している。 Further, the upper limit and the lower limit of the cutoff frequency corresponding to the cutoff coefficient set in the analog high pass filter 43 are determined in advance, the lower limit cutoff frequency is about 5 to 20 Hz, and the upper limit cutoff frequency is The frequency is about 80 to 200 Hz. Since the determination in the pumping state recognition unit 42b is periodically repeated, when the pumping phenomenon occurs, the cutoff frequency gradually increases toward the upper limit at a predetermined first speed. When the pumping phenomenon is suppressed, the cutoff frequency is controlled to gradually decrease toward the lower limit at a predetermined second speed slower than the first speed. When the current value of the current sensor 35 input from the ADC 41 exceeds the threshold value in the pumping state recognition unit 42b and is detected as an overcurrent, the switching transistors S1 and S2 and the constant voltage power supplies 37 and 38 are protected. Therefore, the protection process for stopping the operation of the single-ended class D amplifier 32 is performed preferentially over the suppression process of the pumping phenomenon. Note that the role of the control unit 42 is executed by the CPU 10 or the DSP of the signal processing unit 17.

次に、本発明にかかるＤ級電力増幅装置１の回路構成を示す概略の回路ブロック図のさらに他の例を図５に示す。
図５の回路ブロック図で示すＤ級電力増幅装置１においては、図１に示すＣＰＵ１０〜Ｄ／Ａ・Ａ／Ｄ部１８のようなマイコン回路およびディジタル信号処理回路を備えておらず、ディスクリート構成のアナログ回路と簡単なディジタル回路とで構成されている。外部のソース２からはアナログの音響信号が入力され、カットオフ周波数を制御電圧で可変可能なアナログＨＰＦ５０で低域成分がカットされて、低域成分がカットされた音響信号はシングルエンドＤ級アンプ３２で電力増幅される。また、シングルエンドＤ級アンプ３２と、定電圧電源３７，３８および平滑コンデンサＣ１，Ｃ２の構成は図２に示す回路ブロック図と同様とされており、その説明は省略する。 Next, still another example of a schematic circuit block diagram showing the circuit configuration of the class D power amplifying apparatus 1 according to the present invention is shown in FIG.
The class D power amplifier 1 shown in the circuit block diagram of FIG. 5 does not include the microcomputer circuit and the digital signal processing circuit such as the CPU 10 to the D / A / A / D unit 18 shown in FIG. The analog circuit and simple digital circuit. An analog acoustic signal is input from the external source 2 and the low frequency component is cut by the analog HPF 50 whose cutoff frequency can be changed by a control voltage. The acoustic signal from which the low frequency component is cut is a single-ended class D amplifier. The power is amplified at 32. The configuration of the single-ended class D amplifier 32, the constant voltage power supplies 37 and 38, and the smoothing capacitors C1 and C2 are the same as those in the circuit block diagram shown in FIG.

電流センサ３５は、シングルエンドＤ級アンプ３２から負荷とされるスピーカ３に供給される出力電流値を検出しており、電流センサ３５から出力される電流値信号は比較器５３において過電流の閾値Ｉｔｈと比較されて比較器５３の出力はＡＮＤゲート５５の反転入力端子に入力される。また、正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）はアッテネータ（ＡＴＴ）３３により１／ａに分圧され、比較器５１において閾値（＋Ｖ_B＋Ｖ_th）／ａと比較される。＋Ｖ_Bは定電圧電源３７が本来出力する電源電圧であり、Ｖ_thはパンピングを検出するための閾値電圧であって、許容されるパンピング電圧ということができる。比較器５１の出力はＯＲゲート５４に入力される。さらに、負側電源（−Ｂ）の電源電圧（−Ｖ_B）はＡＴＴ３４により１／ａに分圧され、比較器５２において閾値（−Ｖ_B−Ｖ_th）／ａと比較される。−Ｖ_Bは定電圧電源３８が本来出力する電源電圧である。比較器５２の出力はＯＲゲート５４の反転入力端子に入力される。ここでは、電源電圧（＋Ｖ_B）が閾値（＋Ｖ_B＋Ｖ_th）を超えて比較器５１から「Ｈ」レベルの信号が出力されたとき、あるいは、電源電圧（−Ｖ_B）が閾値（−Ｖ_B−Ｖ_th）より低くなって比較器５２から「Ｌ」レベルの信号が出力されたときにパンピング現象が生じたと判断される。すなわち、パンピング現象が生じたと判断された場合にＯＲゲート５４から「Ｈ」レベルの信号が出力される。 The current sensor 35 detects an output current value supplied from the single-ended class D amplifier 32 to the speaker 3 as a load, and the current value signal output from the current sensor 35 is detected by the comparator 53 as an overcurrent threshold value. Compared with Ith, the output of the comparator 53 is input to the inverting input terminal of the AND gate 55. The power supply voltage (+ V _B ) of the positive power supply (+ B) is divided into 1 / a by the attenuator (ATT) 33 and is compared with the threshold value (+ V _B + V _th ) / a by the comparator 51. + V _B is a power supply voltage originally output from the constant voltage power supply 37, and V _th is a threshold voltage for detecting pumping, which can be said to be an allowable pumping voltage. The output of the comparator 51 is input to the OR gate 54. Further, the power supply voltage (−V _B ) of the negative power supply (−B) is divided into 1 / a by the ATT 34 and compared with the threshold value (−V _B −V _th ) / a by the comparator 52. −V _B is a power supply voltage that the constant voltage power supply 38 originally outputs. The output of the comparator 52 is input to the inverting input terminal of the OR gate 54. Here, when the power supply voltage (+ V _B ) exceeds the threshold value (+ V _B + V _th ) and an “H” level signal is output from the comparator 51, or the power supply voltage (−V _B ) is the threshold value (−V It is determined that the pumping phenomenon has occurred when a signal of “L” level is output from the comparator 52 when the signal becomes lower than _B− V _th ). That is, when it is determined that a pumping phenomenon has occurred, an “H” level signal is output from the OR gate 54.

また、電流センサ３５から出力される電流値信号のレベルが過電流の閾値Ｉｔｈを超えると比較器５３から「Ｈ」レベルの信号が出力されてＡＮＤゲート５５の反転入力端子に印加され、ＡＮＤゲート５５は閉じるようになる。従って、ＯＲゲート５４から出力される信号が「Ｈ」レベルあるいは「Ｌ」レベルのいずれであってもＡＮＤゲート５５からは「Ｌ」レベルの信号が出力されることになる。さらに、電流センサ３５から出力される電流値信号のレベルが過電流の閾値Ｉｔｈを超えていない場合は、比較器５３から「Ｌ」レベルの信号が出力されることから、ＯＲゲート５４から出力される信号がそのままＡＮＤゲート５５から出力されるようになる。ＡＮＤゲート５５の出力は、アナログＨＰＦ５０に対してカットオフ周波数を制御する制御電圧を供給しているカットオフ制御部（Fc Controller）５６に入力される。カットオフ制御部５６は「Ｈ」レベルの信号が入力された場合に、カットオフ周波数が所定の第１の速度で上昇するように制御電圧を変化させ、「Ｌ」レベルの信号が入力された場合に、カットオフ周波数が該第１の速度より遅い所定の第２の速度で下降するように制御電圧を変化させる。 When the level of the current value signal output from the current sensor 35 exceeds the overcurrent threshold value Ith, a signal of “H” level is output from the comparator 53 and applied to the inverting input terminal of the AND gate 55, and the AND gate. 55 comes to close. Therefore, the AND gate 55 outputs an “L” level signal regardless of whether the signal output from the OR gate 54 is at the “H” level or the “L” level. Further, when the level of the current value signal output from the current sensor 35 does not exceed the overcurrent threshold value Ith, a signal of “L” level is output from the comparator 53, and thus output from the OR gate 54. The signal is output from the AND gate 55 as it is. The output of the AND gate 55 is input to a cutoff control unit (Fc Controller) 56 that supplies a control voltage for controlling the cutoff frequency to the analog HPF 50. When the “H” level signal is input, the cutoff control unit 56 changes the control voltage so that the cutoff frequency increases at a predetermined first speed, and the “L” level signal is input. In this case, the control voltage is changed so that the cutoff frequency decreases at a predetermined second speed that is slower than the first speed.

この場合、アナログハイパスフィルタ５０のカットオフ周波数は、制御電圧に応じて、下限のカットオフ周波数（約５〜２０Ｈｚ）と上限のカットオフ周波数（約８０〜２００Ｈｚ）の範囲で制御可能である。カットオフ制御部５６におけるカットオフ周波数の制御は常時行われており、パンピング現象が生じて「Ｈ」レベルの信号がカットオフ制御部５６に継続して入力されている場合はカットオフ周波数が所定の第１の速度で上限に向かって次第に高くなっていき、パンピング現象が抑制されるようになる。また、生じていたパンピング現象が抑制されて「Ｈ」レベルから「Ｌ」レベルに変わった信号がカットオフ制御部５６に入力されるようになった場合は、カットオフ周波数が該第１の速度より遅い第２の速度で下限に向かって次第に低くなっていくように制御される。なお、比較器５３から「Ｈ」レベルの信号が出力されて過電流がＳＰ３に流れていることが検出されている場合は、スイッチングトランジスタＳ１，Ｓ２および定電圧電源３７，３８を保護するために、図示しない保護回路によりシングルエンドＤ級アンプ３２の動作を停止させる保護処理がパンピング現象の抑制処理よりも優先的に行われる。 In this case, the cutoff frequency of the analog high-pass filter 50 can be controlled in the range of the lower limit cutoff frequency (about 5 to 20 Hz) and the upper limit cutoff frequency (about 80 to 200 Hz) according to the control voltage. The cut-off frequency control in the cut-off control unit 56 is always performed. When a pumping phenomenon occurs and an “H” level signal is continuously input to the cut-off control unit 56, the cut-off frequency is predetermined. The first speed gradually increases toward the upper limit, and the pumping phenomenon is suppressed. In addition, when the pumping phenomenon that has occurred is suppressed and a signal that has changed from the “H” level to the “L” level is input to the cutoff control unit 56, the cutoff frequency is set to the first speed. Control is performed so as to gradually decrease toward the lower limit at a slower second speed. When it is detected that an “H” level signal is output from the comparator 53 and an overcurrent flows to SP3, the switching transistors S1 and S2 and the constant voltage power supplies 37 and 38 are protected. The protection process for stopping the operation of the single-ended class D amplifier 32 by a protection circuit (not shown) is performed with priority over the pumping phenomenon suppression process.

以上説明した本発明にかかるＤ級電力増幅装置において、負荷とされるスピーカは、クロスオーバ・ネットワークを介して複数のスピーカユニットに接続するようにしても良い。また、音響信号の可聴帯域を複数に分割し、各帯域別にＤ級電力増幅装置を使用してマルチアンプ構成にするようにしてもよい。
なお、本発明にかかるＤ級電力増幅装置においては、出力電流を検出することにより過電流を検出するようにしていたが、出力電流と出力電圧を検出することにより電力が過負荷となったことを検出したり、負荷インピーダンスを検出することにより負荷の短絡状態を検出するようにしてもよい。
また、本発明にかかるＤ級電力増幅装置においては、過電流以外の要因（ＤＣ成分抑制、クリップ検出、過電力検出、負荷インピーダンス検出、など）に基づく保護処理（ミュート）を行うようにしてもよい。 In the class D power amplifying apparatus according to the present invention described above, a speaker as a load may be connected to a plurality of speaker units via a crossover network. Further, the audible band of the acoustic signal may be divided into a plurality of parts, and a multi-amplifier configuration may be made by using a class D power amplifier for each band.
In the class D power amplifying apparatus according to the present invention, the overcurrent is detected by detecting the output current, but the power is overloaded by detecting the output current and the output voltage. It is also possible to detect a load short circuit condition by detecting the load impedance or the load impedance.
In the class D power amplifying device according to the present invention, protection processing (mute) based on factors other than overcurrent (DC component suppression, clip detection, overpower detection, load impedance detection, etc.) may be performed. Good.

本発明の実施例にかかるＤ級電力増幅装置の構成を示すブロック図である。It is a block diagram which shows the structure of the class D power amplifier concerning the Example of this invention. 本発明にかかるＤ級電力増幅装置の回路構成を示す概略の回路ブロック図の一例を示す図である。It is a figure which shows an example of the schematic circuit block diagram which shows the circuit structure of the class D power amplifier concerning this invention. 本発明にかかるＤ級電力増幅装置における制御部において周期的に実行される処理のフローチャートである。It is a flowchart of the process periodically performed in the control part in the class D power amplifier concerning this invention. 本発明にかかるＤ級電力増幅装置の回路構成を示す概略の回路ブロック図の他の例を示す図である。It is a figure which shows the other example of the schematic circuit block diagram which shows the circuit structure of the class D power amplifier concerning this invention. 本発明にかかるＤ級電力増幅装置の回路構成を示す概略の回路ブロック図のさらに他の例を示す図である。It is a figure which shows the further another example of the schematic circuit block diagram which shows the circuit structure of the class D power amplifier apparatus concerning this invention. 従来のＤ級アンプの構成例を示す回路図である。It is a circuit diagram which shows the structural example of the conventional class D amplifier. 出力電圧に対するパンピング電圧の変化を示すグラフである。It is a graph which shows the change of the pumping voltage with respect to an output voltage.

Explanation of symbols

１Ｄ級電力増幅装置、２ソース、３スピーカ、１０ＣＰＵ、１１フラッシュメモリ、１２ＲＡＭ、１３その他Ｉ／Ｏ、１４操作子、１５表示器、１６波形入力部、１７信号処理部、１８Ｄ／Ａ・Ａ／Ｄ部、１９電力増幅部、２０バス、３０ＤＳＰ、３０ａＨＰＦ、３１ＤＡＣ、３２シングルエンドＤ級アンプ、３２ａＰＷＭ、３２ｂＬＣＬＰＦ、３３，３４アッテネータ、３５電流センサ、３６極性反転器、３７定電圧電源、３８定電圧電源、３９，４０，４１ＡＤＣ、４２制御部、４２ａＨＰＦカットオフ係数算出部、４２ｂパンピング状態認識部、４３アナログハイパスフィルタ、４４カットオフ制御部、５０アナログハイパスフィルタ、５１比較器、５２比較器、５３比較器、５４ＯＲゲート、５５ＡＮＤゲート、５６カットオフ制御部 1 class D power amplifier, 2 sources, 3 speakers, 10 CPU, 11 flash memory, 12 RAM, 13 other I / O, 14 controls, 15 display, 16 waveform input unit, 17 signal processing unit, 18 D / A / A / D section, 19 power amplification section, 20 bus, 30 DSP, 30a HPF, 31 DAC, 32 single-ended class D amplifier, 32a PWM, 32b LC LPF, 33, 34 attenuator, 35 current sensor, 36 polarity inversion 37, constant voltage power supply, 38 constant voltage power supply, 39, 40, 41 ADC, 42 control unit, 42a HPF cut-off coefficient calculation unit, 42b pumping state recognition unit, 43 analog high-pass filter, 44 cut-off control unit, 50 analog High pass filter, 51 comparator, 52 comparator, 53 comparator, 54 OR gate, 55 AND gate, 56 Cut-off controller

Claims

A high-pass filter unit to which an acoustic signal is input and a cutoff frequency can be varied;
A class D amplifier for converting the acoustic signal output from the high-pass filter unit into a pulse width modulation signal and amplifying the signal;
A constant voltage power supply for supplying a positive power supply and a negative power supply to the output stage of the class D amplifier;
An LC filter unit that removes unnecessary frequency components from the output signal of the class D amplifier and supplies the load to a load;
When it is detected that the voltage of the positive power source is higher than a predetermined positive threshold value, or when it is detected that the voltage of the negative power source is lower than a predetermined negative threshold value, the pumping phenomenon is A pumping detector that determines that it has occurred;
While it is determined that the pumping phenomenon occurs in the pumping detection unit, the cutoff frequency in the high-pass filter unit is controlled to increase by a predetermined amount, and it is determined that no pumping phenomenon occurs in the pumping detection unit. A cut-off control unit for controlling the cut-off frequency of the high-pass filter unit to be lowered by a predetermined amount,
A class D power amplifying apparatus comprising:

further,
An overload detector that detects that the load is in an overload state;
When it is detected that is overloaded in said overload detector, the with the input or operation of the class D amplifier of the audio signal is stopped to mute the sound signal, cutting of the high-pass filter An overload control unit for setting the off frequency to the lower limit cutoff frequency;
The class D power amplifying apparatus according to claim 1, comprising:

3. The class D power amplifier circuit according to claim 1, wherein a speed at which the cutoff frequency is lowered is slower than a speed at which the cutoff frequency is raised. 4.