JP5237306B2 - Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device Download PDFInfo
- Publication number
- JP5237306B2 JP5237306B2 JP2010001716A JP2010001716A JP5237306B2 JP 5237306 B2 JP5237306 B2 JP 5237306B2 JP 2010001716 A JP2010001716 A JP 2010001716A JP 2010001716 A JP2010001716 A JP 2010001716A JP 5237306 B2 JP5237306 B2 JP 5237306B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- integrated circuit
- semiconductor substrate
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体集積回路装置および半導体集積回路装置の製造方法に関し、特に、半導体集積回路のトランジスタを効果的に冷却することが可能な半導体集積回路装置および半導体集積回路装置の製造方法に関する。 The present invention relates to a semiconductor integrated circuit device and a method for manufacturing the semiconductor integrated circuit device, and more particularly to a semiconductor integrated circuit device and a method for manufacturing the semiconductor integrated circuit device that can effectively cool a transistor of the semiconductor integrated circuit.
半導体集積回路のトランジスタを冷却するための実装方法として、特許文献1の特開平07−235620号公報「半導体装置とその製造方法およびその実装構造と実装方法」に記載されているような樹脂を封入する方法等が提案されているが、しかし、該特許文献1に代表される従来の冷却用の実装方法は、いずれの実装方法も、半導体基板を間接的に冷却する方法であるために、十分な冷却効果が得られていない。
As a mounting method for cooling a transistor of a semiconductor integrated circuit, a resin as described in Japanese Patent Application Laid-Open No. 07-235620 “Semiconductor device and manufacturing method thereof and mounting structure and mounting method thereof” is enclosed. However, the conventional cooling mounting methods represented by
本発明は、前述のような問題を解決するためになされたものであり、半導体基板上のトランジスタに近い個所を直接冷却することにより、トランジスタの冷却効果を向上させ、半導体集積回路としての動作の安定性を向上させる半導体集積回路装置および半導体集積回路装置の製造方法を提供することを、その目的としている。 The present invention has been made to solve the above-described problems, and by directly cooling a portion near a transistor on a semiconductor substrate, the cooling effect of the transistor is improved and the operation as a semiconductor integrated circuit is improved. An object of the present invention is to provide a semiconductor integrated circuit device and a method for manufacturing the semiconductor integrated circuit device that improve the stability.
本発明は、前述の課題を解決するために、以下のごとき各技術手段から構成されている。 The present invention comprises the following technical means in order to solve the above-mentioned problems.
第1の技術手段は、半導体基板に、ビアホールを形成し、該ビアホールに熱伝導性を有する金属を埋め込み、埋め込んだ該金属に接触するように、前記半導体基板の表裏両面に熱伝導性を有する金属を取り付け、前記半導体基板の表裏両面に取り付けた該金属を、パッケージやリッドに接触させた構造の半導体集積回路装置とすることを特徴とする。 According to a first technical means, a via hole is formed in a semiconductor substrate, a metal having thermal conductivity is embedded in the via hole, and both the front and back surfaces of the semiconductor substrate have thermal conductivity so as to contact the embedded metal. A semiconductor integrated circuit device having a structure in which a metal is attached and the metal attached to both the front and back surfaces of the semiconductor substrate is in contact with a package or a lid.
第2の技術手段は、半導体基板に、ビアホールを形成し、該ビアホールに熱伝導性を有する金属を埋め込み、埋め込んだ該金属に接触するように、前記半導体基板の表裏両面に熱伝導性を有する金属を取り付け、前記半導体基板の表面に取り付けた該金属を、パッケージおよびリッドに接触させ、前記半導体基板の裏面に取り付けた該金属を、フリップチップ実装した電極とは分離させて、前記パッケージに接触させた構造の半導体集積回路装置とすることを特徴とする。 According to a second technical means, a via hole is formed in a semiconductor substrate, a metal having thermal conductivity is embedded in the via hole, and both the front and back surfaces of the semiconductor substrate have thermal conductivity so as to contact the embedded metal. A metal is attached, the metal attached to the surface of the semiconductor substrate is brought into contact with the package and the lid, and the metal attached to the back surface of the semiconductor substrate is separated from the flip-chip mounted electrode and is brought into contact with the package A semiconductor integrated circuit device having the structure described above is provided.
第3の技術手段は、前記第1または第2の技術手段に記載の半導体集積回路装置において、各前記金属の代わりに、冷却効果の大きい他の材料を用いることを特徴とする。 According to a third technical means, in the semiconductor integrated circuit device according to the first or second technical means, another material having a large cooling effect is used instead of each metal.
第4の技術手段は、前記第3の技術手段に記載の半導体集積回路装置において、前記金属の代わりに用いる前記他の材料として、炭素または樹脂の材料を用いることを特徴とする。 According to a fourth technical means, in the semiconductor integrated circuit device according to the third technical means, a carbon or resin material is used as the other material used instead of the metal.
第5の技術手段は、半導体基板上に集積回路を形成した後、ビアホールを形成する第1の工程と、形成した該ビアホールに熱伝導性を有する金属を埋め込む第2の工程と、埋め込んだ該金属に接触するように、前記半導体基板の表裏両面に熱伝導性を有する金属を取り付ける第3の工程と、前記半導体基板の裏面に取り付けた該金属を、パッケージに接触させる第4の工程と、前記半導体基板の表面に取り付けた該金属を、リッドおよび前記パッケージに接触させる第5の工程と、を少なくとも有する半導体集積回路装置の製造方法とすることを特徴とする。 According to a fifth technical means, after forming an integrated circuit on a semiconductor substrate, a first step of forming a via hole, a second step of burying a metal having thermal conductivity in the formed via hole, and the embedded step A third step of attaching a metal having thermal conductivity to both front and back surfaces of the semiconductor substrate so as to contact the metal; a fourth step of bringing the metal attached to the back surface of the semiconductor substrate into contact with a package; And a fifth step of bringing the metal attached to the surface of the semiconductor substrate into contact with a lid and the package.
第6の技術手段は、半導体基板上に集積回路を形成した後、ビアホールを形成する第1の工程と、形成した該ビアホールに熱伝導性を有する金属を埋め込む第2の工程と、埋め込んだ該金属に接触するように、前記ビアホールの表裏両面に熱伝導性を有する金属を取り付ける第3の工程と、前記半導体基板の裏面に取り付けた該金属を、フリップチップ実装した電極とは分離させて、パッケージに接触させる第4の工程と、前記半導体基板の表面に取り付けた該金属を、リッドおよび前記パッケージに接触させる第5の工程と、を少なくとも有する半導体集積回路装置の製造方法とすることを特徴とする。 According to a sixth technical means, after forming an integrated circuit on a semiconductor substrate, a first step of forming a via hole, a second step of burying a metal having thermal conductivity in the formed via hole, and the embedded step A third step of attaching a metal having thermal conductivity to both the front and back surfaces of the via hole so as to contact the metal, and separating the metal attached to the back surface of the semiconductor substrate from the flip chip mounted electrode, A method of manufacturing a semiconductor integrated circuit device comprising at least a fourth step of contacting with a package and a fifth step of contacting the metal attached to the surface of the semiconductor substrate with a lid and the package. And
第7の技術手段は、前記第6の技術手段に記載の半導体集積回路装置の製造方法において、前記第4の工程として、前記半導体基板の裏面に取り付けた前記金属を前記パッケージに接触させるために、フリップチップボンディングを行うことを特徴とする。 A seventh technical means is the method for manufacturing a semiconductor integrated circuit device according to the sixth technical means, wherein, as the fourth step, the metal attached to the back surface of the semiconductor substrate is brought into contact with the package. Flip chip bonding is performed.
第8の技術手段は、前記第5ないし第7の技術手段のいずれかに記載の半導体集積回路装置の製造方法において、前記第2および第3の工程にて用いた各前記金属の代わりに、冷却効果の大きい他の材料を用いることを特徴とする。 According to an eighth technical means, in the method for manufacturing a semiconductor integrated circuit device according to any one of the fifth to seventh technical means, instead of the metals used in the second and third steps, Another material having a large cooling effect is used.
第9の技術手段は、前記第8の技術手段に記載の半導体集積回路装置の製造方法において、前記金属の代わりに用いる前記他の材料として、炭素または樹脂の材料を用いることを特徴とする。 According to a ninth technical means, in the method of manufacturing a semiconductor integrated circuit device according to the eighth technical means, a carbon or resin material is used as the other material used instead of the metal.
第10の技術手段は、前記第5ないし第9の技術手段のいずれかに記載の半導体集積回路装置の製造方法において、前記ビアホールは、レジスト、SiO2、SiN、NiまたはTiのいずれかをマスクとして、塩素系、ブロム系、ヨウ素系のいずれかのガスを用いたリアクティブイオンエッチングにより形成することを特徴とする。 A tenth technical means is the method for manufacturing a semiconductor integrated circuit device according to any one of the fifth to ninth technical means, wherein the via hole masks any one of resist, SiO 2 , SiN, Ni, or Ti. As described above, it is characterized in that it is formed by reactive ion etching using any one of chlorine, bromine and iodine gases.
本発明の半導体集積回路装置および半導体集積回路装置の製造方法によれば、半導体基板上のトランジスタに近い個所を直接冷却することが可能な構造を採用しているので、以下のごとき効果を奏することができる。 According to the semiconductor integrated circuit device and the method for manufacturing the semiconductor integrated circuit device of the present invention, since the structure capable of directly cooling a portion close to the transistor on the semiconductor substrate is employed, the following effects can be achieved. Can do.
第1の効果は、サブミリ波帯(30〜300GHz)の高周波帯に及ぶまで安定して動作することが可能な半導体集積回路モジュールを製造することができることである。 The first effect is that it is possible to manufacture a semiconductor integrated circuit module that can operate stably up to the high frequency band of the submillimeter wave band (30 to 300 GHz).
第2の効果は、パワー密度の高いトランジスタであっても安定して動作することが可能な半導体集積回路モジュールを製造することができることである。 The second effect is that a semiconductor integrated circuit module that can operate stably even with a transistor having a high power density can be manufactured.
以下に、本発明に係る半導体集積回路装置および半導体集積回路装置の製造方法の好適な実施形態について、その一例を、図面を参照しながら詳細に説明する。 Hereinafter, preferred embodiments of a semiconductor integrated circuit device and a method for manufacturing the semiconductor integrated circuit device according to the present invention will be described in detail with reference to the drawings.
(本発明の特徴)
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、半導体基板上の集積回路のトランジスタに近い個所を直接冷却することを可能として、半導体基板の冷却効果を向上させ、而して、トランジスタの冷却効果を向上させて、半導体集積回路の動作を安定させることを可能としていることを主要な特徴としている。
(Features of the present invention)
Prior to the description of the embodiments of the present invention, an outline of the features of the present invention will be described first. The present invention makes it possible to directly cool a portion of an integrated circuit on a semiconductor substrate that is close to the transistor, thereby improving the cooling effect of the semiconductor substrate, and thus improving the cooling effect of the transistor. The main feature is that the operation can be stabilized.
より具体的には、半導体基板にビアホールを形成し、当該ビアホールに熱伝導性を有する金属を埋め込む(つまり、半導体ウェハを貫通させたビアホールに熱伝導性を有する金属を埋め込む)とともに、半導体基板の表裏両面に、当該ビアホールに埋め込んだ金属に接触するように熱伝導性を有する金属を取り付け、取り付けた当該金属を、パッケージやリッドに接触させて実装した構造とすることを特徴としている。 More specifically, a via hole is formed in the semiconductor substrate, and a metal having thermal conductivity is embedded in the via hole (that is, a metal having thermal conductivity is embedded in the via hole penetrating the semiconductor wafer). A feature is that a metal having thermal conductivity is attached to both the front and back surfaces so as to be in contact with the metal embedded in the via hole, and the attached metal is brought into contact with a package or a lid to be mounted.
(本発明の実施形態)
次に、本発明に係る半導体集積回路装置の製造方法の実施形態について、その一例を、図1を用いて説明する。図1は、本発明に係る半導体集積回路装置の断面構造の一例を示す模式図である。
(Embodiment of the present invention)
Next, an example of a method for manufacturing a semiconductor integrated circuit device according to the present invention will be described with reference to FIG. FIG. 1 is a schematic diagram showing an example of a cross-sectional structure of a semiconductor integrated circuit device according to the present invention.
図1の断面構造に示すように、本半導体集積回路装置においては、半導体基板1に、集積回路のトランジスタの近傍を直接冷却するための適切な位置としてあらかじめ定めた複数の位置にビアホール2を形成し、形成した各ビアホール2には熱伝導性を有する金属3を埋め込む。さらに、各ビアホール2に埋め込んだ金属3に接触するように、半導体基板1の表裏両面に金属4,5を取り付け、表面側に取り付けた金属4を、パッケージ6およびリッド7に接触させ、裏面側に取り付けた金属5を、パッケージ6に接触させる。
As shown in the cross-sectional structure of FIG. 1, in the present semiconductor integrated circuit device, via holes 2 are formed in a plurality of predetermined positions on the
また、小型化・薄型化・高密度化を図るために、チップ上に直接電極を形成して接合するフリップチップ実装(FTA:Flip Tip Attach)を採用した場合の半導体集積回路の断面構造の一例を図2に示している。図2は、本発明に係る半導体集積回路装置の製造方法としてフリップチップ実装方法を適用した場合の半導体集積回路装置の断面構造の一例を示す模式図である。 Also, an example of a cross-sectional structure of a semiconductor integrated circuit in the case of adopting flip chip mounting (FTA) in which electrodes are directly formed on a chip and bonded in order to reduce size, thickness and density Is shown in FIG. FIG. 2 is a schematic diagram showing an example of a cross-sectional structure of a semiconductor integrated circuit device when a flip chip mounting method is applied as a method for manufacturing a semiconductor integrated circuit device according to the present invention.
図2の断面構造に示すように、フリップチップ実装方法を適用した場合においても、図1の場合と同様に、半導体基板1に、集積回路のトランジスタの近傍を直接冷却するための適切な位置としてあらかじめ定めた複数の位置にビアホール2を形成し、形成した各ビアホール2には熱伝導性を有する金属3を埋め込む。さらに、各ビアホール2に埋め込んだ金属3に接触するように、半導体基板1の表裏両面に熱伝導性を有する金属4,5を取り付け、表面側に取り付けた金属4を、パッケージ6およびリッド7に接触させ、裏面側に取り付けた金属5を、電極8とは分離させて、パッケージ6に接触させる。
As shown in the cross-sectional structure of FIG. 2, even when the flip chip mounting method is applied, as in the case of FIG. 1, the
なお、熱伝導性を有する金属3,4,5の代わりに、熱伝導性を有し、冷却効果が大きい他の材料例えば炭素や樹脂等の材料を用いて構成するようにしても良い。
In place of the
かくのごとき実装方法を用いることによって、半導体基板1上のトランジスタに近い個所を直接冷却することが可能となり、而して、トランジスタの冷却効果を向上させて、半導体集積回路の動作を安定させることが可能となる。その結果、例えば、サブミリ波帯(30〜300GHz)の高周波帯に及ぶまで安定して動作する半導体集積回路モジュールを製造することができ、また、パワー密度の高いトランジスタであっても安定して動作する半導体集積回路モジュールを製造することができる。
By using such a mounting method, it is possible to directly cool a portion on the
次に、図1、図2に示す断面構造の半導体集積回路装置の製造方法に関する具体的な実施例について、いくつかの例を説明する。 Next, several examples will be described as specific examples relating to the method of manufacturing the semiconductor integrated circuit device having the cross-sectional structure shown in FIGS.
本実施例は、図1に示した断面構造の半導体集積回路装置の製造方法の一例を示すものである。半導体基板1のInP基板またはGaAs基板の上に半導体集積回路を製作した後、第1の工程として、100μm□(または100μmφ)程度のビアホール2を、半導体集積回路のトランジスタの近傍を直接冷却するための適切な位置としてあらかじめ定めた複数の位置に形成する。ここで、該ビアホール2を形成するためには、例えば、レジスト、SiO2、SiN、NiまたはTi等をマスクとして、塩素系、ブロム系、ヨウ素系等のガスを用いたリアクティブイオンエッチング(Reactive Ion Etching)を行う。
This embodiment shows an example of a manufacturing method of the semiconductor integrated circuit device having the cross-sectional structure shown in FIG. After manufacturing a semiconductor integrated circuit on the InP substrate or GaAs substrate of the
次に、第2の工程として、メッキにより、形成したビアホール2に熱伝導性を有する金属3を埋め込む。
Next, as a second step, a
次に、第3の工程として、ビアホール2に埋め込んだ金属3に接触するように、半導体基板1の表裏に金属4,5をメッキまたはリフトオフ法により形成する。
Next, as a third step, the
次に、第4の工程として、半導体基板1の裏面上に取り付けた金属5すなわちビアホール2に埋め込んだ金属3の裏面上に形成した金属5をパッケージ6に接触するように、ダイボンディングを行う。
Next, as a fourth step, die bonding is performed so that the
しかる後、半導体基板1上の集積回路とパッケージ6とにワイヤーボンディング等により配線を形成した後、第5の工程として、パッケージ6とリッド7とに、半導体基板1の表面上に取り付けた金属4すなわちビアホール2に埋め込んだ金属3の表面上に形成した金属4を接触させるようにして、封止を行う。
Thereafter, after wiring is formed on the integrated circuit on the
本実施例は、図2に示した断面構造の半導体集積回路装置の製造方法の一例を示すものである。半導体基板1のInP基板またはGaAs基板の上に半導体集積回路を製作した後、実施例1の場合と同様、第1の工程として、100μm□(または100μmφ)程度のビアホール2を、半導体集積回路のトランジスタの近傍を直接冷却するための適切な位置としてあらかじめ定めた複数の位置に形成する。ここで、該ビアホール2を形成するためには、実施例1の場合と同様に、例えば、レジスト、SiO2、SiN、NiまたはTi等をマスクとして、塩素系、ブロム系、ヨウ素系等のガスを用いたリアクティブイオンエッチング(Reactive Ion Etching)を行う。
This embodiment shows an example of a method for manufacturing the semiconductor integrated circuit device having the cross-sectional structure shown in FIG. After the semiconductor integrated circuit is manufactured on the InP substrate or GaAs substrate of the
次に、実施例1の場合と同様、第2の工程として、メッキにより、形成したビアホール2に熱伝導性を有する金属3を埋め込む。
Next, as in the case of Example 1, as a second step, a
次に、実施例1の場合と同様、第3の工程として、ビアホール2に埋め込んだ金属3に接触するように、半導体基板1の表裏に金属4,5をメッキまたはリフトオフ法により形成する。
Next, as in the case of the first embodiment, as a third step, the
次に、実施例1の場合とは異なり、第4の工程として、半導体基板1の裏面上に取り付けた金属5すなわちビアホール2に埋め込んだ金属3の裏面上に形成した金属5を、フリップチップ実装した電極8とは分離させて、パッケージ6に接触するように、フリップチップボンディングを行う。
Next, unlike the case of the first embodiment, as a fourth step, the
しかる後、半導体基板1上の集積回路とパッケージ6とにワイヤーボンディング等により配線を形成した後、実施例1の場合と同様に、第5の工程として、パッケージ6とリッド7とに、半導体基板1の表面上に取り付けた金属4すなわちビアホール2に埋め込んだ金属3の表面上に形成した金属4を接触させるようにして、封止を行う。
Thereafter, after wiring is formed on the integrated circuit and the
本実施例は、前述の実施例1および実施例2における、金属3,4,5の代わりに、冷却効果の大きい炭素を用いるものである。
In this embodiment, carbon having a large cooling effect is used in place of the
本実施例は、前述の実施例1および実施例2における、金属3,4,5の代わりに、冷却効果の大きい樹脂を用いるものである。
In this embodiment, a resin having a large cooling effect is used in place of the
1…半導体基板、2…ビアホール、3…金属、4…金属、5…金属、6…パッケージ、7…リッド、8…電極。
DESCRIPTION OF
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010001716A JP5237306B2 (en) | 2010-01-07 | 2010-01-07 | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010001716A JP5237306B2 (en) | 2010-01-07 | 2010-01-07 | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011142199A JP2011142199A (en) | 2011-07-21 |
| JP5237306B2 true JP5237306B2 (en) | 2013-07-17 |
Family
ID=44457853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010001716A Active JP5237306B2 (en) | 2010-01-07 | 2010-01-07 | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5237306B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3112832B2 (en) * | 1996-05-30 | 2000-11-27 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| JP3646071B2 (en) * | 2001-03-19 | 2005-05-11 | シャープ株式会社 | Compound semiconductor device manufacturing method and compound semiconductor device |
| JP3587806B2 (en) * | 2001-07-31 | 2004-11-10 | ユーディナデバイス株式会社 | Semiconductor device and manufacturing method |
| JP2003087093A (en) * | 2001-09-14 | 2003-03-20 | Matsushita Electric Ind Co Ltd | Surface acoustic wave filter |
| JP2003151979A (en) * | 2001-11-09 | 2003-05-23 | Sharp Corp | Via hole forming method and semiconductor device |
| JP4463178B2 (en) * | 2005-09-30 | 2010-05-12 | Okiセミコンダクタ株式会社 | Semiconductor device and manufacturing method thereof |
-
2010
- 2010-01-07 JP JP2010001716A patent/JP5237306B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011142199A (en) | 2011-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9418940B2 (en) | Structures and methods for stack type semiconductor packaging | |
| TWI464833B (en) | Thermally enhanced thin semiconductor package | |
| JP5900620B2 (en) | Semiconductor device | |
| CN103165566B (en) | The manufacture method of board structure, semiconductor package part and semiconductor package part | |
| TW200929508A (en) | Integrated circuit package system for electromagnetic isolation | |
| TWI485823B (en) | Semiconductor package structure and semiconductor package structure manufacturing method | |
| JP2008270453A (en) | Semiconductor device and manufacturing method of semiconductor device. | |
| JP5930980B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2013021254A (en) | Semiconductor device and manufacturing method of the same | |
| TW201419487A (en) | Inline structure and manufacturing method thereof | |
| JP6457206B2 (en) | Semiconductor package and manufacturing method thereof | |
| JP2013239500A (en) | Semiconductor device, semiconductor device module, and method for manufacturing semiconductor device | |
| JP2010050286A (en) | Semiconductor device | |
| US9029203B2 (en) | Method of fabricating semiconductor package | |
| US8962396B2 (en) | Fabrication method of carrier-free semiconductor package | |
| JP5237306B2 (en) | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device | |
| KR102050130B1 (en) | Semiconductor package and a method of manufacturing the same | |
| US20130181336A1 (en) | Semiconductor package with improved thermal properties | |
| US20090051051A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2006229218A (en) | Semiconductor device manufacturing method and device obtained | |
| TWI607530B (en) | Packaging device and manufacturing method thereof | |
| JP6437012B2 (en) | Surface mount package and method of manufacturing the same | |
| CN108447828B (en) | Packaging structure and substrate bonding method | |
| JP2009141287A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2022081809A (en) | Semiconductor device, manufacturing method of semiconductor device and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120118 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120530 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |