JP5239368B2 - アレイ基板および表示装置 - Google Patents

Description

本発明は、アレイ基板および表示装置に関するもので、特に、表示領域が通常の矩形状（正方形、長方形）でなく、円形、楕円形、多角形（矩形は除く）等の非矩形状の表示領域を有するものに関する。

近年、表示装置は様々な機器において、人への情報伝達手段として使用されている。現在の代表的な薄型表示装置としては、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｔｏｒ）が形成されたアレイ基板を用いたアクティブマトリクス型の液晶表示装置が、表示品位、薄型、軽量および低消費電力の点で優れた特徴を有しており、現在の薄型表示装置の主流になっている。

近年、薄型表示装置が主流になるにつれて、要求される製品の機能、形態も多様化している。表示領域の形状も従来の正方形、長方形のような矩形状でなく、円形、楕円形、多角形（矩形は除く）等の様々な非矩形状の表示領域を有する薄型表示装置の要求が生じている。

上述のような要望のある表示装置として、例えば、携帯電話用表示装置、車載用表示装置がある。例えば、このような非矩形状の表示領域を有する液晶表示装置が、特許文献１、２、３に開示されている。

特開２００６−２７６３５９号公報（図１、２） 特開２００６−２７６３６０号公報（図１、２、１３） 特開２００６−２７６３６１号公報（図１、２、１２）

しかし、特許文献１で開示された液晶表示装置は、表示領域の形状に沿って、表示領域の外の額縁領域に、走査引き出し配線および信号引き出し配線を配置することは記載されているが、液晶表示装置で一般的に設けられる液晶の電圧を保持するための補助容量Ｃｓやこの補助容量Ｃｓを形成する補助容量配線について、および、額縁領域において、この補助容量配線を共通に接続する共通引き出し配線の配置について具体的な記述はない。

また、特許文献２で開示された液晶表示装置は、補助容量を設けているが、走査配線と重ねて補助容量Ｃｓを形成するＣｓ ｏｎ Ｇａｔｅ方式である。現在の液晶表示装置では、補助容量配線を走査配線または信号配線に沿って分離して配置するＣｓ ｏｎ Ｃｏｍｍｏｎ方式が主流であり、非矩形状の表示領域を有する液晶表示装置にＣｓ ｏｎ Ｃｏｍｍｏｎ方式を適用した構成についての具体的な記述はない。

また、特許文献３で開示された液晶表示装置も、補助容量Ｃｓを走査配線と重ねて形成するＣｓ ｏｎ Ｇａｔｅ方式である。また、図１２に従来技術として、Ｃｓ ｏｎ Ｃｏｍｍｏｎ方式で、楕円形の表示領域を有する液晶表示装置が記載されているが、補助容量電極に接続される配線Ｚｎ（補助容量配線）は、配線の断線や配線間の短絡を誘発する課題があると記載されている。また、楕円形の表示領域の左下側の額縁領域では、例えば、配線Ｚｎは最外周にある配線Ｚ（共通引き出し配線）に接続されており、この配線Ｚｎは、額縁領域にある走査線Ｘ１（走査引き出し配線）および信号線Ｙ１（信号引き出し配線）等の両方の引き出し配線と交差する構成が示されている。しかし、配線Ｚｎは、どのような層構成で配線Ｚと接続するかについて具体的な記述はない。

本発明は、上記のような問題点を解決するためになされたものであり、表示領域が非矩形状を有するＣｓ ｏｎ Ｃｏｍｍｏｎ方式（補助容量共通配線方式）のアレイ基板、および、このアレイ基板を用いた表示装置を提供することを目的とする。

また、表示領域の外の額縁領域において、補助容量配線と、これを共通に接続する共通引き出し配線とを接続する変換部のコンタクト抵抗が小さく、補助容量配線の共通電位のバラツキによる表示ムラを低減することを目的とする。

本発明におけるアレイ基板は、基板上に、走査配線と、この走査配線と交差する信号配線と、これらの配線に囲まれた領域に、走査配線および信号配線に接続された薄膜トランジスタと、薄膜トランジスタに接続された画素電極と、補助容量を形成する補助容量配線とを有する画素が構成され、複数の画素がマトリクス状に配置された表示領域が非矩形状であるアレイ基板において、表示領域の外の額縁領域には、走査引き出し配線と信号引き出し配線との交差領域が存在し、走査配線に接続された走査引き出し配線と、信号配線に接続された信号引き出し配線と、走査引き出し配線の配置された額縁領域側に、補助容量配線を共通に接続する共通引き出し配線とが配置され、共通引き出し配線は額縁領域の交差領域には配置されず、走査引き出し配線の領域と、信号引き出し配線の領域との間の領域に、走査引き出し配線、または信号引き出し配線のいずれか一方と交差して配置されるものである。

または、本発明におけるアレイ基板は、基板上に、走査配線と、この走査配線と交差する信号配線と、これらの配線に囲まれた領域に、走査配線および信号配線に接続された薄膜トランジスタと、薄膜トランジスタに接続された画素電極と、補助容量を形成する補助容量配線とを有する画素が構成され、複数の画素がマトリクス状に配置された表示領域が非矩形状であるアレイ基板において、表示領域の外の額縁領域には、走査引き出し配線と信号引き出し配線の交差領域が存在し、走査配線に接続された走査引き出し配線と、信号配線に接続された信号引き出し配線と、走査引き出し配線の配置された額縁領域に、補助容量配線を共通に接続する共通引き出し配線とが配置され、共通引き出し配線は、額縁領域の交差領域には配置されず、走査引き出し配線の領域、および信号引き出し配線の領域よりも、基板端に近い領域に配置され、補助容量配線と共通引き出し配線を接続する接続線は、交差する走査引き出し配線の層とは異なる層で構成され、絶縁膜を介して配置されるものである。

本発明によれば、表示領域が非矩形状を有する補助容量共通配線方式のアレイ基板および、これを用いた表示装置を得ることができる。また、製造工程を増やすことなく得ることができる。

また、表示領域の外の額縁領域において、補助容量配線と共通引き出し配線とを接続する変換部でのコンタクト抵抗が小さくでき、補助容量配線の共通電位のバラツキによる表示ムラを軽減することができる。

以下、本発明のアレイ基板および表示装置についての実施の形態を図面に基づいて説明する。なお、以下の実施の形態を説明するための各図において、同一符号は、同一または相当部分を示しているので、原則として重複する説明は省略する。また、図面は、概略構成を示すものであり、実際の形状や寸法は多少異なっていてもよい。

実施の形態１．
図１は、本発明の実施の形態１における表示装置の概略構成を示す平面図である。図２は、図１に示す表示装置の表示領域を構成する１画素を拡大した平面図である。図３は、図２のＡ−Ａ断面図である。

図１において、液晶表示装置１００は、走査配線２とこれに交差する信号配線７に囲まれた領域に画素５０が構成され、複数の画素５０がマトリクス状に配置された非矩形状の表示領域Ｄを有するアレイ基板１１０と、これに対向して配置された対向基板１２０がスペーサにより隙間を空けてシール材で貼り合わされ、この隙間に液晶が封入されている。また、後述するが、透過型の液晶表示装置１００では、アレイ基板１１０の背面にはバックライトが配置され、アレイ基板１１０と対向基板１２０の外側面には偏光板が貼付されている。

実施の形態１では、表示領域Ｄの形状は、表示領域端５５が円形である。画素５０は、走査配線２と信号配線７に接続されたＴＦＴ、画素電極等を有し、また液晶の電圧を保持するための補助容量配線３が、走査配線２または信号配線７に沿って配置されている。ここでは、補助容量配線３は走査配線２に沿って走査配線２と分離して配置されている。

また、表示領域Ｄの外の額縁領域Ｅには、走査配線２に接続された走査引き出し配線２１の領域Ｇと、信号配線７に接続された信号引き出し配線７１の領域Ｓと、補助容量配線３を共通に接続する共通引き出し配線３１の領域Ｃｏｍ等が配置されている。

実施の形態１では、横（行）方向に延びている走査配線２は、偶数行と奇数行が表示領域Ｄに対して、左右交互から走査信号が入力される構成となっている。

また、横（行）方向に延びている補助容量配線３は、両端で共通引き出し配線３１と接続されている。また、共通引き出し配線３１は表示領域Ｄを囲むように配置されている。

また、図１の液晶表示装置では、アレイ基板１１０の一端部に実装領域Ｍ、接続端子領域Ｎがまとめて配置され、走査配線２と信号配線７の両方を駆動できる駆動回路８０であるドライバＩＣが、アレイ基板上１１０にＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）実装されている。

アレイ基板１１０の下端の接続端子領域Ｎには、外部回路と接続するフレキシブル基板を接続するための接続端子１７が列をなして配置されている。

なお、走査配線２と信号配線７を駆動する駆動回路８０は、別々でもよく、また、それぞれがアレイ基板１１０の異なる位置の額縁領域Ｅに実装されていてもよい。また、駆動回路はＣＯＧ実装に限らず、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装や、アレイ基板１１０上に形成されたポリシリコンＴＦＴ回路等でも構わない。

また、実施の形態１では、表示領域Ｄは円形であるが、楕円形、多角形（矩形を除く）等の任意の形状でも構わない。走査配線２と信号配線７に囲まれる領域が画素５０（画素形状も矩形に限られない）を構成し、複数の画素５０がマトリクス状に配置されることで、表示領域Ｄが構成されていればよい。

そして、表示領域Ｄが非矩形状の場合は、額縁領域Ｅの一部において、走査引き出し配線２１と信号引き出し配線７１が交差する交差領域Ｆが存在し、この交差部の数は走査配線２または信号配線７の行（横）または列（縦）によって異なっている。なお、交差領域Ｆの位置や形状は、走査引き出し配線２１、信号引き出し配線７１のパターンや、実装領域Ｍの位置等に依存する。

従来の表示装置の表示領域Ｄの形状は、行（横）または列（縦）の画素数が、どの走査配線２、または、信号配線７も同一数である矩形が一般的であり、行（横）または列（縦）によって異なる事はなかった。また、額縁領域Ｅにおいても、走査引き出し配線２１と信号引き出し配線７１の交差領域Ｆは、表示領域Ｄの外の額縁領域Ｅに設けられるダミー画素に使用されるダミー走査配線とダミー信号配線の交差部がある程度であり、交差領域Ｆは矩形の小さい面積のものであった。従って、非矩形状の表示領域Ｄの額縁領域Ｅある交差領域Ｆのように、交差部の数が走査配線２または信号配線７の行（横）または列（縦）によって異なることはなかった。

次に、図２、３を用いて、図１の画素５０の平面構造と断面構造の詳細、および、液晶表示装置１００の製造方法について説明する。なお、製造方法は、一般的な５枚マスク工程で説明するが、これに限られたものではない。

まず、ガラス等の透明材料からなる基板１上にスパッタリング等を用いて、Ａｌ、Ｃｕ、Ｍｏ、Ｔａ、Ｔｉ、Ｃｒ、ＩＴＯ等の第一の導電膜を成膜して、走査配線２、ゲート電極２ａ、走査引き出し配線２１、および補助容量配線３、接続端子１７等を所定のパターンで形成する。

次に、プラズマＣＶＤ等により、酸化膜、窒化膜等からなるゲート絶縁膜４、半導体能動膜５、オーミックコンタクト膜６を連続して成膜して、半導体能動膜５、オーミックコンタクト膜６を、ＴＦＴの一部となる所定のパターンで形成する。

次に、スパッタリング等を用いてＡｌ、Ｃｕ、Ｍｏ、Ｔａ、Ｔｉ、Ｃｒ、ＩＴＯ等の第二の導電膜を成膜して、信号配線７、ＴＦＴのソース電極８、ドレイン電極９、および、信号引き出し配線７１等を所定のパターンで形成する。この後に、ＴＦＴのソース電極８とドレイン電極９間のチャネル部のオーミックコンタクト膜６を除去して、逆スタガ型ＴＦＴを形成する。

次に、酸化膜、窒化膜、有機樹脂膜、または、これらの積層膜等からなる保護膜１０を形成する。この後に、ドレイン電極９上にコンタクトホール１１を形成する。この時に、後述するが、共通引き出し配線３１用のコンタクトホールや、実装領域ＭのＣＯＧ実装用の接続端子、接続端子領域Ｎの接続端子１７上にも、第一の導電膜または第二の導電膜が露出するように、コンタクトホールを形成する。

次に、保護膜１０上に、透過型ではＩＴＯ等の透明な導電膜を、反射型ではＡｌ、Ａｇ等の高反射率な導電膜からなる画素電極１２を成膜して、コンタクトホール１１を介してドレイン電極９と接続する。また、画素電極１２と補助容量配線３との重なり領域は、液晶９０の電圧を保持する補助容量Ｃｓを構成する。

なお、半導体能動膜５、オーミックコンタクト膜６は、ＴＦＴを形成する部分以外にも配置ができる。例えば、走査配線２、補助容量配線３と信号配線７との交差部にも配置する。このように、第一の導電膜と、第二の導電膜の交差部にも配置して、ゲート絶縁膜４の被覆不良による配線間の短絡の抑制を図ることができる。

図３の断面図に示すように、アレイ基板１１０と対向して、ガラス等からなる透明な基板上１２１に、カラー表示を行うための基本原色（例えば、赤、緑、青）からなる色材１２２、共通電位（基準電位）となるＩＴＯ等の透明導電膜からなる対向電極１２３、画素５０における不要な光漏れを遮光するＣｒ、酸化Ｃｒ、黒色樹脂等からなるブラックマスク（図示せず）等が形成された対向基板１２０を、樹脂スペーサ９５によって１〜数μｍの隙間を空けて貼り合せ、この隙間に液晶９０を封入して液晶パネルを形成する。

なお、図示していないが、アレイ基板１１０と対向基板１２０の液晶９０側の最表面には、液晶９０の分子配向方向を制御する配向膜が形成されている。また、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式等の水平電界方式の液晶表示装置１００では、対向電極１２０はアレイ基板１１０側に形成するので、対向基板１２０にはない。

アレイ基板１１０と対向基板１２０の外側面には、偏光板１３０を貼付する。また、透過型では、アレイ基板１１０の背面にバックライト１４０を配置することで液晶表示装置１００が形成される。

次に、本発明の主要部である共通引き出し配線３１の構成の詳細、効果について説明する。図４は、図１のアレイ基板１００における額縁領域Ｅの左下側領域を拡大した平面図である。図５は、図４のＢ−Ｂ断面図である。なお、図４の表示領域Ｄの画素５０は、図面の簡素化のためにＴＦＴ、画素電極１２等は省略して記載している。

図４、５に示すように、額縁領域Ｅにおいて、共通引き出し配線３１は、走査引き出し配線２１と信号引き出し配線７１との交差部がある交差領域Ｆと重ならないように配置される。すなわち、信号引き出し配線７１の領域Ｓの外側と、走査引き出し配線２１の領域Ｇの内側との間に、走査引き出し配線２１と信号引き出し配線７１との交差部が存在しない領域Ｃｏｍが存在する。この領域Ｃｏｍに共通引き出し配線３１が配置される

実施の形態１では、共通引き出し配線３１は、主要部分は信号配線７、信号引き出し配線７１と同一層である第二の導電膜から構成されている。

また、走査配線２は表示領域Ｄに対して、左右側から交互に走査信号を入力する構成であるので、走査配線２と同一層の第一の導電膜からなる補助容量配線３の偶数行と奇数行の２本が、それぞれ信号引き出し配線７１の領域Ｓの外側まで延在しており、補助容量配線３は延在した両端でこの２本が接続され、共通引き出し配線３１のパターン形状に沿って、島状の孤立した補助容量配線パッド３ａが形成されている。補助容量配線パッド３ａを島状とするのは、同一層からなる走査引き出し配線２１があるためである。

一般的な５枚マスク工程の製造方法では、ゲート絶縁膜４と保護膜１０を同一工程で同時エッチングしてコンタクトホールを形成するので、共通引き出し配線３１と補助容量配線パッド３ａとを接続するためには、画素電極１２と同一層からなる接続膜で接続する必要がある。

そこで、共通引き出し配線３１の一部に、共通引き出し配線３１を構成する第二の導電膜がない、くり抜き部３１ｂが設けられている。また、共通引き出し配線３１の上層には、共通引き出し配線３１のパターン形状に沿って、画素電極１２と同一層からなる接続膜となる補助共通引き出し配線１８が配置されている。

この補助共通引き出し配線１８は、共通引き出し配線３１のくり抜き部３１ｂに設けられたコンタクトホール１５と、共通引き出し配線３１上に設けられたコンタクトホール１６を介して、共通引き出し配線３１と補助容量配線パッド３ａとを接続している。

図５の断面図に示すように、くり抜き部３１ｂに設けられたゲート絶縁膜４と保護膜１０を貫通するコンタクトホール１５と、共通引き出し配線３１上の保護膜１０を貫通するコンタクトホール１６を介して、共通引き出し配線３１と補助容量配線パッド３ａが補助共通引き出し配線１８で接続されている。

また、補助共通引き出し配線１８は、共通引き出し配線３１と補助容量配線パッド３ａとを接続するだけでない。共通引き出し配線３１のパターンに沿って、共通引き出し配線３１の上下層に、コンタクトホール１５、１６を介して、補助導電膜となる補助容量配線パッド３ａおよび補助共通引き出し配線１８を配置した３層の積層構造とすることによって、共通引き出し配線３１の低抵抗化を図っている。

また、補助容量配線パッド３ａおよび補助共通引き出し配線１８は、共通引き出し配線３１の断線不良時の迂回回路にもなっているので、共通引き出し配線３１の断線による表示不良を抑制できる。

また、走査引き出し配線２１の領域Ｇと、信号引き出し配線７１の領域Ｓの間に、共通引き出し配線３１を配置する領域Ｃｏｍを配置することにより、共通引き出し配線３１は、走査引き出し配線２１、または信号引き出し配線７１のいずれか一方とだけ交差し、両方とは交差することがない。

従って、非矩形状の表示領域Ｄの表示領域端５５に沿って、共通引き出し配線３１を交差領域Ｆにも配置するよりも、コンタクトホール１５、１６の寸法の大きさに制約が少なく、共通引き出し配線３１と同一層の引き出し配線（実施の形態１では第二の導電膜である信号引き出し配線７１）との交差部で必要となる別の層に変換する接続膜（例えば、画素電極１２と同一層の補助共通引き出し配線１８）が不要であるので、変換に必要なコンタクトホール数も少なくでき、コンタクト不良や、コンタクト抵抗の増加も抑制できる。

このように、実施の形態１では、補助容量配線パッド３ａの寸法は、縦（列）方向は、２つの画素５０の縦寸法に近い寸法とすることができ、横（行）方向は画素５０の横寸法とは独立して、共通引き出し配線３１の幅に近い寸法としている。従って、画素５０の微細化が進んでも、補助容量配線パッド３ａに設けるコンタクトホール１５の寸法、および共通引き出し配線３１上のコンタクトホール１６の寸法を、所定の大きさで確保できるので、コンタクト抵抗のバラツキの影響を小さくでき、補助容量配線３の共通電位（基準電位）を均一にできるので、補助容量配線３の電位のバラツキによる表示ムラを低減できる。

また、実施の形態１では、共通引き出し配線３１は、実装領域Ｍ、接続端子領域Ｎから離れた額縁領域Ｅでは、共通引き出し配線３１の幅が広くなるように構成されており、共通引き出し配線３１の距離が長くなっても低抵抗が維持でき、表示領域Ｄの画素５０の位置によらず補助容量配線３の電位が、さらに均一にできる構成となっている。

なお、実施の形態１では、走査引き出し配線２１の領域Ｇが、信号引き出し配線７１の領域Ｓよりも外側にくる構成を示したが、実装領域Ｍ、接続端子領域Ｎの配置位置によっては、信号引き出し配線７１の領域Ｓが、走査引き出し配線２１の領域Ｇより外側にくる構成も可能であり、共通引き出し配線３１をこの間の領域Ｃｏｍに配置することで、同様の効果を得ることができる。

実施の形態２．
図６は、本発明の実施の形態２における液晶表示装置のアレイ基板における額縁領域を拡大した平面図である。図７は、図６のＣ−Ｃ断面図である。

実施の形態１では、共通信号配線３１を、交差領域Ｆを避けて、走査引き出し配線２１の領域Ｇと、信号引き出し配線７１の領域Ｓとの間の領域Ｃｏｍに配置したが、実施の形態２では、図６に示すように、共通信号配線３１は、交差領域Ｆを避けると共に、領域Ｃｏｍを、走査引き出し配線２１の領域Ｇ、および信号引き出し配線７１の領域Ｓよりも、アレイ基板１１０端に近傍に配置して、共通引き出し配線３１が、走査引き出し配線２１、および信号引き出し配線７１のどちらとも交差することなく配置したものである。

ただし、実施の形態２では、走査配線２と同一層の第一の導電膜で形成された補助容量配線３と、アレイ基板１１０端に近い領域Ｃｏｍにある共通引き出し配線３１とを接続するためには、額縁領域Ｅにおいて、補助容量配線３をそのまま延在させると、別層の第二の導電膜で形成された信号引き出し配線７１とは交差できるが、同一層の走査引き出し配線２１とは交差することはできない。

そこで、補助容量配線３を延在して、信号引き出し配線７１の領域Ｓの外側に補助容量配線パッド３ａを設け、共通引き出し配線３１と接続する接続線３２を、共通引き出し配線３１と同一層の第二の導電膜、または画素電極と同一層で構成して、ゲート絶縁膜４または保護膜１０を介して走査引き出し配線２１と交差できるようにして、補助容量配線３と共通引き出し配線３１を接続したものである。

図７は、図６の補助容量配線パッド３ａと共通引き出し配線３１を接続する接続線３２の部分を含むＣ−Ｃ断面図である。実施の形態２では、接続線３２は、共通引き出し配線３１の一部を表示領域Ｄ側へ延在した部分で構成され、接続線３２の端に共通引き出し配線パッド３１ａを設けて、補助容量配線パッド３ａに隣接して配置している。

そして、補助容量配線パッド３ａ上に設けられたゲート絶縁膜４と保護膜１０を貫通するコンタクトホール１３と、共通引き出し配線パッド３１ａ上に設けられた保護膜１０を貫通するコンタクトホール１４を介して、画素電極１２と同一層からなる変換膜１９で接続されている。

また、共通引き出し配線３１の主要部分は、実施の形態１と同様に、第二の導電膜として、この上下層に補助の導電膜である補助共通引き出し配線３ｃと補助共通引き出し配線１８を設けた３層の積層構成となっている。これによって、共通引き出し配線３１の低抵抗化が図れると共に、共通引き出し配線３１の断線不良時の迂回回路にもなっているので、共通引き出し配線３１の断線による表示不良を抑制できる。

また、実施の形態１では、共通引き出し配線３１の下に配置される第一の導電膜からなる補助容量パッド３ａは、走査信号引き出し配線２１があるために、島状に分離して配置されていたが、実施の形態２では、島状に分離して形成する必要はなく、共通引き出し配線３１に沿って連続したパターンの補助共通引き出し配線３ｃとして配置している。

また、画素電極１２と同一層からなる補助共通引き出し配線１８は、共通引き出し配線３１に沿って連続したパターンであると共に、その一部は、接続線３２のパターン上にも形成されて、接続線３２と共に延在して、そのまま変換膜１９と接続されている。従って、補助共通引き出し配線１８は、接続線３２の断線不良時の迂回回路にもなっている。

このように、実施の形態２における共通引き出し配線３１は、実質的に、主要部分の第二の導電膜と、島状ではない連続した第一の導電膜からなる補助共通引き出し配線３ｃと、画素電極と同一層からなる補助共通引き出し配線１８からなる３層の積層構成であり、実施の形態１よりも補助容量配線３までの配線抵抗をさらに低くすることができるので、補助容量配線３の共通電位のバラツキによる表示ムラをさらに低減できる。また、共通引き出し配線３１の断線不良による表示不良をさらに抑制できる。

実施の形態３．
図８は、本発明の実施の形態３における表示装置の概略構成を示す平面図である。駆動回路８０であるドライバＩＣから延びた共通引き出し配線３１は、実施の形態２と同様に、アレイ基板１１０端近傍の額縁領域Ｅに、走査引き出し配線２１および信号引き出し配線７１の両方とも交差することのない領域Ｃｏｍ１に配置されると共に、表示領域Ｄに対して、駆動回路８０と反対の額縁領域Ｅの側で、再び、駆動回路８０に向かって折り返して延在して、実施の形態１と同様に、走査引き出し配線２１の領域Ｇと、信号引き出し配線７１の領域Ｓとの間の領域Ｃｏｍ２に、共通信号配線３１を配置したものである。

このような構成にする理由は、駆動回路８０を構成するドライバＩＣの仕様によっては、共通電位（基準電位）を与える出力端子が、ドライバＩＣの端部にあり、実施の形態１のように、走査引き出し信号線２１の領域Ｇと、信号引き出し配線７１の領域Ｓとの間に共通引き出し配線３１の領域Ｃｏｍを配置する構成がとれないことがあるためである。

実施の形態３は、共通電位（基準電位）を与える出力端子が、ドライバＩＣの両端部にある場合に有効である。このように、駆動回路８０を構成するドライバＩＣの端子の仕様によって、共通引き出し配線３１の配置を、実施形態１、２と組み合わせて、適宜選択するとよい。

なお、実施の形態１〜３において、走査線２は偶数、奇数で表示領域Ｄの左右交互入力の場合を示したが、本発明は、これに限らず、片側から走査信号を入力する構成にも適用できる。この場合、共通引き出し配線３１は、走査引き出し配線２１の配置される額縁領域Ｅ側に配置される。また、表示領域Ｄの上半分と下半分で走査信号を入力する側を変える構成にも適用できる。

また、実施の形態１〜３において、表示装置１００は液晶表示装置の例を示したが、本発明は、共通引き出し配線３１を有するアレイ基板であれば、表示媒体は液晶９０に限らず、有機または無機のエレクトロルミネッセンス膜、電子ペーパーと呼ばれる表示装置に使用される微細球、微粉末、油滴等の表示媒体、その他の表示媒体を用いた表示装置にも適用可能である。

本発明の実施の形態１における表示装置の概略構成を示す平面図である。 本発明の実施の形態１における表示領域を構成する１画素を拡大した平面図である。 図２のＡ−Ａ断面図である。 本発明の実施の形態１における液晶表示装置のアレイ基板における額縁領域を拡大した平面図である。 図４のＢ−Ｂ断面図である。 本発明の実施の形態２における液晶表示装置のアレイ基板における額縁領域を拡大した平面図である。 図６のＣ−Ｃ断面図である。 本発明の実施の形態３における表示装置の概略構成を示す平面図である。

符号の説明

１ 基板
２ 走査配線
３ 補助容量配線
３ａ 補助容量配線パッド
３ｃ 補助共通引き出し配線
４ ゲート絶縁膜
５ 半導体能動膜
６ オーミックコンタクト膜
７ 信号配線
８ ソース電極
９ ドレイン電極
１０ 保護膜
１１ コンタクトホール
１２ 画素電極
１３、１４、１５、１６、 コンタクトホール
１８ 補助共通引き出し配線
１９ 変換膜
２１ 走査引き出し配線
３１ 共通引き出し配線
３１ａ 共通引き出し配線パッド
３１ｂ くり抜き部
３２ 接続線
５０ 画素
５５ 表示領域端
７１ 信号引き出し配線
８０ 駆動回路
９０ 液晶
１００ 液晶表示装置
１１０ アレイ基板
１２０ 対向基板
Ｃｏｍ、Ｃｏｍ１、Ｃｏｍ２ 共通引き出し配線の領域
Ｃｓ 補助容量
Ｄ 表示領域
Ｅ 額縁領域
Ｆ 引き出し配線の交差領域
Ｇ 走査引き出し配線の領域
Ｓ 信号引き出し配線の領域
Ｍ 実装領域
Ｎ 接続端子領域

Claims (5)

1. 基板上に、走査配線と、該走査配線と交差する信号配線と、これらの配線に囲まれた領域に、前記走査配線および前記信号配線に接続された薄膜トランジスタと、
   該薄膜トランジスタに接続された画素電極と、
   補助容量を形成する補助容量配線と、を有する画素が構成され、
   複数の前記画素がマトリクス状に配置された表示領域が非矩形状であるアレイ基板において、
   前記表示領域の外の額縁領域には、
   前記走査配線に接続された走査引き出し配線と、
   前記信号配線に接続された信号引き出し配線と、
   前記走査引き出し配線の配置された前記額縁領域側に、前記補助容量配線を共通に接続する共通引き出し配線と、が配置され、
   前記額縁領域には、前記走査引き出し配線と前記信号引き出し配線の交差領域が存在し、
   前記共通引き出し配線は、前記交差領域には配置されず、
   前記走査引き出し配線の領域と、前記信号引き出し配線の領域との間の領域に、
   前記走査引き出し配線、または前記信号引き出し配線のいずれか一方と交差して配置されることを特徴とするアレイ基板。
2. 基板上に、走査配線と、該走査配線と交差する信号配線と、これらの配線に囲まれた領域に、前記走査配線および前記信号配線に接続された薄膜トランジスタと、
   該薄膜トランジスタに接続された画素電極と、
   補助容量を形成する補助容量配線と、を有する画素が構成され、
   複数の前記画素がマトリクス状に配置された表示領域が非矩形状であるアレイ基板において、
   前記表示領域の外の額縁領域には、
   前記走査配線に接続された走査引き出し配線と、
   前記信号配線に接続された信号引き出し配線と、
   前記走査引き出し配線の配置された前記額縁領域側に、前記補助容量配線を共通に接続する共通引き出し配線と、が配置され、
   前記額縁領域には、前記走査引き出し配線と前記信号引き出し配線の交差領域が存在し、
   前記共通引き出し配線は、前記交差領域には配置されず、
   前記走査引き出し配線の領域、および前記信号引き出し配線の領域よりも、前記基板端に近い領域に配置され、
   前記補助容量配線と前記共通引き出し配線とを接続する接続線は、
   交差する前記走査引き出し配線の層とは異なる層からなり、絶縁膜を介して配置されることを特徴とするアレイ基板。
3. 前記共通引き出し配線は、該共通引き出し配線とは別層で、かつ、前記走査配線、または前記信号配線と同一層からなる補助共通引き出し配線とコンタクトホールを介して接続される積層構造を有することを特徴とする請求項１または請求項２に記載のアレイ基板。
4. 前記共通引き出し配線は、前記画素電極と同一層からなる補助共通引き出し配線とコンタクトホールを介して接続される積層構造を有することを特徴とする請求項１乃至請求項３のいずれかに記載のアレイ基板。
5. 前記アレイ基板と、表示媒体とを組み合わせたことを特徴とする請求項１乃至請求項４のいずれかに記載の表示装置。

Images